JP6361827B2 - Ｄｃ−ｄｃコンバータおよびスイッチングｉｃ - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータ、並びに、ＤＣ−ＤＣコンバータを構成するためのスイッチングＩＣに関し、特には、ＤＣ−ＤＣコンバータの出力電圧に生じるリプルを低減するための技術に関する。

従来、多層基板内にコイルが形成され、前記多層基板の一方主面に前記コイルに接続されたスイッチングＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）を実装したＤＣ−ＤＣコンバータが知られている（例えば、特許文献１及び特許文献２を参照）。

特許文献１は、多層基板を磁性体基板で構成し、前記磁性体基板の上面電極と下面電極とを接続する接続配線を、コイルとは別の前記磁性体基板の内部を通る内部導体で構成したＤＣ−ＤＣコンバータモジュールを開示している。前記上面電極には、スイッチングＩＣやコンデンサなど前記モジュールの構成要素が接続され、前記下面電極は、前記モジュールの外部と電気的に接続される。

この構成によれば、前記接続配線が比較的大きなインダクタンス成分を持つことになり、前記接続配線にパルス電流が流れにくくなる結果、前記モジュールの外部への高周波ノイズの漏れが抑制される。

特許文献２は、多層基板内にインダクタンス値が互いに異なる複数のインダクタを備えるインダクタアレイチップ、及び、当該インダクタアレイチップを用いたマルチフェーズＤＣ−ＤＣコンバータを開示している。当該インダクタアレイチップでは、前記複数のインダクタの少なくとも１つが、並列に接続された複数の部分インダクタで構成される。

この構成によれば、磁性体の多層基板内にコイル導体の層数が異なる複数のインダクタを配置すると焼成時にクラックが生じ易いという課題に対し、複数の部分インダクタの並列接続によってより小さいインダクタンス値を有するインダクタを構成できる。その結果、等しい層数のコイル導体から、部分インダクタの接続に応じて異なるインダクタンス値のインダクタを構成することができ、焼成時にクラックが生じにくいインダクタアレイチップが得られる。

特許第４３２５７４７号公報 特開２０１３−２２２８４１号公報

しかしながら、特許文献１のＤＣ−ＤＣコンバータ、及び特許文献２のＤＣ−ＤＣコンバータにおけるマルチフェーズの各々では、何れも固定インダクタを用いて出力電圧を生成しており、出力電圧に生じるリプルに関して改善の余地があり得る。

そこで、本発明は、出力電圧に生じるリプルを低減したＤＣ−ＤＣコンバータ、及び当該ＤＣ−ＤＣコンバータを構成するためのスイッチングＩＣを提供することを目的とする。

上記目的を達成するために、本発明の一態様に係るＤＣ−ＤＣコンバータは、入力電圧から調整された出力電圧を生成して負荷に供給するＤＣ−ＤＣコンバータであって、前記負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンスがそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置と、前記インダクタ装置に接続されたスイッチ回路と、を備え、前記インダクタ装置は、第１コイルと、第２コイルと、前記負荷に応じて導通と非導通とが制御されるスイッチ素子と、を有し、前記第２コイルと前記スイッチ素子とが直列に接続された回路と、前記第１コイルとが、並列に接続されて構成されている。

本発明者らの検討により、ＤＣ−ＤＣコンバータにおける出力電圧のリプルは、軽負荷でのＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ：パルス周波数変調）動作では、インダクタンス値が小さいインダクタを用いたＤＣ−ＤＣコンバータでより小さくなることが分かっている。また、重負荷でのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）動作では、インダクタンス値が大きいインダクタを用いたＤＣ−ＤＣコンバータでより小さくなることが分かっている。

上記の構成によれば、負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンス値がそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置を用いるので、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

また、前記スイッチ回路はスイッチングＩＣにより構成され、前記スイッチ素子は、前記スイッチングＩＣ内に設けられていてもよい。

この構成によれば、前記スイッチングＩＣの内部の前記スイッチ素子により前記インダクタ装置のインダクタンス値が切り替わるので、前記インダクタ装置のインダクタンス値の制御機能を前記スイッチングＩＣに統合できる。

また、前記スイッチ回路はスイッチングＩＣにより構成され、前記スイッチ素子は、前記スイッチングＩＣとは別体に設けられていてもよい。

この構成によれば、前記スイッチングＩＣとは別体の前記スイッチ素子により前記インダクタ装置のインダクタンス値が制御されるので、前記インダクタ装置のインダクタンス値の制御機能の実装の自由度が高まる。

また、前記第１コイル及び前記第２コイルは、複数の基材層を積層してなる多層基板内に形成されていてもよい。

この構成によれば、前記第１コイル及び前記第２コイルが形成された前記多層基板上に前記スイッチングＩＣ及び前記コンデンサを実装することで、超小型のＤＣ−ＤＣコンバータモジュールを構成できる。

また、前記スイッチ素子は、前記負荷について所定の軽負荷条件が成り立つ場合に導通するスイッチ素子であってもよい。

また、前記スイッチ回路は、パルス幅変調モード及びパルス周波数変調モードのうち、前記負荷に応じて選択される動作モードで動作し、前記スイッチ素子は、前記スイッチ回路がパルス周波数変調モードで動作する場合に導通するスイッチ素子であってもよい。

これらの構成によれば、軽負荷では、前記スイッチ素子が導通することで、前記インダクタ装置のインダクタンス値は、前記第１コイルと前記第２コイルとの並列インダクタンスに切り替わる。また、重負荷では前記スイッチ素子が非導通となることで、前記インダクタ装置のインダクタンス値は、前記並列インダクタンスよりも大きい前記第１コイルの単独インダクタンスに切り替わる。すなわち、前記スイッチ素子を用いて、前記インダクタ装置のインダクタンス値の切り替えが可能になる。

また、前記スイッチ素子は、正の温度係数を有するサーミスタであってもよい。

この構成によれば、軽負荷では、温度の低下による前記サーミスタの抵抗値の減少により、前記インダクタ装置のインダクタンス値は、前記第１コイルと前記第２コイルとの並列インダクタンスに近づく。また、重負荷では、温度の上昇による前記サーミスタの抵抗値の増大により、前記インダクタ装置のインダクタンス値は、前記並列インダクタンスよりも大きい前記第１コイルの単独インダクタンスに近づく。これにより、前記インダクタ装置のインダクタンス値が自律的に制御されるので、前記スイッチングＩＣでのインダクタンス値の制御が不要になる。

また、上記目的を達成するために、本発明の一態様に係るスイッチングＩＣは、入力電圧から調整された出力電圧を生成して負荷に供給するＤＣ−ＤＣコンバータ用のスイッチングＩＣであって、第１コイルの第１端が接続される第１コイル端子と、第２端が前記第１コイルの第２端と接続された第２コイルの第１端が接続される第２コイル端子と、前記第１コイル端子に接続されたスイッチ回路と、前記負荷について所定の軽負荷条件が成り立つ場合に前記第１コイル端子と前記第２コイル端子との間を導通させ、前記軽負荷条件が成り立たない場合に前記第１コイル端子と前記第２コイル端子との間を非導通にするスイッチ素子と、を備える。

この構成によれば、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で出力電圧のリプルを低減するＤＣ−ＤＣコンバータを構成するために、インダクタ装置のインダクタンス値の制御機能が統合されたスイッチングＩＣが得られる。

本発明のＤＣ−ＤＣコンバータモジュールおよびスイッチングＩＣによれば、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で、出力電圧に生じるリプルを低減したＤＣ−ＤＣコンバータが得られる。

図１は、実施の形態１に係るＤＣ−ＤＣコンバータの機能的な構成の一例を示す回路ブロック図である。 図２Ａは、基本的なＰＷＭ動作の一例を示す波形図である。 図２Ｂは、基本的なＰＦＭ動作の一例を示す波形図である。 図３は、実施の形態１に係るＤＣ−ＤＣコンバータの構造の一例を示す断面図である。 図４は、実施の形態１に係るＤＣ−ＤＣコンバータにおける導体の配置の一例を示す斜視図である。 図５は、実施の形態１の変形例に係るＤＣ−ＤＣコンバータの機能的な構成の一例を示す回路ブロック図である。 図６は、実施の形態２に係るＤＣ−ＤＣコンバータの機能的な構成の一例を示す回路ブロック図である。 図７は、実施の形態２に係るＤＣ−ＤＣコンバータにおける導体の配置の一例を示す斜視図である。 図８は、実施の形態３に係るＤＣ−ＤＣコンバータの機能的な構成の一例を示す回路ブロック図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、及び製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。

（実施の形態１）
実施の形態１に係るＤＣ−ＤＣコンバータは、入力電圧から調整された出力電圧を生成して負荷に供給するスイッチング電源装置である。当該ＤＣ−ＤＣコンバータは、前記負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合に、インダクタンス値がそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置を用いて構成される。

まず、当該ＤＣ−ＤＣコンバータの機能的な構成について説明し、その後、当該ＤＣ−ＤＣコンバータの構造上の特徴について説明する。

図１は、実施の形態１に係るＤＣ−ＤＣコンバータ１の機能的な構成の一例を示す回路ブロック図である。ＤＣ−ＤＣコンバータ１は、一例として、ＰＷＭ及びＰＦＭのうち負荷に応じて選択される動作モードで動作する降圧コンバータである。図１には、ＤＣ−ＤＣコンバータ１と共に、負荷９０が示されている。

図１に示すように、ＤＣ−ＤＣコンバータ１は、入力側の平滑用のコンデンサ３１、スイッチ回路５１、インダクタ装置６１、及び出力側の平滑用のコンデンサ３２を備える。スイッチ回路５１は、トランジスタ５１１、ダイオード５１２、及びコントローラ５１３を有している。インダクタ装置６１は、第１コイル６１１、第２コイル６１２、及びスイッチ素子６１３を有している。

ＤＣ−ＤＣコンバータ１は、例えば、第１コイル６１１及び第２コイル６１２が形成された多層基板に、スイッチ回路５１及びスイッチ素子６１３を含むスイッチングＩＣ４１、コンデンサ３１、３２が実装されたモジュール部品であってもよい。スイッチングＩＣ４１は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化物半導体）を用いて構成され、トランジスタ５１１及びスイッチ素子６１３は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）であってもよい。

モジュール部品としてのＤＣ−ＤＣコンバータ１は、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ及び共通のグランド端子ＰＧＮＤを有している。スイッチングＩＣ４１は、入力端子ＩＮ、第１コイル端子Ｌｘ１、第２コイル端子Ｌｘ２、フィードバック端子ＦＢ及びグランド端子ＧＮＤを有している。

コンデンサ３１の一端は、入力端子Ｐｉｎと入力端子ＩＮとの間の入力電圧用電源ラインに接続され、コンデンサ３１の他端はグランド端子ＰＧＮＤに接続されている。コンデンサ３２の一端は、出力端子Ｐｏｕｔとフィードバック端子ＦＢとの間の出力電圧用電源ラインに接続され、コンデンサ３２の他端はグランド端子ＰＧＮＤに接続されている。

スイッチ回路５１は、フィードバック端子ＦＢに印加される出力電圧Ｖｏｕｔと内部的に生成する基準電圧Ｖｒｅｆとの誤差が縮小するように、入力端子Ｐｉｎに供給された入力電圧をインダクタ装置６１に断続的に印加する。

コントローラ５１３は、所定の軽負荷条件の成否を判断し、判断結果を示す信号Ｍｏｄｅを出力するとともに、前記軽負荷条件が成り立つ場合及び成り立たない場合の動作モードとして、それぞれＰＦＭ及びＰＷＭを選択する。そして、選択した動作モードに従ってトランジスタ５１１の導通及び非導通を制御するための信号Ｇａｔｅを生成する。

ここで、コントローラ５１３は、周知の基準に従って前記軽負荷条件の成否を判断すればよく、具体的な判断基準は限定しない。一例として、コントローラ５１３は、インダクタ装置６１に流れる電流がスイッチング周期内で０になる不連続モードを検出することで軽負荷であると判断してもよい。また、コントローラ５１３は、出力電圧Ｖｏｕｔが所定のしきい値よりも高い場合に軽負荷であると判断してもよいし、端子Ｐｏｕｔに流れる電流が所定のしきい値よりも小さい場合に軽負荷であると判断してもよい。

トランジスタ５１１は、信号Ｇａｔｅに従って導通及び非導通となることで、入力端子Ｐｉｎに供給された入力電圧をインダクタ装置６１に断続的に印加する。

インダクタ装置６１は、トランジスタ５１１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、トランジスタ５１１の非導通期間には、逆起電力により生じる電圧を、ダイオード５１２を介して、入力電圧に重畳せずに出力することで、入力電圧よりも低い出力電圧Ｖｏｕｔを生成する。

インダクタ装置６１は、第２コイル６１２とスイッチ素子６１３とが直列に接続された回路と、第１コイル６１１とが、並列に接続されて構成されている。スイッチ素子６１３は、信号Ｍｏｄｅに従って、前記軽負荷条件が成立しているときに導通し、成立していないときに非導通になるスイッチ素子である。インダクタ装置６１のインダクタンス値は、信号Ｍｏｄｅに従って、軽負荷では第１コイル６１１と第２コイル６１２との並列インダクタンスに切り替わり、重負荷では第１コイル６１１の単独インダクタンスに切り替わる。第１コイル６１１と第２コイル６１２との並列インダクタンスよりも第１コイル６１１の単独インダクタンスのほうがインダクタンス値は大きい。

なお、前記軽負荷条件の成否に従ってＰＦＭ及びＰＷＭが選択される場合、インダクタ装置６１のインダクタンス値の切り替えはＰＦＭ及びＰＷＭの切り替えに連動する。つまり、スイッチ素子６１３は、スイッチ回路５１がＰＦＭ動作する場合に導通し、ＰＷＭ動作する場合に非導通となる。その結果、インダクタ装置６１のインダクタンス値は、ＰＦＭ動作における第１コイル６１１と第２コイル６１２との並列インダクタンスと、ＰＷＭ動作における前記並列インダクタンスより大きい第１コイル６１１の単独インダクタンスとの間で切り替わる。

ここで、ＰＷＭ動作及びＰＦＭ動作の基本的な考え方について説明する。なお、以下は原理的な説明であり、ＤＣ−ＤＣコンバータ１でのＰＷＭ動作及びＰＦＭ動作は、このような基本的な考え方を逸脱しない範囲で適宜変形及び改良され得る。

図２Ａは、基本的なＰＷＭ動作の一例を示す波形図である。図２Ａに示すように、基本的なＰＷＭ動作では、一定の周期Ｔｃｙｃｌｅの鋸波状の信号Ｖｒａｍｐと出力電圧Ｖｏｕｔとを比較して、信号Ｇａｔｅを生成する。信号Ｇａｔｅは、出力電圧Ｖｏｕｔが信号Ｖｒａｍｐと等しいかより高い期間ＴｏｆｆにＯＦＦレベルになり、出力電圧Ｖｏｕｔが信号Ｖｒａｍｐよりも低い期間ＴｏｎにＯＮレベルになる。

ＰＷＭ動作では、スイッチングの周期Ｔｃｙｃｌｅは一定であり、オンデューティ、つまり、周期Ｔｃｙｂｌｅに占める期間Ｔｏｎの割合は、出力電圧Ｖｏｕｔの基準電圧Ｖｒｅｆに対する不足が大きいほど大きくなる。信号Ｇａｔｅに従って入力電圧をスイッチングすることで、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに調整される。

図２Ｂは、基本的なＰＦＭ動作の一例を示す波形図である。図２Ｂに示すように、基本的なＰＦＭ動作では、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとを比較して、信号Ｇａｔｅを生成する。信号Ｇａｔｅは、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ以下になったときから一定の期間ＴｏｎにＯＮレベルになり、その後、出力電圧Ｖｏｕｔが再び基準電圧Ｖｒｅｆ以下になるまでの期間ＴｏｆｆにＯＦＦレベルになる。

ＰＦＭ動作では、期間Ｔｏｎは一定であり、スイッチングの周期Ｔｃｙｃｌｅは、負荷が軽いほど長くなる。信号Ｇａｔｅに従って入力電圧をスイッチングすることで、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに調整される。

ＰＷＭ動作では、スイッチング周期が一定のため、スイッチングノイズが比較的容易に管理できる反面、軽負荷のときにスイッチングに要する電力が相対的に大きくなって電力効率が低下する。これに対し、ＰＦＭ動作では、軽負荷のときにスイッチング周波数が低下するので、電力効率の低下が抑制される。このような得失のため、従来から、ＰＷＭ動作とＰＦＭ動作とは、例えば負荷に応じて使い分けられている。

本発明者らは、ＰＦＭ動作とＰＷＭ動作との使い分けを詳細に検討する中で、出力電圧のリプルをより小さくするためのインダクタンス値が、ＰＦＭ動作とＰＷＭ動作とで異なることに気付いた。具体的には、インダクタンス値が互いに異なるインダクタを用いた２つのＤＣ−ＤＣコンバータを設定し、それぞれでＰＦＭ動作及びＰＷＭ動作における出力電圧のリプルをシミュレーションした。その結果、出力電圧のリプルは、ＰＦＭ動作では、インダクタンス値が小さいインダクタを用いたＤＣ−ＤＣコンバータでより小さくなり、ＰＷＭ動作では、インダクタンス値が大きいインダクタを用いたＤＣ−ＤＣコンバータでより小さくなった。

この結果は、ＰＦＭ動作及びＰＷＭ動作では出力電圧のリプルを低減するための好適な条件がそれぞれ異なることを示している。つまり、インダクタンス値が固定されたインダクタを用いたＤＣ−ＤＣコンバータでＰＦＭ動作とＰＷＭ動作とを実行すると、ＰＦＭ動作とＰＷＭ動作との何れか一方で出力電圧のリプルを低減できない可能性があることを示唆している。例えば、重負荷でのＰＷＭ動作において直流重畳特性によるインダクタ値の低下を補償するために大きな固定インダクタンス値のインダクタを用いたとすると、軽負荷でのＰＦＭ動作において出力電圧のリプルが増加する懸念がある。

そこで、ＤＣ−ＤＣコンバータ１では、負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンスがそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置６１を用いる。その結果、ＰＦＭ動作及びＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

次に、ＤＣ−ＤＣコンバータ１の構造について説明する。

図３は、ＤＣ−ＤＣコンバータ１の構造の一例を示す断面図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。

図３に示されるように、ＤＣ−ＤＣコンバータ１は、多層基板１０内に第１コイル６１１及び第２コイル６１２を形成し、多層基板１０の一方主面にスイッチングＩＣ４１及びコンデンサ３１、３２を実装して構成される。

多層基板１０は、コア磁性体層１２と、コア磁性体層１２の一方主面及び他方主面にそれぞれ形成された第１の非磁性体層１１及び第２の非磁性体層１３と、を有している。第１の非磁性体層１１及び第２の非磁性体層１３は、多層基板１０の前記一方主面の表層及び前記他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。

図３の例では、コア磁性体層１２は、磁性体層１２１〜１２７を積層してなる。また、第１の非磁性体層１１及び第２の非磁性体層１３は、単層構造で示されているが、それぞれ複数の非磁性体層の積層体で構成されてもよい。

多層基板１０には、第１コイル６１１及び第２コイル６１２を含むＤＣ−ＤＣコンバータ１の回路を形成するための各種の導体が設けられる。前記導体には、ＤＣ−ＤＣコンバータ１をプリント配線基板等のマザー基板に実装するための表面電極１７、スイッチングＩＣ４１やコンデンサ３１、３２を多層基板１０に実装するための表面電極１８、磁性体層及び非磁性体層の主面に沿って形成された面内配線導体１９、及び、磁性体層及び非磁性体層の厚み方向に形成された層間接続導体２０が含まれる。

第１の非磁性体層１１及び第２の非磁性体層１３は、例えば、低透磁率又は非磁性のセラミックス基材で構成される。コア磁性体層１２の各層は、例えば、第１の非磁性体層１１及び第２の非磁性体層１３と比べて透磁率が大きい磁性セラミックス基材で構成される。第１の非磁性体層１１、第２の非磁性体層１３、及びコア磁性体層１２の各層を一般化して基材層と総称する。

磁性セラミックス基材には、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックス基材には、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。

表面電極１７、１８、面内配線導体１９及び層間接続導体２０には、例えば、銀を主成分とする金属又は合金が用いられ得る。表面電極１７、１８には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。

多層基板１０の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるＬＴＣＣセラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）であり、多層基板１０の焼成温度が銀の融点以下であって、前記導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内配線導体１９及び層間接続導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣ−ＤＣコンバータが形成される。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。

図４は、多層基板１０に設けられる導体の配置の一例を示す斜視図である。図４では、見易さのため、多層基板１０を厚さ方向に拡大し、かつ各層を構成する基材を透明にして導体のみを示している。図４に示す導体の配置は、図３の断面図及び図１の回路ブロック図に対応している。以下の説明では、層の一方主面及び他方主面のうち、図示での下側を裏側、上側を表側と表記することがある。

第１の非磁性体層１１の裏側には、表面電極１７として、グランド端子ＰＧＮＤ、入力端子Ｐｉｎ、出力端子Ｐｏｕｔが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。

第２の非磁性体層１３の表側には、表面電極１８として、グランド端子ＧＮＤ、入力端子ＩＮ、フィードバック端子ＦＢ、第１コイル端子Ｌｘ１、第２コイル端子Ｌｘ２及びコンデンサ端子Ｃａ、Ｃｂ、Ｃｃ、Ｃｄが設けられている。これらの各端子は、スイッチングＩＣ４１の対応する端子又はコンデンサ３１、３２の対応する端子に、はんだ等の導電性接合材を介して接続される。

第２の非磁性体層１３の裏側には、引回し用の面内配線導体ａ、ｂ、ｃが配置されている。

磁性体層１２２〜１２７の裏側には、それぞれコイルを構成するループ状の面内配線導体ｗ１〜ｗ６が配置されている。

面内配線導体ｗ１の一端ｗ１ａは、層間接続導体及び面内配線導体を介して第１コイル端子Ｌｘ１に接続されている。面内配線導体ｗ１の他端は層間接続導体を介して面内配線導体ｗ２の一端に接続され、面内配線導体ｗ２の他端は層間接続導体を介して面内配線導体ｗ３の一端に接続されている。面内配線導体ｗ１〜ｗ３は、コイル６１１を構成する。

面内配線導体ｗ４の一端ｗ４ａは、層間接続導体及び面内配線導体を介して第２コイル端子Ｌｘ２に接続されている。面内配線導体ｗ４の他端は層間接続導体を介して面内配線導体ｗ５の一端に接続され、面内配線導体ｗ５の他端は層間接続導体を介して面内配線導体ｗ６一端に接続されている。面内配線導体ｗ４〜ｗ６は、コイル６１２を構成する。

面内配線導体ｗ３の他端ｗ３ａ及び面内配線導体ｗ６の他端ｗ６ａは、層間接続導体及び面内配線導体ｃを介してコンデンサ端子Ｃｃ及びフィードバック端子ＦＢに接続されるとともに、層間接続導体を介して出力端子Ｐｏｕｔに接続されている。

グランド端子ＧＮＤは、層間接続導体及び面内配線導体ｂを介してグランド端子ＰＧＮＤ及びコンデンサ端子Ｃｂ、Ｃｄに接続されている。

入力端子ＩＮは、層間接続導体及び面内配線導体ａを介して入力端子Ｐｉｎ及びコンデンサ端子Ｃａに接続されている。

以上のように配置された導体を有する多層基板１０の第２の非磁性体層１３の表側に、スイッチングＩＣ４１及びコンデンサ３１、３２を実装することにより、ＤＣ−ＤＣコンバータ１が構成される。なお、多層基板１０における導体の配置は、図４の例には限られない。図１に示す回路と等価な回路が構成される限り、適宜の変更が可能である。

次に、ＤＣ−ＤＣコンバータ１の製造方法について説明する。

まず、多層基板１０の各層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。

次いで、所定のセラミックグリーンシートにおいて、例えば、図４で示される配置に従って、特定の位置に貫通孔を形成し、前記貫通孔内に導体ペーストを充填して層間接続導体（ビアホール導体）を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内配線導体パターンや表面電極パターンを形成する。前記貫通孔は、例えばレーザー加工により形成され、前記面内配線導体パターンや表面電極パターンは、例えばＡｇ粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。

次いで、導体ペーストが配置された前記複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のＡｇ粉末が焼結する。

次に、焼成された積層体の第１の非磁性体層１１に露出している表面電極１７及び第２の非磁性体層１３に露出している表面電極１８にめっきが施される。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。その後、表面電極１８にスイッチングＩＣ４１及びコンデンサ３１、３２をリフローはんだ付け等により実装する。

以上のようにして、第２の非磁性体層１３にスイッチングＩＣ４１及びコンデンサ３１、３２が実装されたＤＣ−ＤＣコンバータ１が完成する。完成したＤＣ−ＤＣコンバータ１は、下面側の表面電極１７を介して、プリント配線板等のマザー基板に実装される。

なお、上述の製造方法に従って、複数のＤＣ−ＤＣコンバータ１の集合体を作製した後、個々のＤＣ−ＤＣコンバータ１に個片化してもよい。

次に、ＤＣ−ＤＣコンバータ１の効果について説明する。

ＤＣ−ＤＣコンバータ１では、図１に示されるように、負荷９０が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンスがそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置６１が用いられている。

インダクタ装置６１のインダクタンスのこのような切り替えは、本発明者らがシミュレーションによって見出したＰＦＭ動作及びＰＷＭ動作の両方で出力電圧のリプルを低減するための条件に合致する。当該条件は、前述したとおり、出力電圧のリプルは、軽負荷でのＰＦＭ動作ではインダクタンス値が小さいインダクタを用いた場合により小さくなり、重負荷でのＰＷＭ動作ではインダクタンス値が大きいインダクタを用いた場合により小さくなるというものである。

ＤＣ−ＤＣコンバータ１によれば、インダクタ装置６１のインダクタンスを、前記第１インダクタンスに切り替えて軽負荷でのＰＦＭ動作を行い、前記第１インダクタンスよりも大きい前記第２インダクタンスに切り替えて重負荷でのＰＷＭ動作を行う。その結果、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

また、ＤＣ−ＤＣコンバータ１では、図４に示すように、磁性体層１２２〜１２７に配置したループ状の面内配線導体ｗ１〜ｗ６のうち、面内配線導体ｗ１〜ｗ３で第１コイル６１１が構成され、面内配線導体ｗ４〜ｗ６で第２コイル６１２が構成されている。

第１コイル６１１及び第２コイル６１２を多層基板１０の主面の略同一領域内で厚み方向に重ねて形成するので、前記多層基板１０における占有面積を増やさずに２つのコイルを配置し、かつ接続の切り替えでインダクタ装置６１のインダクタンス値を変更することができる。

第１コイル６１１及び第２コイル６１２の、それぞれの磁気特性は、同一であってもよく、異なっていてもよい。例えば、ＰＷＭ動作で大電流を流す必要がある第１コイル６１１を、第２コイル６１２と比べて直流抵抗が小さくなるように形成してもよい。また、ＰＦＭ動作のみで用いられる第２コイル６１２を、第１コイル６１１と比べて小さい使用面積で、かつインダクタンス値が小さくなるように形成してもよい。

以上、実施の形態１に係るＤＣ−ＤＣコンバータ１について説明した。上記では、インダクタンス値の切り替えによりＰＦＭ動作及びＰＷＭ動作の両方において出力電圧のリプルが低減することを、降圧コンバータの例で説明したが、同様の技術は、昇圧コンバータに適用することもできる。以下では、同様の技術を用いた昇圧コンバータについて説明する。

図５は、実施の形態１の変形例に係るＤＣ−ＤＣコンバータ２の機能的な構成の一例を示す回路ブロック図である。ＤＣ−ＤＣコンバータ２は、一例として、ＰＷＭ及びＰＦＭのうち負荷に応じて選択される動作モードで動作する昇圧コンバータである。

ＤＣ−ＤＣコンバータ２は、図１のＤＣ−ＤＣコンバータ１と比べて、インダクタ装置６１が入力側に配置される点、及びスイッチングＩＣ４２の構成が異なる。スイッチングＩＣ４２において、スイッチ回路５２が昇圧動作用のものに変更される。以下では、ＤＣ−ＤＣコンバータ１と共通する事項は適宜説明を省略し、異なる点について主に説明する。

スイッチ回路５２は、トランジスタ５２１、ダイオード５２２、及びコントローラ５２３を有している。

スイッチ回路５２は、フィーバック端子ＦＢに印加される出力電圧Ｖｏｕｔと内部的に生成する基準電圧Ｖｒｅｆとの誤差が縮小するように、入力端子Ｐｉｎに供給された入力電圧をインダクタ装置６１に断続的に印加する。

インダクタ装置６１は、トランジスタ５２１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、トランジスタ５２１の非導通期間には、逆起電力により生じる電圧を、ダイオード５２２を介して、入力電圧に重畳して出力することで、入力電圧よりも高い出力電圧Ｖｏｕｔを生成する。

このように、降圧動作と昇圧動作との違いは、インダクタ装置６１の逆起電力により生じる電圧を入力電圧に重畳せずに出力するか重畳して出力するかであり、何れの動作においても出力電圧Ｖｏｕｔには同様のリプルが生じる。

そこで、ＤＣ−ＤＣコンバータ２においても、ＤＣ−ＤＣコンバータ１と同様、負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンスがそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置６１を用いる。その結果、ＰＦＭ動作及びＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

（実施の形態２）
実施の形態２では、インダクタンスを切り替えるためのスイッチ素子がスイッチングＩＣとは別体に設けられているＤＣ−ＤＣコンバータについて説明する。

図６は、実施の形態２に係るＤＣ−ＤＣコンバータ３の機能的な構成の一例を示す回路ブロック図である。ＤＣ−ＤＣコンバータ３は、一例として、ＰＷＭ及びＰＦＭのうち負荷に応じて選択される動作モードで動作する降圧コンバータである。ＤＣ−ＤＣコンバータ３は、図１のＤＣ−ＤＣコンバータ１と比べて、スイッチングＩＣ４３及びインダクタ装置６３が次のように変更される。

スイッチングＩＣ４３には、スイッチングＩＣ４１の第１コイル端子Ｌｘ１、第２コイル端子Ｌｘ２に代えて、単一のコイル端子Ｌｘとインダクタンス制御端子Ｌｃｔｌとが設けられる。インダクタンス制御端子Ｌｃｔｌには、コントローラ５１３が生成した信号Ｍｏｄｅが出力される。

インダクタ装置６３は、スイッチングＩＣ４３とは別体に設けられるスイッチ素子６３３を用いて構成される。スイッチ素子６３３は、スイッチングＩＣ４３の外部に設けられるディスクリート部品で構成されてもよく、例えば、スイッチングＩＣ４３及びコンデンサ３１、３２とともに多層基板に実装されるトランジスタであってもよい。

ＤＣ−ＤＣコンバータ３は、例えば、第１コイル６１１及び第２コイル６１２が形成された多層基板に、スイッチ回路５１を含むスイッチングＩＣ４３、スイッチ素子６３３、及びコンデンサ３１、３２が実装されたモジュール部品であってもよい。

ＤＣ−ＤＣコンバータ３を構成する多層基板は、スイッチングＩＣ４３の端子の変更及びスイッチ素子６３３の配置の変更により、ＤＣ−ＤＣコンバータ１の多層基板１０から次のように変更される。

図７は、ＤＣ−ＤＣコンバータ３を構成する多層基板１０ａに設けられる導体の配置の一例を示す斜視図である。図７では、見易さのため、多層基板１０ａを厚さ方向に拡大し、かつ各層を構成する基材を透明にして導体のみを示している。図７に示す導体の配置は、図６の回路ブロック図に対応している。

多層基板１０ａにおいて、第２の非磁性体層１３の表側には、グランド端子ＧＮＤ、入力端子ＩＮ、フィードバック端子ＦＢ、コイル端子Ｌｘ、インダクタンス制御端子Ｌｃｔｌ、スイッチ制御端子Ｍａ、スイッチ端子Ｍｂ、Ｍｃ、及びコンデンサ端子Ｃａ、Ｃｂ、Ｃｃ、Ｃｄが設けられている。これらの各端子は、スイッチングＩＣ４３の対応する端子、スイッチ素子６３３の対応する端子、又はコンデンサ３１、３２の対応する端子に、はんだ等の導電性接合材を介して接続される。

第２の非磁性体層１３の裏側には、引回し用の面内配線導体ａ、ｂ、ｃに加えて、引回し用の面内配線導体ｄ、ｅ、ｆが配置されている。

インダクタンス制御端子Ｌｃｔｌは、層間接続導体及び面内配線導体ｄを介してスイッチ制御端子Ｍａに接続されている。

コイル端子Ｌｘは、層間接続導体を介して面内配線導体ｗ１の一端ｗ１ａに接続されるとともに、層間接続導体及び面内配線導体ｅを介してスイッチ端子Ｍｂに接続されている。

スイッチ端子Ｍｃは、層間接続導体及び面内配線導体ｆを介して面内配線導体ｗ４の一端ｗ４ａに接続されている。

スイッチ素子６３３は、スイッチ制御端子Ｍａ、スイッチ端子Ｍｂ、Ｍｃに接続された状態で、スイッチ制御端子Ｍａから与えられる信号Ｍｏｄｅに従って、スイッチ端子Ｍｂ、Ｍｃ間の導通及び非導通を切り替える。

多層基板１０ａにおける上述した以外の導体の配置は、多層基板１０と同様である。

以上のように配置された導体を有する多層基板１０ａの第２の非磁性体層１３の表側に、スイッチングＩＣ４３、スイッチ素子６３３及びコンデンサ３１、３２を実装することにより、ＤＣ−ＤＣコンバータ３が構成される。なお、多層基板１０ａにおける導体の配置は、図７の例には限られない。図６に示す回路と等価な回路が構成される限り、適宜の変更が可能である。

ＤＣ−ＤＣコンバータ３によれば、ＤＣ−ＤＣコンバータ１と同様、インダクタ装置６３のインダクタンスを、前記第１インダクタンスに切り替えて軽負荷でのＰＦＭ動作を行い、前記第１インダクタンスよりも大きい前記第２インダクタンスに切り替えて重負荷でのＰＷＭ動作を行う。その結果、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

また、第１コイル６１１及び第２コイル６１２を多層基板１０ａの主面の略同一領域内で厚み方向に重ねて形成するので、前記多層基板１０ａにおける占有面積を増やさずに２つのコイルを配置し、かつ接続の切り替えでインダクタ装置６３のインダクタンス値を変更することができる。

第１コイル６１１及び第２コイル６１２の、それぞれの磁気特性は、同一であってもよく、異なっていてもよい。例えば、ＰＷＭ動作で大電流を流す必要がある第１コイル６１１を、第２コイル６１２と比べて直流抵抗が小さくなるように形成してもよい。また、ＰＦＭ動作のみで用いられる第２コイル６１２を、第１コイル６１１と比べて小さい使用面積で、かつインダクタンス値が小さくなるように形成してもよい。

（実施の形態３）
実施の形態３では、負荷に応じて自律的にインダクタンスを切り替えるインダクタ装置を用いたＤＣ−ＤＣコンバータについて説明する。

図８は、実施の形態３に係るＤＣ−ＤＣコンバータ４の機能的な構成の一例を示す回路ブロック図である。ＤＣ−ＤＣコンバータ４は、一例として、ＰＷＭ及びＰＦＭのうち負荷に応じて選択される動作モードで動作する降圧コンバータである。ＤＣ−ＤＣコンバータ４は、図６のＤＣ−ＤＣコンバータ３と比べて、コントローラ５４３、スイッチングＩＣ４４及びインダクタ装置６４が次のように変更される。

コントローラ５４３は、信号Ｍｏｄｅを、ＰＷＭおよびＰＦＭを選択するために内部で処理し、外部へは出力しない。そのため、スイッチングＩＣ４４において、信号Ｍｏｄｅを出力するためのインダクタンス制御端子Ｌｃｔｌが削除される。

インダクタ装置６４において、インダクタ装置６３のスイッチ素子６３３が、正の温度係数を有する（つまり、温度が高いほど抵抗値が高い）サーミスタ６４３に置き換えられる。

ＤＣ−ＤＣコンバータ４は、例えば、図７の多層基板１０ａのスイッチ端子Ｍｂ、Ｍｃ間に、スイッチ素子６３３に代えてサーミスタ６４３を接続することにより構成してもよい。

ＤＣ−ＤＣコンバータ３によれば、負荷が軽いときは発熱によるサーミスタ６４３の温度上昇は抑えられる。その結果、サーミスタ６４３の抵抗値が減少し、インダクタ装置６４のインダクタンス値は、第１コイル６１１と第２コイル６１２との並列インダクタンスに近づく。

負荷が重くなると発熱によりサーミスタ６４３の温度が上昇する。その結果、サーミスタ６４３の抵抗値が増大し、インダクタ装置６４のインダクタンス値は、前記並列インダクタンスよりも大きい第１コイル６１１の単独インダクタンスに近づく。

このように、ＤＣ−ＤＣコンバータ４では、インダクタ装置６４のインダクタンス値が自律的に制御される。そのため、スイッチングＩＣ４４でインダクタンス値を制御する必要なしに、軽負荷でのＰＦＭ動作及び重負荷でのＰＷＭ動作の両方で出力電圧のリプルを低減することができる。

（変形例）
以上、本発明の実施の形態に係るＤＣ−ＤＣコンバータモジュールについて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。

例えば、図６に示すスイッチ素子６３３がスイッチングＩＣ４３の外部に配置される構成と、図５に示す昇圧コンバータの構成とを組み合わせてもよい。すなわち、スイッチ素子がスイッチングＩＣの外部に配置された昇圧コンバータは、本発明に含まれる。

また、本発明の実施の形態ではＤＣ−ＤＣコンバータとして降圧コンバータと昇圧コンバータの例を示したが、これらに限定されるものではない。例えば昇降圧コンバータに本発明を適用することもできる。

また、スイッチ回路に設けられるダイオードをスイッチ素子に変更することにより、同期整流を行うＤＣ−ＤＣコンバータに本発明を適用してもよい。

なお、本発明では、多層基板の各層の厚みや形状、導体の位置や大きさなどの各種の寸法値は、特には限定されない。また、多層基板の各層を構成するセラミックス材料の成分及び成分の配合比、透磁率などの物性値、多層基板内の導体に用いられる材料の成分及び成分の配合比、導電率などの物性値も、特には限定されない。これらの数値は、ＤＣ−ＤＣコンバータの定格出力や、スイッチング周波数などの各種の電気的特性の必要に応じて適宜決定されるものとする。

また、本発明のＤＣ−ＤＣコンバータモジュールは、ＤＣ−ＤＣコンバータとしての機能のみを持ったモジュールに限定されるものではない。例えば、ＤＳＰ（デジタル信号プロセッサ）機能等、他の機能を有していてもよい。

本発明は、超小型のＤＣ−ＤＣコンバータモジュールとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。

１、２、３、４ ＤＣ−ＤＣコンバータ
１０、１０ａ 多層基板
１１ 非磁性体層
１２ コア磁性体層
１３ 非磁性体層
１７、１８ 表面電極
１９ 面内配線導体
２０ 層間接続導体
３１、３２ コンデンサ
４１、４２、４３、４４ スイッチングＩＣ
５１、５２ スイッチ回路
６１、６３、６４ インダクタ装置
９０ 負荷
１２１〜１２７ 磁性体層
５１１、５２１ トランジスタ
５１２、５２２ ダイオード
５１３、５２３、５４３ コントローラ
６１１、６１２ コイル
６１３、６３３ スイッチ素子
６４３ サーミスタ

Claims (8)

1. 入力電圧から調整された出力電圧を生成して負荷に供給するＤＣ−ＤＣコンバータであって、
   前記負荷が第１負荷及び前記第１負荷よりも重い第２負荷である場合にインダクタンスがそれぞれ第１インダクタンス及び前記第１インダクタンスよりも大きい第２インダクタンスに切り替わるインダクタ装置と、
   前記インダクタ装置に接続されたスイッチ回路と、
   を備え、
   前記インダクタ装置は、
   第１コイルと、
   第２コイルと、
   前記負荷に応じて導通と非導通とが制御されるスイッチ素子と、を有し、
   前記第２コイルと前記スイッチ素子とが直列に接続された回路と、前記第１コイルとが、並列に接続されて構成されている、
   ＤＣ−ＤＣコンバータ。
2. 前記スイッチ回路はスイッチングＩＣにより構成され、
   前記スイッチ素子は、前記スイッチングＩＣ内に設けられている、
   請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記スイッチ回路はスイッチングＩＣにより構成され、
   前記スイッチ素子は、前記スイッチングＩＣとは別体に設けられている、
   請求項１に記載のＤＣ−ＤＣコンバータ。
4. 前記第１コイル及び前記第２コイルは、複数の基材層を積層してなる多層基板内に形成されている、
   請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ。
5. 前記スイッチ素子は、前記負荷について所定の軽負荷条件が成り立つ場合に導通するスイッチ素子である、
   請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ。
6. 前記スイッチ回路は、パルス幅変調モード及びパルス周波数変調モードのうち、前記負荷に応じて選択される動作モードで動作し、
   前記スイッチ素子は、前記スイッチ回路がパルス周波数変調モードで動作する場合に導通するスイッチ素子である、
   請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ。
7. 前記スイッチ素子は、正の温度係数を有するサーミスタである、
   請求項１から３の何れか１項に記載のＤＣ−ＤＣコンバータ。
8. 入力電圧から調整された出力電圧を生成して負荷に供給するＤＣ−ＤＣコンバータ用のスイッチングＩＣであって、
   第１コイルの第１端が接続される第１コイル端子と、
   第２端が前記第１コイルの第２端と接続された第２コイルの第１端が接続される第２コイル端子と、
   前記第１コイル端子に接続されたスイッチ回路と、
   前記負荷について所定の軽負荷条件が成り立つ場合に前記第１コイル端子と前記第２コイル端子との間を導通させ、前記軽負荷条件が成り立たない場合に前記第１コイル端子と前記第２コイル端子との間を非導通にするスイッチ素子と、
   を備えるスイッチングＩＣ。

Images