KR20210111936A

KR20210111936A - Dc-dc 컨버터

Info

Publication number: KR20210111936A
Application number: KR1020200026695A
Authority: KR
Inventors: 한동관
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-03-03
Filing date: 2020-03-03
Publication date: 2021-09-14
Also published as: CN113422510A; US11637495B2; US20230238885A1; US20210281175A1

Abstract

DC-DC 컨버터는 인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제2 전원 전압으로 변환하여 제1 출력단으로 출력하는 제1 컨버터, 제1 컨버터의 입력 전류를 감지하는 입력 전류 센싱부 및 제1 컨버터의 입력 전류 및 기 설정된 기준 전류에 대응하여 인덕터 전압의 슬루율(slew)을 가변하는 제어부를 포함한다. 인덕터 전압의 슬루율은 인덕터 전압의 시간에 따른 변화율이다.

Description

DC-DC 컨버터 {DC-DC CONVERTER}

본 발명은 DC-DC 컨버터에 관한 것이다.

표시 장치는 외부로부터 공급되는 입력 전원을 변환함으로써 화소들의 구동에 필요한 고전위 전원과 저전위 전원을 생성하는 직류-직류 컨버터(이하, "DC-DC 컨버터"라 함)를 포함한다. 예를 들어, 상기 DC-DC 컨버터는 생성된 양극성의 전원과 음극성의 전원을 전원선을 통하여 화소들로 공급한다.

다만, 표시 장치에 포함되는 표시 패널의 크기 또는 표시 가능 휘도가 커짐에 따라 상기 표시 패널에 제공되는 구동 전류의 범위가 커지게 된다. 이에 따라, 큰 구동 전류에 대응하여 설계된 DC-DC 컨버터를 사용하게 되는 경우, 구동 전류의 크기가 작은 저휘도 등으로 구동될 때 상기 DC-DC 컨버터는 변환 효율이 감소된다.

DC-DC 컨버터의 변환 효율을 개선하기 위하여, 인덕터와 같은 수동 소자 및 트랜지스터와 같은 능동 소자 등의 저항을 감소시키기 위한 연구가 진행되고 있다.

본 발명이 해결하고자 하는 과제는, 수동 소자의 증가 및/또는 트랜지스터의 사용 면적의 증가 없이, 저휘도 및 고휘도에서 변환 효율이 개선된 DC-DC 컨버터를 제공하는 것이다.

다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 DC-DC 컨버터는, 인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제2 전원 전압으로 변환하여 제1 출력단으로 출력하는 제1 컨버터, 상기 제1 컨버터의 입력 전류를 감지하는 입력 전류 센싱부 및 상기 제1 컨버터의 입력 전류 및 기 설정된 기준 전류에 대응하여 상기 인덕터 전압의 슬루율(slew)을 가변하는 제어부를 포함한다.

상기 인덕터 전압의 슬루율은 상기 인덕터 전압의 시간에 따른 변화율이다.

상기 제어부는, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 인덕터 전압의 슬루율을 기준 슬루율로 설정하고, 상기 제1 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 인덕터 전압의 슬루율을 상기 기준 슬루율보다 더 빠른 슬루율로 가변할 수 있다.

상기 제1 컨버터는, 상기 입력 전압이 인가되는 입력단과 제1 노드 사이에 연결되는 제1 트랜지스터, 상기 제1 노드와 접지 사이에 연결되는 제1 인덕터 및 상기 제1 노드와 상기 제1 출력단 사이에 연결되는 제2 트랜지스터를 포함할 수 있다.

상기 제1 컨버터는, 상기 제1 트랜지스터의 게이트 전극에 병렬로 연결된 복수의 제1 스위치 트랜지스터들 및 상기 제2 트랜지스터의 게이트 전극에 병렬로 연결된 복수의 제2 스위치 트랜지스터들을 더 포함할 수 있다.

상기 제어부는, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 복수의 제1 스위치 트랜지스터들 중 하나의 제1 스위치 트랜지스터를 통해, 상기 제1 트랜지스터의 게이트 전극으로 제1 게이트 제어 신호를 공급하고, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 복수의 제1 스위치 트랜지스터들 중 적어도 두 개 이상의 제1 스위치 트랜지스터들을 통해, 상기 제1 트랜지스터의 게이트 전극으로 제1 게이트 제어 신호를 공급할 수 있다.

상기 제어부는, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 복수의 제2 스위치 트랜지스터들 중 하나의 제2 스위치 트랜지스터를 통해, 상기 제2 트랜지스터의 게이트 전극으로 제2 게이트 제어 신호를 공급하고, 상기 센싱된 제2 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 복수의 제2 스위치 트랜지스터들 중 적어도 두 개 이상의 제2 스위치 트랜지스터들을 통해, 상기 제2 트랜지스터의 게이트 전극으로 제2 게이트 제어 신호를 공급할 수 있다.

상기 제어부는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 교번적으로 턴-온시킬 수 있다.

인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제1 전원 전압으로 변환하여 제2 출력단으로 출력하는 제2 컨버터를 더 포함할 수 있다.

상기 제2 컨버터는, 상기 입력 전압이 인가되는 입력단과 제2 노드 사이에 연결되는 제2 인덕터, 상기 제2 노드와 접지 사이에 연결되는 제3 트랜지스터 및 상기 제2 노드와 상기 제2 출력단 사이에 연결되는 제4 트랜지스터를 포함할 수 있다.

상기 제1 전원 전압은 양극성의 전압이고, 상기 제2 전원 전압은 음극성의 전압인 것을 특징으로 할 수 있다.

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 DC_DC 컨버터는, 복수의 인덕터들과 복수의 트랜지스터들을 포함하고, 입력 전압을 제2 전원 전압으로 변환하여 제1 출력단으로 출력하는 제1 컨버터, 상기 제1 컨버터의 출력 전류를 감지하는 출력 전류 센싱부, 상기 복수의 인덕터들 중 하나의 인덕터에만 전류가 흐르는 싱글 모드 및 상기 복수의 인덕터들 모두에 전류가 흐르는 듀얼 모드 중 어느 하나의 모드를 선택하는 스위치를 포함하는 모드 선택부 및 상기 제1 컨버터의 출력 전압에 대응하여 기준 전류를 가변하고, 상기 기준 전류와 상기 제1 컨버터의 출력 전류에 대응하여 상기 싱글 모드 및 상기 듀얼 모드 중 어느 하나의 모드를 선택한다.

상기 제어부는, 상기 제1 컨버터의 출력 전압이 클수록 상기 기준 전류를 크게 설정할 수 있다.

상기 제1 컨버터의 출력 전압은, 제1 내지 제4 출력 전압을 포함하고, 상기 제어부는, 상기 제1 컨버터의 출력 전압이 상기 제1 출력 전압인 경우 제1 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이제2 출력 전압인 경우, 제2 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이 제3 출력 전압인 경우, 제3 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이 제4 출력 전압인 경우, 제4 기준 전류를 기준 전류로 설정하되, 상기 제1 출력 전압은 상기 제2 출력 전압보다 작고, 상기 제2 출력 전압은 상기 제3 출력 전압보다 작고, 상기 제3 출력 전압은 상기 제4 출력 전압보다 작은 경우, 상기 제1 기준 전류는 상기 제2 기준 전류보다 작고, 상기 제2 기준 전류는 상기 제3 기준 전류보다 작고, 상기 제3 기준 전류는 상기 제4 기준 전류보다 을 수 있다.

상기 제어부는, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 작은 경우, 상기 싱글 모드로 구동하고, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 큰 경우, 상기 듀얼 모드로 구동할 수 있다.

상기 제1 컨버터는, 상기 입력 전압이 인가되는 입력단과 제1 노드 사이에 연결되는 제1 트랜지스터, 상기 제1 노드와 접지 사이에 연결되는 제1 인덕터와 제2 인덕터 및 상기 제1 노드와 상기 제1 출력단 사이에 연결되는 제2 트랜지스터를 포함할 수 있다.

상기 제어부는, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 작은 경우, 상기 제1 노드와 상기 접지 사이를 상기 제1 인덕터 및 상기 제2 인덕터 중 선택된 하나의 인덕터로 연결하고, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 큰 경우, 상기 제1 노드와 상기 접지 사이를 병렬로 연결된 상기 제1 인덕터 및 상기 제2 인덕터로 연결할 수 있다.

상기 제1 컨버터의 출력 전압을 감지하는 출력 전압 센싱부를 더 포함할 수 있다.

상기 제2 컨버터는, 상기 입력 전압이 인가되는 입력단과 제2 노드 사이에 연결되는 제3 인덕터, 상기 제2 노드와 접지 사이에 연결되는 제3 트랜지스터 및 상기 제2 노드와 상기 제2 출력단 사이에 연결되는 제4 트랜지스터를 포함할 수 있다.

실시예들에 따른 DC-DC 컨버터에 의하면, 컨버터의 입력 전류에 대응하여, 적응적(adaptive)으로 인덕터 전압의 슬루(slew)를 제어함으로써, 스위칭 손실을 줄여 변환 효율이 개선된 DC-DC 컨버터를 제공할 수 있다.

또한, 실시예들에 따른 DC-DC 컨버터에 의하면, 컨버터의 출력 전압에 따라 기준 전압을 가변하고 가변된 기준 전압 및 컨버터의 출력 전류에 대응하여, 적응적(adaptive)으로 복수의 인덕터들의 동작을 제어함으로써, 변환 효율이 개선된 DC-DC 컨버터를 제공할 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시예를 나타낸 도면이다.
도 3은 도 1의 DC-DC 컨버터에 포함되는 제1 컨버터의 일 예를 나타내는 도면이다.
도 4는 도 3의 제1 컨버터에 포함되는 트랜지스터들의 크기의 일 예를 간략하게 나타내는 도면이다.
도 5a 및 도 5b는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 일 예를 나타내는 도면이다.
도 6a, 및 도 6b는 사용되는 스위치 트랜지스터들의 개수에 대응하여 인덕터 전압의 슬루율(slew)을 설명하기 위한 도면이다.
도 7은 인덕터 전압의 슬루율(slew)을 가변시키는 경우의 효과를 설명하기 위한 도면이다.
도 8a 내지 도 8c는 도 1의 DC-DC 컨버터가 인덕터 전류를 생성하는 구동 방식들의 일 예를 나타내는 도면들이다.
도 9a 및 도 9b는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다.
도 10은 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다.
도 11a 및 도 11b는 도 10의 제2 컨버터의 동작을 설명하기 위한 도면이다.
도 12는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치(1000)는 DC-DC 컨버터(100), 표시 패널(300) 및 구동부(400)를 포함할 수 있다. 구동부(400)는 게이트 드라이버(410), 데이터 드라이버(420) 및 타이밍 컨트롤러(430)를 포함하여 구성될 수 있다.

표시 패널(300)은 복수의 게이트 라인들(S1, S2, ..., Sn) 및 복수의 데이터 라인들(D1, D2, ..., Dm)에 연결되고 매트릭스(matrix) 형태로 배열된 복수의 화소들(PX)을 포함할 수 있다. 여기서 p, q는 양의 정수를 나타낸다. 복수의 화소들(PX) 각각은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 게이트 신호 및 데이터 신호를 수신하여 동작할 수 있다. 일 실시예에서, 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 작을 수 있다. 예를 들어, 제1 전원 전압(ELVDD)은 양의 전압이고, 제2 전원 전압(ELVSS)은 음의 전압일 수 있다.

본 발명의 일 실시예에 따르면, 표시 장치(1000)의 시동 시, 표시 패널(300)은 기 설정된 시동 구간 동안 블랙 영상을 표시할 수 있다. 상기 시동 구간 동안 블랙 영상이 표시되며, DC-DC 컨버터(100)의 시동이 안정적으로 수행될 수 있다.

타이밍 컨트롤러(430)는 외부의 그래픽 컨트롤러(도시되지 않음)로부터 RGB 화상 신호(R, G, B), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(CLK) 및 데이터 인에이블 신호(DE) 등을 수신하고, 이러한 신호들에 기초하여 RGB 화상 신호(R, G, B)에 상응하는 출력 영상 데이터(DAT), 데이터 제어 신호(DCS), 게이트 제어 신호(GCS) 및 제1 제어 신호(CON1)를 생성할 수 있다. 타이밍 컨트롤러(430)는 게이트 제어 신호(GCS)를 게이트 드라이버(410)에 제공하고, 출력 영상 데이터(DAT) 및 데이터 제어 신호(DCS)를 데이터 드라이버(420)에 제공하며, 제1 제어 신호(CON1)를 DC-DC 컨버터(100)에 제공할 수 있다. 예를 들어, 게이트 제어 신호(GCS)는 게이트 신호의 출력 시작을 제어하는 수직 동기 시작 신호, 게이트 신호의 출력 시기를 제어하는 게이트 클럭 신호 및 게이트 신호들의 지속 시간을 제어하는 출력 인에이블 신호 등을 포함할 수 있고, 데이터 제어 신호(DCS)는 데이터 신호의 입력 시작을 제어하는 수평 동기 시작 신호, 데이터 라인들(D1, D2, ..., Dm)에 데이터 신호를 인가하라는 로드 신호 및 데이터 신호의 출력 시기를 제어하는 데이터 클럭 신호 등을 포함할 수 있으며, 제1 제어 신호(CON1)는 DC-DC 컨버터(100)의 구동 시작을 제어하는 신호일 수 있다.

게이트 드라이버(410)는 타이밍 컨트롤러(430)로부터 제공되는 게이트 제어 신호(GCS)에 기초하여 표시 패널(300)의 게이트 라인들(S1, S2, ..., Sn)에 순차적으로 게이트 신호를 인가할 수 있다.

데이터 드라이버(420)는 타이밍 컨트롤러(430)로부터 제공되는 데이터 제어 신호(DCS) 및 출력 영상 데이터(DAT)에 기초하여 데이터 라인들(D1, D2, ..., Dm)에 데이터 신호를 인가할 수 있다.

DC-DC 컨버터(100)는 제어 신호(CON1)에 응답하여 입력 전원을 변환하여 제1 전원 전압(ELVDD)을 제1 출력단으로 출력하는 제1 컨버터(110), 상기 입력 전원을 변환하여 제2 전원 전압(ELVSS)을 제2 출력단으로 출력하는 제2 컨버터(120)를 포함할 수 있다.

제1 컨버터(110)는 입력 전원과 제1 노드 사이에 연결된 제1　인덕터, 상기 제1 노드와 접지 사이에 연결된　제1 트랜지스터, 및 상기 제1 노드와 출력단 사이에 연결된 제2 트랜지스터를 포함할 수 있다. 일 실시예에서, 제1 컨버터(110)는 상기 입력 전원을 상기 제1 및 제2 트랜지스터를 이용하여 제1 전원 전압(ELVDD)을 출력할 수 있다.

예를 들어, 제1 컨버터(110)는 일반 모드에서 복수의 트랜지스터들을 서로 교번하여 턴-온(turn-on)시킴으로써 제1 인덕터 전류를 생성하는 제1 구동 방식으로 제1 전원 전압(ELVDD)을 출력할 수 있다. 일 실시예에서, 제1 구동 방식은 제1 인덕터 전류(즉, 제1 인덕터 전류의 크기)가 제1 구동 주파수의 제1 PWM(Pulse Width Modulation) 신호에 기초하여 연속적으로 변화하는 구동 방식일 수 있다. 예를 들어, 제1 구동 방식은 연속 전도 모드(continuous conduction mode; 이하, CCM) 방식일 수 있다.

제1 컨버터(110)는 절전 모드에서 제1 구동 방식보다 적은 턴-온 횟수로 제1 인덕터 전류를 생성하는 제2 구동 방식으로 제1 전원 전압(ELVDD)을 출력할 수 있다. 일 실시예에서, 제2 구동 방식은 제2 구동 주파수의 제1 PWM 신호에 기초하여 제1 인덕터 전류(즉, 제1 인덕터 전류의 크기)가 변화하지 않는 구간인 제1 불연속 구간을 포함할 수 있다. 예를 들어, 제2 구동 방식은 불연속 전도 모드(discontinuous conduction mode; 이하, DCM) 방식일 수 있다. 또한, 제2 구동 주파수는 제1 구동 주파수와 동일하거나 이보다 낮을 수 있다.

일 실시예에서, 제1 구동 방식으로 생성된 제1 인덕터 전류는 제1 피크 값을 갖고, 제2 구동 방식으로 생성된 제1 인덕터 전류는 상기 제1 피크 값보다 작은 제2 피크 값을 가질 수 있다.

절전 모드에서 제1 인덕터 전류의 크기가 변화하지 않는 구간은 제1 컨버터(110)에 포함되는 트랜지스터들의 스위칭이 중단되는 구간에 상응한다. 다시 말하면, 제1 불연속 구간은 제1 컨버터(110)에 포함되는 트랜지스터들이 모두 턴-오프(turn-off) 상태인 구간에 대응할 수 있다.

즉, 제1 컨버터(110)는 제1 구동 방식에서 제1 인덕터 전류의 크기를 연속적으로 변화시키면서 제1 전원 전압(ELVDD)을 출력하고, 제2 구동 방식에서 제1 인덕터 전류의 크기가 변화하지 않는 구간을 포함하면서 제1 전원 전압(ELVDD)을 출력할 수 있다. 따라서, 절전 모드에서 제1 인덕터 전류의 크기가 변화하지 않는 구간의 추가로 인해 스위칭으로 인한 전력 소모가 저감될 수 있다.

제2 컨버터(120)는 절전 모드에서 제3 구동 방식으로 제2 전원 전압(ELVSS)을 출력할 수 있다. 제3 구동 방식은 제2 구동 방식보다 더 적은 턴-온 횟수로 제2 인덕터 전류(제2 컨버터(120) 내부의 전류)를 생성할 수 있다. 일 실시예에서, 제2 컨버터(120)는 제2 PWM 신호에 기초하여 제2 인덕터 전류의 크기가 변화하지 않는 제2 불연속 구간을 포함하는 제3 구동 방식으로 제2 전원 전압(ELVSS)을 출력할 수 있다. 제2 불연속 구간은 제2 컨버터(120)에 포함되는 트랜지스터들이 모두 턴-오프 상태인 구간에 대응할 수 있다. 예를 들어, 제3 구동 방식은 펄스 스킵 모드(pulse skip mode; 이하, PSM) 방식일 수 있다.

또는, 제3 구동 방식은 펄스 주파수 변조(Pulse Frequency Modulation; 이하, PFM) 방식을 이용하여 주파수를 낮춰 트랜지스터들의 턴-온 횟수(스위칭 횟수)를 줄일 수도 있다. 예를 들어, 절전 모드에서 제2 컨버터(120)에 포함되는 트랜지스터들을 구동하는 신호의 주파수를 낮춰 트랜지스터들의 스위칭 횟수를 줄이고, 제2 전원 전압(ELVSS)의 절대값의 크기를 작게 할 수 있다.

여기서, 제2 불연속 구간은 제1 불연속 구간보다 길 수 있다. 따라서, 제3 구동 방식에서의 제2 컨버터(120)에 포함되는 트랜지스터들의 턴-온 횟수(스위칭 횟수)는 제2 구동 방식보다 훨씬 적다. 이에 따라, 절전 모드에서의 제2 컨버터(120)의 전력 소모 또한 줄어들 수 있다.

일 실시예에서, 일반 모드에서 제2 컨버터(120)는 표시 패널(300)의 로드의 크기(예를 들어, 발광 휘도)에 따라 제1 내지 제3 구동 방식들 중 하나를 선택하여 구동할 수 있다. 제2 컨버터(120)는 제1 내지 제3 구동 방식에 따라 제2 전원 전압(ELVSS)의 크기 또한 조절할 수 있다. 예를 들어, 제2 전원 전압(ELVSS)이 음극성 전압인 경우, 제3 구동 방식에 의한 제2 전원 전압(ELVSS)은 제1 구동 방식에 의한 제2 전원 전압(ELVSS)보다 클 수 있다. 따라서, 절전 모드에서의 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS) 사이의 전위차가 일반 모드의 상기 전위차보다 작을 수 있다.

도 2는 도 1에 도시된 화소의 일 실시예를 나타낸 도면이다. 특히, 도 2에서는 설명의 편의성을 위하여 제n 주사선(Sn) 및 제m 데이터선(Dm)과 접속된 화소를 도시하기로 한다.

도 2를 참조하면, 상기 각 화소(PX)는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)를 제어하기 위한 화소 회로(PC)를 구비한다.

유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(PC)에 접속되고, 캐소드 전극은 제2 전압(ELVSS)에 접속된다.

이와 같은 유기 발광 다이오드(OLED)는 화소 회로(PC)로부터 공급되는 전류에 대응되어 소정 휘도의 빛을 생성한다.

화소 회로(PC)는 주사선(Sn)으로 주사신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터신호에 대응되어 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다. 이를 위해, 화소 회로(PC)는 제1 전압(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속된 제2 트랜지스터(T2)와, 제2 트랜지스터(T2), 데이터선(Dm) 및 주사선(Sn)의 사이에 접속된 제1 트랜지스터(T1)와, 제2 트랜지스터(T2)의 게이트 전극과 제 1전극 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.

제1 트랜지스터(T1)의 게이트 전극은 주사선(Sn)에 접속되고, 제1 전극은 데이터선(Dm)에 접속된다.

그리고, 제1 트랜지스터(T1)의 제2 전극은 스토리지 커패시터(Cst)의 일측 단자에 접속된다.

여기서, 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 제2 전극은 제1 전극과 다른 전극으로 설정된다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정된다.

주사선(Sn) 및 데이터선(Dm)에 접속된 제1 트랜지스터(T1)는 주사선(Sn)으로부터 주사신호가 공급될 때 턴-온되어 데이터선(Dm)으로부터 공급되는 데이터신호를 스토리지 커패시터(Cst)로 공급한다. 이때, 스토리지 커패시터(Cst)는 데이터신호에 대응되는 전압을 충전한다.

제2 트랜지스터(T2)의 게이트 전극은 스토리지 커패시터(Cst)의 일측 단자에 접속되고, 제1 전극은 스토리지 커패시터(Cst)의 다른측 단자 및 제1 전압(ELVDD)에 접속된다. 그리고, 제2 트랜지스터(T2)의 제2 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속된다.

이와 같은 제2 트랜지스터(T2)는 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 제1 전압(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전압(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)로부터 공급되는 전류량에 대응되는 빛을 생성한다.

상기 설명된 도 2의 화소 구조는 본 발명의 일 실시예일뿐이므로, 본 발명의 화소(PX)가 상기 화소 구조에 한정되는 것은 아니다. 실제로, 화소 회로(PC)는 유기 발광 다이오드(OLED)로 전류를 공급할 수 있는 회로 구조를 가지며, 현재 공지된 다양한 구조 중 어느 하나로 선택될 수 있다.

도 3은 도 1의 DC-DC 컨버터에 포함되는 제1 컨버터의 일 예를 나타내는 도면이고, 도 4는 도 3의 제1 컨버터에 포함되는 트랜지스터들의 크기의 일 예를 간략하게 나타내는 도면이다.

도 1 및 도 3을 참조하면, 제1 컨버터(110)는 스위치부 및 제어부(140)를 포함할 수 있다. 스위치부는 제1 인덕터(L1), 제1 트랜지스터(M1), 제1 서브 트랜지스터(PSM1), 제2 트랜지스터(M2), 제2 서브 트랜지스터(PSM2)를 포함할 수 있다.

제1 컨버터(110)는 입력 전원(VIN)을 변환하여 제1 전원 전압(ELVDD)을 출력할 수 있다. 일례로, 제1 컨버터(110)는 부스트 컨버터를 포함할 수 있다.

제1 인덕터(L1)는 입력 전원(VIN)의 전압이 인가되는 입력단 및 제1 노드(N1) 사이에 연결될 수 있다. 제1 인덕터(L1)를 통해 흐르는 제1 인턱터 전류에 기초하여 제1 전원 전압(ELVDD)이 제어될 수 있다.

제1 트랜지스터(M1)는 제1 노드(N1)와 접지 사이에 연결될 수 있다. 제1 트랜지스터(M1)는 제어부(140)로부터 제1 제어 신호(G1)를 인가받아 턴-온되고, 제1 인덕터(L1)에 전류가 흐르도록 제어할 수 있다.

제1 서브 트랜지스터(PSM1)는 제1 트랜지스터(M1)와 병렬로 연결될 수 있다. 제1 서브 트랜지스터(PSM1)는 제어부(140)로부터 제1 서브 제어 신호(G11)를 인가받아 턴-온되고, 제1 인덕터(L1)에 전류가 흐르도록 제어할 수 있다. 제1 서브 트랜지스터(PSM1)는 실질적으로 제1 트랜지스터(M1)와 동일한 동작을 수행할 수 있다.

제1 서브 트랜지스터(PSM1)는 제1 트랜지스터(M1)보다 작은 크기를 가질 수 있다. 이 경우, 제1 서브 트랜지스터(PSM1) 허용 전류량이 제1 트랜지스터(M1)보다 작을 수 있다. 다만, 제1 서브 트랜지스터(PSM1)의 크기 및 개수는 이에 한정되는 것은 아니고, 예를 들어, 제1 서브 트랜지스터(PSM1)의 크기는 제1 트랜지스터(M1)의 크기와 동일할 수 있고, 제1 서브 트랜지스터(PSM1)의 개수는 다양하게 변화할 수 있다.

제2 트랜지스터(M2)는 제1 노드(N1)와 제1 전원 전압(ELVDD)이 출력되는 제1 출력단 사이에 연결될 수 있다. 일반 모드에서, 제2 트랜지스터(M2)는 제1 트랜지스터(M1)와 교번하여 턴-온 될 수 있다. 따라서, 제1 트랜지스터(M1)가 턴-온 되어 제1 인덕터(L1)에 기전력이 발생된 이후, 제2 트랜지스터(M2)가 턴-온 됨으로써 제1 노드의 전압(V1)을 제1 전원 전압(ELVDD)으로 변환할 수 있다. 제2 트랜지스터(M2)는 제어부(140)로부터 제2 제어 신호(G2)를 인가받아 턴-온 될 수 있다.

제2 서브 트랜지스터(PSM2)는 제2 트랜지스터(M2)와 병렬로 연결될 수 있다. 제2 서브 트랜지스터(PSM2)는 제어부(140)로부터 제2 서브 제어 신호(G22)를 인가받아 턴-온 될 수 있다. 제2 서브 트랜지스터(PSM2)는 제1 서브 트랜지스터(PSM1)와 교번하여 턴-온 될 수 있다. 제2 서브 트랜지스터(PSM2)는 실질적으로 제2 트랜지스터(M2)와 동일한 동작을 수행할 수 있다.

제2 서브 트랜지스터(PSM2)는 제2 트랜지스터(M2)보다 작은 크기를 가질 수 있다. 다만, 제2 서브 트랜지스터(PSM2)의 크기와 개수는 이에 한정되는 것은 아니고, 예를 들어, 제2 서브 트랜지스터(PSM2)의 크기는 제2 트랜지스터(M2)의 크기와 동일할 수 있고, 제2 서브 트랜지스터(PSM2)의 개수는 다양하게 변화될 수 있다.

본 발명의 일 실시예에 따르면, 제1 출력 전류(Iout1)가 증가하는 경우, 저항 손실을 줄이기 위하여, 제1 트랜지스터(M1)와 제1 서브 트랜지스터(PSM1)를 모두 구동시킬 수 있고, 또한 제2 트랜지스터(M2)와 제2 서브 트랜지스터(PSM2) 역시 모두 구동시킬 수 있다. 이 때, 제1 및 제2 서브 트랜지스터(PSM 1, PSM2)의 크기는 제1 및 제2 트랜지스터들(M1, M2)의 크기와 각각 동일할 수 있다. 예를 들어, 제1 출력 전류(Iout1)가 증가하는 경우, 제1 트랜지스터(M1)는 제1 제어 신호(G1)에 의해 턴-온 되고, 제1 서브 트랜지스터(PSM1)는 제1 서브 제어 신호(G11)에 의해 턴-온될 수 있다. 또한, 제2 트랜지스터(M2)는 제2 제어 신호(G2)에 의해 턴-온되고, 제2 서브 트랜지스터(PSM2)는 제2 서브 제어 신호(G22)에 의해 턴-온될 수 있다.

또한, 제1 출력 전류(Iout1)가 낮은 경우에는 제1 서브 트랜지스터(PSM1)와 제2 서브 트랜지스터(PSM2)를 턴-오프 상태로 설정하고, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)만을 구동시킬 수도 있다. 예를 들어, 제1 출력 전류(Iout1)가 낮은 경우, 제1 트랜지스터(M1)는 제1 제어 신호(G1)에 의해 턴-온 되고, 제1 서브 트랜지스터(PSM1)는 제1 서브 제어 신호(G11)에 의해 턴-오프될 수 있다. 또한, 제2 트랜지스터(M2)는 제2 제어 신호(G2)에 의해 턴-온되고, 제2 서브 트랜지스터(PSM2)는 제2 서브 제어 신호(G22)에 의해 턴-오프될 수 있다.

본 발명의 다른 실시예에 따르면, 제1 및 제2 트랜지스터들(M1, M2)은 일반 모드에서만 동작(스위칭 동작)하고, 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)은 절전 모드에서만 동작할 수 있다. 이 때, 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)의 각각의 크기는 제1 및 제2 트랜지스터들(M1, M2)의 각각의 크기보다 작을 수 있다. 예를 들어, 제1 출력 전류(Iout1)가 낮은 경우, 제1 및 제2 트랜지스터들(M1, M2)은 제1 및 제2 제어 신호들(G1, G2)에 의해 턴-오프 상태를 유지할 수 있다. 또한, 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)은 제1 및 제2 서브 제어 신호들(G11, G22)에 의해 턴-온 상태를 유지할 수 있다.

트랜지스터의 스위칭 시에 트랜지스터의 전극들 사이의 기생캡(parasitic capacitance)에 의한 전력 손실이 발생된다. 이러한 기생캡은 트랜지스터의 사이즈가 커질수록 증가하고, 기생캡 증가에 따라 전력 손실량 또한 커질 수 있다. 따라서, 전력 세이브를 위한 절전 모드에서는 사이즈가 작은 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)만을 스위칭하여 전력 소모를 줄일 수 있다.

예를 들어, 도 4에 도시된 바와 같이, 제1 서브 트랜지스터(PSM1)는 제1 트랜지스터(M1)보다 작은 크기를 가질 수 있다. 예를 들어, 제1 서브 트랜지스터(PSM1)의 채널 폭 및/또는 채널 길이가 제1 트랜지스터(M1)보다 작을 수 있다. 또한, 제1 트랜지스터(M1) 및 제1 서브 트랜지스터(PSM1)는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다.

제2 서브 트랜지스터(PSM2)는 제2 트랜지스터(M2)보다 작은 크기를 가질 수 있다. 예를 들어, 제2 서브 트랜지스터(PSM2)의 채널 폭 및/또는 채널 길이는 제2 트랜지스터(M2)의 채널 폭 및/또는 채널 길이보다 작을 수 있다. 또한, 제2 트랜지스터(M2) 및 제2 서브 트랜지스터(PSM2)는 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터일 수 있다.

일례로, 제1 및 제2 트랜지스터들(M1, M2)은 약 750nit 내지 800nit의 휘도까지 커버하도록 약 600mA 이상의 전류를 허용하지만, 제1 및 제2 트랜지스터들(M1, M2) 약 100nit 이하의 휘도만을 커버할 수 있다.

일 실시예에서, 일반 모드에서는 제1 컨버터(110)가 제1 및 제2 트랜지스터들(M1, M2)을 이용한 CCM 방식(제1 구동 방식)으로 제1 전원 전압(ELVDD)을 출력하고, 절전 모드에서는 제1 컨버터(110)가 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)을 이용한 DCM 방식(제2 구동 방식)으로 제1 전원 전압(ELVDD)을 출력할 수 있다.

제어부(140)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 서브 트랜지스터(PSM1) 및 제2 서브 트랜지스터(PSM2)의 온-오프를 제어할 수 있다. 제1 및 제2 트랜지스터들(M1, M2)은 제어부(140)의 제어에 의해 교번하여 온-오프될 수 있다. 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)은 제어부(140)의 제어에 의해 교번하여 온-오프될 수 있다.

일 실시예에서, 제어부(140)는 일반 모드 및 서브 모드에서의 구동 주파수를 서로 다르게 설정할 수 있다. 예를 들어, 제어부(140)는 일반 모드에서는 약 1.5MHz의 구동 주파수로, 절전 모드에서는 약 500KHz의 구동 주파수로 트랜지스터들(M1, M2, PSM1, PSM2)을 제어할 수 있다.

일례로, 제어부(140)는 각각의 제어 신호들(G1, G11, G2, G22)의 구동 주파수의 제어를 위해 소정의 주파수를 갖는 PWM 신호를 생성할 수 있다. PWM 신호는 구형파 신호에 해당될 수 있다. 상기 PWM 신호의 생성과 구동 주파수를 조절하는 방식은 공지된 다양한 방법에 의해 수행될 수 있다.

일 실시예에서, 절전 모드에서의 제1 구동 주파수는 표시 패널의 로드의 크기가 작아짐에 따라 기 설정된 값으로 작아질 수 있다. 따라서, 표시 패널의 로드가 작아질수록 제1 및 제2 서브 트랜지스터들(PSM1, PSM2)의 스위칭 횟수가 줄어들 수 있다. 따라서, 트랜지스터 스위칭에 의한 전력 손실이 개선될 수 있다.

도 5a 및 도 5b는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 일 예를 나타내는 도면이다. 도 6a 및 도 6b는 사용되는 스위치 트랜지스터들의 개수에 대응하여 인덕터 전압의 슬루율(slew)을 설명하기 위한 도면들이다.

도 1, 도 5a 및 도 6을 참조하면, 제2 컨버터(120)는 입력 전류 센싱부(150), 스위치부 및 제어부(140)를 포함할 수 있다.

본 발명의 일 실시예에 따르면, 제2 컨버터(120)는, 표시 패널(300)의 로드의 크기(예를 들어, 프레임을 구성하는 계조들의 합, ELVDD로부터 ELVSS로 흐르는 글로벌 전류의 크기, 발광 휘도 등)에 대응하여 구동 모드를 전환할 수 있다.

예를 들어, 제2 컨버터(120)는, 기준 전류(Iref)를 기준으로, 기준 전류(Iref)보다 표시 패널(300)의 로드의 크기가 작으면 펄스 스킵 모드(PSM)로 구동하고, 기준 전류(Iref)보다 표시 패널(300)의 로드의 크기가 크면, 연속 전도 모드(continuous conduction mode; 이하, CCM) 또는 불연속 전도 모드(discontinuous conduction mode; 이하, DCM)로 구동할 수 있다. 이 때, 기준 전류(Iref)는 표시 패널(300)의 사이즈에 따라 미리 설정할 수 있다. 예를 들어, 표시 패널(300)의 사이즈가 클수록 표시 패널(300)의 로드의 크기가 비례하여 커지므로, 기준 전류(Iref)의 크기도 크게 설정할 수 있다.

일 실시예에 따라, 제어부(140)는, 펄스 스킵 모드(pulse skip mode; 이하, PSM)로 구동하는 경우, 입력 전류 센싱부(150)를 통해, 입력 전류(Iin)를 센싱할 수 있다. 펄스 스킵 모드(PSM)의 경우, 제2 출력단에서 소비하는 전압의 양이 크지 않으므로, 입력 전류(Iin)의 크기는 제2 출력 전류(Iout2)보다 상대적으로 클 수 있다. 따라서, 제어부(140)가 입력 전류(Iin)에 기초하여, 입력 전원(VIN)을 변환하여 제2 전원 전압(ELVSS)을 출력하는 경우, 더욱 정확한 변환이 가능할 수 있다.

스위치부는 제2 인덕터(L2), 제3 트랜지스터(M3), 복수의 제1 스위치 트랜지스터들(SWM1), 제4 트랜지스터(M4), 및 복수의 제2 스위치 트랜지스터들(SWM2)을 포함할 수 있다.

제2 컨버터(120)는 입력 전류 센싱부(150)에 의해 감지된 입력 전류(Iin) 및 기준 전류(Iref)에 기초하여 입력 전원(VIN)을 변환하여 제2 전원 전압(ELVSS)을 출력할 수 있다.

제2 인덕터(L2)는 제2 노드(N2)와 접지 사이에 연결될 수 있다. 제2 인덕터(L2)에 흐르는 제2 인덕터 전류에 기초하여 제2 전원 전압(ELVSS)이 제어될 수 있다.

제3 트랜지스터(M3)는 입력 전원(VIN)과 제2 노드(N2) 사이에 연결될 수 있다. 제3 트랜지스터(M3)는 제어부(140)로부터 제3 제어 신호(G3)를 인가받아 턴-온되고, 제2 인덕터(L2)에 전류가 흐르도록 제어할 수 있다.

제4 트랜지스터(M4)는 제2 노드(N2) 및 제2 출력단 사이에 연결될 수 있다. 제4 트랜지스터(M4)는 제어부(140)로부터 공급되는 제4 제어 신호(G4)에 응답하여 제3 트랜지스터(M3)와 교번하여 턴-온 될 수 있다. 이 때, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 모두 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다. 또한, 제4 제어 신호(G4)는 제3 제어 신호(G3)의 반전 신호일 수 있다.

따라서, 제3 트랜지스터(M3)가 턴-온 되어 제2 인덕터(L2)에 기전력이 발생된 이후, 제4 트랜지스터(M4)가 턴-온 됨으로써 입력 전원(VIN)을 제2 전원 전압(ELVSS)으로 변환하고, 제2 출력단으로 제2 전원 전압(ELVSS)을 출력할 수 있다. 이 때, 제3 트랜지스터(M3)의 일 전극, 제4 트랜지스터(M4)의 일 전극 및 제2 인덕터(L2)의 일 전극은 공통적으로 제2 노드(N2)에 연결될 수 있다.

본 발명의 일 실시예에 따르면, 복수의 제1 스위치 트랜지스터들(SWM1)은 제3 트랜지스터(M3)와 제어부(140) 사이에 배치되고, 제3 트랜지스터(M3)의 게이트 전극에 병렬로 연결될 수 있다. 또한, 복수의 제2 스위치 트랜지스터들(SWM2)은 제4 트랜지스터(M4)와 제어부(140) 사이에 배치되고, 제4 트랜지스터(M4)의 게이트 전극에 병렬로 연결될 수 있다. 복수의 제1 및 제2 스위치 트랜지스터들(SWM1, SWM2)은 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터일 수 있다. 도 5a에서는 제1 및 제2 스위치 트랜지스터들(SWM1, SWM2)이 4개인 경우로 도시하였으나, 이에 한정되는 것은 아니고, 제1 및 제2 스위치 트랜지스터들(SWM1, SWM2)의 개수는 다양하게 변화할 수 있다. 제어부(140)는, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 작은 경우, 복수의 제1 스위치 트랜지스터들(SWM1) 중 두 개 이상의 제1 스위치 트랜지스터들(SWM1)을 턴-온시킴으로써, 제3 트랜지스터(M3)의 게이트 전극을 제1 전원(VDD)과 연결시킬 수 있다. 또한, 제어부(140)는, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 작은 경우, 복수의 제2 스위치 트랜지스터들(SWM2) 중 두 개 이상의 제2 스위치 트랜지스터들(SWM2)을 턴-온시킴으로써, 제4 트랜지스터(M4)의 게이트 전극을 제1 전원(VDD)과 연결시킬 수 있다.

2 개 이상의 제1 스위치 트랜지스터들(SWM1)을 동시에 턴-온시키거나, 2 개 이상의 제2 스위치 트랜지스터들(SWM2)을 동시에 턴-온시키는 경우, 도 6a에 도시된 바와 같이, 인덕터 전압(V2)의 슬루율(slew rate)은 급격히 증가할 수 있다. 이 때, 인덕터 전압의 슬루율은, 인덕터 전압(V2)이 게이트 제어 신호(G3, 또는 제3 제어 신호)를 추종하는 비율로 정의될 수 있다. 다시 말해, 인덕터 전압(V2)의 시간에 따른 변화율을 나타낼 수 있다.

인덕터 전압(V2)의 슬루율이 급격히 증가하는 경우, 전자기 간섭(Electro Magnetic Interference; EMI)이 발생하여, 표시 패널(300)에 떨림이 발생하거나, 통신에 영향을 미칠 수 있다.

하지만, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 작은 경우, 제2 컨버터(120)가 펄스 스킵 모드(PSM)로 구동되는 것으로 볼 수 있으므로, 펄스 스킵 모드(PSM)는 연속 전도 모드(CCM) 또는 불연속 전도 모드(DCM)에 비해 전자기 방해의 영향이 적을 수 있다. 따라서, 인던턱 전압(V2)의 슬루율(Slew)을 증가시켜, 도 6a에 도시된 바와 같이, 제2 인덕터(L2)에 전류가 흐르기 시작하는 시점(t1)을 도 6b에 도시된 제2 인덕터(L2)에 전류가 흐르기 시작하는 시점(t2)보다 짧게 함으로써, 스위칭 로스(switching loss)를 감소시키는 효과를 기대할 수 있다.

한편, 제어부(140)는, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 큰 경우, 제3 제어 신호(G3)는 복수의 제1 스위치 트랜지스터들(SWM1) 중 하나의 제1 스위치 트랜지스터(SWM1)만 턴-온시킴으로써 슬루율을 감소시킬 수 있다. 또한, 제어부(140)는, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 큰 경우, 복수의 제2 스위치 트랜지스터들(SWM2) 중 하나의 제2 스위치 트랜지스터(SWM2)만 턴-온시킴으로써 슬루율을 감소시킬 수 있다.

이러한 경우 도 6b에 도시된 바와 같이, 인덕터 전압(V2)의 슬루율은 도 6a에 도시된 인덕터 전압(V2)의 슬루율보다 천천히 증가할 수 있다. 인덕터 전압(V2)의 슬루율이 천천히 증가하는 경우, 전자기 간섭이 발생할 확률이 줄어들 수 있다.

즉, 입력 전류 센싱부(150)에 의해 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 큰 경우, 표시 패널(300)이 연속 전도 모드(CCM) 또는 불연속 전도 모드(DCM)로 구동되는 것으로 볼 수 있으므로, 펄스 스킵 모드(PSM)에 비해 전자기 간섭의 영향이 클 수 있다. 따라서, 인덕터 전압(V2)의 슬루율을 감소시켜, 도 6b에 도시된 바와 같이, 제2 인덕터(L2)에 전류가 흐르기 시작하는 시점(t2)을 도 6a에 도시된 제2 인덕터(L2)에 전류가 흐르기 시작하는 시점(t1)보다 길게 함으로써, 전자기 간섭이 발생할 확률을 감소시키는 효과를 기대할 수 있다.

한 실시예에 따르면, 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 작은 경우, 센싱된 입력 전류(Iin)가 작을수록 더 많은 복수의 제1 스위치 트랜지스터들(SWM1)이 턴-온될 수 있다. 또한, 센싱된 입력 전류(Iin)가 기 설정된 기준 전류(Iref)보다 작은 경우, 센싱된 입력 전류(Iin)가 작을수록 더 많은 복수의 제2 스위치 트랜지스터들(SWM2)이 턴-온될 수 있다. 이로써, 입력 전류(Iin)에 대응하여 슬루율을 효과적으로 가변할 수 있다.

한편, 도 5b에 도시된 바와 같이, 제2 컨버터(120)는 입력 전류 센싱부(150)에 의해 감지된 입력 전류(Iin) 및 기준 전류(Iref)에 기초하여 입력 전원(VIN)을 변환하여 제1 전원 전압(ELVDD)을 출력할 수도 있다. 제2 컨버터(120)에 포함된 구성 및 동작은 도 5a에 도시된 바와 실질적으로 동일하므로, 중복되는 설명은 생략한다.

도 7은 인덕터 전압의 슬루율(slew)을 가변시키는 경우의 효과를 설명하기 위한 도면이다.

도 7을 참조하면, 인덕터 전압의 슬루율(slew)을 가변시키는 경우가 인덕터 전압의 슬루율(slew)을 고정하는 경우보다, 전반적으로 변환 효율이 개선되는 것을 알 수 있다. 다만, 상술한 바와 같이, 기준 전류(Iref)를 기준으로, 기준 전류(Iref)보다 작은 경우, 표시 패널(300)이 펄스 스킵 모드(PSM)로 구동되는 것으로 볼 수 있으므로, 전자기 방해의 영향이 적을 것이므로, 제2 인덕터(L2) 전류가 흐르는 시간을 줄여, 스위칭 로스(switching loss)를 감소시키고, 기준 전류(Iref)보다 큰 경우는 표시 패널(300)이 불연속 전도 모드(DCM)로 구동되는 것으로 볼 수 있으므로, 제2 인덕터(L2) 전류가 흐르는 시간을 길게 하여, 전자기 방해가 발생되는 확률을 줄이는 효과를 기대할 수 있다.

도 8a 내지 도 8c는 도 1의 DC-DC 컨버터가 인덕터 전류를 생성하는 구동 방식들의 일 예를 나타내는 도면들이다.

도 1, 도 3, 및 도 8a 내지 도 8c를 참조하면, 제1 컨버터(110)는 일반 모드에서 제1 구동 방식으로 동작하고, 절전 모드에서 제2 구동 방식으로 동작하며, 제2 컨버터(120)는 일반 모드에서 제1 내지 제3 구동 방식들 중 하나로 동작하고, 절전 모드에서 제3 구동 방식으로 동작할 수 있다.

도 8a 내지 도 8c에서는, 도 3의 제1 컨버터(110)가 제1 내지 제3 구동 방식으로 동작하는 실시예로 설명하기로 한다. 제2 컨버터(120)는 이와 실질적으로 동일한 스위칭 동작으로 제2 전원 전압(ELVSS)을 출력할 수 있다.

제1 구동 방식은 제1 및 제2 트랜지스터들(M1, M2)을 서로 교번하여 턴-온시킴으로써 제1 인덕터 전류(IL)를 생성할 수 있다. 도 8a에 도시된 바와 같이, 제1 및 제2 트랜지스터들(M1, M2)은 소정의 스위칭 주기(T)로 온-오프를 반복할 수 있다. 예를 들어, 제1 주기(T) 제1 트랜지스터(M1)의 턴-온 상태와 제2 트랜지스터(M2)의 턴-온 상태가 중첩되지 않는다.

제1 트랜지스터(M1)가 턴-온 되면(t1), 제1 노드의 전압(V1)이 그라운드 레벨을 가지고, 입력단의 전압과 제1 노드의 전압(V1) 차이에 의해 제1 인덕터 전류(IL)의 크기가 증가할 수 있다.

제1 트랜지스터(M1)가 턴-오프되고 제2 트랜지스터(M2)가 턴-온되면(t2), 제1 노드의 전압(V1)이 상승하여 제1 전원 전압 레벨(ELVDD)을 가지고, 입력단의 전압과 제1 노드의 전압(V1) 차이에 의해 제1 인덕터 전류(IL)의 크기가 감소할 수 있다.

이와 같은 스위칭 주기(T)가 반복되고, 제1 인덕터 전류(IL)의 크기는 연속적으로 변할 수 있다. 일례로, 제1 구동 방식은 CCM 구동 방식일 수 있다. 제1 구동 방식은 출력 리플(ripple)을 최소화하므로 높은 출력 안정성을 갖는다.

도 8b에 도시된 바와 같이, 제2 구동 방식은 하나의 스위칭 주기(T)에 제1 및 제2 트랜지스터들(M1, M2)이 동시에 턴-오프되는 구간(이하, 제1 불연속 구간, t3)을 포함할 수 있다. 이 때, 제1 노드 전압(V1)은 입력 전원(VIN)의 전원을 유지할 수 있다. 제1 인덕터(L1)의 일 단이 개방되므로, 전류는 그라운드 레벨을 유지하고, 제1 불연속 구간(t3)동안 제1 인덕터 전류(IL)는 변화하지 않는다. 또한, 제1 인덕터 전류(IL)의 진폭이 제1 구동 방식보다 작을 수 있다. 예를 들어, 제2 구동 방식에서의 제1 인덕터 전류(IL)의 피크 값은 제1 구동 방식에서의 제1 인덕터 전류(IL)의 피크 값보다 작을 수 있다. 일례로, 제1 구동 방식은 DCM 구동 방식일 수 있다.

제1 컨버터(110)는 표시 패널의 로드에 따라 제2 구동 방식에서의 구동 주파수를 조절할 수 있다. 동일한 시간을 기준으로, 구동 주파수의 크기가 작아짐에 따라 제1 및 제2 트랜지스터들(M1, M2)의 스위칭 횟수(턴-온 횟수)가 줄어들 수 있다. 따라서, 제1 및 제2 트랜지스터들(M1, M2)의 스위칭 횟수에 따른 기생캡에 의한 전력 손실이 개선될 수 있다.

도 8c에 도시된 바와 같이, 제3 구동 방식은 하나의 스위칭 주기에 제1 및 제2 트랜지스터들(T1, T2)이 동시에 턴-오프되는 제2 불연속 구간(t4)을 포함할 수 있다. 제2 불연속 구간(t4)의 길이는 제1 불연속 구간(t3)보다 길 수 있다. 일 실시예에서, 제3 구동 방식은 일부 스위칭 주기를 스킵할 수도 있다. 이 경우, 제1 및 제2 트랜지스터들(M1, M2)의 스위칭이 스킵되고, 제1 인덕터 전류(IL) 또한 흐르지 않을 수 있다. 이에 따라, 제1 인덕터 전류(IL)의 진폭 또한 제2 구동 방식보다 작을 수 있다. 일례로, 제3 구동 방식은 PSM 구동 방식일 수 있다.

동일한 시간을 기준으로, 제3 구동 방식은 소정의 구간에서 제1 및 제2 트랜지스터들(M1, M2)의 스위칭 동작을 스킵하므로, 전체 스위칭 횟수(턴-온 횟수)가 줄어들 수 있다. 따라서, 제1 및 제2 트랜지스터들(M1, M2)의 스위칭 횟수에 따른 기생캡에 의한 전력 손실이 개선될 수 있다.

제2 컨버터(120)의 동작은 상술한 동작들과 실질적으로 동일하므로, 이에 중복되는 설명은 생략한다.

이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.

도 9a 및 도 9b는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다.

도 9a는 제2 컨버터(120_1)가 제3 서브 트랜지스터(PSM3) 및 제4 서브 트랜지스터(PSM4)를 더 포함한다는 점에서, 도 5a에 도시된 실시예와 차이점이 있다. 도 9a에 도시된 제2 인덕터(L2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 입력 전류 센싱부(150) 및 제어부(140)는 도 5a에서 설명한 내용과 중복되므로 설명을 생략한다.

제3 서브 트랜지스터(PSM3)는 제3 트랜지스터(M3)와 병렬로 연결될 수 있다. 제3 서브 트랜지스터(PSM3)는 제어부(140)로부터 제3 서브 제어 신호(G33)를 인가받아 턴-온되고, 제2 인덕터(L2)에 전류가 흐르도록 제어할 수 있다. 제3 서브 트랜지스터(PSM3)는 실질적으로 제3 트랜지스터(M3)와 동일한 동작을 수행할 수 있다.

제3 서브 트랜지스터(PSM3)는 제3 트랜지스터(M3)보다 작은 크기를 가질 수 있다. 이 경우, 제3 서브 트랜지스터(PSM3) 허용 전류량이 제3 트랜지스터(M3)보다 작을 수 있다. 다만, 제3 서브 트랜지스터(PSM3)의 크기 및 개수는 이에 한정되는 것은 아니고, 예를 들어, 제3 서브 트랜지스터(PSM3)의 크기는 제3 트랜지스터(M3)의 크기와 동일할 수 있고, 제3 서브 트랜지스터(PSM3)의 개수는 다양하게 변화할 수 있다.

제4 서브 트랜지스터(PSM4)는 제4 트랜지스터(M4)와 병렬로 연결될 수 있다. 제4 서브 트랜지스터(PSM4)는 제어부(140)로부터 제4 서브 제어 신호(G44)를 인가받아 턴-온 될 수 있다. 제4 서브 트랜지스터(PSM4)는 제3 서브 트랜지스터(PSM3)와 교번하여 턴-온 될 수 있다. 제4 서브 트랜지스터(PSM4)는 실질적으로 제4 트랜지스터(M4)와 동일한 동작을 수행할 수 있다.

제4 서브 트랜지스터(PSM4)는 제4 트랜지스터(M4)보다 작은 크기를 가질 수 있다. 다만, 제4 서브 트랜지스터(PSM4)의 크기와 개수는 이에 한정되는 것은 아니고, 예를 들어, 제4 서브 트랜지스터(PSM4)의 크기는 제4 트랜지스터(M4)의 크기와 동일할 수 있고, 제4 서브 트랜지스터(PSM4)의 개수는 다양하게 변화될 수 있다.

본 발명의 일 실시예에 따르면, 제2 출력 전류(Iout2)가 증가하는 경우, 저항 손실을 줄이기 위하여, 제3 트랜지스터(M3)와 제3 서브 트랜지스터(PSM3)를 모두 구동시킬 수 있고, 또한 제4 트랜지스터(M4)와 제4 서브 트랜지스터(PSM4) 역시 모두 구동시킬 수 있다. 이 때, 제3 및 제4 서브 트랜지스터(PSM 3, PSM4)의 크기는 제3 및 제4 트랜지스터들(M3, M4)의 크기와 각각 동일할 수 있다. 예를 들어, 제2 출력 전류(Iout2)가 증가하는 경우, 제3 트랜지스터(M3)는 제3 제어 신호(G3)에 의해 턴-온 되고, 제4 서브 트랜지스터(PSM4)는 제4 서브 제어 신호(G44)에 의해 턴-온될 수 있다. 또한, 제4 트랜지스터(M4)는 제4 제어 신호(G4)에 의해 턴-온되고, 제4 서브 트랜지스터(PSM4)는 제4 서브 제어 신호(G44)에 의해 턴-온될 수 있다.

또한, 제2 출력 전류(Iout2)가 낮은 경우에는 제3 서브 트랜지스터(PSM3)와 제4 서브 트랜지스터(PSM4)를 턴-오프 상태로 설정하고, 제3 트랜지스터(M3)와 제4 트랜지스터(M4)만을 구동시킬 수도 있다. 예를 들어, 제2 출력 전류(Iout2)가 낮은 경우, 제3 트랜지스터(M3)는 제3 제어 신호(G3)에 의해 턴-온 되고, 제3 서브 트랜지스터(PSM3)는 제3 서브 제어 신호(G33)에 의해 턴-오프될 수 있다. 또한, 제4 트랜지스터(M4)는 제4 제어 신호(G4)에 의해 턴-온되고, 제4 서브 트랜지스터(PSM4)는 제4 서브 제어 신호(G44)에 의해 턴-오프될 수 있다.

본 발명의 다른 실시예에 따르면, 제3 및 제4 트랜지스터들(M3, M4)은 일반 모드에서만 동작(스위칭 동작)하고, 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)은 절전 모드에서만 동작할 수 있다. 이 때, 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)의 각각의 크기는 제3 및 제4 트랜지스터들(M3, M4)의 각각의 크기보다 작을 수 있다. 예를 들어, 제2 출력 전류(Iout2)가 낮은 경우, 제3 및 제4 트랜지스터들(M3, M4)은 제3 및 제4 제어 신호들(G3, G4)에 의해 턴-오프 상태를 유지할 수 있다. 또한, 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)은 제3 및 제4 서브 제어 신호들(G33, G44)에 의해 턴-온 상태를 유지할 수 있다.

일 실시예에서, 제어부(140)는 일반 모드 및 서브 모드에서의 구동 주파수를 서로 다르게 설정할 수 있다. 예를 들어, 제어부(140)는 일반 모드에서는 약 1.5MHz의 구동 주파수로, 절전 모드에서는 약 500KHz의 구동 주파수로 트랜지스터들(M3, M4, PSM33, PSM44)을 제어할 수 있다.

일례로, 제어부(140)는 각각의 제어 신호들(G3, G33, G4, G44)의 구동 주파수의 제어를 위해 소정의 주파수를 갖는 PWM 신호를 생성할 수 있다. PWM 신호는 구형파 신호에 해당될 수 있다. 상기 PWM 신호의 생성과 구동 주파수를 조절하는 방식은 공지된 다양한 방법에 의해 수행될 수 있다.

일 실시예에서, 절전 모드에서의 제1 구동 주파수는 표시 패널의 로드의 크기가 작아짐에 따라 기 설정된 값으로 작아질 수 있다. 따라서, 표시 패널의 로드가 작아질수록 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)의 스위칭 횟수가 줄어들 수 있다. 따라서, 트랜지스터 스위칭에 의한 전력 손실이 개선될 수 있다.

한편, 도 9b에 도시된 바와 같이, 제2 컨버터(120_1)는 입력 전류 센싱부(150)에 의해 감지된 입력 전류(Iin) 및 기준 전류(Iref)에 기초하여 입력 전원(VIN)을 변환하여 제1 전원 전압(ELVDD)을 출력할 수도 있다. 제2 컨버터(120_1)에 포함된 구성 및 동작은 도 9a에 도시된 바와 실질적으로 동일하므로, 중복되는 설명은 생략한다.

도 10은 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다. 도 11a 및 도 11b는 도 10의 제2 컨버터의 동작을 설명하기 위한 도면이다.

도 10, 도 11a 및 도 11b를 참조하면, 복수의 스위칭 트랜지스터들을 포함하지 않고, 듀얼 인덕터 및 출력 전류 센싱부를 더 포함한다는 점에서 도 5a에 도시된 실시예와 차이점이 있다.

도 1 및 도 10을 참조하면, 제2 컨버터(120_2)는 출력 전압 센싱부(미도시), 출력 전류 센싱부(160), 스위치부 및 제어부(140)를 포함할 수 있다.

본 발명의 일 실시예에 따르면, 제2 컨버터(120_2)는, 표시 패널(300)의 로드의 크기(예를 들어, 발광 휘도)에 대응하여 구동 모드를 전환할 수 있다.

본 발명의 일 실시예에 따르면, 제2 컨버터(120_2)는, 표시 패널(300)이 상술한 연속 전도 모드(CCM) 또는 불연속 전도 모드(DCM)로 구동하는 경우, 출력 전압 센싱부(미도시)를 통해, 출력 전압(Vout)을 센싱할 수 있다.

제어부(140)는 출력 전압 센싱부(미도시)에 의해 센싱된 출력 전압(Vout)에 대응하여 기준 전류(Iref)의 크기를 가변할 수 있다. 상기 출력 전압(Vout)이 큰 경우, 기준 전류(Iref)의 크기도 크게 설정할 수 있다.

제2 컨버터(120_2)의 출력 전압(Vout)은, 제1 내지 제4 출력 전압을 포함할 수 있다. 제어부(140)는, 제2 컨버터(120_2)의 출력 전압(Vout)이 상기 제1 출력 전압인 경우 제1 기준 전류를 기준 전류(Iref)로 설정하고, 상기 제1 컨버터의 출력 전압(Vout)이 제2 출력 전압인 경우, 제2 기준 전류를 기준 전류(Iref)로 설정하고, 상기 제1 컨버터의 출력 전압(Vout)이 제3 출력 전압인 경우, 제3 기준 전류를 기준 전류(Iref)로 설정하고, 상기 제1 컨버터의 출력 전압(Vout)이 제4 출력 전압인 경우, 제4 기준 전류를 기준 전류(Iref)로 설정할 수 있다. 이와 같은 경우, 상기 제1 출력 전압은 상기 제2 출력 전압보다 작고, 상기 제2 출력 전압은 상기 제3 출력 전압보다 작고, 상기 제3 출력 전압은 상기 제4 출력 전압보다 작은 경우, 상기 제1 기준 전류는 상기 제2 기준 전류보다 작고, 상기 제2 기준 전류는 상기 제3 기준 전류보다 작고, 상기 제3 기준 전류는 상기 제4 기준 전류보다 작을 수 있다.

예를 들어, 도 11a에 도시된 바와 같이, 출력 전압이 각각 -4[V], -3[V], -2[V] 및 -1[V]의 크기를 가지는 경우, 기준 전류(Iref)는 각각 325[mA], 350[mA], 375[mA] 및 400[mA]일 수 있다. 즉, 출력 전압이 클수록 기준 전류(Iref)를 크게 설정할 수 있다. 다시 말해, 출력 전압의 절대값이 클수록 기준 전류(Iref)를 작게 설정할 수 있다.

이 때, 도 11a 및 도 11b를 참조하면, 도 11a에 도시된 각각의 곡선은 적응적(Adaptive)인 효율 곡선을 나타낸다. 즉, 해당 출력 전압(Vout)에 대응하는 기준 전류(Iref)를 기준으로 출력 전류(Iout2)가 기준 전류(Iref)보다 큰 구간에서 싱글 모드로 구동 시 효율이 듀얼 모드로 구동 시 효율보다 안 좋아지므로, 기준 전류(Iref)를 기준으로 출력 전류(Iout2)가 작은 구간에서는 싱글 모드로 구동하고, 기준 전류(Iref)를 기준으로 출력 전류(Iout2)가 큰 구간에서는 듀얼 모드로 구동하는 것이 바람직하다.

따라서, 제어부(140)는, 출력 전류 센싱부(160)에 의해 센싱된 출력 전류(Iout2)의 크기가 변경된 기준 전류(Iref)의 크기보다 작으면 하나의 인덕터에만 전류가 흐르는 싱글 모드(Single mode)로 구동하고, 출력 전류 센싱부(160)에 의해 센싱된 출력 전류(Iout2)의 크기가 변경된 기준 전류(Iref)보다 크면, 두 개의 인덕터 모두에 전류가 흐르는 듀얼 모드(Dual mode)로 구동할 수 있다.

다시, 도 11b를 참조하면, -4[V]의 출력 전압의 변환 효율은, 325[mA]의 기준 전류(Iref)를 기준으로 기준 전류(Iref)보다 출력 전류(Iout2)가 작은 구간에서는 싱글 모드인 경우가 더 효율적이고, 출력 전류(Iout2)가 기준 전류(Iref)보다 큰 구간에서는 듀얼 모드가 더 효율적인 것임을 알 수 있다. 이는, 기준 전류(Iref)보다 출력 전류(Iout2)가 큰 구간에서는, 두 개의 인덕터를 사용하는 경우 하나의 인덕터를 사용하는 경우에 비해, 각각의 인덕터로 전류가 분산되어 흐르므로 소비 전력이 절반으로 줄어들 수 있다. 하지만, 출력 전류(Iout2)가 기준 전류(Iref)보다 작은 구간에서는, 두 개의 인덕터를 사용하는 경우 하나의 인덕터를 사용하는 경우에 비해 오히려 스위칭 로스(switching loss)가 발생함에 따라 변환 효율이 감소할 수 있기 때문이다.

스위치부는 두 개의 제2 인덕터들(L2_1, L2_2), 두 개의 제2 인덕터들(L2_1, L2_2)의 연결을 제어하는 싱글/듀얼 모드 선택기(170), 제3 트랜지스터(M3), 및 제4 트랜지스터(M4)를 포함할 수 있다.

제2 컨버터(120_2)는, 출력 전류 센싱부(160)에 의해 감지된 출력 전류(Iout2) 및 출력 전압(Vout)에 대응하여 변경된 기준 전류(Iref)에 기초하여, 입력 전원(VIN)을 변환하여 제2 전원 전압(ELVSS)을 출력할 수 있다.

두 개의 제2 인덕터들(L2_1, L2_2)은 제2 노드(N2)와 접지 사이에 연결될 수 있다. 상술한 바와 같이, 제어부(140)는 출력 전류 센싱부(160)에 의해 센싱된 출력 전류(Iout2)의 크기가 변경된 기준 전류(Iref)의 크기보다 작으면, 싱글/듀얼 모드 선택기(170)를 통해 스위치를 턴-오프시켜, 두 개의 제2 인덕터들(L2_1, L2_2) 중 하나의 제2 인덕터(L2_1)에만 전류가 흐르는 싱글 모드(Single mode)로 구동할 수 있다. 또한, 제어부(140)는 출력 전류 센싱부(160)에 의해 센싱된 출력 전류(Iout2)의 크기가 변경된 기준 전류(Iref)보다 크면, 싱글/듀얼 모드 선택기(170)를 통해 스위치를 턴-온시켜, 두 개의 인덕터를 병렬로 연결함으로써, 두 개의 제2 인덕터들(L2_1, L2_2) 모두에 전류가 흐르는 듀얼 모드(Dual mode)로 구동할 수 있다.

제2 인덕터들(L2_1, L2_2)에 흐르는 제2 인덕터 전류에 기초하여 제2 전원 전압(ELVSS)이 제어될 수 있다.

따라서, 제3 트랜지스터(M3)가 턴-온 되어 제2 인덕터(L2)에 기전력이 발생된 이후, 제4 트랜지스터(M4)가 턴-온 됨으로써 입력 전원(VIN)을 제2 전원 전압(ELVSS)으로 변환하고, 제2 출력단으로 제2 전원 전압(ELVSS)을 출력할 수 있다. 이 때, 제2 노드(N2)는 제3 트랜지스터(M3), 제4 트랜지스터(M4) 및 제2 인덕터(L2)의 공통 노드로 정의될 수 있다.

한편, 제2 컨버터(120_2)는, 출력 전류 센싱부(160)에 의해 감지된 출력 전류(Iout2) 및 출력 전압(Vout)에 대응하여 변경된 기준 전류(Iref)에 기초하여, 입력 전원(VIN)을 변환하여 제1 전원 전압(ELVDD)을 출력할 수도 있다. 제2 컨버터(120_2)에 포함된 구성 및 동작은 도 10에 도시된 바와 실질적으로 동일하므로, 중복되는 설명은 생략한다.

도 12는 도 1의 DC-DC 컨버터에 포함되는 제2 컨버터의 다른 예를 나타내는 도면이다.

도 12는 제2 컨버터(120_3)가 제3 서브 트랜지스터(PSM3) 및 제4 서브 트랜지스터(PSM4)를 더 포함한다는 점에서, 도 10에 도시된 실시예와 차이점이 있다. 도 10에 도시된 제2 인덕터들(L2_1, L2_2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 출력 전류 센싱부(160), 싱글/듀얼 모드 선택기(170) 및 제어부(140)는 도 10에서 설명한 내용과 중복되므로 설명을 생략한다.

제3 서브 트랜지스터(PSM3)는 제3 트랜지스터(M3)와 병렬로 연결될 수 있다. 제3 서브 트랜지스터(PSM3)는 제어부(140)로부터 제3 서브 제어 신호(G33)를 인가받아 턴-온되고, 제2 인덕터들(L2_1, L2_2)에 전류가 흐르도록 제어할 수 있다. 제3 서브 트랜지스터(PSM3)는 실질적으로 제3 트랜지스터(M3)와 동일한 동작을 수행할 수 있다.

본 발명의 다른 실시예에 따르면, 제3 및 제4 트랜지스터들(M3, M4)은 일반 모드에서만 동작(스위칭 동작)하고, 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)은 절전 모드에서만 동작할 수 있다. 이 때, 제3 및 제4 서브 트랜지스터(PSM 3, PSM4)의 각각의 크기는 제3 및 제4 트랜지스터들(M3, M4)의 각각의 크기보다 작을 수 있다. 예를 들어, 제2 출력 전류(Iout2)가 낮은 경우, 제3 및 제4 트랜지스터들(M3, M4)은 제3 및 제4 제어 신호들(G3, G4)에 의해 턴-오프 상태를 유지할 수 있다. 또한, 제3 및 제4 서브 트랜지스터들(PSM3, PSM4)은 제3 및 제4 서브 제어 신호들(G33, G44)에 의해 턴-온 상태를 유지할 수 있다.

한편, 제2 컨버터(120_3)는, 출력 전류 센싱부(160)에 의해 감지된 출력 전류(Iout2) 및 출력 전압(Vout)에 대응하여 변경된 기준 전류(Iref)에 기초하여, 입력 전원(VIN)을 변환하여 제1 전원 전압(ELVDD)을 출력할 수도 있다. 제2 컨버터(120_2)에 포함된 구성 및 동작은 도 12에 도시된 바와 실질적으로 동일하므로, 중복되는 설명은 생략한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1000: 표시 장치
100: DC-DC 컨버터
110: 제1 컨버터
120: 제2 컨버터
140: 제어부
150: 입력 전류 센서부
160: 출력 전류 센서부
170: 싱글/듀얼 모드 선택기
300: 표시 패널
400: 구동부
M1, M2, M3, M4: 제1 내지 제4 트랜지스터
SWM1, SWM2: 제1 및 제2 스위칭 트랜지스터

Claims

인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제2 전원 전압으로 변환하여 제1 출력단으로 출력하는 제1 컨버터;
상기 제1 컨버터의 입력 전류를 감지하는 입력 전류 센싱부; 및
상기 제1 컨버터의 입력 전류 및 기 설정된 기준 전류에 대응하여 인덕터 전압의 슬루율(slew)을 가변하는 제어부를 포함하되,
상기 인덕터 전압의 슬루율은 상기 인덕터 전압의 시간에 따른 변화율인 DC-DC 컨버터.
제1 항에 있어서,
상기 제어부는, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 인덕터 전압의 슬루율을 기준 슬루율로 설정하고,
상기 제1 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 인덕터 전압의 슬루율을 상기 기준 슬루율보다 더 빠른 슬루율로 가변하는 DC-DC 컨버터.
제1 항에 있어서,
상기 제1 컨버터는,
상기 입력 전압이 인가되는 입력단과 제1 노드 사이에 연결되는 제1 트랜지스터;
상기 제1 노드와 접지 사이에 연결되는 제1 인덕터; 및
상기 제1 노드와 상기 제1 출력단 사이에 연결되는 제2 트랜지스터;를 포함하는 DC-DC 컨버터.
제3 항에 있어서,
상기 제1 컨버터는,
상기 제1 트랜지스터의 게이트 전극에 병렬로 연결된 복수의 제1 스위치 트랜지스터들; 및
상기 제2 트랜지스터의 게이트 전극에 병렬로 연결된 복수의 제2 스위치 트랜지스터들;을 더 포함하는 DC-DC 컨버터.
제4 항에 있어서,
상기 제어부는,
상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 복수의 제1 스위치 트랜지스터들 중 하나의 제1 스위치 트랜지스터를 통해, 상기 제1 트랜지스터의 게이트 전극으로 제1 게이트 제어 신호를 공급하고,
상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 복수의 제1 스위치 트랜지스터들 중 적어도 두 개 이상의 제1 스위치 트랜지스터들을 통해, 상기 제1 트랜지스터의 게이트 전극으로 제1 게이트 제어 신호를 공급하는, DC-DC 컨버터.
제4 항에 있어서,
상기 제어부는, 상기 센싱된 제1 컨버터의 입력 전류가 상기 기준 전류보다 큰 경우, 상기 복수의 제2 스위치 트랜지스터들 중 하나의 제2 스위치 트랜지스터를 통해, 상기 제2 트랜지스터의 게이트 전극으로 제2 게이트 제어 신호를 공급하고,
상기 센싱된 제2 컨버터의 입력 전류가 상기 기준 전류보다 작은 경우, 상기 복수의 제2 스위치 트랜지스터들 중 적어도 두 개 이상의 제2 스위치 트랜지스터들을 통해, 상기 제2 트랜지스터의 게이트 전극으로 제2 게이트 제어 신호를 공급하는, DC-DC 컨버터.
제3 항에 있어서,
상기 제어부는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 교번적으로 턴-온시키는 DC-DC 컨버터.
제1 항에 있어서,
인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제1 전원 전압으로 변환하여 제2 출력단으로 출력하는 제2 컨버터를 더 포함하는 DC-DC 컨버터.
제8 항에 있어서,
상기 제2 컨버터는,
상기 입력 전압이 인가되는 입력단과 제2 노드 사이에 연결되는 제2 인덕터;
상기 제2 노드와 접지 사이에 연결되는 제3 트랜지스터; 및
상기 제2 노드와 상기 제2 출력단 사이에 연결되는 제4 트랜지스터;를 포함하는 DC-DC 컨버터.
제8 항에 있어서,
상기 제1 전원 전압은 양극성의 전압이고, 상기 제2 전원 전압은 음극성의 전압인 것을 특징으로 하는 DC-DC 컨버터.
복수의 인덕터들과 복수의 트랜지스터들을 포함하고, 입력 전압을 제2 전원 전압으로 변환하여 제1 출력단으로 출력하는 제1 컨버터;
상기 제1 컨버터의 출력 전류를 감지하는 출력 전류 센싱부;
상기 복수의 인덕터들 중 하나의 인덕터에만 전류가 흐르는 싱글 모드 및 상기 복수의 인덕터들 모두에 전류가 흐르는 듀얼 모드 중 어느 하나의 모드를 선택하는 스위치를 포함하는 모드 선택부; 및
상기 제1 컨버터의 출력 전압에 대응하여 기준 전류를 가변하고, 상기 기준 전류와 상기 제1 컨버터의 출력 전류에 대응하여 상기 싱글 모드 및 상기 듀얼 모드 중 어느 하나의 모드를 선택하는 DC-DC 컨버터.
제11 항에 있어서,
상기 제어부는, 상기 제1 컨버터의 출력 전압이 클수록 상기 기준 전류를 크게 설정하는 DC-DC 컨버터.
제12 항에 있어서,
상기 제1 컨버터의 출력 전압은, 제1 내지 제4 출력 전압을 포함하고,
상기 제어부는, 상기 제1 컨버터의 출력 전압이 상기 제1 출력 전압인 경우 제1 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이 제2 출력 전압인 경우, 제2 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이 제3 출력 전압인 경우, 제3 기준 전류를 기준 전류로 설정하고, 상기 제1 컨버터의 출력 전압이 제4 출력 전압인 경우, 제4 기준 전류를 기준 전류로 설정하되,
상기 제1 출력 전압은 상기 제2 출력 전압보다 작고, 상기 제2 출력 전압은 상기 제3 출력 전압보다 작고, 상기 제3 출력 전압은 상기 제4 출력 전압보다 작은 경우, 상기 제1 기준 전류는 상기 제2 기준 전류보다 작고, 상기 제2 기준 전류는 상기 제3 기준 전류보다 작고, 상기 제3 기준 전류는 상기 제4 기준 전류보다 작은 DC-DC 컨버터.
제12 항에 있어서,
상기 제어부는, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 작은 경우, 상기 싱글 모드로 구동하고, 상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 큰 경우, 상기 듀얼 모드로 구동하는 DC-DC 컨버터.
제12 항에 있어서,
상기 제1 컨버터는,
상기 입력 전압이 인가되는 입력단과 제1 노드 사이에 연결되는 제1 트랜지스터;
상기 제1 노드와 접지 사이에 연결되는 제1 인덕터와 제2 인덕터; 및
상기 제1 노드와 상기 제1 출력단 사이에 연결되는 제2 트랜지스터;를 포함하는 DC-DC 컨버터.
제15 항에 있어서,
상기 제어부는,
상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 작은 경우, 상기 제1 노드와 상기 접지 사이를 상기 제1 인덕터 및 상기 제2 인덕터 중 선택된 하나의 인덕터로 연결하고,
상기 제1 컨버터의 출력 전류가 상기 기준 전류보다 큰 경우, 상기 제1 노드와 상기 접지 사이를 병렬로 연결된 상기 제1 인덕터 및 상기 제2 인덕터로 연결하는 DC-DC 컨버터.
제11 항에 있어서,
상기 제1 컨버터의 출력 전압을 감지하는 출력 전압 센싱부를 더 포함하는 DC-DC 컨버터.
제11 항에 있어서,
인덕터와 복수의 트랜지스터들을 포함하고, 입력 전압을 제1 전원 전압으로 변환하여 제2 출력단으로 출력하는 제2 컨버터를 더 포함하는 DC-DC 컨버터.
제18 항에 있어서,
상기 제2 컨버터는,
상기 입력 전압이 인가되는 입력단과 제2 노드 사이에 연결되는 제3 인덕터;
상기 제2 노드와 접지 사이에 연결되는 제3 트랜지스터; 및
상기 제2 노드와 상기 제2 출력단 사이에 연결되는 제4 트랜지스터;를 포함하는 DC-DC 컨버터.
제18 항에 있어서,
상기 제1 전원 전압은 양극성의 전압이고, 상기 제2 전원 전압은 음극성의 전압인 것을 특징으로 하는 DC-DC 컨버터.