JP2019092338A - 電子機器、制御方法およびプログラム - Google Patents

電子機器、制御方法およびプログラム Download PDF

Info

Publication number
JP2019092338A
JP2019092338A JP2017220839A JP2017220839A JP2019092338A JP 2019092338 A JP2019092338 A JP 2019092338A JP 2017220839 A JP2017220839 A JP 2017220839A JP 2017220839 A JP2017220839 A JP 2017220839A JP 2019092338 A JP2019092338 A JP 2019092338A
Authority
JP
Japan
Prior art keywords
power supply
inductor
unit
supply unit
operation mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017220839A
Other languages
English (en)
Inventor
政夫 木村
Masao Kimura
政夫 木村
泉 鏑木
Izumi Kaburagi
泉 鏑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017220839A priority Critical patent/JP2019092338A/ja
Priority to PCT/JP2018/041972 priority patent/WO2019098188A1/ja
Publication of JP2019092338A publication Critical patent/JP2019092338A/ja
Priority to US15/931,112 priority patent/US11063507B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

【課題】ＰＷＭモードまたはＰＦＭモードで動作可能な電源部のスイッチング動作が電子機器の構成要素（例えば、撮像部）に与える悪影響を軽減できるようにする。【解決手段】電子機器は、第１のインダクタと、第１のインダクタと異なる第２のインダクタと、第１のインダクタと第２のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第１の動作モードまたは第１の動作モードとは異なる第２の動作モードで動作する電源部５０７と、電源部を第１の動作モードと第２の動作モードとのうちのいずれで動作させるかを判定すると共に、電源部を第１の動作モードで動作させる場合には、第１のインダクタが電源部において用いられ、電源部を第２の動作モードで動作させる場合には、第２のインダクタが電源部において用いられるように切り替え手段に切り替えを行わせる制御手段１００とを有する。【選択図】図１Ａ

Description

本発明は、スイッチングレギュレータとして動作する電源部を有する電子機器およびその制御方法ならびにそれらに関連するプログラムに関する。
デジタルカメラなどの電子機器で用いられるスイッチングレギュレータには、電力供給量が多い高負荷状態から電力供給量が少ない低負荷状態までの広範囲の負荷領域において高い変換効率が要求される。しかしながら、スイッチングレギュレータは、一般的には、ＰＷＭ（パルス幅変調：Ｐｕｌｓｅ ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）モードで動作する。ＰＷＭモードで動作するスイッチングレギュレータは、低負荷状態においては、スイッチングレギュレータ自体の電力損失が負荷部の消費電力と比べて相対的に大きくなり、変換効率が低下してしまうという課題がある。そこで、低負荷状態における変換効率の低下を改善するために、低負荷状態においては、ＰＷＭモードをＰＦＭ（パルス周波数変調：Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）モードに切り替えるスイッチングレギュレータが想定される。このようなスイッチングレギュレータは、高負荷状態ではＰＷＭモードで動作し、低負荷状態ではＰＦＭモードで動作することができるので、幅広い負荷領域で高い変換効率を実現し得ることが予想される。特許文献１には、ＰＦＭ制御からＰＷＭ制御に移行する際のリップル電圧を低減する方法が記載されている。
特開２００８−９２７１２号公報
しかしながら、このようなスイッチングレギュレータをデジタルカメラなどの電子機器に搭載するためには、スイッチングレギュレータのスイッチング動作が電子機器の構成要素（例えば、撮像部）に与える悪影響を考慮することが要求される。
そこで、本発明は、ＰＷＭモードまたはＰＦＭモードで動作可能な電源部のスイッチング動作が電子機器の構成要素（例えば、撮像部）に与える悪影響を軽減できるようにすることを目的とする。
上記目的を達成するために、本発明に係る電子機器は、第１のインダクタと、前記第１のインダクタと異なる第２のインダクタと、前記第１のインダクタと前記第２のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第１の動作モードまたは前記第１の動作モードとは異なる第２の動作モードで動作し得る電源部と、前記電源部を前記第１の動作モードと前記第２の動作モードとのうちのいずれで動作させるかを判定すると共に、前記電源部を前記第１の動作モードで動作させる場合には、前記第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第２のインダクタが前記電源部において用いられるように前記切り替え手段に切り替えを行わせる制御手段とを有する。
上記目的を達成するために、本発明に係る制御方法は、電源部を第１の動作モードと第２の動作モードとのうちのいずれで動作させるかを判定するステップと、前記電源部を前記第１の動作モードで動作させる場合には、第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第１のインダクタと異なる第２のインダクタが前記電源部において用いられるように制御を行うステップとを有する。
上記目的を達成するために、本発明に係るプログラムは、コンピュータに、電源部を第１の動作モードと第２の動作モードとのうちのいずれで動作させるかを判定するステップと、前記電源部を前記第１の動作モードで動作させる場合には、第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第１のインダクタと異なる第２のインダクタが前記電源部において用いられるように制御を行うステップとを実行させるためのプログラムである。
本発明によれば、ＰＷＭモードまたはＰＦＭモードで動作可能な電源部のスイッチング動作が電子機器の構成要素（例えば、撮像部）に与える悪影響を軽減することができる。
実施形態１における電源部５０７の構成要素の第１の例を説明するためのブロック図である。 実施形態１における電源部５０７の構成要素の第２の例を説明するためのブロック図である。 実施形態１における電源部５０７の第１の動作例を説明するためのフローチャートである。 実施形態１における電源部５０７の第２の動作例を説明するためのフローチャートである。 インダクタの一例を説明するための図である。 スイッチング波形とスイッチングノイズの周波数帯とを説明するための図である。 実施形態１における電子機器５００の構成要素を説明するためのブロック図である。
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
［実施形態１］
図５を参照して、実施形態１における電子機器５００の構成要素を説明する。電子機器５００は、撮像装置（例：デジタルカメラ、デジタルビデオカメラ、携帯電話、スマートフォンなど）として動作可能である。電子機器５００は、少なくとも、制御部５０１、撮像素子５０２ａ、ノイズ検出部５０３、記憶部５０４、ＵＩ部５０５、表示部５０６および電源部５０７を有する。
制御部５０１は、電子機器５００の構成要素を制御するためのプログラムを記憶したメモリと、そのメモリに記憶されたプログラムを実行することにより電子機器５００の構成要素を制御するプロセッサとを有する。制御部５０１は、メモリに記憶されたプログラムとプロセッサとにより、電子機器５００全体を制御することができる。制御部５０１と電子機器５００の他の構成要素とは、システムバス５０８を介して接続されている。制御部５０１は、システムバス５０８を介して命令、設定情報などを他の構成要素に送信することにより、他の構成要素を制御する。他の構成要素は、システムバス５０８を介して制御部５０１から受信した命令、設定情報などに従って所定の処理を行う。他の構成要素で行われた所定の処理の結果（所定の処理が実行されたか否か、所定の処理で得られた情報など）を示す情報、他の構成要素の状態を示す情報などは、システムバス５０８を介して他の構成要素から制御部５０１に送信される。
撮像部５０２は、レンズユニット（不図示）、撮像素子５０２ａ、Ａ／Ｄ変換器（不図示）、画像処理部（不図示）、ＣＬＫ部５０２ｂなどを有する。撮像素子５０２ａは、例えば、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。被写体の光学像は、レンズユニットを介して撮像素子５０２ａの撮像面に結像される。撮像素子５０２ａの撮像面には、複数の光電変換素子が行列状に配置されている。撮像素子５０２ａは、複数の光電変換素子を用いることにより、撮像面に結像された光学像に対応する電気信号を生成する。撮像素子５０２ａで生成された電気信号は、Ａ／Ｄ変換器に供給される。Ａ／Ｄ変換器は、撮像素子５０２ａから供給された電気信号をアナログ信号からデジタル信号に変換する。Ａ／Ｄ変換器で生成されたデジタル信号は、画像処理部に供給される。画像処理部は、Ａ／Ｄ変換器で生成されたデジタル信号から所定の形式の画像データ（動画像データまたは静止画像データ）を生成する。これにより、撮像素子５０２ａによって撮像された画像（静止画または動画）の画像データ（動画像データまたは静止画像データ）が撮像部５０２で生成される。撮像部５０２で生成された画像データは、ノイズ検出部５０３、記憶部５０４および表示部５０６に供給される。ＣＬＫ部５０２ｂは、撮像素子５０２ａ、Ａ／Ｄ変換器、画像処理部などで用いられるクロック信号ＡまたはＢを生成するクロック信号生成部である。撮像素子５０２ａ、Ａ／Ｄ変換器、画像処理部などは、クロック信号ＡまたはＢに同期して動作する。ＣＬＫ部５０２ｂは、通常はクロック信号Ａを生成する。クロック信号Ｂの生成をＣＬＫ部５０２ｂに要求する命令を制御部５０１から受けた場合、ＣＬＫ部５０２ｂは、クロック信号Ｂを生成する。クロック信号Ａの周波数は、クロック信号Ｂの周波数と異なる周波数であれば、どのような周波数であってもよい。ただし、クロック信号Ｂの周波数は、後述する所定の周波数と同じものであり、クロック信号Ａの周波数と異なる周波数であるとする。
ノイズ検出部５０３は、撮像部５０２で生成された画像データを解析することにより、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出部５０３は、ノイズ検出部５０３によるノイズ検出の結果を制御部５０１に通知する。縦筋ノイズとは、撮像部５０２で生成された画像データが表示部５０６または他の表示装置に表示された場合に、撮像画像に複数本の縦線があるかのように見える現象である。横筋ノイズとは、撮像部５０２で生成された画像データが表示部５０６または他の表示装置に表示された場合に、撮像画像に複数本の横線があるかのように見える現象である。
記憶部５０４は、撮像部５０２で生成された画像データなどを記憶媒体（例：メモリカード）に格納したり、制御部５０１が指定する画像データなどを当該記憶媒体から読み出したりする。記憶部５０４の記憶媒体に格納される画像データは、静止画像データおよび動画像データのいずれでもよい。記憶部５０４の記憶媒体は、電子機器５００から取り外し可能であってもよいし、電子機器５００から容易に取り外しできないように電子機器５００内に配置されたものであってもよい。
ＵＩ（ｕｓｅｒ ｉｎｔｅｒｆａｃｅ）部５０５は、様々な操作ボタン、タッチパネルなどを含む。ＵＩ部５０５のタッチパネルは、例えば、表示部５０６に配置されている。ユーザは、ＵＩ部５０５を操作することにより、所望の動作を電子機器５００に実行させる。
表示部５０６は、撮像部５０２で生成された画像データ（動画像データまたは静止画像データ）などを表示する。表示部５０６はさらに、電子機器５００の状態などを示す情報（アイコン、メッセージなど）を表示する。表示部５０６は、例えば、液晶パネル、ＬＥＤパネルなどを有する。
電源部５０７は、電池などの電源から供給される電圧を所定の電圧に変換し、所定の電圧を電子機器５００の各構成要素に供給する。電源部５０７は、ＰＷＭモード（パルス幅変調モード）で動作することも可能であるし、ＰＦＭモード（パルス周波数変調モード）で動作することも可能である。さらに、電源部５０７は、第１のクロック信号または第２のクロック信号に従ってスイッチング動作を行うことができる。第１のクロック信号は、第１の周波数のクロック信号であり、第２のクロック信号は、第１の周波数よりも低い第２の周波数のクロック信号である。電源部５０７の構成要素については、図１Ａまたは図１Ｂを参照して後述する。
図４（ａ）は、電源部５０７をＰＷＭモードで動作させる際のスイッチング波形の一例を示す図である。図４（ａ）の横軸は時間であり、図４（ａ）の縦軸は電圧である。ＰＷＭモードにおいては、スイッチングパルスの周波数が一定とされ、スイッチングパルスの幅が変化する。
図４（ｂ）は、ＰＷＭモードで動作する電源部５０７が第１のクロック信号または第２のクロック信号に従ってスイッチング動作を行う場合に生ずるスイッチングノイズの周波数帯を示す図である。図４（ｂ）の横軸は周波数を示しており、図４（ｂ）の縦軸はスイッチングノイズの大きさを示している。周波数帯４１１は、ＰＷＭモードで動作する電源部５０７が第１のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯４１１が示すように、スイッチングノイズは、ピーク周波数（第１の周波数に相当）で非常に大きく、ピーク周波数を中心に減少している。周波数帯４１２は、ＰＷＭモードで動作する電源部５０７が第２のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯４１２が示すように、スイッチングノイズは、ピーク周波数（第２の周波数に相当）で非常に大きく、ピーク周波数を中心に減少している。上述のように、第１のクロック信号は、第１の周波数のクロック信号であり、第２のクロック信号は、第１の周波数よりも低い第２の周波数のクロック信号である。
ＣＬＫ部５０２ｂで生成されるクロック信号Ｂの周波数が、周波数帯４１１のピーク周波数または周波数帯４１１のピークと同程度の大きさのノイズが生じる周波数のいずれかと重複してしまう場合には、スイッチングノイズによる悪影響が生じる場合がある。ＣＬＫ部５０２ｂで生成されるクロック信号Ｂの周波数が、周波数帯４１２のピーク周波数または周波数帯４１２のピークと同程度の大きさのノイズが生じる周波数のいずれかと重複してしまう場合にも、スイッチングノイズによる悪影響が生じる場合がある。そして、撮像素子５０２ａで生成される電気信号がこれらの悪影響により歪んでしまった場合、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生じるおそれがある。
図４（ｂ）から分かるように、ＰＷＭモードにおいては、周波数帯４１１のピークと同程度の大きさのノイズが生じる周波数は限定的であり、周波数帯４１２のピークと同程度の大きさのノイズが生じる周波数も限定的である。そのため、周波数帯４１１および４１２のピーク周波数、周波数帯４１１のピークと同程度の大きさのノイズが生じる周波数、周波数帯４１２のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の数は多い。そこで、実施形態１では、このような周波数の一つをＣＬＫ部５０２ｂで生成されるクロック信号Ｂの周波数として選択し、選択された周波数を「所定の周波数」と呼ぶ。所定の周波数は、周波数帯４１１および４１２のピーク周波数、周波数帯４１１のピークと同程度の大きさのノイズが生じる周波数、周波数帯４１２のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の一つである。ＣＬＫ部５０２ｂで生成されるクロック信号Ｂの周波数が所定の周波数であれば、撮像素子５０２ａで生成される電気信号に対するスイッチングノイズの影響は抑制される。その結果、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。したがって、実施形態１では、電源部５０７がＰＷＭモードで動作する場合、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。
図４（ｃ）は、電源部５０７をＰＦＭモードで動作させる際のスイッチング波形の一例を示す図である。図４（ｃ）の横軸は時間であり、図４（ｃ）の縦軸は電圧である。ＰＦＭモードにおいては、スイッチングパルスの幅が一定とされ、スイッチングパルスの周波数が変化する。
図４（ｄ）は、ＰＦＭモードで動作する電源部５０７が第１のクロック信号または第２のクロック信号に従ってスイッチング動作を行う場合に生ずるスイッチングノイズの周波数帯を示す図である。図４（ｄ）の横軸は周波数を示しており、図４（ｄ）の縦軸はスイッチングノイズの大きさを示している。周波数帯４１３は、ＰＦＭモードで動作する電源部５０７が第１のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯４１３が示すように、スイッチングノイズは、第１の周波数以下の周波数に幅広く発生する。周波数帯４１４は、ＰＦＭモードで動作する電源部５０７が第２のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯４１４が示すように、スイッチングノイズは、第２の周波数以下の周波数に幅広く発生する。
図４（ｄ）から分かるように、ＰＦＭモードにおいては、周波数帯４１３のピークと同程度の大きさのノイズが生じる周波数は幅広い範囲に分布し、周波数帯４１４のピークと同程度の大きさのノイズが生じる周波数も幅広い範囲に分布する。そのため、周波数帯４１３および４１４のピーク周波数、周波数帯４１３のピークと同程度の大きさのノイズが生じる周波数、周波数帯４１４のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の数は少ない。したがって、実施形態１では、電源部５０７がＰＦＭモードで動作する場合、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更しないようにする。その代わりに、後述するように、電磁放射が比較的少ない低放射インダクタ１１２を用いてスイッチング動作を行う。低放射インダクタ１１２を用いることにより、撮像素子５０２ａで生成される電気信号に対するスイッチングノイズの影響は抑制されるため、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。低放射インダクタ１１２は、後述するように、抵抗成分が比較的小さい低損失インダクタ１１３と比較して抵抗成分が大きい。このため、インダクタにおける電力損失を低減するという観点からは、低放射インダクタ１１２を用いることは、低損失インダクタ１１３を用いる場合と比較して不利である。しかしながら、ＰＦＭモードで電源部５０７を動作させるのは、電源部５０７にかかる負荷があまり重くない場合であるため、消費電力は十分に低く抑え得る。
次に、図１Ａを参照して、実施形態１における電源部５０７の構成要素の第１の例を説明する。
図１Ａに示す電源部５０７は、電源１１１から供給される入力電圧（電源電圧）Ｖｉｎを入力電圧Ｖｉｎより高い電圧に昇圧し、昇圧した電圧を出力端子１２９から出力する昇圧型の電源部である。電源１１１は、電池であってもよいし、ＡＣアダプタであってもよい。電源１１１が電池である場合、入力電圧Ｖｉｎは、例えば３．７Ｖまたは７．４Ｖであるが、これに限定されるものではない。出力電圧は、例えば１０Ｖであるが、これに限定されるものではない。実施形態１では、入力電圧Ｖｉｎが３．７Ｖであり、出力電圧Ｖｏｕｔが１０Ｖである例を説明する。
図１Ａに示すように、電源部５０７は、電源制御部１００と、低放射インダクタ１１２と、低損失インダクタ１１３と、スイッチングＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）１１４とを有する。電源部５０７はさらに、整流ダイオード１１５と、整流コンデンサ１１６と、上側帰還抵抗１１７と、下側帰還抵抗１１８と、出力端子１２９とを有する。電源制御部１００は、電流制限部１０１と、オフ期間生成部１０２と、インダクタ切り替え部１０３と、オン期間生成部１０４と、パルス生成部１０５と、ゲートドライバ１０６と、エラーアンプ１０７と、通信部１０９と、端子１２０〜１２６とを有する。パルス生成部１０５は、ＣＬＫ部１０５ａを有する。ＣＬＫ部１０５ａは、制御部５０１からの命令に従って、第１のクロック信号および第２のクロック信号のいずれかを生成する。
電流制限部１０１、オフ期間生成部１０２およびインダクタ切り替え部１０３は、端子１２１を介して電源１１１に接続されている。インダクタ切り替え部１０３は、端子１２２を介して低放射インダクタ１１２の一端に接続されている。また、インダクタ切り替え部１０３は、端子１２３を介して低損失インダクタ１１３の一端に接続されている。インダクタ切り替え部１０３は、低放射インダクタ１１２の一端が電源１１１に接続されるようにするか、低損失インダクタ１１３の一端が電源１１１に接続されるようにするかを切り替える。
低放射インダクタ１１２の他端と、低損失インダクタ１１３の他端と、整流ダイオード１１５のアノードと、スイッチングＦＥＴ１１４のドレインとは、互いに接続されている。低放射インダクタ１１２の他端、低損失インダクタ１１３の他端、整流ダイオード１１５のアノードおよびスイッチングＦＥＴ１１４のドレインに接続されたノード１２７は、電流制限部１０１およびオフ期間生成部１０２に端子１２４を介して接続されている。
スイッチングＦＥＴ１１４のゲートは、端子１２５を介してゲートドライバ１０６に接続されている。スイッチングＦＥＴ１１４のソースは、接地電位に接続されている。整流ダイオード１１５のカソードは、整流コンデンサ１１６の一端、上側帰還抵抗１１７の一端および出力端子１２９に接続されている。整流コンデンサ１１６の他端は、接地電位に接続されている。上側帰還抵抗１１７の他端は、下側帰還抵抗１１８の一端に接続されている。下側帰還抵抗１１８の他端は、接地電位に接続されている。上側帰還抵抗１１７の他端と下側帰還抵抗１１８の一端とに接続されたノード１２８は、端子１２６を介して、エラーアンプ１０７の一方の入力端子に接続されている。通信部１０９は、端子１２０を介して制御部５０１などと通信可能である。
電源制御部１００は、スイッチングＦＥＴ１１４をスイッチングすることによって昇圧を行い、昇圧により得られる出力電圧Ｖｏｕｔを、出力端子１２９を介して出力する。ノード１２８の電圧は、出力電圧Ｖｏｕｔを上側帰還抵抗１１７と下側帰還抵抗１１８とによって分圧することにより得られる電圧である。ノード１２８の電圧は、帰還電圧Ｖｆｂとして、端子１２６を介して、エラーアンプ１０７の一方の入力端子に入力される。エラーアンプ１０７の他方の入力端子には、基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは、例えば電源制御部１００の内部において生成される。基準電圧Ｖｒｅｆは、例えば１．０Ｖとする。エラーアンプ１０７は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとを比較し、比較結果に応じた信号をオン期間生成部１０４の一方の入力端子に供給する。電源制御部１００は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆとなるように、スイッチングＦＥＴ１１４のオン期間およびオフ期間を制御する。電源制御部１００は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ未満である場合には、スイッチングＦＥＴ１１４のスイッチング頻度またはオンデューティ比を上昇させることにより、出力電圧Ｖｏｕｔを上昇させる。一方、電源制御部１００は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ以上である場合には、スイッチングＦＥＴ１１４のスイッチング頻度またはオンデューティ比を低下させることにより、出力電圧Ｖｏｕｔを低下させる。このような動作を行うことによって、電源制御部１００は、出力電圧Ｖｏｕｔを一定に維持する。
電流制限部１０１は、電源部５０７に流れる電流を低放射インダクタ１１２の両端の電圧または低損失インダクタ１１３の両端の電圧に基づいて検出する。電流制限部１０１は、電源部５０７に流れる電流が所定値以上になると、スイッチングＦＥＴ１１４をオフ状態にするための信号を、オン期間生成部１０４に供給する。
電源部５０７は、上述したように、昇圧型の電源部である。このため、スイッチングＦＥＴ１１４をオンさせた期間において低放射インダクタ１１２または低損失インダクタ１１３に溜まったエネルギーを、スイッチングＦＥＴ１１４をオフさせた期間において出力端子１２９側に放出することを要する。つまり、電源部５０７は、スイッチングＦＥＴ１１４をオフさせる期間を設けることなく昇圧を行い得ない。このため、オフ期間生成部１０２は、スイッチングＦＥＴ１１４をオフ状態とする期間であるオフ期間を周期的に生成するための周期的な信号を生成し、生成した信号をパルス生成部１０５に供給する。パルス生成部１０５は、オフ期間生成部１０２から供給される信号とオン期間生成部１０４から供給される信号とに基づき、ＣＬＫ部１０５ａで生成される第１のクロック信号または第２のクロック信号に同期するスイッチングパルスを生成する。第１のクロック信号および第２のクロック信号の周波数は、例えば数ＭＨｚ〜数十ＭＨｚである。パルス生成部１０５は、生成したスイッチングパルスをゲートドライバ１０６に供給する。オフ期間生成部１０２は、電源部５０７に流れる電流を低放射インダクタ１１２の両端の電圧または低損失インダクタ１１３の両端の電圧に基づいて検出し得る。オフ期間生成部１０２は、電源部５０７に流れる電流が所定値未満である場合には、スイッチングパルスの１周期に相当する期間以上に亘ってスイッチングＦＥＴ１１４をオフ状態とさせるような信号を生成する。このような信号がオフ期間生成部１０２からパルス生成部１０５に供給されることによって、間欠的なスイッチングパルスがパルス生成部１０５から発せられる。このような間欠的なスイッチングパルスがゲートドライバ１０６を介してスイッチングＦＥＴ１１４のゲートに供給されると、スイッチング動作による電力損失が軽減され、低負荷状態における変換効率を向上することができる。
オン期間生成部１０４は、エラーアンプ１０７から供給される信号に基づいて、スイッチングＦＥＴ１１４をオン状態とする期間であるオン期間を生成するための信号を生成し、生成した信号をパルス生成部１０５に供給する。オン期間生成部１０４は、出力電圧Ｖｏｕｔが比較的低い場合には、スイッチングＦＥＴ１１４のオン期間を長くさせるような信号を生成する。オン期間生成部１０４は、出力電圧Ｖｏｕｔが比較的高い場合には、スイッチングＦＥＴ１１４のオン期間を短くさせると共に、オン期間と次のオン期間との間隔を長くさせるように信号を生成する。
ゲートドライバ１０６は、パルス生成部１０５から供給されるスイッチングパルスに基づき、スイッチングＦＥＴ１１４をオン状態またはオフ状態にする。スイッチングＦＥＴ１１４のゲート容量は比較的大きい。このため、ゲートドライバ１０６は、駆動能力の大きいスイッチングＦＥＴなどで構成される。
通信部１０９は、制御部５０１などと通信可能である。電源制御部１００は、制御部５０１から通信部１０９に供給される信号に基づいて、電源部５０７の各構成要素を制御する。通信部１０９と制御部５０１とは、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを用いることにより通信可能である。また、通信部１０９と制御部５０１とは、汎用非同期送受信回路（ＵＡＲＴ：Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）を用いることにより通信可能であってもよい。制御部５０１は、通信部１０９を介してインダクタ切り替え部１０３を制御し得る。制御部５０１は、インダクタ切り替え部１０３を制御することにより、低放射インダクタ１１２および低損失インダクタ１１３のいずれかが電源１１１に接続されるようにする。制御部５０１は、通信部１０９を介してオフ期間生成部１０２を制御し得る。例えば、電源部５０７がＰＷＭモードで動作する場合、制御部５０１は、固定ＰＷＭ制御が行われるように、オフ期間生成部１０２を制御する。
ここで、図３（ａ）〜図３（ｄ）を参照して、電源部５０７において用いられるインダクタの例について説明する。図３（ａ）および図３（ｂ）は、基板３００に渦巻状に形成された導電パターン３０４を含むインダクタ３０８を示す図である。図３（ａ）は、側面図を示しており、図３（ｂ）は、平面図を示している。図３（ａ）に示すように、基板３００は、板状の絶縁体３０１〜３０３を含む。ここでは、板状の絶縁体３０１〜３０３が３つ図示されているが、基板３００に含まれる絶縁体の数は３つに限定されるものではない。絶縁体３０１の上面には、渦巻状の導電パターン３０４が形成されている。絶縁体３０１の下面には、導電膜３０５が全体に形成されている。導電パターン３０４が形成された絶縁体３０１上には、絶縁体３０２が積層されている。絶縁体３０２の上面には、導電パターン３０６が形成されている。導電パターン３０６の一端は、ビアにおいて、渦巻状の導電パターン３０４の一端に接続されている。導電パターン３０６は、引き出し線として機能し得る。導電パターン３０６が形成された絶縁体３０２上には、絶縁体３０３が積層されている。絶縁体３０３の上面には、導電膜３０７が全体に形成されている。こうして、インダクタ３０８が形成されている。導電膜３０５と導電膜３０７とは、例えば接地電位に接続され得る。導電膜３０５と導電膜３０７とは、シールドとして機能し得る。渦巻状の導電パターン３０４の上下にシールドとして機能し得る導電膜３０５および３０７が形成されているため、スイッチングの際に導電パターン３０４から放射される電磁エネルギーが導電膜３０５および３０７によって遮蔽される。なお、導電パターン３０４の抵抗が比較的大きいため、インダクタ３０８は、後述する巻線インダクタ３１１およびチップインダクタ３１３と比較して損失が大きい。
図３（ｃ）は、鉄心に配線３１２を巻き付けることにより形成された巻線インダクタ３１１を示す図である。図３（ｄ）は、チップインダクタ３１３を示す図である。巻線インダクタ３１１もチップインダクタ３１３も、図３（ａ）および図３（ｂ）で説明した巻線インダクタ３１１よりも抵抗成分が小さいため、損失が小さい。但し、巻線インダクタ３１１もチップインダクタ３１３も、シールドを有していないため、ノイズが放射されやすい。
低放射インダクタ１１２としては、例えば、図３（ａ）および図３（ｂ）で説明したインダクタ３０８を用い得る。低損失インダクタ１１３としては、例えば、図３（ｃ）で説明した巻線インダクタ３１１または図３（ｄ）で説明したチップインダクタ３１３を用い得る。
電源部５０７では、スイッチングＦＥＴ１１４がオン状態となることによって、低放射インダクタ１１２または低損失インダクタ１１３にエネルギーが蓄積される。そして、スイッチングＦＥＴ１１４がオフ状態になることによって、低放射インダクタ１１２または低損失インダクタ１１３に溜められたエネルギーが整流ダイオード１１５を介して出力側に放出される。このような動作が繰り返されることによって、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが得られる。整流ダイオード１１５および整流コンデンサ１１６によってフィルタが構成されており、当該フィルタは出力電圧Ｖｏｕｔの安定に寄与する。
次に、図１Ｂを参照して、実施形態１における電源部５０７の構成要素の第２の例を説明する。なお、図１Ｂにおいて、図１Ａに示した構成要素と同様の構成要素については、同一の符号を付し、それらの説明を省略する。以下では、図１Ａに示した構成要素と異なる構成要素を説明する。
図１Ｂに示す電源部５０７は、上述の電源１１１から供給される入力電圧Ｖｉｎを入力電圧Ｖｉｎより低い電圧に降圧し、降圧した電圧を出力端子１２９から出力する降圧型の電源部である。
図１Ｂに示すように、電源部５０７は、電源制御部１５０と、低放射インダクタ１１２と、低損失インダクタ１１３と、整流コンデンサ１１６と、上側帰還抵抗１１７と、下側帰還抵抗１１８と、出力端子１２９を有する。電源制御部１５０は、電流制限部１０１と、オフ期間生成部１０２と、インダクタ切り替え部１５３と、オン期間生成部１０４と、パルス生成部１０５と、ゲートドライバ１０６と、エラーアンプ１０７と、通信部１０９とを有する。電源制御部１５０はさらに、端子１２０〜１２４および１２６を有する。
インダクタ切り替え部１５３は、スイッチングＦＥＴを有する。インダクタ切り替え部１５３は、低放射インダクタ１１２の一端がスイッチングＦＥＴのソースに接続されるようにするか、低損失インダクタ１１３の一端がスイッチングＦＥＴのソースに接続されるようにするかを切り替える。スイッチングＦＥＴのドレインは、端子１２１を介して電源１１１に接続されている。低放射インダクタ１１２の他端と低損失インダクタ１１３の他端とは、整流ダイオードを介することなく整流コンデンサ１１６の一端および出力端子１２９に接続されている。低放射インダクタ１１２の他端、低損失インダクタ１１３の他端は、端子１２４を介して電流制限部１０１に接続されている。このように、電源部５０７は、降圧型の電源部であってもよい。
次に、図２Ａを参照して、電源部５０７の第１の動作例を説明する。図２Ａは、実施形態１における電源部５０７の第１の動作例を説明するためのフローチャートである。
まず、ユーザが、電子機器５００の電源１１１をオン状態とするための操作を、ＵＩ部５０５を介して行う。これにより、電源制御部１００が起動し、電子機器５００が起動する。これに伴って、撮像素子５０２ａも起動する。電子機器５００が起動した後、制御部５０１は、ステップＳ２００に進む。電子機器５００が起動した後に、ユーザが電子機器５００の動作モードを変更した場合も、制御部５０１は、ステップＳ２００に進む。
ステップＳ２００において、制御部５０１は、電子機器５００の動作モードを判定する。電子機器５００の動作モードには、例えば、再生モードと、静止画撮像モードと、画像サイズ（または解像度）が異なる複数の動画像撮像モードとが含まれる。電子機器５００の動作モードは、ユーザがＵＩ部５０５を操作することによって変更され得る。電子機器５００の動作モードが再生モードである場合、電子機器５００は、ユーザが要求する静止画像データまたは動画像データを記憶部５０４の記憶媒体から再生し得る。電子機器５００の動作モードが静止画像撮像モードである場合、電子機器５００は、ユーザが要求する画像サイズ（または解像度）の静止画像を撮像し得る。撮像された静止画像の静止画像データを記憶部５０４の記憶媒体に格納される。画像サイズ（または解像度）が異なる複数の動画像撮像モードには、例えば、フルＨＤ動画像撮像モードと、４Ｋ動画像撮像モードとが含まれる。電子機器５００の動作モードがフルＨＤ動画像撮像モードである場合、電子機器５００は、画像サイズ（または解像度）が横１９２０画素×縦１０８０画素（「フルＨＤ」と呼ぶ）の動画像を撮像し得る。撮像された動画像の動画像データは、記憶部５０４の記憶媒体に格納される。電子機器５００の動作モードが４Ｋ動画像撮像モードである場合、電子機器５００は、横４０９６画素×縦２１６０画素（「４Ｋ」と呼ぶ）の動画像を撮像し得る。撮像された動画像の動画像データは、記憶部５０４の記憶媒体に格納される。電子機器５００の消費電力は、電子機器５００の動作モードによって異なる。例えば、再生モードにおいては、撮像素子５０２ａが動作しない。このため、再生モードで動作する電子機器５００の消費電力は比較的小さい。一方、４Ｋ動画像撮像モードにおいては、撮像素子５０２ａおよび制御部５０１は高速のクロック信号によって動作する。このため、４Ｋ動画像撮像モードで動作する電子機器５００の消費電力は、再生モード、静止画像撮像モードまたはフルＨＤ動画像撮像モードで動作する電子機器５００の消費電力よりも大きく、例えば数Ｗ（ワット）程度である。実施形態１および他の実施形態において、４Ｋ動画像撮像モードおよびフルＨＤ動画像撮像モードは高負荷モードに属し、静止画像撮像モードは中負荷モードに属し、再生モードは低負荷モードに属する。電子機器５００が高負荷モードで動作する場合の消費電力は、電子機器５００が中負荷モードで動作する場合の消費電力よりも大きい。電子機器５００が中負荷モードで動作する場合の消費電力は、電子機器５００が低負荷モードで動作する場合の消費電力よりも大きい。電子機器５００の動作モードが高負荷モードに属する場合、制御部５０１は、ステップＳ２０１に進む（ステップＳ２００で「高負荷モード」）。電子機器５００の動作モードが中負荷モードに属する場合、制御部５０１は、ステップＳ２１１に進む（ステップＳ２００で「中負荷モード」）。電子機器５００の動作モードが低負荷モード（例：再生モード）に属する場合、制御部５０１は、ステップＳ２２１に進む（ステップＳ２００で「低負荷モード」）。
上述したように、電子機器５００の動作モードが高負荷モードに属する場合、制御部５０１は、ステップＳ２０１に進む。ステップＳ２０１において、制御部５０１は、上述の第１のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４で行われるように、電源部５０７を制御する。例えば、制御部５０１は、第１のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部１０９に送信する。通信部１０９は、この命令をパルス生成部１０５に通知する。この命令を受けたパルス生成部１０５は、ＣＬＫ部１０５ａに第１のクロック信号を生成させる。これにより、ＣＬＫ部１０５ａで第１のクロック信号が生成され、第１のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４で行われる。この後、制御部５０１は、ステップＳ２０２に進む。
ステップＳ２０２において、制御部５０１は、電源部５０７がＰＷＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＷＭモードで動作することになる。この後、制御部５０１は、ステップＳ２０３に進む。
ステップＳ２０３において、制御部５０１は、低損失インダクタ１１３が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。例えば、制御部５０１は、低損失インダクタ１１３を用いることを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をインダクタ切り替え部１０３に通知する。この命令を受けたインダクタ切り替え部１０３は、低損失インダクタ１１３の一端と電源１１１とを接続する。これにより、低損失インダクタ１１３が電源部５０７において用いられることになり、電源部５０７での電力損失が軽減される。この後、制御部５０１は、ステップＳ２０４に進む。
ステップＳ２０４において、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。そのために、クロック信号Ｂの生成をＣＬＫ部５０２ｂに要求する命令を撮像部５０２に送信する。撮像部５０２は、この命令をＣＬＫ部５０２ｂに通知する。この命令を受けたＣＬＫ部５０２ｂは、クロック信号Ｂの生成を開始する。これにより、撮像素子５０２ａなどで用いられるクロック信号の周波数は、所定の周波数に変更される。このように、撮像素子５０２ａなどで用いられるクロック信号の周波数を所定の周波数に変更することにより、撮像素子５０２ａで生成される電気信号に対するスイッチングノイズの影響は抑制される。その結果、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子５０２ａなどで用いられるクロック信号がクロック信号Ａからクロック信号Ｂに変更された後、図２Ａに示すフローチャートが終了する。
上述したように、電子機器５００の動作モードが中負荷モードに属する場合、制御部５０１は、ステップＳ２１１に進む。ステップＳ２１１において、制御部５０１は、上述の第１のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４で行われるように、電源部５０７を制御する。例えば、制御部５０１は、第１のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部１０９に送信する。通信部１０９は、この命令をパルス生成部１０５に通知する。この命令を受けたパルス生成部１０５は、ＣＬＫ部１０５ａに第１のクロック信号を生成させる。これにより、ＣＬＫ部１０５ａで第１のクロック信号が生成され、第１のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４で行われる。この後、制御部５０１は、ステップＳ２１２に進む。
ステップＳ２１２において、制御部５０１は、電源部５０７がＰＦＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＦＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＦＭモードで動作する。これにより、電源部５０７は、ＰＦＭモードで動作することになる。この後、制御部５０１は、ステップＳ２１３に進む。
ステップＳ２１３において、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更しないようにする。その代わりに、制御部５０１は、低放射インダクタ１１２が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。例えば、制御部５０１は、低放射インダクタ１１２を用いることを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をインダクタ切り替え部１０３に通知する。この命令を受けたインダクタ切り替え部１０３は、低放射インダクタ１１２の一端と電源１１１とを接続する。これにより、低放射インダクタ１１２が電源部５０７において用いられる。上述したように、低放射インダクタ１１２が発するスイッチングノイズは、低損失インダクタ１１３が発するスイッチングノイズよりも小さい。そのため、低放射インダクタ１１２が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御することにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部５０１は、ステップＳ２１４に進む。
ステップＳ２１４において、制御部５０１は、撮像素子５０２ａに静止画像または動画像の撮像を行わせ、ノイズ検出部５０３にノイズ検出を行わせる。ノイズ検出部５０３は、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出の結果は、制御部５０１に送信される。制御部５０１は、ノイズ検出部５０３によるノイズ検出の結果により、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ１１２が電源部５０７で用いられる（ステップＳ２１４でＮＯ）。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図２Ａに示すフローチャートが終了する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ１１２では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない（ステップＳ２１４でＹＥＳ）。そのため、このような場合、制御部５０１は、ステップＳ２１５に進む。
ステップＳ２１５において、制御部５０１は、電源部５０７がＰＷＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＷＭモードで動作することになる。これにより、電源部５０７は、ＰＷＭモードで動作する。この後、制御部５０１は、ステップＳ２１６に進む。
ステップＳ２１６において、制御部５０１は、ステップＳ２０３と同様に、低損失インダクタ１１３が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、低損失インダクタ１１３が電源部５０７において用いられることになり、電源部５０７での電力損失が軽減される。この後、制御部５０１は、ステップＳ２１７に進む。
ステップＳ２１７において、制御部５０１は、ステップＳ２０４と同様に、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。これにより、ステップＳ２０４と同様に、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子５０２ａなどで用いられるクロック信号がクロック信号Ａからクロック信号Ｂに変更された後、図２Ａに示すフローチャートが終了する。
上述したように、電子機器５００の動作モードが低負荷モードに属する場合、制御部５０１は、ステップＳ２２１に進む。ステップＳ２２１において、制御部５０１は、上述の第２のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４において行われるように、電源部５０７を制御する。例えば、制御部５０１は、第２のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部１０９に送信する。通信部１０９は、この命令をパルス生成部１０５に通知する。この命令を受けたパルス生成部１０５は、ＣＬＫ部１０５ａに第２のクロック信号を生成させる。これにより、ＣＬＫ部１０５ａで第２のクロック信号が生成され、第２のクロック信号に従ったスイッチング動作がスイッチングＦＥＴ１１４で行われる。なお、上述したように、第２のクロック信号の周波数は、第１のクロック信号の周波数よりも低く、例えば数百ｋＨｚである。この後、制御部５０１は、ステップＳ２２２に進む。
ステップＳ２２２において、制御部５０１は、電源部５０７がＰＦＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＦＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＦＭモードで動作する。これにより、電源部５０７は、ＰＦＭモードで動作することになる。この後、制御部５０１は、ステップＳ２２３に進む。
ステップＳ２２３において、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更しないようにする。その代わりに、制御部５０１は、ステップＳ２１３と同様に、低放射インダクタ１１２が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、ステップＳ２１３と同様に、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部５０１は、ステップＳ２２４に進む。
ステップＳ２２４において、制御部５０１は、撮像素子５０２ａに静止画像または動画像の撮像を行わせ、ノイズ検出部５０３にノイズ検出を行わせる。ノイズ検出部５０３は、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出部５０３によるノイズ検出の結果は、制御部５０１に送信される。制御部５０１は、ノイズ検出の結果により、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ１１２が電源部５０７で用いられる（ステップＳ２２４でＮＯ）。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図２Ａに示すフローチャートが終了する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ１１２では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない（ステップＳ２２４でＹＥＳ）。そのため、このような場合、制御部５０１は、ステップＳ２２５に進む。
ステップＳ２２５において、制御部５０１は、電源部５０７がＰＷＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＷＭモードで動作することになる。この後、制御部５０１は、ステップＳ２２６に進む。
ステップＳ２２６において、制御部５０１は、ステップＳ２０３と同様に、低損失インダクタ１１３が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、低損失インダクタ１１３が電源部５０７において用いられることになり、電源部５０７での電力損失が軽減される。この後、制御部５０１は、ステップＳ２２７に進む。
ステップＳ２２７において、制御部５０１は、ステップＳ２０４と同様に、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。これにより、ステップＳ２０４と同様に、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子５０２ａなどで用いられるクロック信号がクロック信号Ａからクロック信号Ｂに変更された後、図２Ａに示すフローチャートが終了する。
次に、図２Ｂを参照して、電源部５０７の第２の動作例を説明する。図２Ｂは、実施形態１における電源部５０７の第２の動作例を説明するためのフローチャートである。図２Ｂに示す動作例では、図２Ａに示す動作例と異なり、電子機器５００の動作モードが高負荷モード、中負荷モードおよび低負荷モードのいずれに属する場合であっても、ＣＬＫ部１０５ａは、第１のクロック信号を生成する。
まず、ユーザが、電子機器５００の電源１１１をオン状態とするための操作を、ＵＩ部５０５を介して行う。これにより、電源制御部１００が起動し、電子機器５００が起動する。これに伴って、撮像素子５０２ａも起動する。電子機器５００が起動した後、制御部５０１は、ステップＳ２５１に進む。電子機器５００が起動した後に、ユーザが電子機器５００の動作モードを変更した場合も、制御部５０１は、ステップＳ２５１に進む。
ステップＳ２５１において、制御部５０１は、電子機器５００の動作モードを判定する。上述したように、電子機器５００の動作モードには、例えば、再生モードと、静止画撮像モードと、画像サイズ（または解像度）が異なる複数の動画像撮像モードとが含まれる。電子機器５００の動作モードは、ユーザがＵＩ部５０５を操作することによって変更され得る。電子機器５００の動作モードが上述の高負荷モードに属する場合、制御部５０１は、ステップＳ２５２に進む（ステップＳ２５１で「高負荷モード」）。電子機器５００の動作モードが上述の中負荷モードに属する場合、制御部５０１は、ステップＳ２５２に進む（ステップＳ２５１で「中負荷モード」）。電子機器５００の動作モードが上述の低負荷モードに属する場合、制御部５０１は、ステップＳ２６２に進む（ステップＳ２５１で「低負荷モード」）。上述のように、４Ｋ動画像撮像モードおよびフルＨＤ動画像撮像モードは高負荷モードに属し、静止画像撮像モードは中負荷モードに属し、再生モードは低負荷モードに属するものとする。
上述したように、電子機器５００の動作モードが高負荷モードまたは中負荷モードに属する場合、制御部５０１は、ステップＳ２５２に進む。ステップＳ２５２において、制御部５０１は、電源部５０７がＰＷＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＷＭモードで動作することになる。この後、制御部５０１は、ステップＳ２５３に進む。
ステップＳ２５３において、制御部５０１は、ステップＳ２０３と同様に、低損失インダクタ１１３が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、低損失インダクタ１１３が電源部５０７において用いられることになり、電源部５０７での電力損失が軽減される。この後、制御部５０１は、ステップＳ２５４に進む。
ステップＳ２５４において、制御部５０１は、ステップＳ２０４と同様に、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。これにより、ステップＳ２０４と同様に、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子５０２ａなどで用いられるクロック信号がクロック信号Ａからクロック信号Ｂに変更された後、図２Ｂに示すフローチャートが終了する。
上述したように、電子機器５００の動作モードが低負荷モードに属する場合、制御部５０１は、ステップＳ２６２に進む。ステップＳ２６２において、制御部５０１は、電源部５０７がＰＦＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＦＭモードで動作することになる。この後、制御部５０１は、ステップＳ２６３に進む。
ステップＳ２６３において、制御部５０１は、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更しないようにする。その代わりに、制御部５０１は、ステップＳ２１３と同様に、低放射インダクタ１１２が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、ステップＳ２１３と同様に、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部５０１は、ステップＳ２６４に進む。
ステップＳ２６４において、制御部５０１は、撮像素子５０２ａに静止画像または動画像の撮像を行わせ、ノイズ検出部５０３にノイズ検出を行わせる。ノイズ検出部５０３は、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出の結果は、制御部５０１に送信される。制御部５０１は、ノイズ検出部５０３によるノイズ検出の結果により、撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ１１２が電源部５０７で用いられる（ステップＳ２６４でＮＯ）。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図２Ｂに示すフローチャートが終了する。撮像部５０２で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ１１２では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない（ステップＳ２６４でＹＥＳ）。そのため、このような場合、制御部５０１は、ステップＳ２６５に進む。
ステップＳ２６５において、制御部５０１は、電源部５０７がＰＷＭモードで動作するように電源部５０７を制御する。例えば、制御部５０１は、ＰＷＭモードで動作することを電源部５０７に要求する命令を通信部１０９に送信する。通信部１０９は、この命令をオフ期間生成部１０２に通知する。この命令を受けたオフ期間生成部１０２はＰＷＭモードで動作する。これにより、電源部５０７は、ＰＷＭモードで動作することになる。この後、制御部５０１は、ステップＳ２６６に進む。
ステップＳ２６６において、制御部５０１は、ステップＳ２０３と同様に、低損失インダクタ１１３が電源部５０７において用いられるようにインダクタ切り替え部１０３を制御する。これにより、低損失インダクタ１１３が電源部５０７において用いられることになり、電源部５０７での電力損失が軽減される。この後、制御部５０１は、ステップＳ２６７に進む。
ステップＳ２６７において、制御部５０１は、ステップＳ２０４と同様に、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更する。これにより、ステップＳ２０４と同様に、撮像部５０２で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子５０２ａなどで用いられるクロック信号がクロック信号Ａからクロック信号Ｂに変更するされた後、図２Ｂに示すフローチャートが終了する。
このように、実施形態１によれば、ＰＷＭモードまたはＰＦＭモードで動作可能な電源部５０７を有する電子機器５００を提供することができる。さらに、実施形態１によれば、電源部５０７をＰＷＭモード（第１の動作モード）で動作させる場合には、低損失インダクタ１１３（第１のインダクタ）が電源部５０７において用いられる。そして、電源部５０７をＰＷＭモードで動作させる場合には、撮像素子５０２ａなどで用いられるクロック信号をクロック信号Ａからクロック信号Ｂに変更することができる。一方、電源部５０７をＰＦＭモード（第２の動作モード）で動作させる場合には、撮像素子５０２ａなどで用いられるクロック信号はクロック信号Ａからクロック信号Ｂに変更されない。その代わりに、低損失インダクタ１１３ではなく低放射インダクタ１１２（第２のインダクタ）が電源部５０７において用いられる。これにより、ＰＷＭモードおよびＰＦＭモードのいずれにおいても、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。その結果、電源部５０７のスイッチング動作が電子機器５００の構成要素（例えば、撮像部５０２）に与える悪影響を軽減することができる。
なお、本発明の実施形態は上述の実施形態１に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態１も本発明の実施形態に含まれる。
例えば、実施形態１では、撮像部５０２で生成される画像データに生ずるノイズのうち、電源部５０７のスイッチング動作に起因したノイズ（縦筋ノイズまたは横筋ノイズに相当）を低減または防止する場合を例に説明したが、これに限定されるものではない。例えば、電子機器５００が音声を取得する電子機器である場合には、電子機器５００の集音部などで生成される音声データに生ずるノイズのうち、電源部５０７のスイッチング動作に起因したノイズが低減または防止されるようにしてもよい。この場合、所定の周波数は、集音部で使用可能な周波数であれば、どのような周波数であってもよい。また、ノイズ検出部５０３は、電子機器５００の集音部などで生成される音声データに電源部５０７のスイッチング動作に起因したノイズが生じているか否かを検出する。
［実施形態２］
実施形態１で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態２では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、プロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態２では、コンピュータＸを制御するためのプログラムであって、実施形態１で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
実施形態１で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。
１００ 電源制御部
１１２ 低放射インダクタ
１１３ 低損失インダクタ
１１４ スイッチングＦＥＴ
１１５ 整流ダイオード
１１６ 整流コンデンサ
１１７ 上側帰還抵抗
１１８ 下側帰還抵抗
５００ 電子機器
５０７ 電源部

Claims (7)

  1. 第１のインダクタと、前記第１のインダクタと異なる第２のインダクタと、前記第１のインダクタと前記第２のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第１の動作モードまたは前記第１の動作モードとは異なる第２の動作モードで動作し得る電源部と、
    前記電源部を前記第１の動作モードと前記第２の動作モードとのうちのいずれで動作させるかを判定すると共に、前記電源部を前記第１の動作モードで動作させる場合には、前記第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第２のインダクタが前記電源部において用いられるように前記切り替え手段に切り替えを行わせる制御手段と
    を有することを特徴とする電子機器。
  2. ノイズを検出するノイズ検出手段をさらに有し、
    前記制御手段は、前記ノイズ検出手段によるノイズ検出の結果に基づいて、前記電源部を前記第１の動作モードと前記第２の動作モードとのうちのいずれで動作させるかを判定することを特徴とする請求項１に記載の電子機器。
  3. 前記第１の動作モードは、パルス幅変調モードであり、
    前記第２の動作モードは、パルス周波数変調モードであることを特徴とする請求項１または２に記載の電子機器。
  4. 前記第１のインダクタは、前記第２のインダクタよりも抵抗成分が小さい低損失インダクタであり、
    前記第２のインダクタは、前記第１のインダクタよりも電磁放射が少ない低放射インダクタであることを特徴とする請求項１から３のいずれか１項に記載の電子機器。
  5. 撮像を行う撮像手段をさらに有し、
    前記電源部を前記第１の動作モードで動作させる場合、前記制御手段は、前記撮像手段で用いられるクロック信号を所定の周波数のクロック信号に変更することを特徴とする請求項１から４のいずれか１項に記載の電子機器。
  6. 電源部を第１の動作モードと第２の動作モードとのうちのいずれで動作させるかを判定するステップと、
    前記電源部を前記第１の動作モードで動作させる場合には、第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第１のインダクタと異なる第２のインダクタが前記電源部において用いられるように制御を行うステップと
    を有することを特徴とする制御方法。
  7. コンピュータに、
    電源部を第１の動作モードと第２の動作モードとのうちのいずれで動作させるかを判定するステップと、
    前記電源部を前記第１の動作モードで動作させる場合には、第１のインダクタが前記電源部において用いられ、前記電源部を前記第２の動作モードで動作させる場合には、前記第１のインダクタと異なる第２のインダクタが前記電源部において用いられるように制御を行うステップと
    を実行させるためのプログラム。
JP2017220839A 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム Pending JP2019092338A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017220839A JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム
PCT/JP2018/041972 WO2019098188A1 (ja) 2017-11-16 2018-11-13 電子機器、制御方法およびプログラム
US15/931,112 US11063507B2 (en) 2017-11-16 2020-05-13 Electronic apparatus capable of suppressing negative effects of a switching operation of a power source and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017220839A JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2019092338A true JP2019092338A (ja) 2019-06-13

Family

ID=66539570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017220839A Pending JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム

Country Status (3)

Country Link
US (1) US11063507B2 (ja)
JP (1) JP2019092338A (ja)
WO (1) WO2019098188A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL263850B (en) * 2018-12-19 2020-06-30 Elbit Systems Land & C4I Ltd System and method for compensating for ripple generated from a power supply

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161335B2 (en) * 2004-02-20 2007-01-09 Virginia Tech Intellectual Properties, Inc. Adaptive bus voltage positioning for two-stage voltage regulators
US7489117B2 (en) * 2005-10-31 2009-02-10 Chil Semiconductor Corporation Dynamic conversion circuit for a voltage regulator module
JP4855887B2 (ja) 2006-10-03 2012-01-18 トレックス・セミコンダクター株式会社 Ｐｗｍ／ｐｆｍ制御回路及びスイッチング電源回路
JP4717846B2 (ja) * 2007-03-01 2011-07-06 キヤノン株式会社 撮像装置
JP2009225592A (ja) * 2008-03-17 2009-10-01 Kyocera Corp 電力制御装置
US9287776B2 (en) * 2013-07-30 2016-03-15 Texas Instruments Incorporated Low power switching mode regulator having automatic PFM and PWM operation
JP5467168B1 (ja) * 2013-07-31 2014-04-09 株式会社 ディー・エヌ・エー ゲームプログラム、及び、情報処理装置
JP6361827B2 (ja) * 2015-05-29 2018-07-25 株式会社村田製作所 Ｄｃ−ｄｃコンバータおよびスイッチングｉｃ
US10355590B2 (en) * 2017-06-26 2019-07-16 Qualcomm Incorporated Boost converter with pre-charge current

Also Published As

Publication number Publication date
US11063507B2 (en) 2021-07-13
WO2019098188A1 (ja) 2019-05-23
US20200274436A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR101852751B1 (ko) Ｄｃｄｃ 컨버터, 반도체 장치, 발전 장치
US9152889B2 (en) Power supplier and image forming apparatus including the power supplier
CN101133543B (zh) 开关稳压器和具有该开关稳压器的电子设备
US9531277B2 (en) Switching converter, control circuit thereof, AC/DC converter, power adapter and electronic device
US11095209B2 (en) Power supply control circuit, power supply device and electronic apparatus
US8680821B2 (en) Load adaptive voltage regulator
CN103633847A (zh) Dc/dc转换器、具有dc/dc转换器的电子设备及其dc/dc转换方法
KR20030068409A (ko) Ｄｃ-ｄｃ 컨버터, 전자 기기 및 듀티비 설정 회로
JP6272691B2 (ja) 振幅正規化回路、電源装置および電子機器
US9118244B2 (en) Power supply apparatus and image forming apparatus including the same
JP2020005499A (ja) 受電装置
WO2019196070A1 (zh) 无线充电装置和调整发射线圈位置的方法
US20150349633A1 (en) Voltage converter
US10217419B2 (en) Power supply device, display apparatus having the same and method for power supply
US8710803B2 (en) Charging current control method and charging system
WO2019098188A1 (ja) 電子機器、制御方法およびプログラム
JP2017092871A (ja) 電子機器およびその制御方法
US20120043953A1 (en) Power supply circuit
JP2018133852A (ja) 電源装置およびテレビジョン装置
CN103095138A (zh) 用于提供多输出电源的装置以及使用其的显示装置
CN111670536A (zh) 用于控制迟滞电流模式升压转换器的时序的方法、装置和电路
US9099043B2 (en) Light source apparatus, electronic device, and control methods therefor
JP2020191726A (ja) 電子機器および制御方法
US11460871B2 (en) Electronic device and control method for generating an output voltage from an input voltage
US11381162B2 (en) Electronic device and control method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180706