JP2009225592A - 電力制御装置 - Google Patents

Abstract

【課題】
スイッチング周波数の上昇を抑制しつつインダクタの発熱による電力損失を低減する電力制御装置を提供する。
【解決手段】
送信用信号を増幅する増幅回路を駆動するための電力を生成する電力制御装置であって、前記送信用信号に応じて前記増幅回路から出力されるべき送信信号の単位時間毎の最大電圧値に基づいてＰＷＭ信号を生成する生成部と、選択部と、インダクタンスの異なるものを含む複数のインダクタを含み、前記複数のインダクタのうち前記選択部により選択されたインダクタを用いたチョッパ回路により、前記ＰＷＭ信号に基づいて、前記電力を生成する電力生成部と、を備え、前記選択部は前記最大電圧値を反映した値を取得し、当該値と予め設定されている一以上の閾値とを比較し、比較結果に応じて前記電力生成部にて用いるインダクタを選択する。
【選択図】図５

Description

本発明は、例えば携帯電話基地局において送信電力を増幅する高周波増幅段の電力を制御する電力制御装置に関し、特にそのような電力制御装置における電力損失を低減する改良技術に関する。

この種の電力制御装置は、その主要部に降圧型ＤＣ／ＤＣコンバータを用いている。降圧型ＤＣ／ＤＣコンバータは、周知のように降圧チョッパ回路と平滑回路とからなる。
降圧チョッパ回路は、直流電源電圧をチョッピングして電源電圧よりも低い脈流の出力電圧を得るものであり、チョッピングには所定のパルス幅を持つＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号が使われる。

平滑回路は、降圧チョッパ回路から出力される脈流を平滑し、直流に変換するもので、インダクタとキャパシタとから構成される。インダクタのインダクタンス値は脈動の無い良好な直流電圧を得るために、適正に定める必要がある。
このようなＤＣ／ＤＣコンバータに関する先行技術としては、特許文献１に記載のものがある。
特開２００７−２８７７１号公報

ところで、一般的には降圧型ＤＣ／ＤＣコンバータの出力電圧は定電圧であるが、出力電圧を変動させたい場合も考えられる。例えば、送信信号の単位時間毎の最大電圧値に追従するように高周波増幅段の電力を制御する場合である。その場合には、例えば、出力電圧として３．３Ｖを想定し、インダクタを選定していたとしても、３．３Ｖよりも大きな出力電圧（例えば２４Ｖ）が必要となったときには、２４Ｖの出力電圧を生成しようする。その結果、インダクタにも設計段階で想定していた以上の電流が流れることになる。

そうすると、インダクタのコアによる磁気飽和が始まりインダクタンスが急激に低下する可能性がある。インダクタンスが急激に低下するとインダクタに流れる電流が急増し、インダクタの発熱による電力損失が大きくなるという問題が発生する。
予め出力電圧として２４Ｖを想定しインダクタを選定しておくことにより、降圧型ＤＣ／ＤＣコンバータが２４Ｖの出力電圧を生成しても、インダクタのコアによる磁気飽和を回避することはできる。ただしその場合には、脈動の無い良好な直流電圧を得るためにスイッチング周波数を高くする必要があり、その結果、スイッチング損失が大きくなるという問題がある。

以上は降圧型ＤＣ／ＤＣコンバータについて課題を指摘したが、昇圧型ＤＣ／ＤＣコンバータであっても同様の問題が発生するので、降圧型ＤＣ／ＤＣコンバータに限らず、広く電力制御装置に共通する課題である。
本発明は、スイッチング周波数の上昇を抑制しつつインダクタの発熱による電力損失を低減する電力制御装置を提供することを目的とする。

本発明は、送信用信号を増幅する増幅回路を駆動するための電力を生成する電力制御装置であって、前記送信用信号に応じて前記増幅回路から出力されるべき送信信号の単位時間毎の最大電圧値に基づいてＰＷＭ信号を生成する生成手段と、選択手段と、インダクタンスの異なるものを含む複数のインダクタを含み、前記複数のインダクタのうち前記選択手段により選択されたインダクタを用いたチョッパ回路により、前記ＰＷＭ信号に基づいて、前記電力を生成する電力生成手段と、を備え、前記選択手段は前記最大電圧値を反映した値を取得し、当該値と予め設定されている一以上の閾値とを比較し、比較結果に応じて前記電力生成手段にて用いるインダクタを選択することを特徴とする電力制御装置である。

本発明は上記の構成を備えることにより、前記送信信号の単位時間毎の最大電圧値を反映した値に基づいて、前記電力生成手段にて用いるインダクタを選択することができる。
ここで、予め前記電力制御装置の設計段階において、前記複数のインダクタの各々は重畳特性に基づいて適切に選定されているものとする。重畳特性とは、インダクタにどのくらいの電流が流れるとインダクタンス値が急激に低下するのか、すなわち磁気飽和が発生するのかを示す特性である。

各インダクタの選定方法について説明すると、設計者はまず、最大電圧値の変動範囲に基づいて電力生成手段に含ませるべきインダクタ数を決定する。具体的には、最大電圧値の変動範囲を複数の区間に区切り、区間毎に各インダクタが対応するよう、インダクタ数を区間数と同数に決定する。次に、各区間における最大電圧値がとり得る電圧値に基づいて各インダクタのインダクタンス値を決定する。そして、各区間における最大電圧値及び負荷に基づいて各インダクタに流れる電流値を算出する。最後に、各インダクタの選定に際し、各インダクタのインダクタンス値及び各インダクタに流れる電流値と、市販されている各インダクタの重畳特性とを照らし合わせ、算出された電流が流れても磁気飽和を起こさないインダクタをそれぞれ選定する。

そうすると、前記最大電圧値を反映した値がどのような値の場合に前記選択手段がどのインダクタを選択するのかを設定しておくことができる。
前述のように設定されていることを前提とすると、前記選択手段が前記所定値に基づいて選択するインダクタを切り替えることにより、インダクタの磁気飽和を回避することができる。すなわち、インダクタの発熱による電力損失を防ぐことができ、省電力化を図ることができる。

なお、前記最大電圧値を反映した値としては、最大電圧値そのものの他に、前記ＰＷＭ信号のデューティ比等が該当する。
ここで、前記最大電圧値を反映した値は、前記ＰＷＭ信号のデューティ比であり、前記一以上の閾値は、第一閾値を含み、前記選択手段は、前記デューティ比が前記第一閾値より大きい場合には、第一インダクタを選択し、前記デューティ比が前記第一閾値以下の場合には、前記第一インダクタ以外の一以上のインダクタのうち前記第一インダクタよりインダクタンスが大きいインダクタを選択するとしてもよい。

これにより、デューティ比が第一閾値以下、すなわちインダクタに小さい電流が流れることとなる場合には、前記第一インダクタよりインダクタンスが大きいインダクタが選択されるので、磁気飽和を回避することができる。また、インダクタが大きいため、脈動の無い良好な直流電圧を得るためにスイッチング周波数を高くする必要は無く、スイッチング損失を抑制することができる。

また、デューティ比が第一閾値より大きい、すなわちインダクタに大きい電流が流れることとなる場合には、インダクタンスが小さい第一インダクタが選択されるので、磁気飽和を回避することができる。
ここで、前記生成手段は、基本波を生成する発振回路を含み、前記基本波と前記最大電圧値とに基づいて前記ＰＷＭ信号を生成し、前記デューティ比は前記発振回路の発振周期毎に算出され、前記比較は前記周期毎に行われ、前記選択手段により選択されたインダクタが、前記第一インダクタ以外のインダクタから前記第一インダクタに切り替わった直後の周期では、当該周期に係るデューティ比と前記第一閾値より小さい第二閾値とが比較され、前記デューティ比が前記第一閾値以下の場合に選択されたインダクタは第二インダクタであり、前記選択手段により選択されたインダクタが、前記第二インダクタ以外のインダクタから前記第二インダクタに切り替わった直後の周期では、当該周期に係るデューティ比と前記第一閾値より大きい第三閾値とが比較されるとしてもよい。

これにより、少なくとも、前記選択手段により選択されるインダクタが前記第一インダクタあるいは前記第二インダクタに切り替わった直後の周期には、その選択が維持されるように、前記第二閾値あるいは前記第三閾値と前記第一閾値との間に差を持たせることができる。したがって、前記電力生成手段にて用いるインダクタが頻繁に切り替わることを抑制することができるので、前記電力制御装置による安定した動作を実現することができる。

なお、前記第一インダクタあるいは前記第二インダクタに切り替わった直後の周期だけでなく、ある一定期間もしくは他のインダクタに切り替わるまで、前記第二閾値あるいは前記第三閾値を用いて比較を行うとしてもよい。
ここで、前記電力生成手段は、降圧または昇圧用のスイッチング素子と、前記スイッチング素子を前記ＰＷＭ信号に基づいて駆動するドライブ回路と、平滑用のリアクタンス素子と、前記スイッチング素子に並列に接続される整流用の半導体素子と、を含み、前記複数のインダクタは、前記スイッチング素子と前記リアクタンス素子との間に並列に接続され、前記選択手段の選択により、前記電力生成手段にて用いるインダクタが切り替えられるとしてもよい。

これにより、前記スイッチング素子と、前記ドライブ回路と、前記リアクタンス素子と、前記半導体素子と、をそれぞれ一つずつ備えているだけで、前記選択手段は前記複数のインダクタのうち前記電力生成手段にて用いるインダクタを切り替えることができる。すなわち、インダクタの数だけチョッパ回路を備える必要はないので、回路構成を小さくすることができる。

以下、図面を参照しながら本発明の実施の形態を説明する。
（実施の形態１）
＜無線通信機器１の構成＞
本発明に係る電力制御装置１００は例えば、携帯電話基地局に設置される無線通信機器１に備えられる。図１は無線通信機器１の機能ブロック図である。無線通信機器１は図１に示すように、メモリ２、無線制御部３、局部発振回路４、混合回路５、増幅回路６、アンテナ７、及び電力制御装置１００を含んで構成される。

本実施の形態では、一例として、無線通信機器１が二進数表記で「１０１０１０１１０１１０・・・」というデータ列を送信しようとしているものとする。このデータ列は、図２に示すように、送信データＤｔとしてメモリ２に記憶されている。送信データＤｔは、無線通信機器１が送信すべきデータ列を１シンボル長である４ビット毎に論理的に区切ったものである。すなわち、メモリ２には、送信データＤｔ「１０１０」「１０１１」「０１１０」・・・が記憶されている。

メモリ２は具体的にはＲＡＭ等であり、送信データＤｔ及び割付変換表を記憶している。
無線制御部３は、メモリ２から送信データをサンプリング周波数に係る周期間隔で１シンボル分ずつ読み出し、当該送信データを１６値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号に変換する。そして、１６値ＱＡＭ信号を混合回路４に出力する。なお、無線制御部３が生成した１６値ＱＡＭ信号は、中間周波信号（ＩＦ信号）である。

なお、４ビットのデジタルデータから１６値ＱＡＭ信号を得る方法は、電話回線を用いた９６００ｂｐｓのデータ伝送で実際に使用されるなど公知の方法であるので、ここでは簡単な説明に留める。
変調には、送信用の搬送波として直交するｃｏｓ２πｆ_ｃｔと−ｓｉｎ２πｆ_ｃｔとの２波を用いる。それぞれ負の振幅を含めて４値の振幅変調を行い、それらを加え合わせて１６値ＱＡＭ信号を得る。なお、ｆ_ｃは搬送波周波数である。

図３は、４ビットのデジタルデータ（すなわち送信データＤｔ）と、１６値ＱＡＭ信号の振幅Ａ及び位相θとの関係を模式的に示す図である。マトリックス状に並んだ１６個の白抜き点のそれぞれに付した４ビットの数値が伝送する４ビットのデジタルデータである。
例えば、図３は、送信すべきデジタルデータ「１０１０」には、振幅Ａの値Ａ１及び位相θの値θ１１が割り当てられていることを示す。このデジタルデータ（割付データＤｍ）と振幅Ａの値及び位相θの値との対応は、図４に示す割付対応表としてメモリ２に記憶されている。

例えば、前記割付対応表は、デジタルデータ「１０１０」が振幅Ａの値Ａ１及び位相θの値θ１１に対応することを示している。
無線制御部３は、デジタルデータ「１０１０」に対応する振幅Ａの値Ａ１及び位相θの値θ１１を前記割付対応表から読み出し、デジタルデータ「１０１０」に対応する変調後信号として、式Ａ１ｃｏｓθ１１ｔ−Ａ１ｓｉｎθ１１ｔで表される１６値ＱＡＭ信号を生成する。

以上説明したように、無線制御部３は、メモリ２に記憶されている送信データＤｔをサンプリング周波数に係る周期間隔で１シンボル分ずつ読み出し、送信データＤｔを１６値ＱＡＭ信号に変換し混合回路５に出力していく。
また、無線制御部３は、生成した１６値ＱＡＭ信号を予め定められた増幅率により増幅した後、混合回路５が行っているのと同様の方法によりＲＦ信号へと周波数変換する。そして、ＲＦ信号（以下、「割り込みデータ」または「出力電圧制御信号」という）を割込み信号とともに電力制御装置１００に出力する。なお、増幅率は、電力制御装置１００が増幅回路６に対し電源レベルに適した信号を供給できるように予め測定、シミュレーション等により決定されているものとする。

無線制御部３は、１６値ＱＡＭ信号を混合回路５に対し出力する時刻と、出力電圧制御信号を電力制御装置１００に対し出力する時刻とを、各回路について予め測定しているデータ等に基づき調整している。この調整がなされることにより、無線制御部３から混合回路５へと出力された信号が処理されて増幅回路６に到達するタイミングと、無線制御部３から電力制御装置１００に対し出力された信号が処理されて増幅回路６に電力が供給されるタイミングとが同期することとなる。

局部発振回路４は具体的には、発振器を含んで構成され、この発振器で作ったローカル信号（ＬＯ信号）を混合回路５に出力する。
混合回路５は、無線制御部３からＩＦ信号を受信し、局部発振回路４からＬＯ信号を受信する。そして、ＩＦ信号とＬＯ信号とを混合することによりＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を生成し、生成したＲＦ信号を増幅回路６に出力する。

増幅回路６は、混合回路５から受信したＲＦ信号を増幅する線形アンプであり、電力制御装置１００から電力供給を受けて駆動する。増幅回路６は、受信したＲＦ信号を増幅してアンテナ７を介して放射する。
電力制御装置１００は、無線制御部３から入力される信号に基づいて、増幅回路６に供給する電力を生成する。以下、電力制御装置１００について詳細に説明する。
＜電力制御装置１００の構成＞
図５は、電力制御装置１００の構成の一例を示す図である。本図に示すように、電力制御装置１００は電源入力部１０、入力フィルタ２０、低電圧用パワーアナログ部３０ａ、高電圧用パワーアナログ部３０ｂ、出力フィルタ４０、信号入力部５０、デジタル制御部６０、電圧検出部７０、及び電源出力部８０を含んで構成される。

電源入力部１０は図示しないスイッチング電源と接続されており、具体的には直流電圧（以下、「電圧」という）が供給される入力端子である。なお、スイッチング電源は図示しない商用電源と接続されている。
入力フィルタ２０は、具体的には本図に示すように、コイルＬ３及びコンデンサＣ３を含んで構成されるＬＣ回路であり、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂから発生し、電源入力部１０へ帰還するノイズを抑制する機能を有する。

低電圧用パワーアナログ部３０ａ（以下、「Ｌｏ回路」ともいう）は具体的には、降圧チョッパ回路と平滑回路とからなり、ドライブ回路３ａ、スイッチング素子ＳＷ１ａ、ＳＷ１ｂ、磁気エネルギーを蓄積及び放出するフェライトコイル（以下、「インダクタ」ともいう）Ｌ１、及び平滑用コンデンサＣ１を含んで構成される。
ドライブ回路３ａはデジタル制御部６０のＰＷＭ出力１端子及びスイッチング素子ＳＷ１ａ、ＳＷ１ｂのゲート端子と接続されており、ＰＷＭ出力１端子から入力されるＰＷＭ信号に基づいてスイッチング素子ＳＷ１ａをＯＮ／ＯＦＦする動作を繰り返す。また、スイッチング素子ＳＷ１ａがＯＦＦの間、スイッチング素子ＳＷ１ｂをＯＮする。

スイッチング素子ＳＷ１ａは降圧用スイッチング素子であり、具体的にはＭＯＳＦＥＴである。ドライブ回路３ａによりＭＯＳＦＥＴがＯＮ／ＯＦＦされること、すなわちゲートにかかる電圧が変化することにより、ドレインからソースに流れる電流が変化する。
なお、スイッチング素子ＳＷ１ａのドレイン端子はコイルＬ３の一端と接続され、ソース端子はインダクタＬ１の一端と接続され、ゲート端子はドライブ回路３ａと接続されている。

スイッチング素子ＳＷ１ｂは同期整流用スイッチング素子であり、具体的にはＭＯＳＦＥＴである。スイッチング素子ＳＷ１ａがＯＦＦの間、ドライブ回路３ａによりＯＮされる。これによりソースからドレインに向かって電流が流れる。
なお、スイッチング素子ＳＷ１ｂはスイッチング素子ＳＷ１ａと並列に接続されており、スイッチング素子ＳＷ１ｂのソース端子は接地され、ドレイン端子はインダクタＬ１の一端と接続され、ゲート端子はドライブ回路３ａと接続されている。

低電圧用パワーアナログ部３０ａの動作について簡単に説明すると、スイッチング素子ＳＷ１ａがＯＮされている時には、インダクタＬ１に磁気エネルギーを蓄えながら出力電流を供給する。
スイッチング素子ＳＷ１ａがＯＦＦされている時には、インダクタＬ１は磁気エネルギーを放出しながら出力電流を供給する。

高電圧用パワーアナログ部３ｂ（以下、「Ｈｉ回路」ともいう）は具体的には、降圧チョッパ回路と平滑回路とからなり、ドライブ回路３ｂ、スイッチング素子ＳＷ２ａ、ＳＷ２ｂ、磁気エネルギーを蓄積するインダクタＬ２、及び平滑用コンデンサＣ２を含んで構成される。各構成要素は低電圧用パワーアナログ部３０ａを構成する各構成要素と同様である。低電圧用パワーアナログ部３０ａと異なる点は、インダクタＬ１とインダクタＬ２とのインダクタンスである。

ここで、インダクタＬ１とインダクタＬ２とのインダクタンスについて説明する。通常、インダクタに同じコアを用いる場合には、インダクタンスが大きくなればなるほど、コアによる磁気飽和が始まる際のインダクタに流れる電流値は小さくなる。
また、本実施の形態では、出力電圧を変動させる場合を想定している。ここで例えば、出力電圧を１〜１４Ｖの範囲で変動させるとし、出力電圧が７Ｖのときを境に低電圧用パワーアナログ部３０ａと高電圧用パワーアナログ部３０ｂとを切り替えるものとする。すなわち、電力制御装置１００は出力電圧が１Ｖ以上７Ｖ未満の場合に低電圧用パワーアナログ部３０ａを選択し、出力電圧が７Ｖ以上１４Ｖ以下の場合に高電圧用パワーアナログ部３０ｂを選択する。

出力電圧が１Ｖ以上７Ｖ未満の場合の方がインダクタに流れる電流は小さいため、インダクタＬ１のインダクタンスの方がインダクタＬ２のインダクタンスより大きくなる。
インダクタンスは次式により算出することができる。
Ｌ＝（Ｖin−Ｖout）×Ｖout／Δｌ_Ｌ×２×Ｖin×ｆ・・・（数１）
ここで、Ｖinは入力電圧、Ｖoutは出力電圧、Δｌ_Ｌはインダクタに流れる平均電流値、ｆは電源発振周波数である。

ここでは、例えば、出力電圧を４Ｖ、入力電圧を１５Ｖ、電源発振周波数を５００ｋＨｚ、インダクタに流れる平均電流値を０．０３Ａとし、その結果得られるインダクタンス１００μＨをインダクタＬ１のインダクタンスとする。
同様に、出力電圧を１０Ｖ、入力電圧を１５Ｖ、電源発振周波数を５００ｋＨｚ、インダクタに流れる平均電流値を０．２Ａとし、その結果得られるインダクタンス３３μＨをインダクタＬ２のインダクタンスとする。

また、比較結果に応じて切り替えられた降圧チョッパ回路のインダクタが磁気飽和しないように、予め設計段階において、インダクタ製造メーカーの各社が公表しているインダクタの重畳特性に基づいて、適切なインダクタを選定しておく。具体的には、インダクタＬ１の選定に際し、まず出力電圧を７Ｖとしたときのインダクタに流れる電流値を算出する。ここで負荷を５０オームとすると、インダクタに流れる電流値は０．１４Ａである。

設計者はインダクタンスが１００μＨであるインダクタの中から、インダクタに０．１４Ａの電流が流れた場合でも、そのインダクタンスが急激に低下しない、すなわち磁気飽和しないインダクタをインダクタＬ１として選定し、このインダクタＬ１を用いて降圧チョッパ回路３０ａを構成する。
同様に、インダクタＬ２の選定に際し、出力電圧を１４Ｖとしたときのインダクタに流れる電流値を算出する。その電流値は０．２８Ａである。

設計者はインダクタンスが３３μＨであるインダクタの中から、インダクタに０．２８Ａの電流が流れた場合でも、そのインダクタンスが急激に低下しないインダクタをインダクタＬ２として選定し、このインダクタＬ２を用いて降圧チョッパ回路３０ｂを構成する。
電力制御装置１００は、動作時において、出力電圧が７Ｖ未満であれば降圧チョッパ回路３０ａを選択し、出力電圧が７Ｖ以上であれば降圧チョッパ回路３０ｂを選択することにより、出力電圧が変動することによるインダクタの磁気飽和を回避することができる。

出力フィルタ４０は、具体的には本図に示すように、コイルＬ４ａ、Ｌ４及びコンデンサＣ４を含んで構成されるＬＣ回路であり、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂで発生するスイッチングノイズを抑制する機能を有する。
信号入力部５０は無線通信機器１内の無線制御部２と接続されており、具体的には、各種信号が供給される入力端子である。各種信号は、割込み信号や割込みデータ等である。割込み信号は、送信期間と受信期間とを切り替えるための信号であり、割込み信号がハイの場合、送信期間であることを示す。送信期間では、本願の特徴である送信信号に応じた電力制御が行われ、受信期間では、従来と同様のフィードバック制御が行われる。割込みデータは、具体的には、無線通信機器１が送信すべき送信信号に応じて生成された出力電圧制御信号である。

デジタル制御部６０は具体的にはＤＳＰを用いて実現され、図６に示すように、通信Ｉ／Ｆ（インタフェース）６１、外部割込み処理部６２、演算処理部６０ａ、及びフィードバック部６９を含んで構成される。
通信Ｉ／Ｆ６１は、無線制御部２から入力される割込み信号及び割込みデータを外部割込み処理部６２に出力する。

外部割込み処理部６２は、通信Ｉ／Ｆ６１から入力される割込みデータを演算処理部６０ａに出力するとともに、割込みがあった旨を示す信号をフィードバック部６９に送信する。
演算処理部６０ａは、発振回路６３、ＰＷＭ信号生成部６４、デューティ比算出部６５、閾値保持部６６、比較部６７、及び出力制御部６８を含んで構成される。

発振回路６３は基本波（三角波）を生成し、生成された基本波をＰＷＭ信号生成部６４に出力する。
ＰＷＭ信号生成部６４は、発振回路６３から入力された基本波とフィードバック部６９あるいは外部割込み処理部６２から入力される出力電圧制御信号とに基づいてＰＷＭ信号を生成する。生成したＰＷＭ信号をデューティ比算出部６５及び出力制御部６８に出力する。

デューティ比算出部６５はＰＷＭ信号生成部６４から入力されたＰＷＭ信号に基づいて発振周期毎にデューティ比を算出し、比較部６７に出力する。
閾値保持部６６は、予め閾値を保持している。具体的には、出力電圧が７Ｖのときのデューティ比を閾値として保持している。この閾値と出力電圧制御信号に基づいて生成されるＰＷＭ信号のデューティ比との比較結果に応じて、何れかの降圧チョッパ回路が用いられるよう切り替えられる。

比較部６７は、デューティ比算出部６５から入力されるデューティ比と閾値保持部６６に保持されている閾値とを比較し、比較結果を出力制御部６８に出力する。
出力制御部６８は比較部６７から入力される比較結果に応じて、ＰＷＭ信号生成部６４から入力されるＰＷＭ信号を、ＰＷＭ出力１端子及びＰＷＭ出力２端子の何れかから出力する。

フィードバック部６９は、電圧検出部７０から入力される電圧をＡ／Ｄ変換し、変換後の電圧に基づいて、出力電圧を予め定められている定電圧に保つよう出力電圧制御信号を設定する。そして、設定した出力電圧制御信号を演算処理部６０ａに出力する。また、外部割込み処理部６２から割込みがあった旨の信号を受信している間、出力電圧制御信号の設定及び出力を中止する。

デジタル制御部６０はさらに、位相補償設定等を行うが、この制御は従来と同じである。
電圧検出部７０は、出力フィルタ４０から出力される電圧を検出し、デジタル制御部６０に出力する。
電源出力部８０は、具体的には出力フィルタ４０から入力される電圧を、送信信号を増幅する増幅回路６に供給する出力端子である。
＜動作＞
続いて、電力制御装置１００の動作について説明する。図７は、電力制御装置１００のデジタル制御部６０の動作を示すフローチャートである。なお、受信期間では、ＰＷＭ信号は低電圧用パワーアナログ部３０ａに出力されるよう、予め設定されているものとする。

電力制御装置１００は割込み信号を受信したか否かにより制御を切り替える。発振回路６３は割込み信号の有無にかかわらず、基本波を生成する（ステップＳ１０２）。割込み信号を受信した場合（ステップＳ１０１でＹｅｓ）、すなわち送信期間では、通信Ｉ／Ｆ６１は無線制御部２から出力電圧制御信号を取得する（ステップＳ１０４）。ＰＷＭ信号生成部６４は、発振回路６３が生成した基本波と外部割込み処理部６２を介して通信Ｉ／Ｆ６１から取得した出力電圧制御信号とに基づいて、ＰＷＭ信号を生成する（ステップＳ１０５）。

デューティ比算出部６５はＰＷＭ信号生成部６４により生成されたＰＷＭ信号からデューティ比を算出する（ステップＳ１０６）。
比較部６７はデューティ比算出部６５により算出されたデューティ比が閾値より大きいか否かを判定する（ステップＳ１０７）。
デューティ比が閾値より大きい場合には（ステップＳ１０７でＹｅｓ）、出力制御部６８はＰＷＭ信号を高電圧用パワーアナログ部３０ｂに出力する（ステップＳ１０８）。

デューティ比が閾値以下の場合には（ステップＳ１０７でＮｏ）、ＰＷＭ信号を低電圧用パワーアナログ部３０ａに出力する（ステップＳ１０９）。
また、割込み信号を受信していない場合（ステップＳ１０１でＮｏ）、すなわち受信期間では、ＰＷＭ信号生成部６４はフィードバック部６９から出力電圧制御信号を取得する（ステップＳ１０３）。ＰＷＭ信号生成部６４は、発振回路６３が生成した基本波とフィードバック部６９から取得した出力電圧制御信号とに基づいて、ＰＷＭ信号を生成する（ステップＳ１０５）。出力制御部６８はＰＷＭ信号を低電圧用パワーアナログ部３０ａに出力する（ステップＳ１０９）。
＜信号波形＞
続いて、図８は電力制御装置１００に関する各種信号波形に係るタイミングチャートである。

本図の第一段目は基本三角波及び出力電圧制御信号の波形を示している。第二段目は無線制御部２から出力される割込み信号の波形を示している。第三段目は無線制御部２から出力される割込みデータの波形を示している。第四段目はＰＷＭ信号生成部６４により生成されるＰＷＭ信号波形を示している。第五段目はデジタル制御部６０内で生成される回路切換信号の波形を示している。第六段目は低電圧用パワーアナログ部３０ａに出力されるＰＷＭ信号波形を示している。第七段目は高電圧用パワーアナログ部３０ｂに出力されるＰＷＭ信号波形を示している。また、本図の横軸方向は時間軸を示している。

図中の第二、三段目に示される割込み信号、割込みデータは、無線通信機器１が受信期間かあるいは送信期間かに基づいて無線制御部３により制御される。具体的には、割込み信号は、送信期間ではハイ、受信期間ではローとなる。図中の割込み信号受信時点は、電力制御装置１００が割込み信号を受信した時点であり、この時点を境にデジタル制御部６０における制御が切り替わる。割込み信号を受信するまでは受信期間であるので、第一段目に示される出力電圧制御信号はフィードバック部６９で設定されるものである。割込み信号受信時点以降では、第一段目及び第三段目の波形からも明らかなように、無線制御部３から入力される割込みデータに基づいてＰＷＭ信号が生成される。

図中の第五段目に示される回路切替信号は、デューティ比と閾値との比較結果に基づいて比較部６７により制御される。具体的には、回路切替信号は、デューティ比が閾値より大きい場合にはハイ、デューティ比が閾値以下の場合にはローとなる。図中の回路切替点Ａ、Ｃ、Ｅは、回路切替信号がローからハイに切り替わる時点、すなわちデューティ比が閾値より大きくなる時点を示している。また、回路切替点Ｂ、Ｄは回路切替信号がハイからローに切り替わる時点、すなわちデューティ比が閾値以下になる時点を示している。

図中の第六、七段目に示されるＬｏ回路用出力波形及びＨｉ回路用出力波形は、回路切替信号に対応しており、回路切替信号がハイの区間では、ＰＷＭ信号に基づいてＨｉ回路のみが動作し、回路切替信号がローの区間では、ＰＷＭ信号に基づいてＬｏ回路のみが動作する。
以上のように本実施の形態によれば、電力制御装置１００は低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂという二つの降圧チョッパ回路を備えており、低電圧用パワーアナログ部３０ａは出力電圧が１Ｖ以上〜７Ｖ未満のときに磁気飽和しないインダクタＬ１、高電圧用パワーアナログ部３０ｂは出力電圧が７以上〜１４Ｖ以下のときに磁気飽和しないインダクタＬ２を含んで構成されている。

デューティ比と閾値との比較結果に応じて、インダクタが磁気飽和しないよう二つの回路を切り替えるので、インダクタの発熱による無駄な電力消費を回避でき、少電力化に寄与することができる。
＜変形例＞
以上、本発明に係る電力制御装置について、実施の形態に基づいて説明したが、本発明は上記の実施の形態に限られないことは勿論である。

本実施の形態では、ＰＷＭ信号のデューティ比と閾値との比較結果に応じて、低電圧用パワーアナログ部３０ａと高電圧用パワーアナログ部３０ｂとを切り換えて使用することにより省電力化を図った。
ところで、出力電圧を変動させる場合を想定すると、出力電圧の変化に対する追従性を高めるには、スイッチング部の動作周波数をあげるほかに方法はない。

しかしながら、動作周波数をあげると、スイッチング部におけるスイッチング損失が大きくなるという問題がある。これに対し、フェーズ処理を行うことにより、出力電圧に対する追従性を高めることが考えられる。
フェーズ処理について間単に説明すると、フェーズ処理は位相が異なる複数のＰＷＭ信号に基づいて複数の降圧チョッパ回路にて並列に処理する方式である。

例えば、電力制御装置が降圧チョッパ回路を一つだけ備える構成の場合であって、発振周波数５００ＫＨｚで動作する場合には、一周期の動作時間は２μｓとなる。すなわち、出力電圧を変化させるのに必要な時間は２μｓである。これに対し、フェーズ処理を行い、処理結果を合算する場合には追従性が高まる。仮に二つの降圧チョッパ回路にて動作するものとすれば、同じ発振周波数であっても、例えば位相が１８０°異なるＰＷＭ信号に基づいて二回路で動作することにより、出力電圧を変化させるのに必要な時間は１μｓとなる。これは、一回路での動作の場合を考えると、発振周波数１ＭＨｚで動作するに等しい。

上述の内容を踏まえて、次に図９を用いて、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂを各々２つ備える電力制御装置１００ａについて説明する。
図９は電力制御装置１００ａの機能ブロック図である。電力制御装置１００ａは電力制御装置１００の構成に、さらに低電圧用パワーアナログ部３０ａ’、及び高電圧用パワーアナログ部３０ｂ’を追加し、デジタル制御部６０及び出力フィルタ４０の代わりにデジタル制御部６００及び出力フィルタ４００を含んで構成される。

デジタル制御部６００は二つの発振回路を含み、各発振回路はそれぞれ１８０°ずつ位相のずれた基本波を生成する。各基本波と出力電圧制御信号とに基づいて、位相が１８０°ずれた二つのＰＷＭ信号を生成する。そして、デューティ比と閾値との比較結果に応じ、低電圧用パワーアナログ部３０ａ、３０ａ’及び高電圧用パワーアナログ部３０ｂ、３０ｂ’の何れかに、生成された各ＰＷＭ信号を出力する。

このように、低電圧用パワーアナログ部３０ａと高電圧用パワーアナログ部３０ｂとを切り替えるだけでなく、フェーズ処理を行うことにより出力電圧の変化に対する追従性を高めることができる。
なお、電力制御装置１００ａは、入力フィルタ４０と各パワーアナログ部との間に、コイル及びコンデンサを含んで構成されるＬＣ回路であるフィルタを備える構成としてもよい。これにより、電力制御装置の動作をより安定させることができる。

本実施の形態では、電力制御装置１００は低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂの二回路を備え、デューティ比に応じてＰＷＭ信号の出力先を切り換える構成としたが、降圧用スイッチング素子ＳＷ１１ａ、同期整流用スイッチング素子ＳＷ１１ｂ、ドライブ回路１１、及び平滑用コンデンサＣ１１をそれぞれ一つと、Ｌｏ回路用インダクタＬ１１及びＨｉ回路用インダクタＬ１２と、を備え、インダクタのみを切り換える構成としてもよい。

図１０は上述した構成を備える電力制御装置１００ｂの回路図の一例を示す図である。以下、電力制御装置１００と異なる点を中心に説明する。
電力制御装置１００ｂは別電源Ｖｄｄを備えており、別電源Ｖｄｄは抵抗Ｒ１、Ｒ２を介して、スイッチング素子ＳＷ１２、ＳＷ１３のゲート端子と接続されている。
スイッチング素子ＳＷ１４のベース端子は、デジタル制御部６００ｂのＬｏ回路切替信号出力端子と接続され、コレクタ端子はスイッチング素子ＳＷ１２のゲート端子と接続され、エミッタ端子は接地されている。

スイッチング素子ＳＷ１５のベース端子は、デジタル制御部６００ｂのＨｉ回路切替信号出力端子と接続され、コレクタ端子はスイッチング素子ＳＷ１３のゲート端子と接続され、エミッタ端子は接地されている。
デジタル制御部６００ｂは、実施の形態１と同様の方法でＰＷＭ信号を生成し、ドライブ回路１１に出力する。また、デューティ比と閾値との比較結果に応じて、Ｌｏ回路切替信号及びＨｉ回路切替信号の何れか一方をローにし、他方をハイにする。ここで、回路切替信号に関し、使用する側の信号をローとし、使用しない側をハイとする。これにより、使用しない方のインダクタに電流を流さないようにすることができる。

このように、電力制御装置１００ｂは複数の降圧チョッパ回路を備えなくても、インダクタのみ複数備え、ドライブ回路１１、降圧用スイッチング素子ＳＷ１１ａ、同期整流用スイッチング素子ＳＷ１１ｂ、及び平滑用コンデンサＣ１１をそれぞれ一つずつ備えていればよいので、回路構成を小さくすることができる。
本実施の形態では、電力制御装置１００は無線制御部２から出力電圧制御信号を取得する構成としたが、電力制御装置内で出力電圧制御信号を生成する構成としてもよい。この場合には、無線制御部２から送信用信号の各シンボルに対応する振幅Ａ及び位相θを受信する。そして、前述の無線制御部２が行ったのと同様の方法でＡの値とθの値とに対応する１６値ＱＡＭ信号を生成する。

本実施の形態では、電力制御装置１００は発振周期毎に低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂの切り換えの判定を行う構成としたが、複数周期毎に判定を行うとしてもよい。その場合には、例えば、複数周期のデューティ比の平均値を閾値と比較することにより判定を行うとしてもよい。
本実施の形態では、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂの２回路構成としたが、出力電圧の変動の範囲に応じ、例えば中電圧用パワーアナログ部３０ｃを付加して三回路構成としてもよいし、それ以上でもよい。その際には、閾値保持部６６は回路数に応じて、複数の閾値を保持する必要がある。

本実施の形態では、閾値保持部６６が閾値を一つ保持している構成としたが、閾値を複数保持し、ヒステリシス特性を有するよう構成してもよい。例えば、ある周期のデューティ比と閾値Ａとを比較した結果、デューティ比の方が大きく、低電圧用パワーアナログ部３０ａから高電圧用パワーアナログ部３０ｂを使用するよう選択が切り替わったとする。続いて、次周期のデューティ比と閾値とを比較する際には、閾値Ａよりも値の小さい閾値Ｂと比較する。

これにより、次周期のデューティ比は閾値Ａより小さい閾値Ｂと比較され、閾値Ｂより大きければ高電圧用パワーアナログ部３０ｂを使用するよう制御されるので、降圧の際に用いられるパワーアナログ部が頻繁に切り替わることを抑制することができ、電力制御装置の動作を安定させることができる。
同様に、ある周期のデューティ比と閾値Ａとを比較した結果、デューティ比の方が小さく、高電圧用パワーアナログ部３０ｂから低電圧用パワーアナログ部３０ａを使用するよう選択が切り替わったとする。続いて、次周期のデューティ比と閾値とを比較する際には、閾値Ａよりも値の大きい閾値Ｃと比較する。

これにより、次周期のデューティ比は閾値Ａより大きい閾値Ｃと比較され、閾値Ｃより小さければ低電圧用パワーアナログ部３０ａを使用するよう制御されるので、電力制御装置の動作を安定させることができる。
また、低電圧用パワーアナログ部３０ａあるいは高電圧用パワーアナログ部３０ｂを使用するよう選択が切り替わった直後だけではなく、直後から一定期間、閾値Ｂあるいは閾値Ｃを用いて比較を行うとしてもよい。

本実施の形態では、デジタル制御部６０はＤＳＰを用いて実現されるとしたが、マイクロプロセッサを用いて実現してもよい。
本実施の形態では、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂは降圧チョッパ回路であるとしたが、昇圧チョッパ回路であってもよい。
本実施の形態では、低電圧用パワーアナログ部３０ａ及び高電圧用パワーアナログ部３０ｂに関し、インダクタのみ異なる構成としたが、他の部品についても異なるものを用いてもよい。

本実施の形態では、ＰＷＭ信号のデューティ比と閾値との比較結果に応じて、低電圧用パワーアナログ部３０ａと高電圧用パワーアナログ部３０ｂとを切り替える構成としたが、出力電圧制御信号、すなわち電圧指令値と閾値との比較結果に応じて切り替える構成としてもよい。
本実施の形態では、基本波として、三角波を用いたが、のこぎり波を用いるとしてもよい。

また、本発明は本実施の形態で説明した変調方式を使用する場合に限定されるものではない。本発明は、送信用信号を増幅回路で増幅した上で送信する通信機器に対して変調方式を問わず適用することができる。
上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
また、本発明に係る電力制御装置は、その範囲を逸脱することなく本発明の趣旨に沿って様々な変形または修正が可能であることは言うまでもない。

本発明は、例えば、基地局に設置され地上波デジタル信号を送信する送信装置等、低消費電力化が要求される通信機器に備えられる電力制御装置として有用である。

無線通信機器１の機能ブロック図である。 メモリに記憶された送信データＤｔを表す図である。 １６値ＱＡＭ信号の振幅及び位相に対する４ビットのデジタルデータの割付を模式的に示す図である。 メモリに記憶された割付変換表を示す図である。 電力制御装置１００の構成の一例を示す図である。 デジタル制御部６０の機能ブロック図である。 デジタル制御部６０の動作を示すフローチャートである。 電力制御装置１００に関する各種信号波形に係るタイミングチャートである。 電力制御装置１００ａの機能ブロック図である。 電力制御装置１００ｂの回路図の一例を示す図である。

符号の説明

１ 無線通信機器
２ メモリ
３ 無線制御部
４ 局部発振回路
５ 混合回路
６ 増幅回路
７ アンテナ
１００ 電力制御回路
１０ 電源入力部
２０ 入力フィルタ
３０ａ 低電圧用パワーアナログ部
３０ｂ 高電圧用パワーアナログ部
４０ 出力フィルタ
５０ 信号入力部
６０ デジタル制御部
６１ 通信Ｉ／Ｆ
６２ 外部割込み処理部
６０ａ 演算処理部
６３ 発振回路
６４ ＰＷＭ信号生成部
６５ デューティ比算出部
６６ 閾値保持部
６７ 比較部
６８ 出力制御部
６９ フィードバック部
７０ 電圧検出部
８０ 電源出力部

Claims (5)

1. 送信用信号を増幅する増幅回路を駆動するための電力を生成する電力制御装置であって、
   前記送信用信号に応じて前記増幅回路から出力されるべき送信信号の単位時間毎の最大電圧値に基づいてＰＷＭ信号を生成する生成手段と、
   選択手段と、
   インダクタンスの異なるものを含む複数のインダクタを含み、前記複数のインダクタのうち前記選択手段により選択されたインダクタを用いたチョッパ回路により、前記ＰＷＭ信号に基づいて、前記電力を生成する電力生成手段と、を備え、
   前記選択手段は前記最大電圧値を反映した値を取得し、当該値と予め設定されている一以上の閾値とを比較し、比較結果に応じて前記電力生成手段にて用いるインダクタを選択する
   ことを特徴とする電力制御装置。
2. 前記最大電圧値を反映した値は、前記ＰＷＭ信号のデューティ比であり、
   前記一以上の閾値は、第一閾値を含み、
   前記選択手段は、
   前記デューティ比が前記第一閾値より大きい場合には、第一インダクタを選択し、
   前記デューティ比が前記第一閾値以下の場合には、前記第一インダクタ以外の一以上のインダクタのうち前記第一インダクタよりインダクタンスが大きいインダクタを選択する
   ことを特徴とする請求項１記載の電力制御装置。
3. 前記生成手段は、基本波を生成する発振回路を含み、前記基本波と前記最大電圧値とに基づいて前記ＰＷＭ信号を生成し、
   前記デューティ比は前記発振回路の発振周期毎に算出され、前記比較は前記周期毎に行われ、
   前記選択手段により選択されたインダクタが、前記第一インダクタ以外のインダクタから前記第一インダクタに切り替わった直後の周期では、当該周期に係るデューティ比と前記第一閾値より小さい第二閾値とが比較され、
   前記デューティ比が前記第一閾値以下の場合に選択されたインダクタは第二インダクタであり、
   前記選択手段により選択されたインダクタが、前記第二インダクタ以外のインダクタから前記第二インダクタに切り替わった直後の周期では、当該周期に係るデューティ比と前記第一閾値より大きい第三閾値とが比較される
   ことを特徴とする請求項２記載の電力制御装置。
4. 前記電力生成手段は、
   降圧または昇圧用のスイッチング素子と、前記スイッチング素子を前記ＰＷＭ信号に基づいて駆動するドライブ回路と、平滑用のリアクタンス素子と、前記スイッチング素子に並列に接続される整流用の半導体素子と、を含み、
   前記複数のインダクタは、前記スイッチング素子と前記リアクタンス素子との間に並列に接続され、
   前記選択手段の選択により、前記電力生成手段にて用いるインダクタが切り替えられる
   ことを特徴とする請求項１記載の電力制御装置。
5. 前記電力生成手段は、複数のチョッパ回路を含み、
   各チョッパ回路は、降圧または昇圧用のスイッチング素子と、前記スイッチング素子を前記ＰＷＭ信号に基づいて駆動するドライブ回路と、平滑用のリアクタンス素子と、前記スイッチング素子に並列に接続される整流用の半導体素子と、を含むとともに、チョッパ回路毎に前記複数のインダクタのうちそれぞれ異なるインダクタを含んで構成される
   ことを特徴とする請求項１記載の電力制御装置。

Images