JP2017092871A - 電子機器およびその制御方法 - Google Patents

電子機器およびその制御方法 Download PDF

Info

Publication number
JP2017092871A
JP2017092871A JP2015224230A JP2015224230A JP2017092871A JP 2017092871 A JP2017092871 A JP 2017092871A JP 2015224230 A JP2015224230 A JP 2015224230A JP 2015224230 A JP2015224230 A JP 2015224230A JP 2017092871 A JP2017092871 A JP 2017092871A
Authority
JP
Japan
Prior art keywords
switching element
switch
electronic device
current
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015224230A
Other languages
English (en)
Other versions
JP6643055B2 (ja
Inventor
理 湖山
Osamu Koyama
理 湖山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015224230A priority Critical patent/JP6643055B2/ja
Priority to US15/345,994 priority patent/US10193543B2/en
Publication of JP2017092871A publication Critical patent/JP2017092871A/ja
Application granted granted Critical
Publication of JP6643055B2 publication Critical patent/JP6643055B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K2017/066Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】 スイッチング時のリンギングノイズの低減を優先する制御と、スイッチング時の遷移損失の低減を優先する制御とのいずれか又は両方を行えるようにする。【解決手段】 駆動制御部112は、電力供給源219とパワーインダクタ108の一端の間に接続された第1のスイッチング素子102と、パワーインダクタ108の一端とグラウンドの間に接続されたMOSFETである第2のスイッチング素子104の駆動を制御する。電流検出部118は、第1のスイッチング素子102がオフ状態かつ第2のスイッチング素子104がオン状態の期間に、第2のスイッチング素子104に流れる電流値を検出する。検出電流値に基づき、駆動制御部112は、第1のスイッチング素子102をターンオンさせる期間において第1のスイッチング素子102のオン抵抗を漸次低下させる制御、または、第2のスイッチング素子104をターンオフさせる期間において第2のスイッチング素子104のオン抵抗を漸次増加させる制御を行う。【選択図】 図2

Description

本発明は、スイッチング方式の電源装置を有する電子機器に関する。
設計及び製造技術の進歩により、大規模集積回路(以下、LSI)の集積化が進み、高度な機能をワンチップで実現することが可能になった。その一方、製造プロセスの微細化に伴う低電圧化、高機能化に伴う負荷電流の増大が進み、電子機器の電源システムに求められる高効率化、低ノイズ化の要求が厳しさを増した。
電源システムにおいては、負荷電流の増大により、スイッチング用のMOSFET(metal−oxide−semiconductor field−effect transistor)の寄生ダイオードに流れる逆方向電流が増大する。以下、この逆方向電流を「リカバリ電流」と呼ぶ。そして、PN接合ダイオードのリカバリ特性に従い、リカバリ終了時に解放される、配線の寄生インダクタンスに蓄積されるエネルギも増加する。その結果、MOSFETを含む配線ループの漂遊キャパシタンスと寄生インダクタンスのLC共振により、スイッチノードにおける高周波のリンギングノイズが増加する。この傾向は、負荷電流が大きくなるほど顕著になる。
ところで、電源システムの高効率化を図る手法として、スイッチング用に複数のMOSFETを並列接続して多段制御することで、MOSFETの導通損失を低減する技術が知られている。しかしながら、MOSFETの並列接続により、MOSFETを含む配線ループの寄生インダクタンスが大きくなり、リカバリ終了時に解放される、配線の寄生インダクタンスに蓄積されるエネルギが増加して、上記と同様にリンギングノイズが増加する。リンギングノイズは、電磁干渉(EMI)を発生させ、電子機器の筺体から空間に放射されるノイズが懸念される。特許文献1には、スイッチング素子の駆動電圧の立ち上がりを制限してリンギングノイズを低減する技術が記載されている。
特開2013−13051号公報
スイッチング素子の駆動電圧の立ち上がりの制限は、スイッチング時のリンギングノイズを低減する利点がある一方、スイッチング時の遷移損失を増加させる欠点もある。また、寄生ダイオードのリカバリ終了後も、駆動電圧の立ち上がりが制限を受けたままだと、スイッチング時の遷移損失を増加させる欠点のみが残ることになる。また、スイッチング時のリンギングノイズは負荷に比例して増加するため、負荷が小さい場合や負荷変動が大きい場合は、スイッチング時のリンギングノイズ低減効果が殆ど得られないまま、スイッチング時の遷移損失だけが増加する場合がある。さらに、ノイズ放射の低減よりも機器駆動時の省電力を優先させたい電子機器の駆動モードにおいては、スイッチング素子の駆動電圧の立ち上がりの制限によるスイッチング時の遷移損失の増加分があるため、省電力化が難しい。
そこで、本発明は、スイッチング時のリンギングノイズの低減を優先する制御と、スイッチング時の遷移損失の低減を優先する制御のいずれか又は両方が行えるようにすることを目的とする。
本発明に係る電子機器は、電力供給源とパワーインダクタの一端の間に接続された第1のスイッチング素子と、前記パワーインダクタの一端とグラウンドの間に接続されたMOSFETである第2のスイッチング素子と、前記第1のスイッチング素子および前記第2のスイッチング素子の駆動を制御する駆動制御手段と、前記第1のスイッチング素子がオフ状態かつ前記第2のスイッチング素子がオン状態の期間に、前記第2のスイッチング素子に流れる電流値を検出する検出手段とを有し、前記検出手段によって検出される検出電流値に基づき、前記駆動制御手段は、前記第1のスイッチング素子をターンオンさせる期間において前記第1のスイッチング素子のオン抵抗を漸次低下させる制御、または、前記第2のスイッチング素子をターンオフさせる期間において前記第2のスイッチング素子のオン抵抗を漸次増加させる制御を行う電子機器である。
本発明に係る制御方法は、電力供給源とパワーインダクタの一端の間に接続された第1のスイッチング素子、前記パワーインダクタの一端とグラウンドの間に接続されたMOSFETである第2のスイッチング素子、前記第1のスイッチング素子および前記第2のスイッチング素子の駆動を制御する駆動制御手段、並びに、前記第1のスイッチング素子がオフ状態かつ前記第2のスイッチング素子がオン状態の期間に、前記第2のスイッチング素子に流れる電流値を検出する検出手段を有する電子機器の制御方法であって、前記検出手段によって検出される検出電流値に基づき、前記駆動制御手段が、前記第1のスイッチング素子をターンオンさせる期間において前記第1のスイッチング素子のオン抵抗を漸次低下させる制御、または、前記第2のスイッチング素子をターンオフさせる期間において前記第2のスイッチング素子のオン抵抗を漸次増加させる制御を行う制御方法である。
本発明によれば、スイッチング時のリンギングノイズの低減を優先する制御と、スイッチング時の遷移損失の低減を優先する制御のいずれか又は両方を行うことができる。
実施例1〜3における電子機器200の構成の一例を説明するためのブロック図である。 電源装置218が有する複数のDCDCコンバータの一つであるDCDCコンバータ218aの構成の一例を説明するための回路図である。 DCDCコンバータ218aの動作の一例を説明するための図である。 スイッチ104(ローワサイドスイッチ)の動作の一例を説明するための図である。 OnSlewRateTimeを長くした場合のスイッチ102(アッパサイドスイッチ)およびスイッチ104(ローワサイドスイッチ)の動作の一例を説明するための図である。 OnSlewRateTimeテーブルの一例と、第1の駆動信号出力部の構成の一例とを説明するための図である。 OffSlewRateTimeを長くした場合のスイッチ102(アッパサイドスイッチ)およびスイッチ104(ローワサイドスイッチ)の動作の一例を説明する図である。 OffSlewRateTimeテーブルの一例と、第2の駆動信号出力部の構成の一例とを説明するための図である。 実施例3のSlewRateTimeテーブルの一例を示す図である。 駆動制御部の動作を説明するフローチャートである。
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明の実施形態は以下の実施形態に限定されるものではない。
[電子機器200の説明]
図1は、実施例1〜3における電子機器200の構成の一例を説明するためのブロック図である。電子機器200は、例えば、撮像装置として動作することができる。デジタルカメラとして動作することができる携帯機器又は携帯電話は、電子機器200の一例である。
電池219は、電源装置218へ電力を供給するのに用いられる電源であり、電子機器200を駆動するのに用いられる電源である。電池219は、電子機器200から取り外し可能であっても、電子機器200に内蔵されているものであってもよい。電源装置218は、複数のDCDCコンバータを有する。電源装置218が有する各DCDCコンバータは、電池219の出力電圧を降圧または昇圧することができ、電子機器200の所定の構成要素に所定の電圧と電流とを所定のシーケンス制御により供給することができる。
制御部201は、メモリ204をワークメモリとして、指示入力部202からの指示に応じてメモリ207などに格納されている複数のプログラムを実行する。そして、制御部201は、内部バス203を介して、電子機器200の全ての構成要素を制御し、全ての構成要素間におけるデータ転送を制御する。なお、制御部201は、CPUやメモリを有するワンチップマイクロコンピュータでもよい。内部バス203は、電子機器200の全ての構成要素の間で各種データ、制御信号、指示信号などを送受信するためのバスである。
指示入力部202は、例えば、パワーオンボタン、記録開始ボタン、ズーム調整ボタン、オートフォーカスボタンなどを有し、撮像に関連する指示を電子機器200に入力することができる。指示入力部202は、さらに、メニュー表示ボタン、決定ボタン、カーソルキー、ポインティングデバイス、タッチパネルなどを有する。指示入力部202は、ユーザによって入力された指示を制御部201を通知する。
撮像部208は、撮像デバイス(CCDやCMOS)及びAD変換器を有し、レンズユニット215を介して取り込まれた被写体の光学像から画像データを生成する。音声入力部209は、電子機器200が有するマイクロフォン装置または電子機器200の音声入力端子に接続された外部マイクロフォン装置によって集音された音声から音声データを生成する。画像データおよび音声データは、DRAM、SRAMなどのメモリ204に一時記憶される。
画像処理部205は、動画または静止画の記録再生に必要な後述する画像処理を実行する。音声処理部206は、音声の記録再生に必要な後述する音声処理を実行する。なお、制御部201の一部機能として後述する画像処理や音声処理を実行する構成でもよい。
表示制御部210は、表示部211に動画または静止画を表示するための表示制御を行い、メモリ204に記憶された画像データを読み出し、画像データが表す画像を表示部211に表示する。表示部211は、液晶パネルまたは有機エレクトロルミネッセンス(OEL)パネルを有する。表示部211として、電子機器200とは別体の表示装置(例えば、テレビジョン、モニタまたはプロジェクタ)を用いることも可能である。
記憶制御部212は、撮像モードにおいて動画データ、音声データまたは静止画データを記憶装置213に記録し、再生モードにおいて記憶装置213から動画データ、音声データまたは静止画データを読み出す。記憶装置213は、電子機器200に内蔵された記憶装置でも、電子機器200から取り外し可能な記憶装置でもよい。ハードディスク装置、光ディスク装置、フラッシュメモリなどは、記憶装置213の一例である。
出力部216は、スピーカ、音声出力端子、画像出力端子などを有する。通信部217は、有線または無線ネットワークを介して、外部装置との間でデータ通信を行うことができる。
レンズユニット215は、被写体の光学像を電子機器200に取り込むレンズと、光量を制御する絞り機構、被写体像の焦点を合わせるフォーカス機構と、撮像デバイスの露光時間を制御するシャッタ機構とを有する。レンズ制御部214は、制御部201からの制御信号に基づき、レンズユニット215を制御する。
画像処理部205は、撮像部208に取得され、メモリ204に記憶された画像データに、デモザイキングなどを含む現像処理を施し、ユーザ設定値や画像特性から判定した設定値に基づき、ホワイトバランス、色や明るさなどを補正する画質調整処理を施す。また、画像処理部205は、画質調整処理後の画像データから静止画データを生成し、画質調整処理後の各画像データをフレーム画像として動画データを生成する。
静止画データの生成にはJPEGなどの一般的な符号化方式が用いられる。なお、静止画データとしては、撮像部208により得られた画像データをそのまま記録した形式の画像データ(所謂RAW画像データ)としてもよい。
動画データの生成において、各フレーム画像をフレーム内符号化して動画データが生成されてもよいし、フレーム間の差分や動き予測などを利用して符号化された動画データが生成されてもよい。例えば、所定の符号化方式(Motion JPEG、MPEGまたはH.264(MPEG−4 Part 10 AVC))に準拠した動画データを生成することができる。
画像処理部205が生成した動画データや静止画データは、前述した画像データや音声データが記憶されたメモリ204の領域以外の領域に記憶される。なお、画像データ、音声データ、画像処理部205が生成した動画データや静止画データが同一のメモリ204に記憶される例を説明するが、それぞれ別のメモリに記憶されてもよい。
音声処理部206は、音声入力部209により取得され、メモリ204に記憶された音声データのレベル適正化処理や雑音低減処理などを行い、必要に応じてAC−3、AACなどの音声符号化方式により音声データの符号化処理を行う。音声処理部206によって処理された音声データは、メモリ204に再び記憶される。
記憶制御部212は、制御部201によって、メモリ204から読み出された動画データ、音声データ、静止画データが入力されると、それらデータを記憶装置213に記録する。その際、静止画データは静止画ファイルとして、動画データと音声データは一つの動画ファイルとして、記憶装置213に記録される。また、記憶制御部212は、制御部201が生成した撮像時のカメラ設定や検出データなどを示す各種データを動画データ、音声データ、静止画データとともに記憶装置213に記録することができる。
また、動画再生モードにおいて、記憶制御部212は、記憶装置213に記録された動画ファイルのヘッダ情報を制御部201に供給する。制御部201は、ヘッダ情報に基づき、再生すべき動画の動画ファイルが記憶装置213から読み出されるように、記憶制御部212を制御する。
記憶制御部212は、読み出した動画ファイルの動画データを画像処理部205へ供給し、音声データを音声処理部206に供給する。画像処理部205は、動画データのフレーム画像を、順次、メモリ204に格納する。表示制御部210は、メモリ204に記憶されたフレーム画像を、順次、読み込んで表示部211に表示するか、出力部216(画像出力端子など)に供給する。
音声処理部206は、音声データからデジタル音声信号を復号し、音声信号をアナログ信号へ変換して、アナログ音声信号を出力部216(スピーカ、イヤホン端子、音声出力端子など)に供給する。
また、静止画再生モードにおいて、記憶制御部212は、記憶装置213に記録された静止画ファイルのヘッダ情報を制御部201に供給する。制御部201は、ヘッダ情報に基づき、再生すべき静止画の静止画ファイルが記憶装置213から読み出されるように、記憶制御部212を制御する。
記憶制御部212は、読み出した静止画ファイルの静止画データを画像処理部205へ供給する。画像処理部205は、静止画データから復号した画像データをメモリ204に格納する。表示制御部210は、メモリ204に記憶された画像データを読み込んで表示部211に表示するか、出力部216(画像出力端子など)に供給する。
[電源装置218の説明]
電源装置218は、リンギングノイズの発生源であり、出力電圧Voの違い、および/または、電力の供給先に応じた複数のDCDCコンバータを有する。電源装置218が有する複数のDCDCコンバータは、それぞれ、出力電圧Voまたは電力の供給先が異なる。図2の回路図を参照し、電源装置218が有する複数のDCDCコンバータの一つであるDCDCコンバータ218aの構成の一例を説明する。
DCDCコンバータ218aは、後段のデバイスに駆動電力を供給する同期整流型の降圧電源回路である。電圧を維持するためのフィードバック機構は、電圧ループ信号に応じてパルス幅変調(PWM)制御を行うことで実現される。電圧ループ信号は、エラーアンプ109により、DCDCコンバータ218aの出力電圧Voを出力設定レジスタ105で分圧した電圧と、基準電圧107の間の差分を増幅することで得られる。
駆動制御部112は、電圧ループ信号と、発振器(OSC)103が生成するクロック信号とを入力する。クロック信号は、PWMにおけるデューティを制御する基準クロックとして使用される。駆動制御部112は、スイッチ102(アッパサイドスイッチ)をオン状態またはオフ状態にするための駆動信号(スイッチ102の駆動信号に相当)を出力する第1の駆動信号出力部を有する。駆動制御部112は、さらに、スイッチ104(ローワサイドスイッチ)をオン状態またはオフ状態にするための駆動信号(スイッチ104の駆動信号に相当)を出力する第2の駆動信号出力部を有する。なお、第1の駆動信号出力部から出力される駆動信号と第2の駆動信号出力部から出力される駆動信号とは、同一の駆動信号であっても異なる駆動信号であってもよい。スイッチ102は、例えば、P型MOSFET(metal−oxide−semiconductor field−effect transistor)で構成された第1のスイッチング素子である。スイッチ104は、例えば、N型MOSFET(metal−oxide−semiconductor field−effect transistor)で構成された第2のスイッチング素子である。実施例1〜3では、MOSFETのドレイン−ソース間が導通した状態をオン状態とし、ドレイン−ソース間が非導通の状態をオフ状態とする。ダイオード106は、スイッチ104がMOSFETである場合の寄生素子であり、PN接合型の整流ダイオードとしても機能する。
スイッチ102のソースは電池219に接続され、スイッチ102のドレインはインダクタ108の一端およびスイッチ104のドレインに接続されている。また、スイッチ104のソースはグラウンドに接続されている。スイッチ102のソースの接続先は、電池219に限らず電力供給源であればよく、例えばパワーアダプタなどでもよい。また、インダクタ108の他端は、キャパシタ110の一端およびDCDCコンバータ218aの出力端に接続される。
スイッチ102およびスイッチ104の状態によってインダクタ108に流れる電流が変化する。スイッチ102がオン状態かつスイッチ104がオフ状態の場合、電池219からインダクタ108に電流が流れ、インダクタ108に励磁エネルギが蓄積される。
スイッチ102がオフ状態かつスイッチ104がオフ状態の場合、インダクタ108→負荷→グラウンド→寄生ダイオード106のループに負荷電流が流れ、インダクタ108に蓄積された励磁エネルギが負荷側に放出される。例えば、寄生ダイオード106の順方向電圧VFが0.6V、負荷電流が1Aだとすると、寄生ダイオード106において0.6Wの損失が発生する。
スイッチ104のオン抵抗Ron104が0.6/1=0.6Ω未満であれば、スイッチ104をオン状態にすることで損失を0.6W未満に抑えて、損失の低減を図ることができる。従って、スイッチ102がオフ状態の場合は、スイッチ104をオン状態にして、インダクタ108→負荷→グラウンド→スイッチ104のループに負荷電流を流して、インダクタ108に蓄積された励磁エネルギを負荷側に放出する。
インダクタ108は「パワーインダクタ」と呼ばれる。インダクタ108とDCDCコンバータ218aの出力端の間に配置されたキャパシタ110は、スイッチングによる電圧と電流の脈流を平滑する「平滑キャパシタ」として機能する。
負荷変動により出力電圧Voが低下すると、エラーアンプ109が出力する電圧ループ信号の信号値が大きくなり、スイッチ102をオン状態にする比率(以下、オンデューティ)が大きくなって、出力電圧Voを上昇させる方向にフィードバック制御が働く。逆に、出力電圧Voが上昇すると、エラーアンプ109が出力する電圧ループ信号の信号値が小さくなり、スイッチ102のオンデューティが小さくなって、出力電圧Voを低下させる方向にフィードバック制御が働く。
電流検出部118は、スイッチ104のドレイン−ソース間に流れる電流を検出するための計装アンプなどである。電流検出部118は、スイッチ104のオン抵抗値Ron104とスイッチ104のドレイン−ソース間に流れる電流値Ids104の積(Ron104×Ids104)に相当する電圧を増幅した電流検出信号を出力する。電流検出信号は、駆動制御部112内のアナログ−デジタル変換器(ADC)111に入力される。
次に、図3を参照し、DCDCコンバータ218aの動作の一例を説明する。図3は、DCDCコンバータ218aの各部の電圧電流波形を示す。
波形(a)は、基準クロックCLKを示す。駆動制御部112は、CLKに同期して、スイッチ102の状態とスイッチ104の状態とを制御する。波形(b)は、DCDCコンバータ218aの出力電流(負荷電流)Ioを示す。ここでは、説明の簡略化のために、負荷電流値の変動が周波数fLの正弦波を示すと仮定する。
波形(c)は、DCDCコンバータ218aの出力電圧Voを示す。出力電圧Voは一定値が理想であるが、実際には、負荷変動(波形(b))に追従しきれずに残る変動分や、スイッチングに同期したリップル電圧が出力電圧Voに存在する。
波形(d)は、出力電圧Vo(波形(c))を分圧した電圧と基準電圧107の間の差分をエラーアンプ109で増幅した電圧ループ信号を示す。出力電圧Vo(波形(c))が設定値どおりであれば、電圧ループ信号(波形(d))の値はゼロになるが、実際には前述したような誤差(変動分やリップル電圧)が存在するため、誤差分が反転増幅された信号値になる。なお、図3に示す電圧ループ信号(波形(d))にはオフセット電圧が存在するため、オフセット電圧を中心(誤差ゼロ)として電圧が変化する。
波形(e)は、スイッチ102のオン状態およびオフ状態を示す。波形(f)は、スイッチ104のオン状態およびオフ状態を示す。図3では、オン状態をHighレベル、オフ状態をLowレベルで示す。オン状態とオフ状態を合わせた一周期は、必ず、CLKの周期に一致する。スイッチ102およびスイッチ104が同時にオン状態になる期間があると、電池219からグラウンドに電流が流れる状態(以下、貫通状態)が発生する。貫通状態を防ぐため、スイッチ104の状態制御には、スイッチ102がオフ状態に遷移した後にスイッチ104をオン状態にし、スイッチ102をオン状態にする前にスイッチ104をオフ状態に遷移させるための期間(以下、デッドタイム)が設けられている。
波形(g)は、インダクタ108に流れる電流ILを示す。スイッチ102がオン状態になると、電池219→スイッチ102→インダクタ108の経路で電流ILが流れ、インダクタ108にエネルギが蓄えられる。このときの電流ILの傾きdIL/dtONは、式(1)で計算される。
dIL/dtON=(Vb−Vo)/L …(1)
ここで、Vbは電池219の電圧であり、Voは出力電圧であり、Lはインダクタ108のインダクタンス値である。
CLKの1サイクルの短い期間において、通常の条件下ではVb、Vo及びLはほぼ一定であり、dIL/dtONは固定値になり、電流ILは線形に増加する。このとき、電池219の正極とグラウンドの間の短絡(上記の貫通状態)が発生しないように、スイッチ104はオフ状態にされている。
その後、スイッチ102がオフ状態になると、インダクタ108に蓄えられたエネルギにより、グラウンド→スイッチ104→インダクタ108の経路で電流ILが流れる。この電流の傾きdIL/dtOFFは、式(2)で計算される。
dIL/dtOFF=−Vo/L …(2)
増加か減少かを除き、dIL/dtONと同様、dIL/dtOFFは固定値である。オン状態及びオフ状態の1サイクルにおいて、電流ILは三角波状の連続する電流波形を示し、その平均値は負荷電流(波形(b))に等しくなる。
波形(h)は、電流検出部118が出力する電流検出信号を示す。上述したように、電流検出信号は、スイッチ104のドレイン−ソース間に流れる電流Ids104とスイッチ104のオン抵抗値Ron104の積に比例した波形になる。スイッチ104がオン状態における電流Ids104は、電流IL(波形(g))に等しく、図に示すように、立ち下がりの傾きがdIL/dtOFFに等しい台形状の波形になる。図3においては、理解を容易にするために、電流ILの傾きと、電流検出信号の傾きが同じであるとする。
波形(i)は、ADC111のサンプリングCLKであるADCLKを示す。波形(j)は、ADCLKに従い電流検出信号(波形(h))をAD変換した結果を示す。AD変換結果は、1サイクルごとに離散化されるが、取得したい電流値IOFFに対応するデジタルデータが得られる。
電流検出信号をサンプリングするタイミングについて説明する。以下では、スイッチ12がオフ状態においてインダクタ108→負荷→グラウンド→スイッチ104→インダクタ108に流れる電流を「還流電流」と呼ぶ。取得したい電流値IOFFは、スイッチ102がオフ状態かつスイッチ104がオフ状態に遷移した後、寄生ダイオード106に流れる還流電流の値である。スイッチ104の駆動信号がオン状態からオフ状態に変化するタイミングに同期してADCLKを制御すれば、還流電流の値IOFFを取得することができる。
厳密には、駆動制御部112の動作遅延時間や、後述する駆動信号の立ち下がりからスイッチ104がオフ状態に遷移して寄生ダイオード106に電流が流れ始めるまでの動作遷移時間が存在する。しかし、それら時間経過前後における、スイッチ104に流れる電流の差異は、実施例1において問題になるものではないため無視する。
あるいは、スイッチ104のオン期間Ton104の中間(約0.5・Ton104のタイミング)における負荷電流Ioの値Io50を検出し、式(3)に示すリップル電流による演算から還流電流の値IOFFを取得してもよい。
OFF=Io50−(Vb−Vo)・Vo/(2f・L・Vb) …(3)
ここで、fはCLKの周波数である。
また、電流検出部118をスイッチ102に接続し、スイッチ102のオン期間Ton102の中間(約0.5・Ton102のタイミング)における負荷電流値Io50を検出し、式(3)により還流電流の値IOFFを演算してもよい。
[リンギングノイズ]
スイッチ104(ローワサイドスイッチ)がターンオフするスイッチング遷移期間の動作に基づき、DCDCコンバータ218aのスイッチング動作時に発生するリンギングノイズを説明する。
次に、図4を参照し、スイッチ104(ローワサイドスイッチ)の動作の一例を説明する。
タイミングT0において、スイッチ102がオフ状態、スイッチ104がオン状態にあり、インダクタ108に蓄積された励磁エネルギの放出が行われている。
タイミングT1において、駆動制御部112は、スイッチ104をターンオフするためにスイッチ104の駆動信号をHレベルからLレベルにスイッチする(以下、H→L)。駆動信号がH→Lにスイッチしても、スイッチ104のゲート電圧Vgsがゲート閾値電圧Vth未満になるまで、スイッチ104はオフ状態にならず、電流Ids104が流れる。
タイミングT2において、Vgs<Vthになると、スイッチ104がオフ状態になり、寄生ダイオード106に環流電流が流れる。または、ゲート電圧Vgsの低下によりスイッチ104のオン抵抗値Ron104が上昇し、ドレイン−ソース間電圧Vds104(=Ron104×Ids104)が寄生ダイオード106の順方向電圧VFに達すると寄生ダイオード106に環流電流が流れる。
タイミングT3において、上述した貫通状態を防ぐための期間であるデッドタイム(DeadTime)が終了すると、駆動制御部112は、スイッチ102をターンオンするためにスイッチ102の駆動信号をH→Lにスイッチする。このタイミングで、電池219からスイッチ102を通して電流が流れ始め、その電流が寄生ダイオード106に流れる環流電流をキャンセルするように寄生ダイオード106に流れ込む。
寄生ダイオード106に流れる環流電流がゼロになっても、寄生ダイオード106のリカバリ特性により、順方向の環流電流の値IOFFに相当するキャリアが消滅するまで、寄生ダイオード106には逆方向にリカバリ電流IRが流れる。リカバリ電流IRは、寄生ダイオード106→グラウンド→電池219→スイッチ102→寄生ダイオード106のループに流れる短絡電流であり、当該ループの配線に寄生するインダクタンスにリカバリ電流IRのエネルギが蓄積される。リカバリ電流IRによって蓄積されるエネルギUは、式(4)で計算される。
U=(1/2)×Lp×IRp 2 …(4)
ここで、Lpはループに存在する寄生インダクタンスの総計値であり、IRpはリカバリ電流IRのピーク値である。
エネルギUは、寄生ダイオード106のリカバリ時間後に解放されるが、リカバリ電流IRの急峻な変化dIR/dtに伴い、ループに存在する寄生インダクタンスと漂遊キャパシタンスによるLC共振が起きる。その結果、スイッチ104のドレイン−ソース間電圧Vds104に高周波のリンギングノイズが重畳される。リンギングノイズの周波数fRは、式(5)で計算される。
R=1/{2π√(Lp・Cp)} …(5)
ここで、Cpはループに存在する漂遊キャパシタンスの総計値である。
[リンギングノイズの低減]
リンギングノイズを低減するには、寄生インダクタンスLpに蓄積されるエネルギUを減少させる必要がある。そのためには、寄生ダイオード106のキャリアを消滅するために流れるリカバリ電流のピーク値IRpの抑制が効果的である。リカバリ電流IRは、寄生ダイオード106→グラウンド→電池219→スイッチ102→寄生ダイオード106のループに流れる。当該ループにおいて、制御可能な要素はスイッチ102のオン抵抗Ron102であり、オン抵抗Ron102を大きくすればリカバリ電流のピーク値IRpを抑えることができる。
そこで、スイッチ102をオフ状態からオン状態に遷移させる期間(以下、ターンオン期間)においてオン抵抗Ron102を徐々に小さくする制御を行う。P型MOSFETであるスイッチ102は、ゲート電圧がゲート閾値電圧以下(Vgs≦Vth)でオン状態になり、ゲート電圧Vgsの低下に伴いオン抵抗Ron102が減少する特性を有する。従って、スイッチ102のゲート電圧Vgsを立ち下げる時間(以下、OnSlewRateTime)を長くする制御を行うことで、オン抵抗Ron102を漸次低下させることができる。
OnSlewRateTimeを長くするには、例えば、駆動制御部112の駆動信号の出力端とスイッチ102のゲートの間にレジスタ113を追加する。レジスタ113は、スイッチ102の寄生キャパシタンスであるゲートの入力容量とRCフィルタを構成する。
次に、図5(a)を参照し、RCフィルタによりOnSlewRateTimeを長くした場合のスイッチ102(アッパサイドスイッチ)およびスイッチ104(ローワサイドスイッチ)の動作の一例を説明する。図5(a)に示すように、オン抵抗Ron102の増加によりリカバリ電流のピーク値IRpが小さくなり、リンギングノイズが抑制される。
OnSlewRateTimeを長くするために、駆動制御部112が出力する駆動信号の電圧レベルを階段状に変化させる方法を用いてもよい。図5(b)は、スイッチ102のゲート電圧を階段状に変化させてOnSlewRateTimeを長くした場合のスイッチ102およびスイッチ104の動作の一例を説明するための図である。図5(b)に示すように、オン抵抗Ron102の増加によりリカバリ電流のピーク値IRpが小さくなり、リンギングノイズが抑制される。これら方法はOnSlewRateTimeを長くするための一例であり、OnSlewRateTimeを長くする方法として、パルス振幅変調(PAM)制御など任意の方法を採用することができる。
ターンオン期間のスイッチ102のオン抵抗Ron102を大きくすることで、リカバリ電流のピーク値IRpが抑制され、寄生インダクタンスLpに蓄積するエネルギUが減少し、リンギングノイズが低減される。しかし、寄生ダイオード106のキャリアが消滅した後もオン抵抗Ron102が大きいままだと、スイッチング時の遷移損失が増大する。寄生ダイオード106のキャリアは順方向電流の値IOFFに依存し、それに応じてリカバリ時間も変化する。また、還流電流の値IOFFは負荷に依存する。従って、オン抵抗Ron102を大きくしてスイッチング時のリンギングノイズを抑制し、かつ、リカバリ後にスイッチング時の遷移損失を抑えることができる、適切なOnSlewRateTimeは電源装置218の負荷状態によって変化する。
次に、図6(a)を参照し、OnSlewRateTimeテーブルの一例を説明する。OnSlewRateTimeテーブルの駆動モードは、ADC111が出力する信号値(電流検出信号のデジタル値、以下、検出電流値)の範囲に対応し、各駆動モードにおいて対応する範囲が異なる。例えば、駆動モード1は0≦IOFF<0.1Aの検出電流値に、駆動モード2は0.1A≦IOFF<0.2Aの検出電流値に、…、駆動モード5は1.0A≦IOFF<2.0Aの検出電流値にそれぞれ対応する。なお、図6(a)に示すOnSlewRateTimeの値は一例であることは言うまでもない。
次に、図6(b)を参照し、駆動制御部112の一部である第1の駆動信号出力部の構成の一例を説明する。第1の駆動信号出力部は、スイッチ102に駆動信号を出力するように構成されている。前述したRCフィルタを用いる場合、第1の駆動信号出力部は、各駆動モードに対応したOnSlewRateTimeを実現するためのレジスタR121〜R125と、レジスタR121〜R125の内の一つを選択するためのセレクタ126とを有する。駆動制御部112は、検出電流値に応じた選択信号をセレクタ126に供給することにより、適切なOnSlewRateTimeを実現するレジスタをセレクタ126に選択させることができ、スイッチ102のターンオンを制御することができる。
説明を容易にするため、図6(b)には駆動モード1〜5に対応するレジスタR121〜R125を記載するが、駆動モード1に対応する例えばレジスタR121は0Ωでよい。また。駆動モード1〜5にそれぞれ対応するレジスタR121〜R125の値は、R121<R122<R123<R124<R125の関係を有す。つまり、駆動制御部112は、セレクタ126によって選択したレジスタを介して、スイッチ102のゲートに駆動信号を供給する。
図6(a)に示すOnSlewRateTimeテーブルによれば、検出電流値が駆動モード1の範囲に対応するとOnSlewRateTimeとして「+0ナノ秒」が設定され、リンギングノイズの抑制よりも、遷移損失の低減が優先された制御になる。一方、検出電流値が駆動モード5の範囲に対応するとOnSlewRateTimeとして「+20ナノ秒」が設定され、OnSlewRateTimeが20ナノ秒長い低速スイッチングにより、リンギングノイズの抑制が優先された制御になる。
OnSlewRateTimeテーブルには駆動モード1〜5それぞれに対応する負荷電流Ioにおける寄生ダイオード106のリカバリ時間を考慮したOnSlewRateTimeが設定されている。そのため、リカバリ終了後、スイッチ102のオン抵抗Ron102が充分に小さく制御されて、スイッチング時の遷移損失が無駄に増加することはない。
上記では、電流検出部118が出力する電流検出信号をADC111によって検出電流値に変換し、検出電流値に基づきOnSlewRateTimeを設定する例を示した。ADC111を用いずにコンパレータを用いて、電流検出信号と複数の閾値を比較して、比較結果に基づきOnSlewRateTimeを設定(例えばレジスタを選択)する方法を採用することもできる。また、スイッチング周期ごとに電流検出信号を生成してOnSlewRateTimeを選択する例を説明した。しかし、スイッチング周期よりも長い周期で電流検出信号(または検出電流値)を平均化し、平均値に基づきOnSlewRateTimeを設定しても構わない。
このように、実施例1における電子機器200は、電源装置218の負荷状態に応じて、スイッチング時のリンギングノイズの低減を優先する制御と、スイッチング時の遷移損失の低減を優先する制御を柔軟に切り替えることができる。
以下、実施例2における電子機器200およびその制御方法を説明する。なお、実施例2において、実施例1と同様の構成については、同一の符号を付して、その説明を省略する場合がある。
寄生ダイオード106のリカバリ電流IRは、還流電流が寄生ダイオード106に流れることで発生する。スイッチ102がターンオンする直前までスイッチ104のオン状態を維持し、スイッチ102のターンオンと同時にスイッチ104をターンオフすることができれば、還流電流が寄生ダイオード106に流れることはない。その結果、寄生ダイオード106のリカバリ電流IRによるリンギングノイズの発生を防ぐことができる。しかし、上述したように、スイッチ102およびスイッチ104が同時にオン状態になれば貫通状態が発生するため、スイッチ102がターンオンする前にスイッチ104をターンオフするためのデッドタイムが設けられている。
例えば、デッドタイムにおいてスイッチ104のゲート電圧Vgsを徐々に低下させ、スイッチ102がターンオンするタイミングでスイッチ104のゲート電圧Vgsがゲート閾値電圧Vthまで低下させる。このような理想的な制御を行えば、デッドタイム期間、スイッチ104のチャネルにIds104が流れ続け、還流電流が寄生ダイオード106に流れることはない。
また、ゲート電圧Vgsの低下によりスイッチ104のオン抵抗Ron104が増加すると、スイッチ104のドレイン−ソース間電圧Vds104(=Ron104×Ids104)が増加する。そして、Vds104が寄生ダイオード106の順方向電圧VFに達すると、還流電流の一部が寄生ダイオード106に流れ始める。この場合、還流電流がスイッチ104のチャネルと寄生ダイオード106の両方に流れるため、スイッチ104がオフ状態の場合に比べて寄生ダイオード106に流れる電流は小さい。従って、リカバリ電流IRが発生するが、そのピーク値IRpは、還流電流の全部が寄生ダイオード106に流れる場合に比べて小さくなる。
また、スイッチ102がターンオン直後、スイッチ104のゲート電圧がゲート閾値電圧未満(Vgs<Vth)の条件が満たされないと、スイッチ104がオン状態にあり貫通状態が発生して、電池219からグラウンドに電流が流れる。しかし、貫通状態が発生するとしても、上記の制御によれば、スイッチ104のオン抵抗Ron104が増加しているので、スイッチ104が通常のオン状態にありRon104が極めて小さい場合に比べて、電池219からグラウンドに流れる電流は小さくなる。
実施例2においては、スイッチ104をオン状態からオフ状態に遷移させる期間(以下、ターンオフ期間)においてオン抵抗Ron104を徐々に大きくする制御を行う。N型MOSFETであるスイッチ104は、ゲート電圧Vgsの低下に伴いオン抵抗Ron104が増加し、ゲート電圧がゲート閾値電圧以下(Vgs≦Vth)でオフ状態になる特性を有する。従って、スイッチ104のゲート電圧Vgsを立ち下げる時間(以下、OffSlewRateTime)を長くする制御を行うことで、オン抵抗Ron104を漸次増加させることができる。
OffSlewRateTimeを長くするには、例えば、駆動制御部112の駆動信号の出力端とスイッチ104のゲートの間にレジスタを追加する。当該レジスタは、スイッチ104の寄生キャパシタンスであるゲートの入力容量とRCフィルタを構成する。
次に、図7(a)を参照し、RCフィルタによりOffSlewRateTimeを長くした場合のスイッチ102(アッパサイドスイッチ)およびスイッチ104(ローワサイドスイッチ)の動作の一例を説明する。図7(a)は、上述した理想的な制御により、スイッチ102がターンオンするタイミングでスイッチ104のゲート電圧Vgsがゲート閾値電圧Vthまで低下する状態を示している。
図7(a)に示すように、OffSlewRateTimeの増加により、スイッチ104のゲート電圧Vgsは、デッドタイム期間(T1〜T3)において徐々に低下し、デッドタイム期間の終了T3においてゲート閾値電圧Vthまで低下する。従って、還流電流が寄生ダイオード106に流れる期間(T2〜T3)は存在しない。ただし、図7(a)のデッドタイム期間(T1〜T3)に破線で示すように、Vds104がVFに達すると、還流電流の一部が寄生ダイオード106に流れる。
スイッチ104のチャネルに存在するキャリアやスイッチ104の寄生キャパシタンスに蓄積された電荷に起因して、スイッチ102のターンオン後、リカバリ電流IRと同様に逆方向に流れる電流が残る。しかし、寄生ダイオード106の蓄積キャリアに起因するリカバリ電流IRが存在しない(または小さい)分、逆方向に流れる電流のピーク値は小さくなり、リンギングノイズが減少する。
OffSlewRateTimeを長くするために、駆動制御部112が出力する駆動信号の電圧レベルを階段状に変化させる方法を用いてもよい。図7(b)は、スイッチ104のゲート電圧Vgsを階段状に変化させてOffSlewRateTimeを長くした場合のスイッチ102およびスイッチ104の動作の一例を説明するための図である。図7(b)は、上述した理想的な制御により、スイッチ102がターンオンするタイミングでスイッチ104のゲート電圧Vgsがゲート閾値電圧Vthまで低下する状態を示している。
図7(b)に示すように、OffSlewRateTimeの増加により、スイッチ104のゲート電圧Vgsは、デッドタイム期間(T1〜T3)において階段状に低下し、デッドタイム期間の終了T3においてゲート閾値電圧Vthまで低下する。従って、図7(a)の場合と同様に、還流電流が寄生ダイオード106に流れる期間(T2〜T3)は存在しない。ただし、図7(b)のデッドタイム期間(T1〜T3)に破線で示すように、Vds104がVFに達すると、還流電流の一部が寄生ダイオード106に流れる。従って、寄生ダイオード106の蓄積キャリアに起因するリカバリ電流IRが存在しない(または小さい)分、逆方向に流れる電流のピーク値は小さくなり、リンギングノイズが減少する。
ターンオフ期間におけるスイッチ104のオン状態が長時間継続すれば、スイッチ102のターンオンと重なって貫通状態が発生し、Ron104が大きいとは言え、電池219からグラウンドに電流が流れてスイッチング時の遷移損失が増大する。言い替えれば、ターンオフ期間のスイッチ104のオン状態を長くしてリンギングノイズを抑制し、貫通状態によるスイッチング時の遷移損失を発生させない適切なOffSlewRateTimeは実施例1と同様に電源装置218の負荷状態により変化する。
次に、図8(a)を参照し、OffSlewRateTimeテーブルの一例を説明する。OffSlewRateTimeテーブルの駆動モードは、ADC111が出力する検出電流値の範囲に対応し、各駆動モードにおいて対応する範囲が異なる。例えば、駆動モード1は0≦IOFF<0.1Aの検出電流値に、駆動モード2は0.1A≦IOFF<0.2Aの検出電流値に、…、駆動モード5は1.0A≦IOFF<2.0Aの検出電流値にそれぞれ対応する。なお、図8(a)に示すOffSlewRateTimeの値は一例であることは言うまでもない。
次に、図8(b)を参照し、駆動制御部112の一部である第2の駆動信号出力部の構成の一例を説明する。第2の駆動信号出力部は、スイッチ104に駆動信号を出力するように構成されている。前述したRCフィルタを用いる場合、第2の駆動信号出力部は、各駆動モードに対応したOffSlewRateTimeを実現するためのレジスタR131〜R135と、レジスタR131〜R135の内の一つを選択するためのセレクタ136とを有する。駆動制御部112は、検出電流値に応じた選択信号をセレクタ136に供給することにより、適切なOffSlewRateTimeを実現するレジスタをセレクタ126に選択させることができ、スイッチ104のターンオフを制御することができる。
説明を容易にするため、図8(b)には駆動モード1〜5に対応するレジスタR131〜R135を記載するが、駆動モード1に対応する例えばレジスタR131の値は0Ωでよい。また。駆動モード1〜5にそれぞれ対応するレジスタ131〜135の値はR131<R132<R133<R134<R135の関係を有す。つまり、駆動制御部112は、セレクタ136によって選択したレジスタを介して、スイッチ104のゲートに駆動信号を供給する。
図8(a)に示すOffSlewRateTimeテーブルによれば、検出電流値が駆動モード1の範囲に対応するとOffSlewRateTimeとして「+0ナノ秒」が設定され、リンギングノイズの抑制よりも、遷移損失の低減が優先された制御になる。一方、検出電流値が駆動モード5の範囲に対応するとOffSlewRateTimeとして「+20ナノ秒」が設定され、OffSlewRateTimeが20ナノ秒長い低速スイッチングにより、リンギングノイズの抑制が優先された制御になる。
なお、OffSlewRateTimeテーブルには駆動モード1〜5それぞれに対応する負荷電流Ioにおけるデッドタイムを考慮したOffSlewRateTimeを設定して、貫通状態の発生を極力抑えることは言うまでもない。
実施例1と同様、検出電流値を得るためのADC111を用いずにコンパレータを用いて、電流検出信号と複数の閾値を比較して、比較結果に基づきOffSlewRateTimeを設定(例えばレジスタを選択)する方法を採用することもできる。勿論、スイッチング周期よりも長い周期で電流検出信号(または電流検知値)を平均化し、平均値に基づきOffSlewRateTimeを設定しても構わない。
実施例2によれば、理想的な制御においては、還流電流が寄生ダイオード106に流れず、リカバリ電流IRに起因するリンギングノイズが発生せず、かつ、貫通状態も発生しない。また、理想的な制御から外れた場合は次のようになる。
スイッチ102のターンオン後、スイッチ104のゲート電圧Vgsがゲート閾値電圧Vthまで低下していない場合は、貫通状態が発生して電池219からグラウンドに電流が流れる。しかし、Ron104が大きく貫通状態の発生期間も短いため、損失は比較的小さく抑えられる。この場合、リカバリ電流IRに起因するリンギングノイズは発生しない。
また、Ron104×Ids104がVFに達して還流電流の一部が寄生ダイオード106に流れた場合は、スイッチ104がオフ状態に比べて寄生ダイオード106に流れる電流が小さく、リカバリ電流IRに起因するリンギングノイズは抑制される。
このように、実施例2における電子機器200は、電源装置218の負荷状態に応じて、スイッチング時のリンギングノイズの低減を優先する制御と、スイッチング時の遷移損失の低減を優先する制御とを柔軟に切り替えることができる。
以下、実施例3における電子機器200およびその制御方法を説明する。なお、実施例3において、実施例1及び2と同様の構成については、同一の符号を付して、その説明を省略する場合がある。
以下では、実施例1の制御と実施例2の制御とを組み合わせた実施例3を説明する。言い替えれば、リカバリ電流のピーク値IRpの抑制と、寄生ダイオード106に流れる還流電流の制御を組み合わせて、リンギングノイズの低減を図る。
図9によりSlewRateTimeテーブルの一例を示す。SlewRateTimeテーブルの駆動モードは、ADC111が出力する検出電流値の範囲に対応し、各駆動モードにおいて対応する範囲が異なる。例えば、駆動モード1は0≦IOFF<0.1Aの検出電流値に、駆動モード2は0.1A≦IOFF<0.2Aの検出電流値に、…、駆動モード5は1.0A≦IOFF<2.0Aの検出電流値にそれぞれ対応する。なお、図9に示すOnSlewRateTimeの値およびOffSlewRateTimeの値は一例であることは言うまでもない。
図9に示すSlewRateTimeテーブルによれば、検出電流値が駆動モード1の範囲に対応するとOnSlewRateTimeおよびOffSlewRateTimeとして「+0ナノ秒」が設定される。つまり、リンギングノイズの抑制よりも、遷移損失の低減が優先された制御になる。一方、検出電流値が駆動モード5の範囲に対応するとOnSlewRateTimeとして「+8ナノ秒」が設定され、OffSlewRateTimeとして「+20ナノ秒」が設定される。OnSlewRateTimeが8ナノ秒長く、かつ、OffSlewRateTimeが20ナノ秒長い低速スイッチングにより、リンギングノイズの抑制が優先された制御になる。
図9に示すSlewRateTimeテーブルにおけるOnSlewRateTimeの値は、図6(a)に示すOnSlewRateTimeテーブルにおけるOnSlewRateTimeの値よりも小さい。これは、OffSlewRateTimeの増加によりリカバリ時間が短縮される分、OnSlewRateTimeの値を小さくできるためである。この値の変更分、スイッチ102のオン抵抗Ron102が大きい期間が短縮され、スイッチング時の遷移損失が低減される。
駆動制御部112は、電子機器200の動作モードまたは入力電圧に応じたSlewRateTimeテーブルを用いてもよく、OnSlewRateTimeとOffSlewRateTimeの設定値は、図6(a)、図8(a)、図9に制限されない。
図10のフローチャートにより駆動制御部112による駆動制御を説明する。なお、図10に示す駆動制御は、実施例1から3に共通である。
駆動制御部112は、ADC111から検出電流値を受け取り(S101)、SlewRateTimeテーブルを参照して(S103)、駆動モードを決定する(S104)。そして、駆動制御部112は、駆動モードに応じた選択信号をセレクタ126と136の一方または両方に供給し(S105)、動作をステップS101に戻す。
ステップS101からS105の動作は、スイッチング周期に同期して繰り返されるが、前述したように、スイッチング周期よりも長い周期(例えば、二周期、三周期、…)で繰り返されてもよい。その場合、ステップS101とS103の間に、複数周期分の検出電流値を平均化する動作(S102)が追加される。
以下、実施例4における電子機器200及びその制御方法を説明する。なお、実施例4において、実施例1から3と同様の構成については、同一の符号を付して、その説明を省略する場合がある。
以下では、電子機器200の動作の概要を説明し、電子機器200の動作モードに基づきSlewRateTimeテーブルの駆動モードを選択する方法について説明する。電子機器200において、ユーザが指示入力部202のパワーオンボタンを操作すると、指示入力部202から制御部201に起動指示が通知される。起動指示を受けた制御部201は、電源装置218を制御して、電子機器200の全ての構成要素への電力供給を開始する。
電力が供給されると、制御部201は、指示入力部202からの信号に基づき、指示入力部202のモード切替スイッチによって設定されている動作モードを確認する。ユーザは、モード切替スイッチにより、電子機器200の動作モードを例えば「静止画撮像モード」、「動画撮像モード」又は「再生モード」に切替可能である。
「静止画撮像モード」において、電子機器200は、撮像待機状態にあり、ユーザが指示入力部202の静止画記録ボタンを操作すると静止画の撮像を開始し、静止画ファイルを記憶装置213に記録した後、撮像待機状態に戻る。
「動画撮像モード」において、電子機器200は、撮像待機状態にあり、ユーザが指示入力部202の動画記録開始ボタンを操作すると動画の撮像を開始し、動画データと音声データを記憶装置213に記録する。その後、ユーザが指示入力部202の動画記録終了ボタンを操作すると、電子機器200は、動画の撮像を終了し、記憶装置213に記録した動画データと音声データを動画ファイルに格納した後、撮像待機状態に戻る。
「再生モード」において、電子機器200は、ユーザが指定する、記憶装置213に格納された静止画ファイルや動画ファイルの再生を行う。以下では、「静止画撮像モード」における動作を例に電源装置218の負荷状態について説明する。
「静止画撮像モード」において、撮像部208は、得られた画像データをメモリ204に格納する。制御部201は、表示制御部210を制御して、メモリ204に格納された画像データが表す画像(スルー画像)を表示部211に表示させる。
静止画の撮像指示が入力されると、制御部201は、撮像部208およびレンズ制御部214を制御して撮像を実行する。撮像部208は、撮像によって得た画像データをメモリ204に格納する。制御部201は、画像処理部205を制御して、メモリ204に格納された画像データに上述した現像処理や画質調整処理などを施させ、処理後の画像データを表示制御部210に供給して、表示部211に撮像画像を表示させる。
これは、一般に、デジタルカメラで撮像を行った直後に表示部211に撮像画像が表示される所謂「レックレビュー」表示に相当する。因みに、静止画の撮像指示が行われてから画像処理部205の処理が終了する間、表示部211に画像は表示されず、黒画像が表示されている。黒画像の代わりに「処理中」などの状態表示を行ってもよい。
さらに、制御部201は、画像処理部205を制御して、現像処理や画質調整処理後の画像データに符号化処理などを施させる。制御部201は、符号化処理が終了したか否かを判定し、符号化処理が終了したと判定すると、生成された静止画ファイルを記憶制御部212に供給して、静止画ファイルを記憶装置213に格納させる。その後、撮像部208による画像データの格納が行われ、表示制御部210によるスルー画像の表示が行われる。
このように、「静止画撮像モード」中でも駆動されるブロックが時間ごとに異なり、それに応じて電源装置218の負荷は変化する。例えば、スルー画像用に取得された画像データがメモリ204に一時記憶され、スルー画像が表示される撮像待機状態は、電源装置218の負荷が比較的軽く、例えば電源装置218の入力電力は1.5Wである。
一方、静止画撮像時は、撮像部208が画像データを取得し、レンズ制御部214が露出、フォーカス、シャッタを制御し、画像処理部205が現像処理、画質調整処理、符号化処理などを実行し、記憶制御部212が静止画ファイルの記録を行う。従って、複数ブロックの駆動が重なり、電源装置218の負荷が比較的重く、例えば電源装置218の入力電力は過渡的に2.5Wになる。(一般に、撮像時の画像データ量は、スルー画像用の画像データ量よりも大きい。)
また、静止画再生状態であれば撮像部208やレンズ制御部214が駆動されないため、電源装置218の負荷が軽く、例えば電源装置218の入力電力は0.8Wである。さらに、電子機器200が起動待機状態にある省電力モードにおいては、記憶制御部212も駆動されず、制御部201がスタンバイ状態にあるため、電源装置218の負荷は最も軽く、例えば電源装置218の入力電力は0.1Wである。
上述した駆動モード1から5は、スイッチング周期ごとに流れる還流電流の値IOFFに応じて設定されるが、電子機器200の動作モードによっても負荷が変化し、駆動モードの閾値と電子機器200の動作モードには相関性がある。例えば、駆動モードと動作モードの次のような対応が可能である。
駆動モード1:省電力モード
駆動モード2:静止画再生モード
駆動モード3:動画再生モード
駆動モード4:静止画撮像モードと動画撮像モードの撮像待機状態
駆動モード5:静止画撮像モードと動画撮像モードの撮像時
電子機器200が省電力モードや静止画再生モードにある場合、負荷が軽く、還流電流は小さい。この場合、還流電流が寄生ダイオード106に流れても、リカバリ電流のピーク値IRpが小さく、配線ループの寄生インダクタンスに蓄積されるエネルギUも小さく、リンギングノイズは小さい。
一方、電子機器200が静止画撮像モードや動画撮像モードの撮像時の場合、負荷が重く、還流電流は大きい。この場合、還流電流が寄生ダイオード106に流れると、リカバリ電流のピーク値IRpが大きく、配線ループの寄生インダクタンスに蓄積されるエネルギUも大きく、リンギングノイズが大きくなる。
制御部201は、電子機器200の動作モードに応じた駆動モードを駆動制御部112に指示する。この指示を受信した駆動制御部112は、負荷が重い動作モードになるほど、スイッチ102のOnSlewRateTimeとスイッチ104のOffSlewRateTimeの一方または両方を長くする制御を行う。従って、負荷が軽い動作モードにおいてリンギングノイズを許容し、スイッチング動作時の遷移損失の低減を優先する制御が行われ、負荷が重い動作モードにおいてスイッチング動作時の遷移損失を許容し、リンギングノイズの低減を優先する制御が行われる。
ただし、負荷の大きさのみで制御を設定するだけでなく、例えば静止画撮像モードが負荷が重くてもリンギングノイズの影響が許容範囲であれば、スイッチング動作時の遷移損失の低減を優先する制御を設定することも可能である。そうすれば、電池219のエネルギ消費を低減し、電池219の持続時間を伸ばすことができる。
あるいは、静止画撮像モードの平均的な負荷が軽くても、過渡的に負荷が大きくなり、それによるリンギングノイズの影響を許容することができない場合は、リンギングノイズの低減を優先する制御を設定してもよい。そうすれば、電子機器200の筺体から空間に放射されるノイズを低減することができる。
102 … 第1のスイッチング素子、104 … 第2のスイッチング素子、108 … パワーインダクタ、112 … 駆動制御部、118 … 電流検出部

Claims (9)

  1. 電力供給源とパワーインダクタの一端の間に接続された第1のスイッチング素子と、
    前記パワーインダクタの一端とグラウンドの間に接続されたMOSFETである第2のスイッチング素子と、
    前記第1のスイッチング素子および前記第2のスイッチング素子の駆動を制御する駆動制御手段と、
    前記第1のスイッチング素子がオフ状態かつ前記第2のスイッチング素子がオン状態の期間に、前記第2のスイッチング素子に流れる電流値を検出する検出手段と
    を有し、
    前記検出手段によって検出される検出電流値に基づき、前記駆動制御手段は、前記第1のスイッチング素子をターンオンさせる期間において前記第1のスイッチング素子のオン抵抗を漸次低下させる制御、または、前記第2のスイッチング素子をターンオフさせる期間において前記第2のスイッチング素子のオン抵抗を漸次増加させる制御を行う電子機器。
  2. 前記第1のスイッチング素子および前記第2のスイッチング素子がオフ状態の場合、前記パワーインダクタ、前記電子機器の負荷、グラウンドおよび前記MOSFETの寄生ダイオードのループに負荷電流が流れる請求項1に記載の電子機器。
  3. 前記駆動制御手段は、前記第1のスイッチング素子または前記第2のスイッチング素子のゲート電圧を立ち下げる時間または立ち上げる時間を制御して、前記オン抵抗を漸次低下または漸次増加させる制御を行う請求項1または2に記載の電子機器。
  4. 前記駆動制御手段は、前記検出電流値と、前記ゲート電圧を立ち下げる時間または立ち上げる時間に対応する駆動モードとの関係を示すテーブルを有する請求項3に記載の電子機器。
  5. 前記駆動制御手段は、前記テーブルを参照して、前記検出電流値が小さいほど前記ゲート電圧を立ち下げる時間または立ち上げる時間が短い駆動モードを選択し、前記検出電流値が大きいほど前記ゲート電圧を立ち下げる時間または立ち上げる時間が長い駆動モードを選択する請求項4に記載の電子機器。
  6. 前記駆動制御手段は、
    複数のレジスタ、および、前記複数のレジスタから前記駆動モードに対応するレジスタを選択するためのセレクタを有し、
    前記セレクタによって選択したレジスタを介して、前記第1のスイッチング素子または前記第2のスイッチング素子のゲートに駆動信号を供給する請求項4または5に記載の電子機器。
  7. 前記選択されたレジスタは、前記ゲートの入力容量とRCフィルタを構成する請求項6に記載の電子機器。
  8. 前記電力供給源として電池を有する請求項1から7のいずれか1項に記載の電子機器。
  9. 電力供給源とパワーインダクタの一端の間に接続された第1のスイッチング素子、前記パワーインダクタの一端とグラウンドの間に接続されたMOSFETである第2のスイッチング素子、前記第1のスイッチング素子および前記第2のスイッチング素子の駆動を制御する駆動制御手段、並びに、前記第1のスイッチング素子がオフ状態かつ前記第2のスイッチング素子がオン状態の期間に、前記第2のスイッチング素子に流れる電流値を検出する検出手段を有する電子機器の制御方法であって、
    前記検出手段によって検出される検出電流値に基づき、前記駆動制御手段が、前記第1のスイッチング素子をターンオンさせる期間において前記第1のスイッチング素子のオン抵抗を漸次低下させる制御、または、前記第2のスイッチング素子をターンオフさせる期間において前記第2のスイッチング素子のオン抵抗を漸次増加させる制御を行う制御方法。
JP2015224230A 2015-11-16 2015-11-16 電子機器およびその制御方法 Expired - Fee Related JP6643055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015224230A JP6643055B2 (ja) 2015-11-16 2015-11-16 電子機器およびその制御方法
US15/345,994 US10193543B2 (en) 2015-11-16 2016-11-08 Electronic device and method of controlling switching elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224230A JP6643055B2 (ja) 2015-11-16 2015-11-16 電子機器およびその制御方法

Publications (2)

Publication Number Publication Date
JP2017092871A true JP2017092871A (ja) 2017-05-25
JP6643055B2 JP6643055B2 (ja) 2020-02-12

Family

ID=58691465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224230A Expired - Fee Related JP6643055B2 (ja) 2015-11-16 2015-11-16 電子機器およびその制御方法

Country Status (2)

Country Link
US (1) US10193543B2 (ja)
JP (1) JP6643055B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019138867A (ja) * 2018-02-15 2019-08-22 新電元工業株式会社 電流検出装置、及びスイッチング電源装置
CN110164349A (zh) * 2018-02-16 2019-08-23 株式会社东芝 驱动器电路
JP2020113867A (ja) * 2019-01-10 2020-07-27 株式会社デンソー ゲート駆動装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018102099A (ja) 2016-12-21 2018-06-28 キヤノン株式会社 電子機器およびその制御方法、プログラム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211760A (ja) * 2005-01-26 2006-08-10 Renesas Technology Corp 電源用電子部品並びに電源装置
JP2007143368A (ja) * 2005-11-22 2007-06-07 Ricoh Co Ltd 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP2008541507A (ja) * 2005-04-28 2008-11-20 テキサス インスツルメンツ インコーポレイテッド 電力用電界効果トランジスタ(fet)の駆動システムおよびその方法
JP2009077043A (ja) * 2007-09-19 2009-04-09 Fujitsu Microelectronics Ltd 出力バッファ回路
JP2010088177A (ja) * 2008-09-30 2010-04-15 Fujitsu Microelectronics Ltd Dc−dcコンバータ及び電源供給システム
JP2013158175A (ja) * 2012-01-31 2013-08-15 Toshiba Corp スイッチング電源及び電子機器
JP2013162532A (ja) * 2012-02-01 2013-08-19 Renesas Electronics Corp スイッチングレギュレータ及び電力変換方法
JP2014057493A (ja) * 2012-09-14 2014-03-27 Ricoh Co Ltd スイッチング電源装置
JP2015046973A (ja) * 2013-08-27 2015-03-12 リコー電子デバイス株式会社 スイッチングレギュレータ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720821B2 (ja) * 2007-12-14 2011-07-13 ミツミ電機株式会社 Dc−dcコンバータおよび電源制御用半導体集積回路
JP5482815B2 (ja) 2011-06-01 2014-05-07 株式会社デンソー パワーmosfetの駆動回路およびその素子値決定方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211760A (ja) * 2005-01-26 2006-08-10 Renesas Technology Corp 電源用電子部品並びに電源装置
JP2008541507A (ja) * 2005-04-28 2008-11-20 テキサス インスツルメンツ インコーポレイテッド 電力用電界効果トランジスタ(fet)の駆動システムおよびその方法
JP2007143368A (ja) * 2005-11-22 2007-06-07 Ricoh Co Ltd 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP2009077043A (ja) * 2007-09-19 2009-04-09 Fujitsu Microelectronics Ltd 出力バッファ回路
JP2010088177A (ja) * 2008-09-30 2010-04-15 Fujitsu Microelectronics Ltd Dc−dcコンバータ及び電源供給システム
JP2013158175A (ja) * 2012-01-31 2013-08-15 Toshiba Corp スイッチング電源及び電子機器
JP2013162532A (ja) * 2012-02-01 2013-08-19 Renesas Electronics Corp スイッチングレギュレータ及び電力変換方法
JP2014057493A (ja) * 2012-09-14 2014-03-27 Ricoh Co Ltd スイッチング電源装置
JP2015046973A (ja) * 2013-08-27 2015-03-12 リコー電子デバイス株式会社 スイッチングレギュレータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019138867A (ja) * 2018-02-15 2019-08-22 新電元工業株式会社 電流検出装置、及びスイッチング電源装置
CN110164349A (zh) * 2018-02-16 2019-08-23 株式会社东芝 驱动器电路
JP2019146300A (ja) * 2018-02-16 2019-08-29 株式会社東芝 ドライバ回路
JP2020113867A (ja) * 2019-01-10 2020-07-27 株式会社デンソー ゲート駆動装置
JP7196614B2 (ja) 2019-01-10 2022-12-27 株式会社デンソー ゲート駆動装置

Also Published As

Publication number Publication date
US20170141774A1 (en) 2017-05-18
US10193543B2 (en) 2019-01-29
JP6643055B2 (ja) 2020-02-12

Similar Documents

Publication Publication Date Title
US10193543B2 (en) Electronic device and method of controlling switching elements
TWI353102B (en) Step-up/step-down type dc-dc converter, and contro
JP6265243B2 (ja) Dc/dc変換装置
CN104756384A (zh) 开关稳压器及其控制方法
JP6341247B2 (ja) Dc/dc変換装置
JP6260665B2 (ja) Dc/dc変換装置
US9787183B2 (en) Driver and driving control method for power converter
JP5955294B2 (ja) スイッチング電源装置
JP2017169259A (ja) スイッチング電源装置
JP2004343909A (ja) 電源回路及び電子機器
JP2007151271A (ja) Dc−dcコンバータ
US20090231883A1 (en) Dc-dc converter
US20070063679A1 (en) Multi-phase buck converter
JP2008022695A (ja) 昇降圧型dc−dcコンバータ、昇降圧型dc−dcコンバータの制御回路および昇降圧型dc−dcコンバータの制御方法
JP4851201B2 (ja) 電源スイッチ回路
JP2006034069A (ja) 昇降圧チョッパ回路
US20230223855A1 (en) Control circuit for a resonant circuit and the method thereof
JP2020191726A (ja) 電子機器および制御方法
JP2020202726A (ja) 電子機器および制御方法
JP2020057841A (ja) 電子機器
JP5241641B2 (ja) 半導体集積回路
JP2020202727A (ja) 電子機器および制御方法
JP2002345240A (ja) スイッチングコンバータ
JP2013150550A (ja) 電源電圧制御回路及び電源電圧制御方法
US11381162B2 (en) Electronic device and control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6643055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees