JP2020191726A - 電子機器および制御方法 - Google Patents

Abstract

【課題】スイッチング素子の寄生容量による導通損失およびスイッチング駆動損失を低減する電子機器を提供する。【解決手段】電子機器は、第１スイッチ１０２Ａと、第１スイッチ１０２Ａと並列接続された第２スイッチ１０２Ｂと、第１スイッチ１０２Ａの駆動を制御する第１の制御と、第２スイッチ１０２Ｂの駆動を制御する第２の制御とを選択的に行う駆動制御部と、を有する。第１の制御から第２の制御に切り替わる場合、制御手段は、第２スイッチ１０２Ｂの貫通電流防止期間を設定した後に、第２スイッチ１０２Ｂのスイッチング周波数を設定し、第２の制御から第１の制御に切り替わる場合、制御手段は、第１スイッチ１０２Ａのスイッチング周波数を設定した後に、第１スイッチ１０２Ａの貫通電流防止期間を設定する。【選択図】図４

Description

本発明は、電源回路を有する電子機器、制御方法などに関する。

近年、大規模集積回路（以下、ＬＳＩと呼ぶ）は、ＬＳＩ設計・製造技術の進歩により、回路の集積化が進み、高度な機能が１チップで実現できるようになった。しかし、製造プロセスの微細化に伴う低電圧化、電子機器の高機能化に伴う負荷電流の増大も進み、電源回路に求められる軽負荷から重負荷までの高効率化、低ノイズ化の要求は厳しくなっている。電源回路は様々な大きさの負荷で高効率化を図ることを目的として、軽負荷時の駆動損失を低減するためにスイッチング素子を間欠的に動作させたり、重負荷時の導通損失を低減するために複数のスイッチング素子を並列接続してスイッチングさせたりすることが行われている。

特許文献１には、負荷電流の大きさに応じて動作させるスイッチング素子数を変更し、負荷電流が小さい場合はときには動作するスイッチング素子を減らすことで寄生容量による駆動損失を低減する電源回路が記載されている。特許文献１では、動作するスイッチング素子を減らすことで導通抵抗は増加するものの、負荷電流が小さいので導通抵抗により増加する導通損失も少なくなる。

特開２００３−３１９６４５号公報

しかしながら、特許文献１に記載された電源回路では、同じ特性のスイッチング素子を動作させるため、寄生容量の異なるスイッチング素子で構成した場合には寄生容量による導通損失を低減することができない。また、寄生容量の異なるスイッチング素子を同じ貫通電流防止期間に設定してスイッチング動作させると、ローサイド側のスイッチング素子の寄生ダイオードで損失する時間が長くなる、あるいは貫通電流がスイッチングするごとに流れることになる。また、高速応答化のためにスイッチング周波数を高くすると、スイッチング駆動損失が周波数に比例して増加してしまう。

そこで、本発明は、異なる特性の複数のスイッチング素子で構成した場合に、スイッチング素子の寄生容量による導通損失およびスイッチング駆動損失を低減することを目的とする。

本発明に係る電子機器は、第１スイッチと、前記第１スイッチと並列接続された第２スイッチと、前記第１スイッチの駆動を制御する第１の制御と、前記第２スイッチの駆動を制御する第２の制御とを選択的に行う制御手段とを有し、前記第１の制御から前記第２の制御に切り替わる場合、前記制御手段は、前記第２スイッチの貫通電流防止期間を設定した後に前記第２スイッチのスイッチング周波数を設定し、前記第２の制御から前記第１の制御に切り替わる場合、前記制御手段は、前記第１スイッチのスイッチング周波数を設定した後に前記第１スイッチの貫通電流防止期間を設定する。

本発明に係る制御方法は、第１スイッチと、前記第１スイッチと並列接続された第２スイッチと、前記第１スイッチの駆動を制御する第１の制御と、前記第２スイッチの駆動を制御する第２の制御とを選択的に行う制御手段とを有する電子機器の制御方法であって、前記第１の制御から前記第２の制御に切り替わる場合に、前記第２スイッチの貫通電流防止期間を設定した後に前記第２スイッチのスイッチング周波数を設定するステップと、前記第２の制御から前記第１の制御に切り替わる場合に、前記第１スイッチのスイッチング周波数を設定した後に前記第１スイッチの貫通電流防止期間を設定するステップとを有する。

本発明によれば、異なる特性の複数のスイッチング素子で構成した場合に、スイッチング素子の寄生容量による導通損失およびスイッチング駆動損失を低減できる。

実施形態１における電子機器１０の構成要素を説明するためのブロック図である。 ＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。 ＤＣ／ＤＣコンバータ１００の電圧／電流波形の例を説明するための図である。 スイッチ部１０２、１０４の構成要素を説明するためのブロック図である。 スイッチ部１０２、１０４の動作例を説明するためのタイミングチャートである。 スイッチ部１０２、１０４の状態遷移の例を説明するためのブロック図である。

以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。

［実施形態１］
まず、図１を参照して、実施形態１における電子機器１０の構成要素を説明する。ただし、電子機器１０の構成要素は、図１に示す構成要素に限るものではない。電子機器１０は、撮像装置（例：デジタルカメラ）、携帯電話（例：スマートフォン）、情報処理装置（例：タブレットＰＣ）のいずれかまたは少なくとも一つとして動作可能である。

電池２７は、ＤＣ／ＤＣコンバータ１００の入力電源であり、電子機器１０を駆動するためのメイン電池である。

ＤＣ／ＤＣコンバータ１００は、電池電圧を変換して、電子機器１０の構成要素に所定の電圧と電流を所定のシーケンス制御により供給する電源回路である。

制御部１１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ））などを有し、電子機器１０の全ての構成要素を制御する。

操作部１２は、例えば、電源ボタン、記録開始ボタン、ズーム調整ボタン、オートフォーカスボタンなどの撮影に関連する種操作を入力するスイッチ類を有する。また、操作部１２は、メニュー表示ボタン、決定ボタン、その他カーソルキー、ポインティングデバイス、タッチパネルなどを有する。操作部１２は、ユーザにより操作されると、ユーザからの指示に対応する指示信号を制御部１１に送信する。

バス１３は、電子機器１０の構成要素を相互に接続するための汎用バスである。電子機器１０の構成要素は、バス１３を介して互いに通信可能である。

メモリ１４は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などを有する。メモリ１４は、制御部１１の動作用の定数、変数、プログラムなどを展開する作業領域として使用される。また、メモリ１４は、後述する撮像部１５で生成された画像データを一時的に保持するバッファメモリ、後述する表示部１９の画像表示用メモリとして使用される。制御部１１の動作用の定数、変数、プログラムなどを展開する作業領域として使用される。

制御部１１は、ユーザからの指示を受け付ける操作部１２からの指示信号に応じて、電子機器１０の構成要素を制御する。制御部１１は、ＣＰＵおよびメモリがハードウェアプロセッサとして構成されたマイクロコンピュータであってもよい。

撮像部１５は、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）またはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などを用いた撮像素子を有する。撮像部１５は、被写体の光学像を後述するレンズユニット２５を介して撮像素子で取り込み、撮像素子に取り込まれた光学像を画像データに変換する。撮像部１５で生成された画像データは、メモリ１４に格納される。

画像処理部１６は、撮像部１５で生成された画像データに所定の画像処理を実行する。画像処理部１６は、例えば、各種の画像処理を実行するプログラムを記憶したマイクロコンピュータなどのハードウェアプロセッサである。なお、制御部１１の一部の機能として各種の処理を実行するものであってもよい。画像処理部１６は、メモリ１４に格納された画像データに対して、ホワイトバランス、色、明るさなどをユーザに設定された設定値または画像の特性から判定した設定値に基づいて調整する画質調整処理を行う。

また、画像処理部１６は、画質調整処理が施された複数のフレームの画像信号から動画データを生成する処理を行う。ここで、画像処理部１６は、動画データの各フレームをフレーム内符号化して圧縮符号化された動画データを生成してもよい。また、動画データの複数のフレーム間での差分、動き予測などを利用して圧縮符号化された動画データを生成してもよい。例えば、ＭｏｔｉｏｎＪＰＥＧ、ＭＰＥＧ、Ｈ．２６４（ＭＰＥＧ４−Ｐａｒｔ１０ ＡＶＣ）などの様々な公知の圧縮符号化方式の動画データを生成することができる。フレーム内符号化されたフレーム画像データをＩピクチャーと呼ぶ。前方のフレームとの差分を用いてフレーム間符号化された画像データをＰピクチャーと呼ぶ。前方後方のフレームとの差分を用いてフレーム間符号化された画像データをＢピクチャーと呼ぶ。これらの圧縮方式は、公知の方式が適用できるので、詳細な説明は省略する。また、画像処理部１６は、画質調整処理された画像信号から静止画データを生成する処理を実行することができる。静止画データを生成する際には、ＪＰＥＧなどの圧縮符号化方式を用いるが、これらの圧縮符号化方式は、公知の方式が適用できるので、詳細な説明を省略する。なお、静止画データについては、撮像部１５で生成された画像データをそのまま記録する、いわゆるＲＡＷ画像データとしてもよい。

画像処理部１６で生成された動画データおよび／または静止画データは、メモリ１４の前述した画像データが記憶されている領域以外の領域に記憶される。なお、実施形態１においては、撮像部１５で生成された画像データと、画像処理部１６で生成された動画データおよび／または静止画データは、同一のメモリ１４に記憶されるものとして説明するが、別のメモリであってもよい。

音声入力部１７は、例えば、電子機器１０に内蔵された無指向性のマイクまたは音声入力端子を介して接続された外部マイクなどにより電子機器１０の周囲の音声を集音（収音）する。音声入力部１７は、マイクにより取得したアナログ音声信号をデジタル信号に変換してメモリ１４に一時的に記憶させる。

音声処理部１８は、音声入力部１７により取得されたデジタル音声信号から記録および再生が可能な音声データを生成するために必要な各種の音声処理を実行する。音声処理部１８は、例えば、各種の音声処理を実行するプログラムを記憶したマイクロコンピュータなどのハードウェアプロセッサである。また、制御部１１の一部の機能として各種の音声信号処理を実行するものであってもよい。音声処理部１８では、音声入力部１７により取得され、メモリ１４に記憶されたデジタル音声信号の、レベルの適正化および雑音低減などの音声処理を行う。また、音声処理部１８は、必要に応じて、音声信号を圧縮する処理を行う。音声圧縮方式は、ＡＣ３、ＡＡＣなどの公知の音声圧縮方式が適用できるので、詳細な説明を省略する。音声処理部１８で生成された音声データは、メモリ１４に再び記憶される。

表示制御部２０は、表示部１９に画像を表示するための表示制御を行う。表示制御部２０は、例えば、画像の表示処理を実行するプログラムを記憶したマイクロコンピュータなどのハードウェアプロセッサである。表示制御部２０は、メモリ１４に一時的に記憶された画像データを読み出して、表示部１９に表示させる。表示部１９は、例えば、電子機器１０に搭載された液晶パネルまたは有機ＥＬパネルであってもよいし、電子機器１０とは別の表示装置（例えば、テレビ、モニタ、プロジェクタ）である。

制御部１１は、例えば、メモリ１４に記憶された動画データ、音声データなどを読み出して記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された動画データ、音声データを記録媒体２２に記録する。記録再生部２１は、動画データと音声データを１つの動画ファイルとして記録媒体２２に記録する。このとき、撮影時のカメラ設定、撮影時に検出された測光値などを示す各種データを制御部１１が生成し、動画データ、音声データとともに記録媒体２２に記録してもよい。ここで、記録媒体２２は、電子機器１０に内蔵された記録媒体であっても、電子機器１０に対して着脱可能な記録媒体でもよい。記録媒体２２は、例えば、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ、磁気テープ、不揮発性の半導体メモリ、フラッシュメモリ、などのあらゆる方式の記録媒体を含む。また、静止画ファイルを記録する場合には、制御部１１は、メモリ１４に記憶された静止画データを読み出して、記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された静止画データを記録媒体２２に静止画ファイルとして記録する。

また、記録再生部２１は、記録媒体２２に記録された動画ファイルなどを読み出して再生する。制御部１１は、例えば、記録媒体２２から読み出した動画ファイルに含まれるヘッダ情報を読み出す。そして、制御部１１は、読み出したヘッダ情報に基づいて、再生すべき動画データ、音声データを記録媒体２２から読み出すように記録再生部２１を制御する。記録再生部２１は、読み出した動画データを画像処理部１６へ転送し、読み出した音声データを音声処理部１８に転送する。

画像処理部１６は、再生した動画データの１フレームの画像を順次、メモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を読み出して、表示部１９に表示する。一方、音声処理部１８は、再生した音声データからデジタル音声信号を復号し、アナログ信号へ変換してアナログ音声信号を不図示の音声出力部（スピーカ、イヤホン端子、音声出力端子など）に出力する。また、静止画を再生する場合には記録再生部２１は、記録媒体２２に記録された静止画ファイルなどを読み出す（再生する）。そして、制御部１１は、再生した静止画ファイルに含まれる静止画データを画像処理部１６に転送する。画像処理部１６は、制御部１１により転送された静止画データの画像をメモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を順次読み出して、表示部１９に表示する。

出力部２３は、画像データまたは音声データを外部装置に対して出力する音声端子または映像端子である。

通信部２４は、外部装置とデータの送受信を行う通信インターフェースであり、有線または無線での接続が可能である。

レンズユニット２５は、被写体の光学像を電子機器１０に取り込むレンズと、光量を制御する絞り機構と、被写体像の焦点を合わせるフォーカス機構と、撮像素子への露光時間を制御するシャッター機構を有する。

機構制御部２６は、レンズユニット２５の絞り機構、フォーカス機構およびシャッター機構を、制御部１１からの制御信号に基づいて制御する。

次に、図２および図３を参照して、ＤＣ／ＤＣコンバータ１００の構成要素とその動作を説明する。

図２は、ＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。

後段のデバイスに駆動電力を供給するＤＣ／ＤＣコンバータ１００は、同期整流型の降圧電回路を構成する。電圧を維持するためのフィードバック機構は、電圧ループ信号に応じてパルス制御することで実現する。電圧ループ信号は出力電圧を出力設定抵抗１３０で分圧してエラーアンプ１２３で基準電圧１２２と比較増幅することで得られる。駆動制御部１１２に電圧ループ信号ＦＢとパルスデューティ制御の基準クロックであるＯＳＣ１３１の信号ＣＬＫが入力される。駆動制御部１１２からの駆動信号によって、ハイサイドのスイッチ部１０２とローサイドのスイッチ部１０４がオン状態またはオフ状態になるように制御される。スイッチ部１０２は、Ｐ型ＭＯＳＦＥＴなどの半導体スイッチング素子を有する。スイッチ部１０４は、Ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子を有する。駆動制御部１１２は、スイッチ部１０２における複数のＰ型ＭＯＳＦＥＴと、スイッチ部１０４における複数のＮ型ＭＯＳＦＥＴを独立にオン状態またはオフ状態にする。

スイッチ部１０２とスイッチ部１０４がオン状態またはオフ状態にされることでインダクタ１０８に流れる電流が制御され、コンデンサ１１０で平滑化されることで一定の出力電圧が得られる。

インダクタ１０８は、スイッチ部１０２がオン状態、スイッチ部１０４がオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、スイッチ部１０２で降圧した電圧を整流するためのパワーインダクタである。コンデンサ１１０は、インダクタ１０８による電圧と電流の脈流を平滑化する。

スイッチ部１０２とスイッチ部１０４は、負荷変動などで出力電圧が低くなっている場合は、エラーアンプ１２３の出力が上がり、スイッチ部１０２のオンデューティが大きくなるため、出力電圧を上げる方向に制御される。反対に、出力電圧が高いときはエラーアンプ１２３の出力が下がり、スイッチ部１０２のオンデューティが小さくなるため、出力電圧を下げる方向に制御される。

図３は、ＤＣ／ＤＣコンバータ１００の電圧／電流波形の例を説明するための図である。図３（ａ）はＤＣ／ＤＣコンバータ１００の基準クロック（ＯＳＣ）１３１を示している。ＤＣ／ＤＣコンバータ１００の各構成要素はＯＳＣ１３１の信号に同期して動作する。図３（ｂ）はＤＣ／ＤＣコンバータ１００から引かれる負荷電流を示し、説明の簡略化のため周波数ｆ_Ｌの正弦波としている。図３（ｃ）はＤＣ／ＤＣコンバータ１００からの出力電圧を示している。出力電圧は理想的には一定値であるが、実際には図３（ｃ）に示すように図３（ｂ）の負荷変動に対して追従しきれず揺らぐ成分、スイッチング動作に同期したリップル電圧成分が存在する。図３（ｄ）は分圧された図３（ｃ）の出力電圧をエラーアンプ１２３で基準値と比較し増幅した結果を示している。図３（ｃ）の出力電圧が設定通りの出力であればゼロになるが、実際には前述のような誤差が発生するため、その誤差分が反転増幅される。図３（ｅ）はスイッチ部１０２のオン状態またはオフ状態、図３（ｆ）はスイッチ部１０４のオン状態またはオフ状態を示す波形であり、便宜上オン状態をＨｉｇｈ、オフ状態をＬｏｗで示している。オン状態とオフ状態を合わせた１サイクル周期は必ずＯＳＣ１３１の周期と等しくなる。なお、図３（ｆ）には貫通電流防止期間であるデッドタイムが追加されている。図３（ｇ）はインダクタ１０８に流れる電流を示している。スイッチ部１０２をオン状態にすると、電池２７からスイッチ部１０２を介してインダクタ１０８へつながる経路で負荷電流Ｉｏがインダクタ１０８に流れることにより、インダクタ１０８にエネルギーが蓄えられる。この場合の電流傾きｄＩ／ｄｔ＿ｏｎは、以下の式１で表される。
（式１）
ｄＩ／ｄｔ＿ｏｎ＝（Ｖｉ−Ｖｏ）／Ｌ
ただし、
Ｖｉ：電池２７の電圧
Ｖｏ：出力電圧
Ｌ：インダクタ１０８のインダクタンス値
ＯＳＣ１３１の１サイクルの短い時間内において、通常の条件下ではＶｉ、Ｖｏ、Ｌはほぼ一定であるので、ｄＩ／ｄｔ＿ｏｎは固定値となり、インダクタ１０８の電流は一次関数で線形的に増加する。この場合、スイッチ部１０４はオフ状態になっており、電池２７が接地部（ＧＮＤ）へショートしないようになっている。その後、エラーアンプ１２３の出力が上がりスイッチ部１０２のオフ期間になると、スイッチ部１０４をオン状態にして、インダクタ１０８に蓄えられたエネルギーはＧＮＤからスイッチ部１０４を介してインダクタ１０８へつながる経路で放出される。このときの電流傾きｄＩ／ｄｔ＿ｏｆｆは、以下の式２で表される。
（式２）
ｄＩ／ｄｔ＿ｏｆｆ＝−Ｖｏ／Ｌ
同様に一次関数で線形的に減少する。オン状態とオフ状態のサイクルで三角波状の連続的な電流波形となり、その平均電流は図３（ｂ）の負荷電流と等しくなる。

ここで、図４を参照して、スイッチ部１０２とスイッチ部１０４の動作について説明する。図４は、スイッチ部１０２、１０４の構成要素を説明するためのブロック図である。

スイッチ部１０２は、並列接続された第１スイッチ１０２Ａと第２スイッチ１０２Ｂとを有する。スイッチ部１０４は、並列接続された第３スイッチ１０４Ａと第４スイッチ１０４Ｂとを有する。第１スイッチ１０２Ａおよび第２スイッチ１０２ＢはＰ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｅｃｔ Ｔｏｒａｎｓｉｓｔｏｒ）などのスイッチング素子で構成される。第３スイッチ１０４Ａおよび第４スイッチ１０４Ｂは、Ｎ型ＭＯＳＦＥＴなどのスイッチング素子で構成される。第１スイッチ１０２Ａは、電源Ｖｉと第３スイッチ１０４Ａの間であって、ソース電極が電源Ｖｉに接続され、ドレイン電極がスイッチノード部Ｖｓｗに接続される。第２スイッチ１０２Ｂは電源Ｖｉと第４スイッチ１０４Ｂの間に接続され、ソース電極が電源Ｖｉに接続され、ドレイン電極がスイッチノード部Ｖｓｗに接続される。第３スイッチ１０４Ａは第１スイッチ１０２Ａと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がスイッチノード部Ｖｓｗに接続される。第４スイッチ１０４Ｂは第２スイッチ１０２Ｂと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がスイッチノード部Ｖｓｗに接続される。

第１スイッチ１０２Ａ、第２スイッチ１０２Ｂ、第３スイッチ１０４Ａおよび第４スイッチ１０４Ｂは、駆動制御部１１２からの駆動信号ＶＧ１、ＶＧ２、ＶＧ３、ＶＧ４により、電子機器１０の負荷電流に応じてオン状態またはオフ状態に選択的に切り替えられる。電流帰還型の電流制御の場合は、スイッチ部１０２、１０４に流れる電流を検出して、電流電圧変換したアナログ値をコンパレータおよびＡ／Ｄコンバータに入力する。そして、所定の閾値と検出値を比較することで、スイッチング素子の切り替えとオン状態またはオフ状態への制御を行う。電流検出はハイサイドのスイッチ部１０２でもローサイドのスイッチ部１０４でも構わない。電流検出と制御方法は、公知の方法が適用できるので、詳細な説明を省略する。

実施形態１では、電子機器１０の負荷電流が所定の閾値以上の場合は第１スイッチ１０２Ａと第３スイッチ１０４Ａが対となって図３に示したようにスイッチング動作する。また、電子機器１０の負荷電流が所定の閾値未満の場合は第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが対となって図３に示したようにスイッチング動作する。また、所定の閾値を跨ぐ過渡状態においては、第１スイッチ１０２Ａと第２スイッチ１０２Ｂおよび第３スイッチ１０４Ａと第４スイッチ１０４Ｂが同時に導通状態となってスイッチング動作する。また、実施形態１では、第１スイッチ１０２Ａと第２スイッチ１０２Ｂおよび第３スイッチ１０４Ａと第４スイッチ１０４Ｂを同時に駆動する場合を除き、駆動信号ＶＧに追加される貫通電流防止期間（デッドタイム）ＤＴおよびスイッチング周波数を制御する。実施形態１のスイッチング制御における、デッドタイムＤＴ、駆動信号ＶＧの電圧値Ｖ＿ＶＧおよびスイッチング周波数ｆｓｗの設定方法については後述する。

また、実施形態１においては、特性の異なるスイッチが並列接続されている。例えばスイッチがＭＯＳＦＥＴであれば、第１スイッチ１０２Ａは第２スイッチ１０２ＢよりもＦＥＴの素子面積を大きくし、ＦＥＴがオン状態におけるドレインとソース間の導通（ＯＮ）抵抗値Ｒｏｎを小さくする。このようにして、主に重負荷時のスイッチにおけるドレインとソース間の導通損失低減に寄与させる。反対に、第２スイッチ１０２Ｂは第１スイッチ１０２ＡよりもＦＥＴの素子面積を小さくし、ＦＥＴをオンする場合にゲート電極に入力される電荷量（ゲート容量）Ｑｇを小さくする。このようにして、主に軽負荷から重負荷でのスイッチング駆動損失低減に寄与させる。並列接続されているスイッチ部１０４の第３スイッチ１０４Ａと第４スイッチ１０４Ｂも同様に、異なる特性を持つＦＥＴで構成する。いずれのパラメータも電源用のスイッチング素子には重要な特性であり、ＦＥＴの素子面積を大きくすると導通抵抗値Ｒｏｎは小さくなるがゲート容量Ｑｇが増大するため、導通抵抗値Ｒｏｎとゲート容量Ｑｇはトレードオフの関係にある。近年、ＦＥＴの素子構造を改善することで、導通抵抗値Ｒｏｎとゲート容量Ｑｇの積であるＦＯＭ（Ｆｉｇｕｒｅ ｏｆ Ｍｅｒｒｉｔｔ）を低減する技術が進む一方で、材料をＳｉからＧａＮまたはＳｉＣに置き換える動きもある。実施形態１では、ゲート容量Ｑｇの特性の異なるスイッチが並列接続されていれば、どのような材料および／または構造のＦＥＴでも構わない。

次に、図５と図６を参照して、実施形態１のスイッチング制御におけるデッドタイムＤＴ、駆動信号ＶＧ１〜ＶＧ４の電圧値Ｖ＿ＶＧ１〜ＶＧ４およびスイッチング周波数ｆｓｗの設定方法について説明する。

まず、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが対となってスイッチング動作している場合における、第２スイッチ１０２ＢがＯＮ状態からＯＦＦ状態に切り替わり、第４スイッチ１０４ＢがＯＦＦ状態からＯＮ状態に切り替わる過渡状態について説明する。

駆動制御部１１２は第２スイッチ１０２ＢをＯＦＦ状態にするために駆動信号ＶＧ２をＬｏｗレベルからＨｉｇｈレベルに切り替える。駆動信号ＶＧ２の電圧波形は、駆動制御部１１２の駆動能力と第２スイッチ１０２Ｂのゲート容量Ｑｇにより、図５に示す傾きをもって立ち上がる（Ｔ１→Ｔ３）。その場合に、駆動信号ＶＧ２が第２スイッチ１０２Ｂの動作開始の閾値Ｖｔｈに達する（Ｔ１→Ｔ２）と、第２スイッチ１０２Ｂが完全にＯＦＦ状態となって電源Ｖｉから第２スイッチ１０２Ｂに電流が流れなくなる。そして、インダクタ１０８に蓄積された励磁エネルギーをコンデンサ１１０に放出するための環流電流ＩＯＦＦが第４スイッチ１０４Ｂの寄生ダイオードに流れる（Ｔ２→Ｔ４）。その間に、第２スイッチ１０２Ｂの駆動信号ＶＧ２は所定のＨｉｇｈレベルまで立ち上がっている（Ｔ２→Ｔ３）。

駆動制御部１１２は第４スイッチ１０４ＢをＯＮ状態にするために駆動信号ＶＧ４をＬｏｗレベルからＨｉｇｈレベルに切り替える。駆動信号ＶＧ４電圧波形は、駆動制御部１１２の駆動能力と第４スイッチ１０４Ｂのゲート容量Ｑｇにより、図５に示す傾きをもって立ち上がる（Ｔ４→）。その場合に、駆動信号ＶＧ４が第４スイッチ１０４Ｂの動作開始の閾値Ｖｔｈに達する（Ｔ４→Ｔ５）と、第４スイッチ１０４Ｂが完全にＯＮ状態となって環流電流ＩＯＦＦは第４スイッチ１０４Ｂのドレインとソース間のみに流れる。この場合のデッドタイムＤＴを第１の設定ＤＴ１（Ｔ１→Ｔ４）とする。第１の設定ＤＴ１は、電源Ｖｉから第２スイッチ１０２Ｂと第４スイッチ１０４Ｂに貫通電流が流れることなく、環流電流ＩＯＦＦと第４スイッチ１０４Ｂの寄生ダイオードによる導通損失が小さく抑えられるように、予め設定されている固定値である。

次に、第４スイッチ１０４ＢがＯＮ状態からＯＦＦ状態に切り替わり、第２スイッチ１０２ＢがＯＦＦ状態からＯＮ状態に切り替わる過渡状態について説明する。

駆動制御部１１２は第４スイッチ１０４ＢをＯＦＦ状態にするために駆動信号ＶＧ４をＨｉｇｈレベルからＬｏｗレベルに切り替える。駆動信号ＶＧ４の電圧波形は、駆動制御部１１２の駆動能力と第４スイッチ１０４Ｂのゲート容量Ｑｇにより、図５に示す傾きをもって立ち下がる（Ｔ６→Ｔ８）。その場合に、駆動信号ＶＧ４が第４スイッチ１０４Ｂの動作開始の閾値Ｖｔｈに達する（Ｔ６→Ｔ７）と、第４スイッチ１０４Ｂが完全にＯＦＦ状態となって、環流電流ＩＯＦＦは第４スイッチ１０４Ｂの寄生ダイオードのみに流れる。第４スイッチ１０４Ｂの駆動信号ＶＧ４が所定のＬｏｗレベルまで立ち下がってから（Ｔ８）、駆動制御部１１２は第２スイッチ１０２ＢをＯＮ状態にするために駆動信号ＶＧ２をＨｉｇｈレベルからＬｏｗレベルに切り替える（Ｔ８→Ｔ９）。駆動信号ＶＧ２の電圧波形が立ち上がって第２スイッチ１０２Ｂの動作開始の閾値Ｖｔｈに達する（Ｔ９→Ｔ１０）と、第２スイッチ１０２Ｂが完全にＯＮ状態となって、電源Ｖｉから第２スイッチ１０２Ｂに電流が流れる。この場合のデッドタイムＤＴを第１の設定ＤＴ２（Ｔ６→Ｔ９）とする。続いて、駆動制御部１１２は第２スイッチ１０２ＢをＯＦＦ状態にするために駆動信号ＶＧ２をＬｏｗレベルからＨｉｇｈレベルに切り替える（Ｔ２０→）。１サイクル前のＯＮ状態からの時間Ｔｓｗ＿Ｂ（Ｔ１→Ｔ２０）の逆数が第２スイッチ１０２Ｂと第４スイッチ１０４Ｂのスイッチング周波数ｆＳＷ＿Ｂとなる。また、第４スイッチ１０４Ｂにおける１サイクル当たりのスイッチング駆動損失Ｐｓｗ＿１０４Ｂ［Ｊ］は、以下の式３で表される。
（式３）
Ｐｓｗ＿１０４Ｂ＝１／２・Ｑｇ＿１０４Ｂ・Ｖ＿ＶＧ４^２
ただし、Ｑｇ＿１０４Ｂ：第４スイッチ１０４Ｂのゲート容量、Ｖ＿ＶＧ４：駆動信号ＶＧ４の電圧値
実際の過渡現象としては、環流電流ＩＯＦＦによって寄生ダイオードに蓄積されたキャリアが消滅するまでリカバリー電流ＩＲが流れ、電流回復時に寄生インダクタンスと寄生容量によるリンギングが発生する。この動作は図５では省略されており、詳細な説明も省略する。

次に、第１スイッチ１０２Ａと第３スイッチ１０４Ａが動作している第１の制御時における第１スイッチ１０２ＡがＯＮ状態からＯＦＦ状態に切り替わり、第３スイッチ１０４ＡがＯＦＦ状態からＯＮ状態に切り替わる過渡状態について説明する。第１スイッチ１０２Ａと第３スイッチ１０４Ａの状態遷移は第２スイッチ１０２Ｂと第４スイッチ１０４Ｂの場合と同様である。これに対して、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが動作している第２の制御時は、高速応答化のためにスイッチング周波数を変更する。第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが動作している第２の制御時は、第１スイッチ１０２Ａと第３スイッチ１０４Ａが動作している第１の制御時よりもスイッチング周波数を高くする。例えばスイッチング周波数を２ＭＨｚから４ＭＨｚに設定することで、負帰還制御ループの利得が１（０ｄＢ）となるクロスオーバー周波数ｆｃｒｏｓｓを上げることができる。例えば、ｆｃｒｏｓｓを２００ｋＨｚから４００ｋＨｚまで上げられる）。その結果、負帰還制御ループの動作帯域が広げられたことで、より高速な過渡応答が実現できる。一般的には、過渡応答時における電圧のオーバーシュートとアンダーシュートは、帰還制御理論に基づいて見積ることが可能であり、電圧変動ΔＶｐは以下の式４で見積もることができる。
（式４）
ΔＶｐ＝２・ΔＩｏｕｔ／（Ｃｏｕｔ・２π・ｆｃｒｏｓｓ）
ただし、ΔＩｏｕｔ：ＤＣ／ＤＣコンバータ１００の負荷電流、Ｃｏｕｔ：ＤＣ／ＤＣコンバータ１００の出力容量
しかしながら、スイッチング周波数を高くすると、スイッチング素子の駆動損失とオン状態とオフ状態におけるスイッチング遷移損失が周波数に比例して増加してしまう。よって、実施形態１では増加する無効損失分を低減するために、第４スイッチ１０４Ｂの駆動電圧を第３スイッチ１０４Ａの駆動電圧よりも低くする。例えば駆動電圧を５．０Ｖから３．０Ｖに設定することで、式３で示した通り、電圧の二乗で計上される損失差分を、スイッチング周波数の変更による無効損失増加分から削減することができる。ＦＥＴでは、駆動電圧を下げることで導通抵抗値Ｒｏｎが増加するため、ドレインとソース間の導通損失が増加してしまう。しかしながら、第４スイッチ１０４Ｂの動作開始の閾値（例えばＶｔｈ＝２．５Ｖ）が第３スイッチ１０４Ａの動作開始の閾値（例えばＶｔｈ＝１．５Ｖ）よりも低い特性であれば、導通抵抗値Ｒｏｎを大きく増加させることなく駆動電圧を下げることができる。

なお、実施形態１では、スイッチ部１０２の第１スイッチ１０２Ａ、１０２ＢをＰ型ＭＯＳＦＥＴとして説明したが、ブートストラップ回路を追加してＮ型ＭＯＳＦＥＴにしても構わない。Ｎ型ＭＯＳＦＥＴにすることで、第４スイッチ１０４Ｂだけでなく第２スイッチ１０２Ｂも同様に駆動電圧を下げることができ、スイッチング周波数の変更による無効損失増加分をさらに低減することができる。また、ゲート容量Ｑｇの特性の異なるスイッチが並列接続されているため、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが対となって動作している場合はデッドタイムＤＴを変更することで、環流電流ＩＯＦＦと寄生ダイオードによる導通損失をさらに低減できる。また、駆動電圧を下げることによりゲート容量を充放電する時間も短縮されるため、駆動電圧を下げる前よりもデッドタイムＤＴをさらに短く設定することができる。

次に、デッドタイムＤＴについて説明する。

スイッチ部１０２、１０４は、ゲート容量Ｑｇの特性の異なる第１スイッチ１０２Ａと１０２Ｂおよび第３スイッチ１０４Ａと１０４Ｂが並列接続されている。このため、第１スイッチ１０２Ａと第３スイッチ１０４Ａが動作する第１の制御時は、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが動作する第２の制御時と比較して、駆動信号ＶＧ１と駆動信号ＶＧ３の立ち上がり時間と立ち下がり時間が異なる。図５に示した第２の設定ＤＴ３は第１の設定ＤＴ１よりΔＴ１だけ長くなり、第２の設定ＤＴ４は第１の設定ＤＴ２よりΔＴ２だけ長くなる。よって、第１スイッチ１０２Ａと第３スイッチ１０４Ａが動作する第１の制御時にデッドタイムＤＴが第１の設定ＤＴ１、ＤＴ２のままであると、電源Ｖｉから第１スイッチ１０２Ａと第３スイッチ１０４Ａに貫通電流が流れることになる。また、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂが動作する第２の制御時にデッドタイムＤＴが第２の設定ＤＴ３、ＤＴ４のままであると、環流電流ＩＯＦＦが第４スイッチ１０４Ｂの寄生ダイオードを流れる期間が無駄に長くなる。このため、寄生ダイオードによる導通損失が増加する。そこで、実施形態１では、第１スイッチ１０２Ａと第３スイッチ１０４Ａのスイッチング動作状態と第２スイッチ１０２Ｂと第４スイッチ１０４Ｂのスイッチング動作状態の切り替えタイミングを制御する。

図６は第１スイッチ１０２Ａと第３スイッチ１０４Ａのスイッチング動作状態と第２スイッチ１０２Ｂと第４スイッチ１０４Ｂのスイッチング動作状態の切り替えタイミングを説明する図である。

まず、第１スイッチ１０２Ａと第３スイッチ１０４Ａの動作状態から、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂの動作状態に切り替える場合（第２の制御）について説明する。この場合は、第１スイッチ１０２Ａと第３スイッチ１０４Ａが完全に非動作状態となった後に駆動信号ＶＧ３の電圧値を第６の設定Ｖ＿ＶＧ３からＶ＿ＶＧ３より低い第５の設定Ｖ＿ＶＧ４へ変更する。第２スイッチ１０２ＢがＮ型ＭＯＳＦＥＴの場合は電圧値を第６の設定Ｖ＿ＶＧ１から第５の設定Ｖ＿ＶＧ２に設定する。次にデッドタイムＤＴを第２の設定ＤＴ３、Ｄ４から第１の設定ＤＴ１、ＤＴ２に変更してスイッチング制御する。次に駆動信号の１サイクルの時間を第４の設定Ｔｓｗ＿ＡからＴｓｗ＿Ａより短い第３の設定Ｔｓｗ＿Ｂに変更する。

次に、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂの動作状態から、第１スイッチ１０２Ａと第３スイッチ１０４Ａの動作状態に切り替える場合（第１の制御）について説明する。この場合は、まず駆動信号の１サイクルの時間を第３の設定Ｔｓｗ＿ＢからＴｓｗ＿Ｂより長い第４の設定Ｔｓｗ＿Ａに変更する。次にデッドタイムＤＴを第１の設定ＤＴ１、ＤＴ２から第２の設定ＤＴ３、ＤＴ４に変更してスイッチング制御する。

また、第１スイッチ１０２Ａと第２スイッチ１０２Ｂおよび第３スイッチ１０４Ａと第４スイッチ１０４Ｂが同時に導通状態となって動作している過渡状態（第３の制御）では、デッドタイムＤＴを第２の設定ＤＴ３、ＤＴ４のままとする。次に駆動信号ＶＧ４の電圧値を第５の設定Ｖ＿ＶＧ４からＶ＿ＶＧ４より低い第６の設定Ｖ＿ＶＧ３に変更する（第２スイッチ１０２ＢがＮ型ＭＯＳＦＥＴの場合は電圧値をＶ＿ＶＧ２からＶ＿ＶＧ１に変更する）。そして、第１スイッチ１０２Ａと第３スイッチ１０４Ａをスイッチング動作させる前に、デッドタイムＤＴ、駆動信号ＶＧの電圧値Ｖ＿ＶＧおよびスイッチング周波数ｆｓｗの設定を終える。

このように制御することで、特性が異なる複数のスイッチング素子を並列接続したＤＣ／ＤＣコンバータ１００において、貫通電流を流すことなく寄生ダイオードによる導通損失を低減し、スイッチング素子の高周波数化によるスイッチング駆動損失を低減することができる。

ここで、電子機器１０の動作について説明する。

電子機器１０は、ユーザが操作部１２の電源ボタンを操作すると、操作部１２から制御部１１に起動の指示が出力される。この指示を受けて、制御部１１は、電源を制御して、電子機器１０の構成要素に電力を供給させる。

電源が供給されると、制御部１１は、操作部１２からの指示信号を受けて、操作部１２のモードスイッチが、「静止画撮影モード」、「動画撮影モード」、「再生モード」のいずれを選択しているかを確認する。

「静止画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の静止画記録ボタンを操作することで撮影を行い、静止画ファイルが記録媒体２２に記録される。そして再び撮影待機状態になる。「動画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の動画記録開始ボタンを操作することで撮影を開始し、その間、動画データと音声データとが記録媒体２２に記録される。そしてユーザが操作部１２の動画記録終了ボタンを操作することで撮影を終了し、記録媒体２２に記録していた動画データと音声データとを動画ファイルとして完成させる。その後、再び撮影待機状態になる。「再生モード」では、ユーザが選択した静止画ファイルまたは動画ファイルを記録媒体２２から再生して、静止画、動画および音声の出力、無線接続機能を用いたファイル転送などがなされる。

次に、電子機器１０の負荷について説明する。

電子機器１０の負荷は動作モードに応じて変わる。撮像部１５がライブビュー画像用に得た画像データをメモリ１４に一時記憶させて表示させる撮影待機状態は、電子機器１０の負荷が比較的軽い状態で、例えば入力電力が１．２Ｗとなる。一方で、静止画撮影時は、撮像部１５が撮影用に画像データを得て、機構制御部２６が露出とフォーカスとシャッターを制御して、画像処理部１６が現像処理と符号化処理を実行して、記録再生部２１が静止画データを記録する。よって、複数のブロックの駆動が重なり、電子機器１０の負荷が比較的重い状態で、例えば入力電力が過渡的に２．５Ｗとなる。一般的に撮影時の画像データ量の方がライブビュー画像用の画像データ量よりも大きい。

動画記録時は、撮像部１５が撮影用に画像データを得て、画像処理部１６が現像処理と符号化処理を実行して、記録再生部２１が画像処理部１６からの動画データと音声処理部１８からの音声データを記録する。動画データの解像度（記録する画素数）および動画データを生成するフレーム間隔（フレームレート）によって電子機器１０の負荷は異なってくるが、高解像度および高フレームレートの設定であれば、例えば入力電力が１０Ｗとなる。静止画再生状態であれば、撮像部１５、画像処理部１６および機構制御部２６は駆動しないため、電子機器１０の負荷が軽い状態（例えば入力電力が０．８Ｗ）となる。また、電子機器１０が起動待機状態である省電モードであれば、記録再生部２１も駆動せず、制御部１１がスタンバイ状態で駆動しているため、電子機器１０の負荷が最も軽い状態（例えば入力電力が０．１Ｗ）となる。

上述したように電子機器１０の負荷は動作モードによって大きく異なってくる。例えば、重負荷で安定的に動作している動画記録時は、第１スイッチ１０２Ａと第３スイッチ１０４Ａを対にしてスイッチング動作させることで、スイッチング素子の導通抵抗による導通損失を優先的に低減させる。待機時と撮影時で負荷の変動が大きい静止画撮影時は、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂを対にしてスイッチング動作させることで、変動が大きい負荷に応答してデバイスへの電圧精度を保ち、ＤＣ／ＤＣコンバータ１００の無効損失も低減させる。
単位時間当たりの平均電力では、第１スイッチ１０２Ａと第３スイッチ１０４Ａの導通抵抗値Ｒｏｎを重視するよりも、第２スイッチ１０２Ｂと第４スイッチ１０４ＢのデッドタイムＤＴと駆動信号ＶＧの電圧値Ｖ＿ＶＧを適正化した方が消費電力の低減できる。また、第２スイッチ１０２Ｂと第４スイッチ１０４Ｂに次世代のパワーデバイスを用いることでＦＯＭを低減できるため、導通抵抗値Ｒｏｎによる導通損失をさらに低減できることになる。

なお、実施形態１では、スイッチ部１０２およびスイッチ部１０４をＭＯＳＦＥＴが２素子の並列接続として説明したが、３素子以上で同特性のＭＯＳＦＥＴを並列接続としても構わない。

実施形態１においては、複数の特性が異なるスイッチング素子を並列接続したＤＣ／ＤＣコンバータ１００において、スイッチング素子のゲート容量Ｑｇに応じたデッドタイムＤＴ、駆動信号ＶＧの電圧値Ｖ＿ＶＧおよびスイッチング周波数ｆｓｗに制御する。これにより、貫通電流を流すことなく寄生ダイオードによる導通損失を低減し、スイッチング周波数を高くすることによるスイッチング駆動損失を低減することができる。

［実施形態２］
実施形態１で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、マイクロプロセッサなどがプログラムを用いて実現することもできる。以下、実施形態２では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、マイクロプロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態２では、コンピュータＸを制御するためのプログラムであって、実施形態１で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。

実施形態１で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。

１０…電子機器、１００…ＤＣ／ＤＣコンバータ、１０２、１０４…スイッチ部、１０２Ａ、１０２Ｂ、１０４Ａ、１０４Ｂ…スイッチ

Claims (7)

1. 第１スイッチと、
   前記第１スイッチと並列接続された第２スイッチと、
   前記第１スイッチの駆動を制御する第１の制御と、前記第２スイッチの駆動を制御する第２の制御とを選択的に行う制御手段と
   を有し、
   前記第１の制御から前記第２の制御に切り替わる場合、前記制御手段は、前記第２スイッチの貫通電流防止期間を設定した後に前記第２スイッチのスイッチング周波数を設定し、
   前記第２の制御から前記第１の制御に切り替わる場合、前記制御手段は、前記第１スイッチのスイッチング周波数を設定した後に前記第１スイッチの貫通電流防止期間を設定することを特徴とする電子機器。
2. 電子機器の負荷電流を検出する電流検出手段をさらに有し、
   前記制御手段は、前記負荷電流が閾値以上の場合に前記第１の制御を行い、前記負荷電流が閾値未満の場合に前記第２の制御を行うことを特徴とする請求項１に記載の電子機器。
3. 前記第１の制御から前記第２の制御に切り替わる場合、前記制御手段は、前記第１スイッチが非動作状態になった後に前記第２スイッチの貫通電流防止期間を第１の設定に変更し、前記貫通電流防止期間を変更した後で前記第２スイッチのスイッチング周波数を第３の設定に変更し、
   前記第２の制御から前記第１の制御に切り替わる場合、前記制御手段は、前記第１スイッチのスイッチング周波数を第４の設定に変更した後、前記第１スイッチの貫通電流防止期間を第２の設定に変更してから前記第１の制御に切り替えることを特徴とする請求項１または２に記載の電子機器。
4. 前記第１の設定は、前記第２の設定よりも小さく、
   前記第３の設定は、前記第４の設定よりも小さいことを特徴とする請求項３に記載の電子機器。
5. 前記第１スイッチと接地部との間に接続された第３スイッチと、
   前記第３スイッチと並列接続された第４スイッチと
   をさらに有し、
   前記制御手段は、前記第１の制御において前記第１スイッチと前記第３スイッチのオン状態とオフ状態を切り替え、前記第２の制御において前記第２スイッチと前記第４スイッチのオン状態とオフ状態を切り替えることを特徴とする請求項１から４のいずれか１項に記載の電子機器。
6. 前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチはインダクタに接続され、
   前記第１の制御は、前記第１スイッチと前記第３スイッチを駆動して前記インダクタに流れる電流を制御し、
   前記第２の制御は、前記第２スイッチと前記第４スイッチを駆動して前記インダクタに流れる電流を制御することを特徴とする請求項５に記載の電子機器。
7. 第１スイッチと、
   前記第１スイッチと並列接続された第２スイッチと、
   前記第１スイッチの駆動を制御する第１の制御と、前記第２スイッチの駆動を制御する第２の制御とを選択的に行う制御手段と
   を有する電子機器の制御方法であって、
   前記第１の制御から前記第２の制御に切り替わる場合に、前記第２スイッチの貫通電流防止期間を設定した後に前記第２スイッチのスイッチング周波数を設定するステップと、
   前記第２の制御から前記第１の制御に切り替わる場合に、前記第１スイッチのスイッチング周波数を設定した後に前記第１スイッチの貫通電流防止期間を設定するステップと
   を有することを特徴とする制御方法。

Images