JPWO2007129526A1 - インダクタ及びこれを利用した電源回路 - Google Patents

インダクタ及びこれを利用した電源回路 Download PDF

Info

Publication number
JPWO2007129526A1
JPWO2007129526A1 JP2007554365A JP2007554365A JPWO2007129526A1 JP WO2007129526 A1 JPWO2007129526 A1 JP WO2007129526A1 JP 2007554365 A JP2007554365 A JP 2007554365A JP 2007554365 A JP2007554365 A JP 2007554365A JP WO2007129526 A1 JPWO2007129526 A1 JP WO2007129526A1
Authority
JP
Japan
Prior art keywords
inductor
substrate
embedded
magnetic body
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007554365A
Other languages
English (en)
Inventor
靖彦 真野
靖彦 真野
苅谷　隆
隆 苅谷
忍 加藤
忍 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2007129526A1 publication Critical patent/JPWO2007129526A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本発明は、新規な基板埋込みインダクタを提供することを目的とする。本発明に係るインダクタは、プリント基板(2,13)の厚み方向に延在する導体(32)と、前記導体に間隙を空けること無く密着した磁性体(30)とを備えた基板埋込みインダクタ(10)である。この磁性体(30)は、円筒形状に形成されたフェライト等から形成され、導体(32)は円筒形フェライトの内周面に析出された銅メッキからなり、プリント基板の厚み方向に挿入される。

Description

本発明は、インダクタ及びこれを利用した電源回路に関し、更に具体的にはプリント基板に実装されるＬＳＩ用電源回路の平滑化回路に用いられるインダクタ及びこれを利用した電源回路に関する。
現在、電子機器に使用されるＬＳＩ等の半導体装置は、高性能化と低電力化とを同時に達成するため、駆動電圧が1ボルト程度と非常に低い値まで低下してきている。このようなＬＳＩ負荷に対して駆動電力を提供するためには、交流電源を直流に整流すると共に何段階かに分けて電圧を下げた電力を提供する必要がある。このような用途に対しては、一般に、変換効率に優れたＤＣ−ＤＣコンバータが用いられるが、出力中のノイズを平滑化回路を用いて抑制する必要がある。
この平滑化回路を構成する素子は、主として、インダクタとキャパシタとにより構成されるが、双方共に表面実装部品が主流となっている。そして、このような表面実装部品を、プリント基板に搭載する場合、一定の大きさの実装面積が必要となる。
特開平1-312885「インダクタ埋込み回路基板」（公開 1989年12月18日） 特許文献１は、図１及び２に、スルーホール１８に円筒状フェライト２０を嵌め込み、更に円筒状フェライト２０のスルーホール２２に導体２４を挿入したインダクタが開示されている。
しかし、このような構造では、ミクロに見て、後述する「導体と、該導体に間隙を空けること無く密着した磁性体とを備えたインダクタ」とは異なり、導体と磁性体との間には空隙があり、大きなインダクタンスを得ることはできない。
ここで、電子機器の小型化・高密度実装化を図る上で、平滑化回路を構成する表面実装部品は、プリント基板に対する実装面積が比較的大きいという問題がある。また、コスト高という問題も有している。
従って、実装面積が比較的小さい部品（インダクタ，キャパシタ）の開発が望まれていた。
そこで、本発明は、新規なインダクタ及びその製造方法を提供することを目的とする。
更に、本発明は、新規なインダクタを利用した電源回路を提供することを目的とする。
上記目的に鑑みて、本発明に係るインダクタは、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とからなり、電源回路の一部を構成する。
更に、上記インダクタでは、前記導体は、銅から成ってもよい。
更に、上記インダクタでは、前記導体は、概して円柱形状の銅から成ってもよい。
更に、上記インダクタでは、前記導体は、実質的に中空の円柱形状の銅から成ってもよい。
更に、上記インダクタでは、前記磁性体は、前記導体を概して包囲する形状であってもよい。
更に、上記インダクタでは、前記磁性体は、フェライトから成ってもよい。
更に、上記インダクタでは、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってもよい。
更に、上記インダクタでは、前記磁性体は、磁性粉と樹脂との複合材料から成ってもよい。
更に、上記インダクタでは、前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成ってもよい。
更に、上記インダクタでは、更に、誘電材料を備え、前記誘電材料は、前記磁性体を概して包囲する形状であってもよい。
更に、本発明に係る基板埋込みインダクタは、プリント基板の厚み方向に延在し、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とを備えている。
更に、上記基板埋込みインダクタでは、前記導体は、銅から成ってもよい。
更に、上記基板埋込みインダクタでは、前記導体は、概して円柱形状の銅から成ってもよい。
更に、上記基板埋込みインダクタでは、前記導体は、実質的に中空の円柱形状の銅から成ってもよい。
更に、上記基板埋込みインダクタでは、前記磁性体は、前記導体の側面を包囲してもよい。
更に、上記基板埋込みインダクタでは、前記磁性体は、フェライトから成ってもよい。
更に、上記基板埋込みインダクタでは、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってもよい。
更に、上記基板埋込みインダクタでは、前記磁性体は、磁性粉と樹脂との複合材料から成ってもよい。
更に、上記基板埋込みインダクタでは、前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成ってもよい。
更に、上記基板埋込みインダクタでは、更に、誘電体を備え、前記誘電体は、前記磁性体の側面を包囲していてもよい。
更に、上記基板埋込みインダクタでは、更に、誘電体を備え、前記誘電体は、低い熱膨張特性を有するアンダーフィル材から成ってもよい。
更に、本発明に係る電子機器は、基板と、前記基板に実装された半導体装置と、前記基板に形成され、前記半導体装置に対して給電する電源回路とを備えた電子機器であって、前記電源回路は、少なくとも、前記基板の厚み方向に形成されたインダクタを有する。
更に、上記電子機器では、前記電源回路は、前記基板の主面方向に形成された薄膜型キャパシタと、前記基板の厚み方向に形成されたインダクタと、前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有することもできる。
更に、上記電子機器では、前記電源回路は、前記基板の主面方向に形成された薄膜型キャパシタと、前記基板の厚み方向に形成されたインダクタと、前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有し、前記薄膜型キャパシタ，基板埋込みタイプのインダクタ及び電源ＩＣ装置は、前記半導体装置に接近して形成され、前記電源回路と該半導体装置間を短い導電回路で接続してもよい。
更に、上記電子機器では、前記インダクタは、前記基板の厚み方向に延在し、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とを有していてもよい。
更に、上記電子機器では、前記基板に、複数組の前記電源回路を設けてもよい。
更に、本発明に係るインダクタを製造する方法は、長手方向に延在する磁性体を用意し、前記磁性体の軸方向に貫通孔を明け、前記貫通孔の内面を金属メッキして、該金属に前記磁性体が密着したインダクタを製造する。
更に、上記インダクタを製造する方法では、前記金属めっきは、銅メッキでもよい。
更に、上記インダクタを製造する方法では、前記磁性体は、フェライトから成ってよい。
更に、上記インダクタを製造する方法では、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってよい。
更に、本発明に係る基板へインダクタを組込む方法は、長手方向に延在する磁性体を用意し、該磁性体の軸方向貫通孔の内面を金属メッキして製造されたインダクタを用意し、基板に貫通孔を明け、前記インダクタを前記貫通孔に挿入し、前記インダクタと前記基板との間を樹脂で充填して固定する、諸工程を含む。
更に、上記板へインダクタを組込む方法では、更に、前記インダクタの貫通孔に樹脂を充填する工程を含んでもよい。
更に、上記板へインダクタを組込む方法では、前記インダクタは貫通孔の両端を金属で塞がれていてもよい。
更に、上記板へインダクタを組込む方法では、更に、前記インダクタが前記基板に固定された後、該基板表面及び該インダクタの貫通孔内面を銅メッキ処理し、パターニングする工程を含んでもよい。
更に、本発明に係る基板へインダクタを組込む方法は、円筒形状の磁性体を用意し、基板に貫通孔を明け、前記磁性体を前記貫通孔に挿入し、前記インダクタと前記基板との間を樹脂で充填して固定し、前記基板表面及び前記磁性体の貫通孔内面を銅メッキ処理し、パターニングする、諸工程を含む。
更に、上記基板へインダクタを組込む方法では、更に、前記インダクタの貫通孔に樹脂を充填する工程を含んでもよい。
本発明によれば、新規なインダクタ及びその製造方法を提供することができる。
更に、本発明によれば、新規なインダクタを利用した電源回路を提供することができる。
図１は、電源回路を実装したプリント基板からなる電子機器の構成を示す図である。 図２は、図１の電子機器に使用されている電源回路の回路図の基本構成を示す図である。 図３（Ａ）〜（Ｄ）は、図２の電源回路の動作を説明する電圧、電流の波形図であり、いずれも横軸は時間軸ｔである。 図４Ａは、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。 図４Ｂは、別の実施形態の、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。 図４Ｃは、更に別の実施形態の、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。 図５Ａは、図４のインダクタの外形を規定する図である。 図５Ｂは、フェライトコアとＦＲ−４コアとのインダクタとのインダクタンスを比較した図表である。 図５Ｃは、電流を0.01〜10Ａへ増加したときのインダクタンスを比較した図である。 図５Ｄは、複合材料コアのインダクタとフェライトコアのインダクタとを比較したＢ−Ｔ特性図である。 図６は、インダクタの形成方法を説明する図である。 図７Ａは、形成されたインダクタをプリント基板に埋込みする方法を説明する図である。 図７Ｂは、形成されたインダクタをプリント基板に埋込みする、別の実施形態の方法を説明する図である。 図７Ｃは、形成されたインダクタをプリント基板に埋込みする、更に別の実施形態の方法を説明する図である。 図８は、図１の電子機器に使用されるプリント基板の製造方法を説明する図である。 図９は、現在の電源回路を実装したプリント基板からなる電子機器を示す図である。
符号の説明
１：電子機器、 ２：パッケージ，ＰＫ、 ３：電源回路、 ４：マザーボード，ＭＢ、 ６，ＭＰＵ：半導体装置、 ８，Ｃ：キャパシタ，薄膜型キャパシタ、 １０，Ｌ：インダクタ，基板埋込みインダクタ、 １１，Ｄ：ダイオード，還流ダイオード、 １２，ＰＷ ＩＣ：電源ＩＣ、 １３：コア基板、 １４：導体回路、 １６：ピン接合、 １８：層部導体回路、 ２５：上層部導体回路、 ２７：貫通孔、 ３０：コア、３０−１：フェライトコア、 ３０−２：複合材料コア、 ３０−３：エアコア、 ３１：貫通孔、 ３２：導体、 ３４：中空、 ３６：穴埋め剤、 ３８：樹脂、 ３９：ビア、 ４０：銅箔、 ４２：銅メッキ（無電解銅メッキ及び電解銅メッキ）、 ４４：穴埋め樹脂、 ４６：電解銅メッキ、 ５２ｕ，５２ｄ，５４ｕ，５４ｄ，５６ｕ，５６ｄ：導体回路、 ５３，５３，５５，５５：ビアホール導体、
以下、本発明に係るインダクタ及びこれを利用した電源回路の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、この実施形態は例示であって、本発明を何等限定するものではない。また、図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。
［電源回路を実装した電子機器］
（構成）
図１は、電源回路を有するプリント基板からなる電子機器１の構成を示す図である。この電子機器１は、パッケージ（ＰＫ）２と、これを搭載したマザーボード（ＭＢ）４とを備え、両者は、例えばピン接合１６により電気的に接続されている。マザーボード４は、適当なプリント基板からなり、この導体回路１４に対して、外部から適当な大きさの直流電圧Ｖｉｎが給電され、ピン接合１６を介してパッケージ２に送られる。
パッケージ２は、適当なプリント基板からなり、例えば、コア基板１３と、その両面に夫々形成された下層部絶縁層１５ｕ，１５ｄと、更にその両面に夫々形成された上層部絶縁層２５ｕ，２５ｄと、所望により更にその両面に夫々形成されたソルダーレジスト層３５ｕ，３５ｄとを備えている。コア基板１３には、導体回路５２ｕ，５２ｄとその両導体を接続するスルーホール導体２８が形成されている。下層部絶縁層１５ｕ，１５ｄには、導体回路５４ｕ，５４ｄ及びビアホール導体５３ｕ，５３ｄが形成されている。同様に、上層部絶縁層２５ｕ，２５ｄには、導体回路５６ｕ，５６ｄ及びビアホール導体５５ｕ，５５ｄが形成されている。好ましくは、コア基板１３は、メッキスルーホール法により形成され、下層部絶縁層１５ｕ，１５ｄ及び上層部絶縁層２５ｕ，２５ｄはビルドアップ法により形成される。
更に、パッケージ２は、基板埋込みインダクタ（Ｌ）１０と、導体回路５２ｕ-1，５４ｕ-1間に形成された薄膜型キャパシタ（Ｃ）８とを有している。また、パッケージ２には、表面側に半導体装置（ＭＰＵ Micro Processor Unit）６と、裏面側の、好ましくは、ＭＰＵ６に対応する位置に電源ＩＣ（ＰＷ ＩＣ）１２とが実装されている。
薄膜型キャパシタ（Ｃ）８は、コア基板導体回路５２ｕ-1と、下層部導体回路５４ｕ-1と、両導体回路間に誘電体８を介在させて形成された薄膜型キャパシタであり、好ましくは、ＭＰＵ６の近傍に形成される。基板埋込みインダクタ（Ｌ）１０と電源ＩＣ（ＰＷ ＩＣ）１２とに関しては、後で詳細に説明する。
これら薄膜型キャパシタ（Ｃ）８，基板埋込みインダクタ（Ｌ）１０及び電源ＩＣ（ＰＷ ＩＣ）１２の全て又はいずれか１つを含む回路によって、ＭＰＵ６に対する給電用の電源回路が構成される。電源回路からＭＰＵ６への給電は、パッケージ２に形成された導体回路（スルーホール導体，ビアホール導体を含む。以下、同じ。）により給電される。この電子機器１では、この電源回路の出力から負荷であるＭＰＵ６迄の距離が、例えば1ｍｍ以内と非常に短い。給電に使用される導体回路長が非常に短いため、配線の寄生抵抗や寄生インダクタンスによる電圧変動を抑制することができる。
なお、基板埋込みインダクタ（Ｌ）１０は、パッケージ２のコア基板１３の部分に形成されているが、パッケージ２の一部又は全体に対して形成してもよい。しかし、以下の説明では説明を簡単にするため、基板埋込みインダクタ（Ｌ）１０をコア基板１３の部分に形成した場合を例にとって説明する。
更に、パッケージ２に対する給電は、一組の電源回路（即ち、一組の薄膜型キャパシタ８，基板埋込みインダクタ１０及びスイッチングＩＣ１２）に限定されない。ＭＰＵ６等への給電容量が大きい場合、複数組の電源回路を用意し、これらを並列に接続して、夫々の電源回路が給電を分担することもできる。この場合、薄膜型キャパシタ８，基板埋込みインダクタ１０及び電源ＩＣ（ＰＷ ＩＣ）１２は、夫々、必要な組数だけ用意される。
（回路及び動作）
図２は、図１の電子機器に使用されている電源回路３の基本構成を示す図である。この電源回路は、入力直流電圧を降圧するＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータは、入力電源Ｖｉｎに対して、電源ＩＣ（ＰＷ ＩＣ）１２と、埋込みインダクタ（Ｌ）１０と、負荷であるＭＰＵ６とが直列に接続され、更に、負荷ＭＰＵ６の両端に薄膜型キャパシタ（Ｃ）８が並列接続されている。電源ＩＣ（ＰＷ ＩＣ）１２は、スイッチング素子（ＳＷ）９とダイオード（Ｄ）１１とを有し、ダイオード１１は負荷ＭＰＵ１６に対して並列に接続された還流ダイオードとして機能する。負荷ＭＰＵ６用の電源として、スイッチング素子（ＳＷ）９の周波数は0.1〜10ＭＨｚ程度である。
このＤＣ−ＤＣコンバータは、前段で、直流チョッパ回路として、入力電圧Ｖｉｎを電源ＩＣ（ＰＷ ＩＣ）１２により周期ＴとＯＮ時間ｔonとの比率を変化させて負荷電圧の平均値を変化させ、後段で、この出力電圧を平滑化している。ここで、負荷の両端に発生する電圧をＶｏｕｔとする。
図２に示すＤＣ−ＤＣコンバータの基本的な動作は、電源ＩＣ（ＰＷ ＩＣ）１２がＯＮになると、チョークコイルである埋込みインダクタ（Ｌ）１０、薄膜型キャパシタ（Ｃ）８及び負荷であるＭＰＵ６に電流が流れる。このとき、埋込みインダクタ(L)１０と薄膜型キャパシタ（Ｃ）８には電磁エネルギが蓄積される。次に、電源ＩＣ（ＰＷ ＩＣ）１２がＯＦＦになると、薄膜型キャパシタ（Ｃ）８に蓄積された電磁エネルギにより、負荷であるＭＰＵ６に電流が流れ続ける。同様に、埋込みインダクタ（Ｌ）１０に蓄積された電磁エネルギは、フライホイール・ダイオードであるダイオード（Ｄ）１１を通して流れ続ける。再び、電源ＩＣ（ＰＷ ＩＣ）１２がＯＮになると、ダイオード（Ｄ）１１の逆回復時間経過後、埋込みインダクタ（Ｌ）１０、薄膜型キャパシタ（Ｃ）８及び負荷であるＭＰＵ６に電流が流れ、埋込みインダクタ（Ｌ）１０と薄膜型キャパシタ（Ｃ）８には、再び電磁エネルギが蓄積される。
この一連の動作において、負荷ＭＰＵ６に加わる電圧Ｖｏｕｔは、脈流分を含み、電圧・電流の脈流分は埋込みインダクタ（Ｌ）１０及び薄膜型キャパシタ（Ｃ）８の容量によって決定される。ここで、脈流分（電流変動ΔＩＬ）に対しては、予め設計仕様値が定められ、この仕様値以下にするため平滑化回路（埋込みインダクタ（Ｌ）１０及び薄膜型キャパシタ（Ｃ）８で構成されるフィルタ回路）によって脈流が抑圧される。即ち、入力電圧Ｖｉｎが断続波形となっても、直流電流はダイオードＤ１１を流れることにより連続波形となり脈流分を小さくできる。更に、埋込みインダクタ（Ｌ）１０のインダクタンスを大きくすればするほど、より一層直流電流を平滑にすることができる。
一方、この電源回路は、駆動電圧が1ボルト程度のＭＰＵ１６に使用されるものであり、このような低電圧では抵抗による電圧降下は極力避けねばならない。従って、埋込みインダクタ（Ｌ）１０としては、抵抗値が小さく、インダクタンスが大きく、更に電子機器の小型化・高密度実装のためサイズの小さなもの、が必要となる。
図３（Ａ）〜（Ｄ）は、これらの動作を説明する電圧、電流の波形図であり、いずれも横軸は時間軸ｔである。図３（Ａ）は、スイッチング素子（ＳＷ）９がＯＮ状態の場合の入力直流電圧Ｖｉｎを示し、図３（Ｂ）は埋込みインダクタ（Ｌ）１０に流れる電流ＩLを示している。スイッチング素子（ＳＷ）９がＯＮ状態である限り、入力直流電圧Ｖｉｎ及び直流電流ＩLは一定である。
図３（Ｃ）に示すように、スイッチ素子(SW)９が、周期Ｔ、時間ｔonでＯＮになると、入力電圧Ｖｉｎに対する出力電圧は、入力電圧Ｖｉｎが断続した方形波となる。このときの入力電圧の平均電圧は、Ｖｏｕｔ＝（ｔon／Ｔ）・Ｖｉｎと小さくなる。
埋込みインダクタ（Ｌ）１０と薄膜型キャパシタ（Ｃ）８により、負荷ＭＰＵ１６には脈流分を含むが連続した電圧が印加される。図３（Ｄ）は、埋込みインダクタ（Ｌ）１０に流れる電流である。この電流は、平均値ＩL,avgで、脈流分ΔＩLである。
［インダクタ］
（構成）
図４（Ａ）は、埋込みインダクタ１０がパッケージ２に埋め込まれた状態を示す断面図である。インダクタ（Ｌ）１０は、抵抗値をできるだけ下げて、インダクタンスをできるだけ大きくし、サイズをできるだけ小さくすることが好ましい。一般に、導体長を長くするとインダクタンスは増加するが、抵抗も増加する。一方、導体の傍に磁性体を置くことでインダクタンスは増加する。
このため、本発明者は、インダクタ用の導体として金属銅を採用し、且つ長さを短くすることで抵抗値を下げると共に、近傍に磁性体を配置することでインダクタンスを増加させることとした。この観点から、本発明者は、一実施形態として図４（Ａ）〜（Ｃ）に夫々示す基板埋め込みタイプのインダクタ１０を提案する。前述したように、ここでは、インダクタ１０をコア基板１３の部分に形成した場合に付いて説明するが、パッケージ２全体又はその一部に対して形成してもよい。
図４（Ａ）に示す埋込みインダクタ（Ｌ）１０は、スルーホール銅から成る導体(con.)３２と、その周囲を包囲する円筒状のフェライトからなるコア(core)３０とから形成され、スルーホール銅の内部は中空３４となっている。導体３２に中空３４を形成することで、導体３２とコア３０との間の熱膨張の差により発生するストレスを開放している。
埋込みインダクタ１０は、コア基板１３に明けられた貫通孔２７に配置され、周囲は樹脂３８で被覆されている。埋込みインダクタ１０の両端面の開口を塞ぐようにビア導体３９が形成され、導体層５２ｕ，５２ｄに夫々接続されている。
図４（Ｂ）は、別の実施形態の埋込みインダクタ（Ｌ）１０を示し、スルーホール導体３２は、コア基板表面の導体回路（コア基板の表面に形成されている配線、電源又はグランドパターンを構成する略面状の導体回路、又は上層との導通を行うビアホール導体と接続するためのスルーホールランド）と導通している。スルーホールランドは、コア基板表面で再配線しない。
図４（Ｃ）は、図４（Ｂ）におけるスルーホール導体３２内に穴埋め剤３６が充填されており、更に穴埋め剤を閉塞する蓋状導体３９が形成されている。この蓋状導体３９の上にビアホール導体を形成してもよい。ここで、穴埋め剤３６としては、低弾性の材料が好ましい。磁性体、スルーホール導体、コア基板間の熱膨張差に起因する応力を緩和できるからである。
（性能）
図５Ｂ〜５Ｄは、図５Ａのフェライトコアを使った埋込みインダクタ１０の性能を示す図表である。最初に、フェライトコアの厚みを変化させた場合について検討した。ここでは、コア材を有機材料（ＦＲ−４）（比透磁率＝1）で形成したものを比較例として示す。
図５Ａは、図４のインダクタ（Ｌ）１０の外形を規定する図である。ここで示す埋込みインダクタのサンプルでは、図５Ｂに示すように導体３２及びコア３０の長さはｌcon.＝ｌcore＝１ｍｍと一定であり、導体の半径もrcon.＝１ｍｍと一定である。この条件の下、コア半径をｒcore＝0.25〜2ｍｍと変化させて、インダクタンスの変化を求めている。なお、比較例である有機材料（ＦＲ−４）コアのインダクタも同じサイズである。
フェライトコアのインダクタ１０のインダクタンスを求めると、コア半径ｒcore＝0.25では5.70×10-8 Ｈ、ｒcore＝0.50ｍｍでは1.12×10-7 Ｈ、ｒcore＝1ｍｍでは1.74×10-7 Ｈ、ｒcore＝2ｍｍでは2.20×10-7 Ｈとなる。この結果より、インダクタンスはフェライトのコアの厚みに依存していることが判明した。また、このインダクタンス値は、有機材料ＦＲ−４コアのインダクタに比較して、インダクタンス増加倍率は、夫々、40.5倍、79.6倍、123.7倍、155.9倍であった。導体と磁性体とが、間隙を空けること無く密着しているために、このような大きなインダクタンスを得ることができる。
次に、図５Ａのインダクタのフェライト磁性体に対して、他の種類の磁性体の利用を検討した。ここでは、磁性体と非磁性体との複合材料を提案する。実験では、磁性体としてカーボニル鉄粉末と非磁性体として樹脂との複合材料を利用したコアを使ったインダクタを作成し、図５Ａのフェライトコアのインダクタと比較した。両インダクタとも、コアの半径ｒcore＝0.25ｍｍである。
図５Ｃは、両方のインダクタに対して、電流を0.01〜10Ａへ増加したときのインダクタンスを比較した図である。コア材としてＦＲ−４（絶縁材）に代わりに、比透磁率＝１のコアが無いエアコア３０−３を比較例として表示する。ここで、フェライトコアのインダクタ３０−１は、電流が0.01〜0.1の範囲ではインダクタンスは高いが、電流が1〜10Ａに増加すると飽和して徐々に低下している。なお、図５Ｂに示すように、測定電流0.01Ａ、コア半径ｒcore＝0.25ｍｍのとき、インダクタンスは5.70×10-8Ｈである。このインダクタンスは、図５Ｃのカーブ３０−１の左端（電流0.01Ａ）のインダクタンスに対応する。
一方、複合材料コアのインダクタ３０−２は、フェライトコアのインダクタ３０に比較してインダクタンスは低いが、エアコアのインダクタ３０−３に比較すれば３倍程度高く、更に電流が増加しても一定値を維持する特性を有している。
図５Ｄは、複合材料コアのインダクタ３０−２とフェライトコアのインダクタ３０−１とを比較したＢ−Ｔ特性図である。ここで、磁界強度を0〜20,000Ａ／ｍと上げると、フェライトコアのインダクタンス３０−１は比透磁率が高いため急速に磁化するが、直ぐに磁気飽和を起こしている。これに対して、複合材料コアのインダクタンス３０−２は比透磁率が比較的低いため、磁気飽和を起こすことなく磁界強度にほぼ比例して磁化される。この特性が、図５Ｃで、フェライトコアのインダクタ３０−１は、インダクタンスは高いが、電流が高くなると飽和して徐々に低下し、一方、複合材料コアのインダクタ３０−２はインダクタンスは比較的低いが一定値を維持する原因と推察している。
本実施形態に係るインダクタンス１０は、電源回路に使用されるため大きい電流が流れる可能性がある。電流値が比較的低いときは、インダクタンスが高いフェライトコアのインダクタ３０−１が好ましい。一方、電流が比較的大きな場合（例えば、0.1Ａ以上若しくは1Ａ以上の場合）、インダクタンスが比較的低くいが、電流が増加してもインダクタンスが一定である複合材料コアのインダクタ３０−２が好ましい。勿論、本発明者の最終的な開発目標は、インダクタンスが高く、電流が増加しても一定のインダクタンスを維持するインダクタの開発にある。
本実施形態のインダクタは、（例えば、スイッチング電源回路においては、交流電力を直流化するために、或いは、直流電流若しくは低周波の交流電流から高周波成分を遮断するため）高周波領域で大電流の制御を行う電源回路の一部を構成するインダクタに用いることが出来る。
（インダクタの形成方法）
図６は、インダクタの形成方法を、コア材としてフェライトを使用した場合を説明する図である。なお、コア材として複合材料を使用する場合もほぼ同様である。
磁性材料であるフェライトバルク材料３０を用意する（工程１）。
次に、このフェライト３０を貫通孔３１をもつ円筒状に成形、焼成する（工程２）。焼成後の円筒状フェライト３０の寸法は、好ましくは、高さ方向0.05〜1.00ｍｍとなるようにする。フェライト材料の成形及び焼成条件は、焼成後の相対密度が95％以上、好ましくは98％以上となるようにする。このとき、焼成後のフェライト３０は、比透磁率100〜150、飽和磁化約0.4Ｔ（テスラ）である。こうして、コア部分３０が形成される。なお、フェライトを円形形状に成形、焼成し、その後に適当な手段（例えば、ドリル）で軸線に沿って穴明けして形成することもできる。
次に、円筒状フェライト３０の両端面を、貫通孔３４を除いてレジストフィルムで被覆し、化学銅メッキ法（無電解銅メッキ）によりフェライト表面（貫通孔３１の内周面）に薄く銅メッキを施し、ピロリン酸銅メッキ法（電解銅メッキ）により厚さ20μｍ程度の銅メッキを施し、導体３２を形成する（工程３）。コア部分３０にメッキで導体３２を形成することで、両者は間隙を空けること無く密着した関係となる。その後、ドライフィルムを除去する。このとき、スルーホール導体３０がコア３０から突出したときは、研磨して除去する。
次に、特開2000-232078（公開日2000年08月22日）に記載されているように、スルーホール導体３２を陰極として、基板表面にめっき液を含浸したメッキヘッドを接触させ、片方ずつ測定用パッド３２ｔを形成する（工程４（ａ）又は（ｂ））。パッド３２ｔの表面にＮｉ／Ａｕメッキを施してもよい。
断面形状で見ると、中空３４、その周囲に導体３２、その周囲にフェライトコア３０が、同心円状に配置されている（X-X断面図）。図５（Ｂ）〜（Ｄ）では、この測定用パッド３２ｔに対して、インピーダンス・アナライザのマイクロプローブを接触させて測定している。
なお、図５（Ｂ）〜（Ｄ）において、このフェライトコア３０−１の別形態として示した３０−２は、フェライトの代わりに複合材料を用意し、比較例は、フェライトの代わりにＦＲ−４（難燃性エポキシ樹脂）を用意し、上記工程（１）〜（４）を同じサイズ、同じ工程、同じ条件で作成したものである。
（基板への埋込み方法）
図７Ａ〜７Ｃは、形成されたインダクタ１０を、コア基板１３に埋込みする方法を夫々説明する図である。なお、前述したように、インダクタ１０を、パッケージ２の全体又は一部に対して埋め込んでもよい。
図７Ａに示す埋込みする方法は、コア基板１３に、インダクタ埋込用のスルーホール２７を、例えば、ドリルで穴明けする（工程Ａ−１）。図６の工程（１）〜（４ａ又は４ｂ）で形成したインダクタ１０を、このスルーホールに挿入する（工程Ａ−２）。インダクタ１０の周囲に樹脂３８を埋め込む。この樹脂３８は、フィリップチップ実装に於いて使用される低ＣＴＥ（熱膨張係数）のアンダーフィル樹脂が好ましい。次に、両端面の樹脂３８の中心部をレーザで穴明けして開口３８ａを形成する（工程Ａ−３）。無電解銅メッキ及び電解銅メッキによりフィルドビア３９を形成し、更にパッケージ２の表面導体層５２ｕ，５２ｄと接続する（工程Ａ−４）。好ましくは、更に絶縁層としてソルダーレジスト層を形成してもよい。
図７Ｂに示す埋込みする方法は、銅箔４０付きのコア基板１３を穴明けし（工程Ｂ−１）、インダクタ１０を挿入し（工程Ｂ−２）、インダクタの周囲に樹脂を埋込み（工程Ｂ−３）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｂ−４ａ）、パターニングしている（工程Ｂ−５ａ）。なお、（工程Ｂ−３）の後で、インダクタの開口を穴埋め樹脂を充填し（工程Ｂ−４ｂ）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｂ−５ａ）、パターニングしてもよい（工程Ｂ−６ａ）。なお、コア基板１３は、銅箔４０無しのものでもよい。
図７Ｃに示す埋込みする方法は、銅箔４０が無いコア基板１３を使用し、インダクタ１０のコア３０を基板に挿入後、導体３２を形成する例である。コア基板１３を穴明けし（工程Ｃ−１）、図６の（工程１）〜（工程２）で形成した円筒状フェライト３０を挿入し（工程Ｃ−２）、円筒状フェライト３０の周囲に樹脂を埋込み、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｃ−３）、パターニングしている（工程Ｃ−４ａ）。なお、（工程Ｃ−３）の後で、インダクタの開口を穴埋め樹脂を充填し（工程Ｃ−４ｂ）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｃ−５ｂ）、パターニングしてもよい（工程Ｃ−６ｂ）。なお、コア基板１３は、銅箔４０有りのものでもよい。
図７Ａ〜Ｃの埋込み方法において、基板としては、樹脂基板でもセラミック基板でも使用することができる。
（プリント板製造方法）
図８は、図１の電子機器１のパッケージ２及びマザーボード４として使用されるプリント基板の製造方法を簡単に説明する。多層プリント基板の製造方法としては、メッキスルーホール法と新方式プロセス法が知られている。新方式プロセス法としては、メッキ法ビルドアップ法，導電ペースト法ビルドアップ法，ビルドアップ転写法，転写法，柱状めっきビルドアップ法，一括積層法等がある。更に、メッキ法ビルドアップ法に関しても、材料と穴明け法により、樹脂付銅箔方式，熱硬化性樹脂方式，感光性絶縁樹脂方式等に分類される。ここでは、本出願人が比較的多く採用している、メッキ法ビルドアップ法の熱硬化性樹脂方式に沿って説明する。
図８Ａに示すように、コア基板１３０を用意する。このコア基板１３０は、メッキスルーホール法によって製造される。ガラス布エポキシ樹脂銅張積層板又はガラス布高耐熱樹脂銅張積層板に内層導体パターンを形成し、これを必要枚数用意し、プリプレグという接着シートで積層接着し、１枚の板にする。これに穴明けを行い、穴内の壁面、表面にメッキスルーホール法でメッキ１３６を行い、内外導体層を接続する。その後、表面パターン１３４を作成して、コア基板は製造される。この図では、内層にも導体回路を有する多層コア基板であるが、両面銅張積層板を出発材料として、内層には導体回路を設けず、表裏の導体回路をスルーホール導体で接続した両面コア基板としてもよい。
図８Ｂに示すように、コア基板１３０の上に絶縁層１５０を形成する。この絶縁層１５０は、液状のものをコーティングするか、フィルム状のものを加熱し真空で圧着するラミネート法で形成する。
図８Ｃに示すように、絶縁層にレーザで穴１５０ａを明けを行う。
図８Ｄに示すように、穴内面及び絶縁層表面に対して無電解銅メッキと電解銅メッキにより導通化する。このとき、めっきの密着性を向上させるため、穴内面及び絶縁層表面を粗面化処理する。
図８Ｅに示すように、表面側の導体パターン１５８の形成を行う。導体パターンの形成は、電解銅メッキ１６０を全面に行うパネルメッキを行い、銅メッキの上面にエッチングレジストを形成し、その後エッチングにより導体パターン１５８を形成する（サブトラクティブ法）。なお、その他の方法、例えば、セミアディティブ法，フルアディティブ法等を用いることもできる。
図８Ｆに示すように、同様に裏面側の導体パターン１５８の形成を行う。この段階で、１層の導体パターンが形成されるので、図８Ｂ〜図８Ｆの工程を所望の回数だけ繰り返す。
図８Ｇに示すように、ここでは図８Ｂ〜図８Ｆの工程を更に一回繰り返すことにより、多層プリント基板を製造している。所望により、最外層にソルダーレジスト層（図示せず。）を形成してもよい。なお、図８Ａ〜Ｇでは明かでないが、最外層の導体パターン２５８は、図１のパッケージ２及びマザーボード４のパターンに適合して形成されている。完成されたパッケージ２に対して、図７(Ａ)〜（Ｃ）で説明したいずれかの方法でインダクタを埋め込んでいる。図７（Ａ）〜（Ｃ）の基板１３に相当するのが、図８におけるコア基板１３０であったり、コア基板に層間樹脂絶縁層と導体回路とを交互に積層したプリント配線板である。図８（Ｃ）の時点で、１５０，１３０，１５０を貫通する貫通孔を形成し、この貫通孔に図７（Ａ）〜（Ｃ）の方法で形成したインダクタを埋込めば、コア基板と層間樹脂絶縁層にわたってインダクタを内蔵できる。
［利点・効果］
本実施形態は、次のような利点・効果を有している。
（インダクタ）
(1)直流抵抗値の小さいインダクタを提供することができる。金属銅のような抵抗率の低い金属を使用し、基板の厚み以下の長さ（約1ｍｍ）のインダクタであり、直流抵抗値は非常に小さいものとなる。
(2)インダクタンスの大きなインダクタを提供することができる。導体と磁性体とを間隙を空けること無く密着した関係に構成することで、インダクタンスを高くすることができる。
(3)サイズの小さなインダクタを提供することができる。インダクタは、例えば半径0.25〜2ｍｍ、長さ1ｍｍ程度であり、サイズの小さなインダクタを提供できる。
(4)プリント基板と同じ製造工程で形成可能なインダクタを提供することができる。インダクタの製造工程は、穴明け、メッキと、プリント基板と同じ製造工程で形成できる。
(5)インダクタンスが大きいので、0.1Ａ以上、好ましくは1Ａ以上の電流が流れる電源回路の一部に用いることが可能となる。
（基板埋込みインダクタ）
(1)表面実装部品と比較して、プリント基板に対する実装面積が非常に小さい基板埋込みインダクタを提供することができる。基板埋込みタイプのため、その上方にも他の表面実装部品を搭載可能であり、実装面積は実質的にゼロに等しい。
(2)負荷の近傍に配置することができる。基板埋込みタイプのため、負荷の実装領域でも形成できる。例えば、ＩＣ直下のプリント配線板又はコア基板に埋め込むことができる。
(3)プリント基板と同じ製造工程で埋込可能な基板埋込みインダクタを提供することができる。プリント基板に対して、穴明け、挿入、樹脂止め、開口形成、ビア形成、導体パターン形成と、プリント基板と同じ製造工程で形成できる。
（電子機器）
(1)負荷ＭＰＵの近傍に電源回路を配置した電子機器を提供することができる。電源回路の出力から負荷ＭＰＵ迄の距離が、例えば1ｍｍ以内と非常に短いため、給電に使用される導体回路長が非常に短く、配線の寄生抵抗や寄生インダクタンスによる電圧変動を抑制することができる。
具体例を示して説明する。図９は、現在の電源回路を実装したプリント基板からなる電子機器１００を示す図である。この電子機器１００は、パッケージ（ＰＫ）２００と、これを搭載したマザーボード（ＭＢ）４００とを備え、両者は、例えばピン接合１６０により電気的に接続されている。
電源回路を形成する電源ＩＣ１２０，インダクタ素子１００及びキャパシタ素子８０は、いずれも表面実装型の個別部品であり、プリント基板に対して夫々一定の搭載領域を必要とする。このため、電子機器１００では、これら表面実装型部品１２０，１００，８０は、マザーボードＭＢ４００の入力電圧Ｖｉｎ給電端部に近い箇所に実装されている。電源回路からＭＰＵ６０へは、マザーボード４００に形成された導体回路１４０，ピン接合１６０及びパッケージ２００に形成された導体回路（スルーホール導体，ビアホール導体を含む。）１８０，２８０等により給電される。この電子機器１００では、電源回路の出力から負荷であるＭＰＵ６０迄の距離が、例えば数ｃｍから10ｃｍと非常に長い。給電に使用される導体回路長が非常に長いため、配線の寄生抵抗や寄生インダクタンスによる電圧変動が起きやすい。
図９の現在の電子機器１００と比較すると、図１の本実施形態に係る電子機器１では電源回路と負荷ＭＰＵ６とが非常に近接していることが明らかである。
［変形例等］
以上、本発明に係る基板埋込みインダクタ及びこれを利用した電源回路の実施形態に関して説明したが、これらは例示であって、本発明を何等限定するものではない。上記実施形態に対して当業者が容易になしえる追加・変更・改良等は、本発明に含まれることを承知されたい。本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。

Claims (36)

  1. 貫通孔を有する磁性体と、
    前記貫通孔表面に形成された導体とからなり、電源回路の一部を構成するインダクタ。
  2. 請求項１に記載のインダクタに於いて、
    前記導体は、銅から成る、インダクタ。
  3. 請求項１に記載のインダクタに於いて、
    前記導体は、概して円柱形状の銅から成る、インダクタ。
  4. 請求項１に記載のインダクタに於いて、
    前記導体は、実質的に中空の円柱形状の銅から成る、インダクタ。
  5. 請求項１に記載のインダクタに於いて、
    前記磁性体は、前記導体を概して包囲する形状である、インダクタ。
  6. 請求項１に記載のインダクタに於いて、
    前記磁性体は、フェライトから成る、インダクタ。
  7. 請求項１に記載のインダクタに於いて、
    前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、インダクタ。
  8. 請求項１に記載のインダクタに於いて、
    前記磁性体は、磁性粉と樹脂との複合材料から成る、インダクタ。
  9. 請求項１に記載のインダクタに於いて、
    前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成る、インダクタ。
  10. 請求項１に記載のインダクタに於いて、
    更に、誘電材料を備え、
    前記誘電材料は、前記磁性体を概して包囲する形状である、インダクタ。
  11. プリント基板の厚み方向に延在し、貫通孔を有する磁性体と、
    前記貫通孔表面に形成された導体とを備えた、基板埋込みインダクタ。
  12. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記導体は、銅から成る、基板埋込みインダクタ。
  13. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記導体は、概して円柱形状の銅から成る、基板埋込みインダクタ。
  14. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記導体は、実質的に中空の円柱形状の銅から成る、基板埋込みインダクタ。
  15. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記磁性体は、前記導体の側面を包囲している、基板埋込みインダクタ。
  16. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記磁性体は、フェライトから成る、基板埋込みインダクタ。
  17. 請求項１１に記載の基板埋込みインダクタにおいて、
    前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、基板埋込みインダクタ。
  18. 請求項１１に記載の基板埋込みインダクタに於いて、
    前記磁性体は、磁性粉と樹脂との複合材料から成る、基板埋込みインダクタ。
  19. 請求項１１に記載の基板埋込みインダクタに於いて、
    前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成る、基板埋込みインダクタ。
  20. 請求項１１に記載の基板埋込み基板埋込みインダクタにおいて、
    更に、誘電体を備え、
    前記誘電体は、前記磁性体の側面を包囲している、基板埋込みインダクタ。
  21. 請求項１１に記載の基板埋込みインダクタにおいて、
    更に、誘電体を備え、
    前記誘電体は、低い熱膨張特性を有するアンダーフィル材から成る、基板埋込みインダクタ。
  22. 基板と、
    前記基板に形成され、半導体装置に対して給電する電源回路とを備えた電子機器であって、
    前記電源回路は、少なくとも、前記基板の厚み方向に形成されたインダクタを有する、電子機器。
  23. 請求項２２に記載の電子機器において、
    前記電源回路は、
    前記基板の主面方向に形成された薄膜型キャパシタと、
    前記基板の厚み方向に形成されたインダクタと、
    前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有する、電子機器。
  24. 請求項２２に記載の電子機器において、
    前記電源回路は、
    前記基板の主面方向に形成された薄膜型キャパシタと、
    前記基板の厚み方向に形成されたインダクタと、
    前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有し、
    前記薄膜型キャパシタ，基板埋込みタイプのインダクタ及び電源ＩＣ装置は、前記半導体装置に接近して形成され、前記電源回路と該半導体装置間を短い導電回路で接続している、電子機器。
  25. 請求項２２に記載の電子機器において、
    前記インダクタは、前記基板の厚み方向に延在し、貫通孔を有する磁性体と、
    前記貫通孔表面に形成された導体とを有する、電子機器。
  26. 請求項２２に記載の電子機器において、
    前記基板に、複数組の前記電源回路を設けている、電子機器。
  27. 長手方向に延在する磁性体を用意し、
    前記磁性体の軸方向に貫通孔を明け、
    前記貫通孔の内面を金属メッキする、インダクタを製造する方法。
  28. 請求項２７に記載のインダクタを製造する方法において、
    前記金属めっきは、銅メッキである、方法。
  29. 請求項２７に記載のインダクタを製造する方法において、
    前記磁性体は、フェライトから成る、方法。
  30. 請求項２７に記載のインダクタを製造する方法において、
    前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、方法。
  31. 基板へインダクタを組込む方法であって、
    長手方向に延在する磁性体を用意し、該磁性体の軸方向貫通孔の内面を金属メッキして製造されたインダクタを用意し、
    基板に貫通孔を明け、
    前記インダクタを前記貫通孔に挿入し、
    前記インダクタと前記基板との間を樹脂で充填して固定する、諸工程を含む、組込む方法。
  32. 請求項３１に記載の基板へインダクタを組込む方法において、
    更に、前記インダクタの貫通孔に樹脂を充填する工程を含む、組込む法。
  33. 請求項３１に記載の基板へインダクタを組込む方法において、
    前記インダクタは貫通孔の両端を金属で塞がれている、組込む法。
  34. 請求項３１に記載の基板へインダクタを組込む方法において、更に、
    前記インダクタが前記基板に固定された後、該基板表面及び該インダクタの貫通孔内面を銅メッキ処理し、パターニングする工程を含む、組込む法。
  35. 基板へインダクタを組込む方法であって、
    円筒形状の磁性体を用意し、
    基板に貫通孔を明け、
    前記磁性体を前記貫通孔に挿入し、
    前記インダクタと前記基板との間を樹脂で充填して固定し、
    前記基板表面及び前記磁性体の貫通孔内面を銅メッキ処理し、パターニングする、諸工程を含む、組込む方法。
  36. 請求項３５に記載の基板へインダクタを組込む方法において、
    更に、前記インダクタの貫通孔に樹脂を充填する工程を含む、組込む法。
JP2007554365A 2006-05-08 2007-04-11 インダクタ及びこれを利用した電源回路 Pending JPWO2007129526A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/429,157 2006-05-08
US11/429,157 US7843302B2 (en) 2006-05-08 2006-05-08 Inductor and electric power supply using it
PCT/JP2007/058011 WO2007129526A1 (ja) 2006-05-08 2007-04-11 インダクタ及びこれを利用した電源回路

Publications (1)

Publication Number Publication Date
JPWO2007129526A1 true JPWO2007129526A1 (ja) 2009-09-17

Family

ID=38660681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007554365A Pending JPWO2007129526A1 (ja) 2006-05-08 2007-04-11 インダクタ及びこれを利用した電源回路

Country Status (7)

Country Link
US (5) US7843302B2 (ja)
EP (1) EP2018092A4 (ja)
JP (1) JPWO2007129526A1 (ja)
KR (1) KR100973447B1 (ja)
CN (2) CN101697305B (ja)
TW (2) TWI344325B (ja)
WO (1) WO2007129526A1 (ja)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768559B (zh) * 2003-04-07 2011-12-07 揖斐电株式会社 多层印刷电路板
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7751205B2 (en) * 2006-07-10 2010-07-06 Ibiden Co., Ltd. Package board integrated with power supply
JP2008053319A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置
ATE547926T1 (de) * 2007-08-09 2012-03-15 Panasonic Corp Schaltungsmodul und das modul verwendende elektronische einrichtung
US7956713B2 (en) * 2007-09-25 2011-06-07 Intel Corporation Forming a helical inductor
WO2009082706A1 (en) 2007-12-21 2009-07-02 The Trustees Of Columbia University In The City Of New York Active cmos sensor array for electrochemical biomolecular detection
TWI384739B (zh) * 2008-01-03 2013-02-01 Delta Electronics Inc 組合式電路及電子元件
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US7868729B2 (en) * 2009-03-03 2011-01-11 Freescale Semiconductor, Inc. Stacked device assembly with integrated coil and method of forming same
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US9330826B1 (en) 2010-02-12 2016-05-03 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Integrated architecture for power converters
US9263950B2 (en) 2010-04-30 2016-02-16 The Board Of Trustees Of The University Of Alabama Coupled inductors for improved power converter
CN102893344B (zh) * 2010-05-17 2016-03-30 太阳诱电株式会社 基板内置用电子部件和部件内置型基板
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
WO2012047266A2 (en) * 2010-10-05 2012-04-12 R&D Circuits, Inc. Embedded isolation filter
KR20120039460A (ko) * 2010-10-15 2012-04-25 삼성전자주식회사 반도체 패키지
CN102565518A (zh) * 2010-12-16 2012-07-11 鸿富锦精密工业（深圳）有限公司 电流平衡测试系统
JP2012156921A (ja) * 2011-01-28 2012-08-16 Hitachi Ltd 伝送回路、プリント回路基板
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP6215518B2 (ja) * 2011-08-26 2017-10-18 ローム株式会社 磁性金属基板およびインダクタンス素子
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
JP5673455B2 (ja) * 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
KR101541570B1 (ko) * 2011-09-30 2015-08-04 삼성전기주식회사 코일 부품 및 그 제조방법
WO2013109889A2 (en) * 2012-01-18 2013-07-25 The Trustees Of Columbia University In The City Of New York Systems and methods for integrated voltage regulators
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
WO2013147786A1 (en) * 2012-03-29 2013-10-03 Intel Corporation Semiconductor package with air core inductor (aci) and magnetic core inductor (mci)
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US9461607B2 (en) * 2012-04-13 2016-10-04 Cyntec Co., Ltd. Balance filter
US9257221B2 (en) * 2012-04-13 2016-02-09 Cyntec Co., Ltd. Through-hole via inductor in a high-frequency device
US8884717B2 (en) * 2012-04-13 2014-11-11 Cyntec Co., Ltd. Diplexer
DE112012003178B4 (de) * 2012-05-08 2022-12-08 Shindengen Electric Manufacturing Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
JP2014007339A (ja) * 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014116465A (ja) * 2012-12-10 2014-06-26 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
JP6350513B2 (ja) * 2013-02-27 2018-07-04 日本電気株式会社 配線基板、半導体装置、プリント基板及び配線基板の製造方法
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
KR102127827B1 (ko) * 2013-06-05 2020-06-30 삼성전자주식회사 인덕터를 포함하는 인쇄 회로 기판
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
KR101503144B1 (ko) * 2013-07-29 2015-03-16 삼성전기주식회사 박막 인덕터 소자 및 이의 제조방법
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US10008316B2 (en) * 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
JP6272185B2 (ja) 2014-08-25 2018-01-31 三菱電機株式会社 配線用コア構造、半導体評価装置及び半導体装置
TWI562687B (en) * 2014-09-24 2016-12-11 Wistron Corp Circuit board assembly
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10331161B2 (en) * 2014-12-24 2019-06-25 Fujitsu Limited Power supply board
US10050528B2 (en) * 2015-06-29 2018-08-14 Infineon Technologies Austria Ag Current distribution in DC-DC converters
US9748227B2 (en) * 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
CN105099169A (zh) * 2015-08-26 2015-11-25 浪潮电子信息产业股份有限公司 一种插针式电源模块
US20170140857A1 (en) * 2015-11-17 2017-05-18 Kinsus Interconnect Technology Corp. Modified magnetic coil structure
US10163557B2 (en) * 2015-12-17 2018-12-25 Intel Corporation Helical plated through-hole package inductor
CN107046366B (zh) 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
WO2017147129A1 (en) 2016-02-24 2017-08-31 Murata Manufacturing Co., Ltd. Substrate-embedded transformer with improved isolation
WO2018063279A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical embedded component in a printed circuit board blind hole
WO2018135349A1 (ja) 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ
JP6593556B2 (ja) * 2017-01-27 2019-10-23 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
JP6784188B2 (ja) * 2017-02-14 2020-11-11 Tdk株式会社 積層コイル部品
WO2018168173A1 (ja) 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
JP7068638B2 (ja) * 2017-05-19 2022-05-17 大日本印刷株式会社 配線基板及び実装基板
US11335767B2 (en) * 2017-07-31 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
KR101987213B1 (ko) * 2017-09-20 2019-06-10 삼성전기주식회사 코일부품 및 그 제조방법
WO2019066832A1 (en) * 2017-09-28 2019-04-04 Intel Corporation MAGNETIC CORE INDUCTION COILS
DE112018006091T5 (de) * 2017-12-27 2020-08-20 Murata Manufacturing Co., Ltd. Halbleiter-verbund-bauelement und darin verwendete package-platine
US11189409B2 (en) * 2017-12-28 2021-11-30 Intel Corporation Electronic substrates having embedded dielectric magnetic material to form inductors
KR102197085B1 (ko) 2017-12-29 2020-12-31 엘지이노텍 주식회사 자성코어, 인덕터 및 이를 포함하는 emi 필터
EP3750174B1 (en) 2018-02-11 2023-07-19 Danmarks Tekniske Universitet Semiconductor substrate member
US11443885B2 (en) * 2018-03-12 2022-09-13 Intel Corporation Thin film barrier seed metallization in magnetic-plugged through hole inductor
US10790159B2 (en) * 2018-03-14 2020-09-29 Intel Corporation Semiconductor package substrate with through-hole magnetic core inductor using conductive paste
JP2019220504A (ja) * 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法
US10373951B1 (en) * 2018-06-25 2019-08-06 Intel Corporation Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
FR3083365B1 (fr) * 2018-06-27 2020-07-17 Safran Electronics & Defense Transformateur comportant un circuit imprime
US10573803B1 (en) * 2018-08-21 2020-02-25 Semiconductor Components Industries, Llc Current sensor packages with through hole in semiconductor
JP2020178004A (ja) * 2019-04-17 2020-10-29 イビデン株式会社 インダクタ内蔵基板
JP7368693B2 (ja) * 2019-04-22 2023-10-25 イビデン株式会社 インダクタ内蔵基板
US11050355B2 (en) * 2019-10-17 2021-06-29 Infineon Technologies Austria Ag Stacked power supply topologies and inductor devices
JP2021086856A (ja) * 2019-11-25 2021-06-03 イビデン株式会社 インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP2021097129A (ja) * 2019-12-17 2021-06-24 イビデン株式会社 インダクタ内蔵基板
JP2021097155A (ja) * 2019-12-18 2021-06-24 イビデン株式会社 インダクタ内蔵基板
JP2021125582A (ja) * 2020-02-06 2021-08-30 イビデン株式会社 プリント配線板
JP2021170617A (ja) * 2020-04-17 2021-10-28 イビデン株式会社 プリント配線板
JP2022025342A (ja) * 2020-07-29 2022-02-10 新光電気工業株式会社 配線基板及びその製造方法
JP2022032233A (ja) * 2020-08-11 2022-02-25 新光電気工業株式会社 配線基板及びその製造方法
TW202348104A (zh) 2020-09-01 2023-12-01 日商村田製作所股份有限公司 半導體複合裝置及半導體複合裝置之製造方法
US20220093316A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
CN114630504A (zh) * 2020-12-10 2022-06-14 深南电路股份有限公司 一种线路板加工方法及线路板
JP2022106577A (ja) 2021-01-07 2022-07-20 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2022162888A1 (ja) * 2021-01-29 2022-08-04 日本碍子株式会社 コア基板
FR3129026A1 (fr) * 2021-11-05 2023-05-12 Safran Procédé de fabrication d’un inducteur et inducteur associé
CN114937603A (zh) * 2022-03-25 2022-08-23 珠海越亚半导体股份有限公司 具有滤波功能的导通基板、载板布线结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145887A (ja) * 1984-12-20 1986-07-03 三菱電機株式会社 印刷配線板
JPH01201985A (ja) * 1988-02-08 1989-08-14 Nec Corp 印刷配線板
JPH0314284A (ja) * 1989-06-13 1991-01-22 Mitsubishi Electric Corp ノイズ吸収材埋込み型プリント基板
JPH05335775A (ja) * 1992-05-28 1993-12-17 Fuji Elelctrochem Co Ltd 積層型電波吸収体
JPH10303563A (ja) * 1997-04-23 1998-11-13 Nec Corp 多層プリント配線板およびその製造方法
JP2003069169A (ja) * 2001-08-22 2003-03-07 Nec Corp 回路基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124283A (ja) * 1987-11-10 1989-05-17 Fujitsu Ltd コア内蔵型プリント板
JPH01312885A (ja) 1988-06-09 1989-12-18 Murata Mfg Co Ltd インダクタ内蔵回路基板
US5384434A (en) 1992-03-02 1995-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic circuit board
JP2877132B2 (ja) 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
JP3322199B2 (ja) 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3214472B2 (ja) * 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
US6240622B1 (en) 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
US7514637B1 (en) * 1999-08-06 2009-04-07 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP4435910B2 (ja) * 1999-09-27 2010-03-24 関西ペイント株式会社 カチオン電着塗料組成物
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6462950B1 (en) 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6740411B2 (en) 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
TW518616B (en) 2001-06-01 2003-01-21 Phoenix Prec Technology Corp Method of manufacturing multi-layer circuit board with embedded passive device
DE10128004A1 (de) * 2001-06-08 2002-12-19 Vacuumschmelze Gmbh Induktives Bauelement und Verfahren zu seiner Herstellung
JP2003092489A (ja) 2001-09-18 2003-03-28 Murata Mach Ltd プリント基板
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
WO2004067631A1 (ja) * 2002-12-27 2004-08-12 Tdk Corporation 樹脂組成物、樹脂硬化物、シート状樹脂硬化物、積層体、プリプレグ、電子部品及び多層基板
JP2004274004A (ja) 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2004288793A (ja) 2003-03-20 2004-10-14 Nec Tokin Corp 直流電源回路内蔵基板およびその製造方法
JP2005229766A (ja) 2004-02-16 2005-08-25 Nec Tokin Corp 電源モジュールおよびその製造方法
KR100688858B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법
KR100651358B1 (ko) 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145887A (ja) * 1984-12-20 1986-07-03 三菱電機株式会社 印刷配線板
JPH01201985A (ja) * 1988-02-08 1989-08-14 Nec Corp 印刷配線板
JPH0314284A (ja) * 1989-06-13 1991-01-22 Mitsubishi Electric Corp ノイズ吸収材埋込み型プリント基板
JPH05335775A (ja) * 1992-05-28 1993-12-17 Fuji Elelctrochem Co Ltd 積層型電波吸収体
JPH10303563A (ja) * 1997-04-23 1998-11-13 Nec Corp 多層プリント配線板およびその製造方法
JP2003069169A (ja) * 2001-08-22 2003-03-07 Nec Corp 回路基板

Also Published As

Publication number Publication date
KR20080027371A (ko) 2008-03-26
US20110102122A1 (en) 2011-05-05
CN101341807A (zh) 2009-01-07
US7812702B2 (en) 2010-10-12
US7843302B2 (en) 2010-11-30
TWI344805B (en) 2011-07-01
US8207811B2 (en) 2012-06-26
CN101341807B (zh) 2012-09-19
TW200803644A (en) 2008-01-01
CN101697305A (zh) 2010-04-21
US20090225525A1 (en) 2009-09-10
EP2018092A1 (en) 2009-01-21
TW201106819A (en) 2011-02-16
TWI344325B (en) 2011-06-21
EP2018092A4 (en) 2012-11-14
US7868728B2 (en) 2011-01-11
US20100117779A1 (en) 2010-05-13
US7855626B2 (en) 2010-12-21
KR100973447B1 (ko) 2010-08-02
US20090224863A1 (en) 2009-09-10
WO2007129526A1 (ja) 2007-11-15
US20070257761A1 (en) 2007-11-08
CN101697305B (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
JPWO2007129526A1 (ja) インダクタ及びこれを利用した電源回路
JP5549600B2 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
US9478343B2 (en) Printed wiring board
JP6361827B2 (ja) Ｄｃ−ｄｃコンバータおよびスイッチングｉｃ
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN109003779B (zh) 功率模块及其制造方法
JP2008171965A (ja) 超小型電力変換装置
JP2009246159A (ja) 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
WO2017006784A1 (ja) Ｄｃ－ｄｃコンバータ
WO2003100853A1 (fr) Substrat a multiples couches avec une bobine integree, puce a semi-conducteurs, procedes de facturation
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
CN113196473A (zh) 集成部件和电力转换装置
US11657951B2 (en) Integrated embedded transformer module
JP2017139407A (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
RU86833U1 (ru) Многослойная печатная плата
CN115376794A (zh) 磁性嵌体及其制造方法以及包括磁性嵌体的部件承载件
CN115379644A (zh) 具有磁性元件的部件承载件、磁性嵌体及制造方法以及用途
CN116682647A (zh) Lc集成磁封装电源模块及制备工艺
JP2004006515A (ja) 多層回路板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130313