CN102893344B - 基板内置用电子部件和部件内置型基板 - Google Patents

基板内置用电子部件和部件内置型基板 Download PDF

Info

Publication number
CN102893344B
CN102893344B CN201180024390.0A CN201180024390A CN102893344B CN 102893344 B CN102893344 B CN 102893344B CN 201180024390 A CN201180024390 A CN 201180024390A CN 102893344 B CN102893344 B CN 102893344B
Authority
CN
China
Prior art keywords
substrate
planar coil
terminal electrode
built
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180024390.0A
Other languages
English (en)
Other versions
CN102893344A (zh
Inventor
宫崎政志
杉山裕一
滨田芳树
秦丰
横田英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN102893344A publication Critical patent/CN102893344A/zh
Application granted granted Critical
Publication of CN102893344B publication Critical patent/CN102893344B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/327—Encapsulating or impregnating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供使厚度薄的基板内置用电子部件和部件内置型基板，对电子装置的小型·轻量化进一步作出贡献。在一对磁性体层（101、102）之间夹着装配由绝缘体（103～105）保护的平面型线圈（110、111）而构成的基板内置用电子部件（100）中，具有在上述一对磁性体层（101、102）中的任一方或者双方的规定位置形成的孔（106～109）或者开口或者缺损部，上述规定位置是与上述平面型线圈（110、111）的端子电极（112～115）相对的位置。

Description

基板内置用电子部件和部件内置型基板
技术领域
本发明涉及基板内置用电子部件和部件内置型基板，特别涉及基板内置用的电感元件和内置有该电感元件的部件内置型基板。
背景技术
近年来，各种电子装置的小型·轻量化显著。这是基于电子部件的微小化和其安装技术的进步，特别是较大地依赖在印刷配线板等电子基板的内部埋入有所需要的电子部件的、所谓“部件内置型基板”的技术进步。特别是，在基板的厚度内将电子部件完全埋设的部件，通过使基板正反面平坦化，对电子装置的小型·轻量化有大帮助。
也将埋设于部件内置型基板的电子部件称为“基板内置用电子部件”。基板内置用电子部件的代表是IC芯片等半导体集成电路或电阻元件和电容元件。但是，当今，这些基板内置用电子部件、即完全埋设有半导体集成电路、电阻元件和电容元件的极薄的部件内置型基板正在实用化。
而且，在上述的例示（基板内置用电子部件的例子）中不包含所谓的“电感元件”或者线圈元件。这是因为，与半导体集成电路、电阻元件或者电容元件相比具有厚度，在埋入到基板的情况下，不能使基板变薄，或者，在埋入到薄型基板的情况下，电感元件的一部分突出至基板的表面或者背面。
图20是现有技术的电感元件的构造图。如该图所示，电感元件1具有：在内部形成有线圈图案2、3的层叠主体部4；和形成于该层叠主体部4的两侧端的端子电极5、6，将端子电极5、6和线圈图案2、3之间电连接。
这样的部件形状，是以能够仅仅通过锡焊而安装在印刷基板的表面的方式制造出的电子部件、所谓的表面安装部件的典型。即，印刷基板是实施有电子部件用的配线的基板，在该印刷基板安装电子部件的情况下，在自古以来的方法中，在基板上开洞通过销，通过焊接安装通过来的销。但是，由于表面安装部件的出现，能够将电子部件直接通过焊接简单地安装到印刷基板的表面。不需要在印刷基板开洞，所以焊接用的引线部分变得不需要，并且销间隔能够变得更加狭窄，能够实现小型化·高密度化。
作为基板内置用电子部件所使用的电阻元件和电容元件也具有与该电感元件相同的外观构造、即表面安装部件的形状，但是厚度比电感元件薄，因此在埋入基板的情况下，也不导致使基板的厚度增加等不良情况。但是，由于电感元件的厚度比电阻元件等厚，所以以现有技术的表面安装部件的形状，不能使基板变薄，因此寻求相应的对策。（参照图20（c）的符号H）
在该背景下，在下述的专利文献1中记载有在基板内装入有线圈的技术，另外，在下述的专利文献2中记载有有助于薄型化的平面型电感的技术。
现有技术文献
技术文献
专利文献1：专利第4112914号公报
专利文献2：专利第3540733号公报
发明内容
发明要解决的课题
但是，专利文献1记载的技术是在印刷配线板的内部装入线圈的技术，主要不是将完成件的电子部件、即电感元件埋入基板的技术。因此，假如即使使线圈薄型化（低背化），对基板的薄型化作出了贡献，但是线圈的作成与没作出原样成为基板的成品率，在成本方面不优选。
另外，专利文献2记载的技术，完全没有关于电极构造的公开，自然理解为现有技术相同的电极构造（参照图20），所以不能消除上述的不良、即所谓的厚度厚不能减薄基板的课题。
所以，本发明提供使厚度变薄的基板内置用电子部件和部件内置型基板。
用于解决课题的方法
第一方面的发明是一种基板内置用电子部件，包括：一对磁性体层；配置于上述一对磁性体层之间的平面型线圈；和多个绝缘体层，其配置为位于上述一对磁性体层之间，且夹着上述平面型线圈的两面，上述平面型线圈在至少一个末端设置有端子电极，而且上述磁性体层，在与上述一个端子电极的位置对应的部位设置有孔、开口或者缺损部。
第二方面的发明是第一方面记载的基板内置用电子部件，上述磁性体层具有矩形平面，并且上述平面型线圈的上述一个端子电极形成为位于与上述磁性体层的角部对应的位置。
第三方面的发明是第一方面记载的基板内置用电子部件，上述端子电极形成于上述平面型线圈的两端，并且还形成于上述平面型线圈的两端间的一个或者多个任意的位置。
第四方面的发明是第一方面记载的基板内置用电子部件，上述磁性体层的上述孔、开口或者缺损部具有与上述平面型线圈的端子电极的大小大致相当或者比其小的开口面积。
第五方面的发明是第一方面记载的基板内置用电子部件，在上述绝缘体层的对应的位置设置有孔或者开口，使得经由上述孔、开口或者缺损部引出上述端子电极。
第六方面的发明是第一方面记载的基板内置用电子部件，上述平面型线圈包括第一平面型线圈和第二平面型线圈，上述第一平面型线圈和上述第二平面型线圈串联连接，上述第一平面型线圈的一个端子电极和上述第二平面型线圈的一个端子电极，配置于与矩形的上述绝缘体层的一边的不同的角部对应的位置。
第七方面的发明是第六方面记载的基板内置用电子部件，上述端子电极中的一个端子电极位于与上述绝缘体层的角部对应的位置，另一个端子电极配置于与上述绝缘体层的中央部对应的位置。
第八方面的发明是第七方面记载的基板内置用电子部件，上述第一平面型线圈和上述第二平面型线圈的串联连接，是将配置于与上述第一平面型线圈和上述第二平面型线圈的中央部对应的位置的端子电极彼此经由设置于它们之间的绝缘体层的正反面贯通电极串联连接而进行的。
第九方面的发明是第六方面或第七方面记载的基板内置用电子部件，上述第一平面型线圈的一个端子电极和上述第二平面型线圈的一个端子电极配置于上述绝缘体层的一边的与分开为不同的平面的左右的位置对应的角部。
第十方面的发明是第六方面记载的基板内置用电子部件，上述第一平面型线圈的一个端子电极和上述第二平面型线圈的一个端子电极，在与上述绝缘体层的一边对应的不同的角部分别设置有与平面型线圈不连接的端子电极，上述第一平面型线圈的一个端子电极和设置在上述第二平面型线圈一侧的上述不连接的端子电极，经由设置在上述绝缘体层的正反面贯通电极相连接，上述第二平面型线圈的一个端子电极和设置在上述第一平面型线圈一侧的上述不连接的端子电极，经由设置在上述绝缘体层的正反面贯通电极相连接。
第十一方面的发明是一种部件内置型基板，埋设第一方面记载的基板内置用电子部件，并且通过上述基板内置用电子部件的上述孔、开口或者缺损部，在上述绝缘体层形成了孔或者开口之后，形成导电性材料，经由上述导电性材料，使上述基板内置用电子部件的端子电极与设置于基板一侧的电极导通。
发明效果
根据本发明，能够提供厚度变薄的基板内置用电子部件和部件内置型基板，对电子装置的小型·轻量化进一步做出贡献。
附图说明
图1是实施方式的基板内置用电子部件的外观图。
图2是将基板内置用电子部件100的构造按层分解表示的立体图。
图3是基板内置用电子部件100的特定的层的平面图。
图4是基板内置用电子部件100的特定部分的截面图。
图5是表示实施方式的基板内置用电子部件100的大小和厚度的图。
图6是第一变形例的基板内置用电子部件200的特定的层的平面图。
图7是第二变形例的基板内置用电子部件300的特定的层的平面图。
图8是第三变形例的基板内置用电子部件400的特定的层的平面图。
图9是表示基板内置用电子部件的其它的构造例子的立体图。
图10是部件内置型基板的制造工序的概要截面图（第一例/其1）。
图11是部件内置型基板的制造工序的概要截面图（第一例/其2）。
图12是部件内置型基板的制造工序的概要截面图（第一例/其3）。
图13是部件内置型基板的制造工序的概要截面图（第二例/其1）。
图14是部件内置型基板的制造工序的概要截面图（第二例/其2）。
图15是部件内置型基板的制造工序的概要截面图（第二例/其3）。
图16是部件内置型基板的制造工序的概要截面图（第三例/其1）。
图17是部件内置型基板的制造工序的概要截面图（第三例/其2）。
图18是部件内置型基板的制造工序的概要截面图（第三例/其3）。
图19是从“上下表面”的双方引出电极的部件内置型基板600的概要截面图。
图20是表示现有的电感（inductor）元件的构造的立体图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
＜基板内置用电子部件＞
图1是实施方式的基板内置用电子部件的外观立体图。该基板内置用电子部件100是电感元件，其在隔着规定的间隔相对的一对磁性体层101、102之间夹着三层的绝缘树脂层、即中间绝缘树脂层103、上部绝缘树脂层104和下部绝缘树脂层105，且在上部和下部的绝缘树脂层104、105分别形成有后述的平面型线圈。其结构为，在上表面侧的磁性体层101的“规定位置”设置电极取出用的圆形形状的孔106、107，并且在下表面侧的磁性体层102的“规定位置”也设置同样的电极取出用的圆形形状的孔108、109。关于这种“规定位置”在后文述说。
磁性体层101、102例如是Fe类或者Co类的厚度t为18μm的金属软磁性箔，中间绝缘树脂层103、上部绝缘树脂层104和下部绝缘树脂层105例如均是环氧树脂基底的绝缘材料。或者，磁性体层101、102，例如可以使用厚度低于1μm的纳米颗粒膜、镀铁氧体等。另外，中间绝缘树脂层103、上部绝缘树脂层104和下部绝缘树脂层105，能够使用与在部件内置基板中所使用的绝缘材料相同的材料，例如放入有十字形物或填充物的绝缘材料。然而，与部件内置基板用的绝缘材料不同，作为填充物能够使用将磁性体粉末例如金属磁性体或铁素体等磁性体混入到绝缘树脂中的材料。在该情况下，即在使用将磁性体粉末混入到绝缘树脂中的绝缘树脂时，能够进一步提高电感元件的特性，进而能够进一步使电感元件小且薄，因此优选。
图2是表示基板内置用电子部件100的构造的立体图，为了帮助理解，是表示将各层分离后的状态的分解立体图。在该图中，形成在中间绝缘树脂层103的上表面侧的第一平面型线圈110和形成在中间绝缘树脂层103的下表面侧的第二平面型线圈111分别各具有三个电极、即端子电极112～114和端子电极115～117。
而且，这些端子电极之中端子电极114和端子电极117位于各自的平面型线圈的中心部一侧。端子电极112在图中位于中间绝缘树脂层103的一边的左侧，端子电极113位于右侧。端子电极116位于中间绝缘树脂层103的一边的右侧，端子电极115位于左侧。端子电极113和端子电极115不分别与平面型线圈连接。端子电极112和端子电极115隔着中间绝缘树脂层103上下相对。另外，端子电极113和端子电极116隔着中间绝缘树脂层103上下相对。端子电极114和端子电极117隔着中间绝缘树脂层103上下相对。
这些端子电极112～117通过形成在中间绝缘树脂层103的三个正反面贯通电极118～120，将相对的端子电极彼此电连接。具体而言，端子电极112和端子电极115经由正反面贯通电极118连接，另外，端子电极113和端子电极116经由正反面贯通电极119连接，并且，端子电极114和端子电极117经由正反面贯通电极120连接。
各个端子电极112～117图示为较大，但是为了使平面型线圈110、111的匝数多，只要是发挥作为端子电极的作用的大小即可，优选尽可能小的面积。端子电极113和端子电极115作为上下相对的引出用端子电极的中继端子电极使用。
第一平面型线圈110是在以规定的匝数进行卷绕的平面状的线圈图案的两端连接两个端子电极112、114而构成的，同样，第二平面型线圈111也是在以规定的匝数进行卷绕的平面状的线圈图案的两端连接两个端子电极116、117而构成的。
如上所述，由于端子电极112和端子电极115之间、端子电极113和端子电极116之间、以及电极114和电极117之间连接，所以这些一对线圈、即第一平面型线圈110和第二平面型线圈111，使一个引出电极为“端子电极112或者端子电极115”，并且使另一个引出电极为“端子电极113或者端子电极116”，构成双面引出型的电感器（线圈）。
在此，一对平面型线圈110、111（包括端子电极112～117），如上所述，分别形成在中间绝缘树脂层103的上表面侧和下表面侧，并且在上述一对平面型线圈110、111（包括端子电极112～117）和磁性体层101、102之间设置有上部绝缘树脂层104和下部绝缘树脂层105。而且，中间绝缘树脂层103、上部绝缘树脂层104和下部绝缘树脂层10均是“绝缘体”，因此一对平面型线圈110、111（包括端子电极112～117）被绝缘体保护，不露出到大气中（空气中）。因此，各绝缘树脂层103～105还具有有助于防止端子电极112～117的氧化的优点。
如从该图理解的那样，形成在上表面侧的磁性体层101的孔106、107、和形成在下表面侧的磁性体层102的孔108、109，分别与第一平面型线圈110的两端引出用的端子电极112、113和第二平面型线圈111的两端引出用的端子电极115、116相对。具体而言，孔106、108和端子电极112、115相对，且孔107、109和端子电极113、116相对。在本说明书中，将这种有相对关系的位置称为“规定位置”。
图3是基板内置用电子部件100的平面图，（a）是从上方俯瞰磁性体层101的图，（b）是将磁性体层101除去，使其下方的上部绝缘树脂层104露出，从上方俯瞰而获得的图。（c）是将磁性体层101和上部以及中间绝缘树脂层103、104除去，使其下方的下部绝缘树脂层105露出，从上方俯瞰而获得的图。（d）是将磁性体层101和上部、中间以及下部绝缘树脂层103～105除去，使其下方的磁性体层102露出，从上方俯瞰而获得的图。
如从这些图理解的那样，实施方式的基板内置用电子部件100，在两个平面型线圈110、111的两端形成矩形的电极112、113、115、116，并且在磁性体层101、102形成孔106、107、108、109，并使这些电极112、113、115、116和孔106、107、108、109在规定位置相对。
平面型线圈110、111，例如通过镀Cu，形成为：L/S为90/30μm、厚度t为25μm、匝数为7，大小为“2520尺寸”。
图4是基板内置用电子部件100的截面图，（a）是图3的A－A截面，（b）是图3的B－B截面，（c）是图3的C－C截面、（d）是图3的D－D截面，（e）是图3的E－E截面。
如这些图所示，实施方式的基板内置用电子部件100，与平面型线圈110、111的电极112、113、115、116相对地形成有电极取出用的孔106、107、108、109。
在此，对比实施方式的基板内置用电子部件100和现有的部件。为了方便使现有技术的例子为图20的电感元件1时，相当于该现有技术的例子的电感元件1的端子电极5、6的部分，不存在于实施方式的基板内置用电子部件100。这是因为，在磁性体层101、102形成有电极取出用的孔106、107、108、109，不需要现有的这种端子电极5、6。
而且，如在先头说明的那样，现有技术的例子的缺点（具有厚度）是由该端子电极5、6的厚度所导致的，所以不需要该端子电极5、6的实施方式的基板内置用电子部件100，当然能够减薄与端子电极5、6的厚度的部分相当的厚度，特别是能够获得在埋入到部件内置型基板的情况下能够实现基板的薄型化这样的特别的效果。
图5是表示实施方式的基板内置用电子部件100的大小和厚度的图。基板内置用电子部件100的大小是米粒大的微细的大小、例如约2.5mm×2.0mm。在（a）中，为了表示具体的大小，与日本的1元硬币相比较，另外，在（b）中，同样为了表示具体的厚度，与日本的1元硬币的厚度（约1．5mm）相比较。基板内置用电子部件100的厚度约150μm。从这些比较例还可以理解，实施方式的基板内置用电子部件100无论大小还是厚度均是极其微细的，所以特别在埋入于部件内置型基板的情况下，能够对基板的薄型化做出较大贡献。
除此之外，使在平面型线圈110、111的与端子电极112、113、115、116相对的位置（规定位置）形成的孔106、107、108、109为非常小的开口。由此，端子电极112、113、115、116的大小也能够为所需最小限度的大小，由此，能够减少端子电极112、113、115、116占据平面型线圈110、111的面积比例，获得高电感。
另外，将预先在内部形成有获得了充足的电性能的平面型线圈110、111的电感元件、即基板内置用电子部件100作成为“部件”，将该部件埋入到基板中，因此没有不良件的电感元件被埋入基板的问题，电感元件的做成不做成对基板的成品率没有影响。
此外，在以上的例中，如图3所示，在两个平面型线圈110、111的两端形成矩形的电极112、113、115、116。与此同时，在与上述那些电极112、113、115、116相对的位置（规定位置）形成有孔106、107、108、109，但不限定于此。例如，可以以如下方式变形。
图6是第一变形例的基板内置用电子部件200的平面图。（a）是从上方俯瞰磁性体层201（相当于图3的磁性体层101）的图。（b）是将磁性体层201除去、使其下方的上部绝缘树脂层204（相当于图3的上部绝缘树脂层104）露出，从上方俯瞰而获得的图。（c）是将磁性体层201和上部绝缘体层204以及中间绝缘树脂层（相当于图3的中间绝缘树脂层103）除去、使其下方的下部绝缘树脂层205（相当于图3的下部绝缘树脂层105）露出，从上方俯瞰而获得的图。（d）是将磁性体层201和上部、中间绝缘树脂层以及下部绝缘树脂层205除去、使其下方的磁性体层202（相当于图3的磁性体层102）露出，从上方俯瞰而获得的图。
如这些图所示，第一变形例的基板内置用电子部件200，在上部和下部的绝缘树脂层204、205形成环状的平面型线圈206、207，在上述两个平面型线圈206、207的两端形成三角形形状的电极208、209、210。与此同时，在与上述那些端子电极208、209、210相对的位置（规定位置）形成磁性体层201的孔211、212。
即便如此，也能够不需要现有技术的例子的端子电极5、6，能够在埋入到部件内置型基板的情况下实现基板的薄型化。
另外，由于将三角形形状的端子电极208、209、210配置于上部和下部的绝缘树脂层204、205的角部，所以不会产生面积的浪费。
图7是第二变形例的基板内置用电子部件300的平面图。（a）是从上方俯瞰磁性体层301（相当于图3的磁性体层101）而获得的图。（b）是将磁性体层301除去，使其下方的上部绝缘树脂层304（相当于图3的上部绝缘树脂层104）露出，从上方俯瞰而获得的图。（c）是将磁性体层301和上部绝缘体层304以及中间绝缘树脂层（相当于图3的中间绝缘树脂层103）除去，使其下方的下部绝缘树脂层305（相当于图3的下部绝缘树脂层105）露出，从上方俯瞰而获得的图。（d）是将磁性体层301和上部、中间绝缘树脂层以及下部绝缘树脂层305除去，使其下方的磁性体层302（相当于图3的磁性体层102）露出，从上方俯瞰而获得的图。
如上述这些图所示，第二变形例的基板内置用电子部件300，在上部和下部的绝缘树脂层304、305形成环状的平面型线圈306、307，并在上述两个平面型线圈306、307的两端形成矩形的电极308、309。与此同时，在上述两个平面型线圈306、307的中途的关键部位还形成矩形的电极310、311、312，并且，在与上述电极308、309、310、311、312相对的位置（规定位置）形成有磁性体层301的孔313、314、315、316、317。
即便如此，也能够不需要现有技术的例子的端子电极5、6，能够在埋入到部件内置型基板的情况下实现基板的薄型化。
另外，在平面型线圈306、307的中途的主要部位还形成有端子电极310、311、312。因而，通过根据需要选择性地利用上述端子电极310、311、312，能够进行电感的微调整。
图8是第三变形例的基板内置用电子部件400的平面图。（a）是从上方俯瞰磁性体层401（相当于图3的磁性体层101）而获得图。（b）是将磁性体层401除去，使其下方的上部绝缘树脂层404（相当于图3的上部绝缘树脂层104）露出，从上方俯瞰而获得的图。（c）是将磁性体层401和上部绝缘体层404以及中间绝缘树脂层（相当于图3的中间绝缘树脂层103）除去，使其下方的下部绝缘树脂层405（相当于图3的下部绝缘树脂层105）露出，从上方俯瞰而获得的图。（d）是将磁性体层401和上部、中间绝缘树脂层以及下部绝缘树脂层405除去，使其下方的磁性体层402（相当于图3的磁性体层102）露出，从上方俯瞰而获得的图。
如上述这些图所示，第三变形例的基板内置用电子部件400，在上部和下部的绝缘树脂层404、405形成环状的平面型线圈406、407，并在上述两个平面型线圈406、407的两端形成矩形的电极408、409。与此同时，在与上述端子电极408、409相对的位置（规定位置）形成有磁性体层301的矩形窗410。
即便如此，也能够不需要现有技术的例子的端子电极5、6，能够在埋入到部件内置型基板的情况下实现基板的薄型化。
另外，由于使端子电极408、409的大部分与矩形窗410的大小配合后露出，所以能够增大与端子电极408、409的连接面积，能够降低连接电阻。
此外，在以上的例子中，在磁性体层101、102、201、301开有圆形形状的孔106～109、211、212、313、314、315、316、317（图1、图6、图7的例子），或在磁性体层301开有矩形窗410（图8的例子）。但是，不限定于此。例如也可以为以下方式。
图9是表示基板内置用电子部件的其它的构造例的图。此外，对与图1共同的构成要素标注同一附图标记。如该图的（a）所示，基板内置用电子部件100a，在隔着规定的间隔相对的一对磁性体层101a、102a之间夹有三层的绝缘树脂层、即中间绝缘树脂层103、上部绝缘树脂层104、下部绝缘树脂层105。而且，是在上部和下部的绝缘树脂层104、105分别形成有平面型线圈（参照图3的附图标记110、111）的电感元件，其构成是将上表面侧的磁性体层101a和下表面侧的磁性体层102a的一部分切断，并使该切断部分为缺损部121、122。在此，一般来讲，“切断”意味着切除对象物的一部分，但是在此不采用那种狭义的解释。不仅仅为切除，还包含预先以不包括缺损部121、122的形状形成磁性体层101a、102a的方式。
即使这样，也能够使平面型线圈的电极112、113从形成于磁性体层101a、102a的缺损部121、122露出。另外，即使在该情况下，缺损部121、122的位置（规定位置）也成为与平面型线圈的电极112、113相对的位置。
另外，在该例中，为带状的缺损部121、122，但不限制于此，例如，如该图（b）所示的基板内置用电子部件100b那样，也可以为将磁性体层101b、102b的角部切除了的矩形的缺损部123～126。同样，能够使平面线圈的电极112、113从形成于磁性体层101b、102b的缺损部123～126露出。缺损部123～126也可以为矩形以外的形状。例如还可以为圆形形状、椭圆状或者U字状等任意的形状。适当选择容易制作的形状即可。即使在该情况下，缺损部123～126的位置（规定位置）也成为与平面型线圈的电极112、113相对的位置。
另外，在该图的（a）、（b）中，期望不将缺损部121、122、123～126的上部绝缘树脂层104和下部绝缘树脂层105除去而原样保留。是因为能够利用上部绝缘树脂层104和下部绝缘树脂层105保护电极112、113不与空气接触，例如，是因为能够防止长期保管基板内置用电子部件100a、100b时的劣化。另外，这样的考虑方法（电极112、113的保护）当然能够适用于之前说明过的图1的构造、即在上表面侧的磁性体层101和下表面侧的磁性体层102开有电极取出用的圆形形状的孔106、107的构造。
＜部件内置型基板/第一例＞
接着，对内置有以上说明过的基板内置用电子部件100、100a、100b、200、300、400中的任意一个的部件内置型基板进行说明。
图10～图12是部件内置型基板的制造工序图。
（第一工序）……图10（a）
首先，准备基底部件（以下，称为核心基板10）。该核心基板10是成为部件内置型基板的骨格的部件。例如能够使用铜等金属、树脂或者陶瓷等，但是在使用铜等金属的情况下能够获得电屏蔽效果，因此优选。核心基板10的厚度为，能够将在后述的基板内置用电子部件、即半导体集成电路、电感元件和电阻元件以及电容元件等之中最具有厚度的某部件充分埋入的程度的厚度。
在核心基材10使用金属的情况下，容易使用铜、金、银等贵金属或者铁、铁合金、Ni类合金等。另外，在树脂的情况下，能够使用环氧树脂或聚酰亚胺树脂、氰酸酯树脂、热固性聚烯烃树脂、热固性聚苯醚树脂等热固性树脂，或者液晶聚合物、聚醚醚酮、聚苯硫醚等热塑性树脂等。并且，还可以使用将这些树脂浸渍于玻璃无纺布或树脂无纺布的材料，或者使填充物分散了的材料。作为填充物，例如能够使用二氧化硅、氧化铝、氧化镁、氧化钛、滑石（talc）等金属氧化物，另外，在此之外还能够使用氢氧化铝、氢氧化镁等。并且，作为填充物的形状可以为球状、破碎状、板状、晶须（单晶纤维）状、纤维状等。另外，在陶瓷的情况下，能够使用氧化铝等LTCC（LowTemperatureCofiredCeramic：低温共烧陶瓷）材料、BT等电容器材料等。
（第二工序）……图10（b）
接着，在核心基板10的所需要部分开贯通孔11～14。这些贯通孔11～14用于埋入后述的基板内置用电子部件，或作为用于将基板的正反面电连接的连接路径使用。在此，将朝向图面从左端开始三个贯通孔11～13作为部件埋入用，右端的一个贯通孔14作为连接路径，但这不过是为了图示的方便。
（第三工序）……图10（c）
接着，在核心基板10的一个表面（在图中为下表面）上粘贴树脂薄板15。该树脂薄板15如果是能够在树脂密封后进行“剥离”的树脂薄板则优选，但是并不一定需要剥离。关于原材料，如果绝缘性优良，则无特别限定。例如，在树脂薄板15使用树脂等柔软的原材料的情况下，也可以使用粘着有铜箔等加强薄板的层叠薄板、即树脂和铜箔的层叠薄板。接着，在贯通孔11～14之中部件埋设用的贯通孔11、12、13的底部、即树脂薄板15的相对于图面的上表面，适量涂敷液状或者薄膜状等具有粘着性的部件固定用树脂16。替代部件固定用树脂16，也可以使用粘着剂。
（第四工序）……图10（d）
接着，将所需要的基板内置用电子部件，此处为电感元件17、电阻元件18和半导体集成电路19分别插入对应的贯通孔11、12、13，并对孔内部的树脂薄板15上轻轻按压，由此利用涂敷在树脂薄板15之上的部件固定用树脂16的粘着力进行暂时固定。
图示的基板内置用电子部件中的“电感元件17”是本实施方式特有的部件、即具有用于使厚度薄的构造的部件，相当于之前说明过的基板内置用电子部件100、100a、100b、200、300、400中任一个。此外，也可以将其它的基板内置用电子部件中的电阻元件18换另一种叫法例如为电容元件。
（第五工序）……图10（e）
接着，密封基板内置用电子部件、例如电感元件17、电阻元件18和半导体集成电路19等。该密封是如下所述进行的：从基板上表面以规定的力按压薄板状的密封树脂20，使其流动使得完全堵塞基板内置用电子部件的周围的间隙，该薄板状的密封树脂20具有能够充分填充贯通孔11～14的内部容积、即除去基板内置用电子部件的体积后的容积的部分的厚度，之后，通过施加所需要的热、例如160～200℃程度的热使该密封树脂20硬化。此外，该密封树脂20也可以使用粘着有铜箔等加强薄板的部件、即树脂和铜箔的层叠薄板。密封树脂20必需的功能是低线膨胀和绝缘性。即，为了无间隙地填充空间具有充分的流动性，且具有作为绝缘基板的充分的特性（绝缘性等）即可。因而，密封树脂无论是热硬化性树脂还是热可塑性树脂都能够使用，但是只要是能够以150～400℃程度的热使其软化进行密封的绝缘性树脂即可。进而，优选在该工序中用树脂完全无间隙地填埋基板内置用电子部件的周围时，树脂还进入到设置于电感元件17的孔106～109、缺损部121～122或123～124。
（第六工序）……图10（f）
接着，剥离树脂薄板15。该剥离例如能够通过热、光、溶解等进行。
此外，树脂薄板15也并不一定需要剥离。因为第一例中的树脂薄板15的作用是制作部件埋设用的贯通孔11、12、13的底、即部件固定用树脂16的涂敷面和电子部件的载置面。而且，因为在载置电子部件之后，不需要去除“底”。在不剥离树脂薄板15的情况下，变得不需要后述的树脂21、22。即，树脂薄板15起到“底”的作用，但当剥离该树脂薄板15时，变为没有“底”。因此，作为替代其的要素，需要后述的第七工序中的树脂21、22。因而，作为选择有两个：第一，不剥离树脂薄板15，即不需要后述的树脂21、22；第二，剥离树脂薄板15，即需要后述的树脂21、22。在该第一例中采用第二选择，采用剥离树脂薄板15，但这是为了说明的方便。根据实际情况，采用任一项都可以。
（第七工序）……图10（g）
接着，在基板的正反面上粘贴树脂21、22，例如利用加热使其硬化，形成加厚（buildup）层。此外，这些树脂21、22还可以使用粘着有铜箔等加强薄板23、24的部件、即树脂和铜箔的层叠薄板。或者，也可以是替代铜箔粘着有PET薄膜等树脂薄膜的部件，但是这些加强薄板（铜箔、PET等）23、24不是必须的。
（第八工序）……图11（a）
接着，在去除加厚层的加强薄板23、24之后，在关键部位形成通路25～33和通孔34。在此，通路25、26与电感元件17的端子电极35、36的位置对应地形成，通路27、28与电阻元件18的端子电极37、38的位置对应地形成，通路29～33与半导体集成电路19的端子电极39～43的位置对应地形成。
这些通路25～33和通孔34的形成能够使用激光进行，但是例如在加厚层的树脂21、22使用光硬化型的树脂的情况下，也能够通过光刻形成。而且，对于通孔34还也能够利用钻孔机或挖根机（rooter）等机械的方法形成。
此外，通路25～33的大小空出为能够充分获得与基板内置用电子部件100的各个端子电极的导通。但是，电感元件17的通路优选比端子电极112～116的短的一方的宽度稍微小的径的通路。例如，优选与电感元件17的端子电极112～116的短的一方的宽度相同或比其稍微小的径的通路。而且，优选不与磁性体层101、102的孔106～109的边缘接触。这是因为，形成于通路内的导体，形成向电感元件17的导电通路，并且导体与磁性体层101、102接触时，电感元件17的电感值下降。这点在后述的其它例子的情况下也相同。
（第九工序）……图11（b）
接着，用抗蚀剂44、45覆盖加厚层的树脂21、22，对抗蚀剂44、45进行曝光·显影，以规定形状进行图案化。
（第十工序）……图11（c）
接着，用导电材料46～54填埋通路25～33，并且在通孔34的内壁还形成有导电材料55之后，在加厚层的表面形成配线56、57，并除去抗蚀剂44、45。此外，导电材料46～54也可以为镀层，或者，还可以使用导电性树脂等。
（第十一工序）……图11（d）
接着，形成第二层的加厚层。该第二层的加厚层也能够通过与上述第七工序相同的方法形成。即，在第一层的加厚层之上粘着树脂58、59，使其硬化来形成。此外，这些树脂58、59也可以使用粘着有铜箔等加强薄板60、61的部件、例如树脂和铜箔的层叠薄板。或者，也可以是替代铜箔粘着有PET薄膜等树脂薄膜的部件。
（第十二工序）……图12（a）
接着，去除第二层的加厚层的加强薄板60、61，在树脂58、59的规定位置形成通路62～70。这些通路62～70也能够使用激光形成。
（第十三工序）……图12（b）
接着，用抗蚀剂71、72覆盖第二层的加厚层的树脂58、59，对抗蚀剂71、72进行曝光·显影，以规定形状进行图案化。
（第十四工序）……图12（c）
接着，在用导电材料73～81填埋第二层的加厚层的通路62～70之后，在第二层的加厚层的表面形成配线82、83，除去抗蚀剂71、72。此外，导电材料73～81也可以为镀层，或者，也可使用导电性树脂等。
（第十五工序）……图12（d）
最后，用抗焊剂（也称为绿抗蚀剂、液态光致阻焊剂：greenresist）84、85覆盖基板的正反面成为保护膜，完成部件内置型基板86。
而且，在以上的工序中，为两层的加厚层，但是也可以为一层，或者，也可以为三层以上的多层。
这样，在该第一例的部件内置型基板86中，能够从电感元件17或电阻元件18以及半导体集成电路19的“下表面”直接经由导电材料46～54、77～81将电极引出至基板表面。另外，电感元件17的厚度比前面的现有技术的例子（参照图20）薄，因此能够减薄部件内置型基板86的厚度。
＜部件内置型基板/第二例＞
图13～图15是部件内置型基板的第二例的制造工序图。
（第一工序）……图13（a）
首先，准备基底部件（以下称为核心基板500）。该核心基板500是成为部件内置型基板的骨格的部件，例如能够使用铜等金属、树脂或者陶瓷等。特别是，在使用铜等金属的情况下，因此能够获得电屏蔽效果，所以优选。核心基板500的厚度为，能够将后述的基板内置用电子部件、即半导体集成电路、电感元件和电阻元件以及电容元件等中最具有厚度的某部件充分埋入的程度的厚度。
在核心基材500使用金属的情况下，能够使用与第一实施例的核心基材10相同的材料，所以省略其说明。
（第二工序）……图13（b）
接着，在核心基板500的所需要部分开有贯通孔501～504。这些贯通孔501～504用于埋入后述的基板内置用电子部件，或者作为用于将基板的正反面电连接的连接路径使用。在此，朝向附图从左端开始三个贯通孔501～503为部件埋入用，右端的一个贯通孔504为连接路径，但这不过是为了图示的方便。
（第三工序）……图13（c）
接着，在核心基板500的一个表面（在图中为下表面）上粘贴树脂薄板505。贴合也可以一边加热一边进行。树脂薄板505是粘着有热硬化性的绝缘树脂层506和铜箔或PET等加强层507的部件。但是，不限定于此。也可以仅仅为绝缘树脂层506的树脂薄板505。
（第四工序）……图13（d）
接着，将所需要的基板内置用电子部件，在此为电感元件508、电阻元件509和半导体集成电路510分别插入对应的贯通孔501、502、503，通过在孔内部的树脂薄板505上以规定的力按压，利用树脂薄板505的粘着力进行预固定。此时，也可以一边加热一边进行预固定。
图示的基板内置用电子部件中的“电感元件508”是本实施方式特有的部件（具有用于使厚度薄的构造的部件），是相当于在之前说明过的基板内置用电子部件100、100a、100b、200、300、400中任意的部件。此外，也可以将其它的基板内置用电子部件中的电阻元件509例如替叫为电容元件。
（第五工序）……图13（e）
接着，密封电感元件508、电阻元件509和半导体集成电路510等基板内置用电子部件。该密封是如下进行的：从基板上表面以规定的力按压具有能够充分超过贯通孔501～504的深度的厚度的薄板状的密封树脂层511，使其流动使得用树脂完全堵塞基板内置用电子部件的周围的间隙，之后，施加所需要的热、例如160～200℃程度的热，使该密封树脂511硬化。该工序中的用树脂完全填埋间隙，与第一例的情况完全相同，所以省略其说明。
此外，该密封树脂511也可以使用粘着有铜箔等加强薄板512的部件。密封树脂511所必需的功能是低线膨胀性和绝缘性。即，为了无间隙地填充空间，具有充分的流动性且具有作为绝缘基板的充分的特性（绝缘性等）即可。
（第六工序）……图13（f）
接着，除去加强层507和加强薄板512，在密封树脂层511的关键部位形成通路513～521和通孔522。在此，通路513、514与电感元件508的电极523、524的位置对应地形成，通路515、516与电阻元件509的电极525、526的位置对应地形成，通路517～521与半导体集成电路510的电极527～531的位置对应地形成。通路的大小与第一例的情况相同，所以省略其说明。
这些通路513～521和通孔522的形成能够使用激光进行，但是例如在密封树脂层511使用光硬化型的树脂的情况下，也能够通过光刻形成。并且，通孔522能够利用钻孔机或挖根机等机械的方法形成。
（第七工序）……图13（g）
接着，用抗蚀剂532、533覆盖绝缘树脂层506和密封树脂层511，对抗蚀剂532、533进行曝光·显影，以规定形状进行图案化。
（第八工序）……图14（a）
接着，用导电材料534～542填埋通路513～521，并且在通孔522的内壁也形成有导电材料543之后，在绝缘树脂层506和密封树脂层511的表面形成配线544、545，除去抗蚀剂532、533。此外，导电材料534～543也可以为镀层，或者，还可以使用导电性树脂等。
（第九工序）……图14（b）
接着，在基板的两个表面形成加厚层。该加厚层是在绝缘树脂层506和密封树脂层511之上粘着树脂546、547，并使其硬化而形成的。此外，这些树脂546、547也可以使用粘着有铜箔等加强薄板548、549的部件（树脂和铜箔的层叠薄板）。或者，也可以是替代铜箔粘着有PET薄膜等的树脂薄膜。
（第十工序）……图14（c）
接着，除去加厚层的加强薄板548、549，在树脂546、547的规定位置形成通路550～558。这些通路550～558也能够使用激光形成。
（第十一工序）……图15（a）
接着，用抗蚀剂559、560覆盖加厚层的树脂546、547，对抗蚀剂559、560进行曝光·显影，以规定形状进行图案化。
（第十二工序）……图15（b）
接着，在用导电材料561～569填埋加厚层的通路550～558之后，在加厚层的表面形成配线570、571，除去抗蚀剂559、560。此外，导电材料561～569也可以为镀层，或者，还可使用导电性树脂等。
（第十三工序）……图15（c）
最后，用抗焊剂（也称为绿抗蚀剂、液态光致阻焊剂：greenresist）572、573覆盖基板的正反面成为保护膜，完成部件内置型基板574。
此外，在以上的工序中，为一层的加厚层，但是也可以为两层以上的多层。
这样，在该第二例的部件内置型基板574中，也能够从电感元件508或电阻元件509以及半导体集成电路510的“上表面”直接经由导电材料534～542、561～563将电极引出至基板表面。另外，由于电感元件508的厚度比前面的现有技术的例子（参照图20）低，所以能够减薄部件内置型基板574的厚度。
＜部件内置型基板/第三例＞
图16～图18是部件内置型基板的第三例的制造工序图。该第三例是上述的第一例（参照图10～图12）的变形例，对与第一例共同的构成要素标注相同的附图标记。与第一例的不同在于不使用部件固定用树脂16这一点。
（第一工序）……图16（a）
首先，准备基底部件（以下称为核心基板10）。该核心基板10是成为部件内置型基板的骨格的部件，例如能够使用铜等金属、树脂或者陶瓷等。但是，在使用铜等金属的情况下，由于能够获得电屏蔽效果，所以优选。核心基板10的厚度为，能够充分埋入后述的基板内置用电子部件、即半导体集成电路、电感元件、电阻元件以及电容元件等中高度最高的部件的程度的厚度。
（第二工序）……图16（b）
接着，在核心基板10的所需要部分开有贯通孔11～14。这些贯通孔11～14用于埋入后述的基板内置用电子部件，或者作为用于电连接基板的正反面的连接路径使用。在此，朝向图面从左端开始三个贯通孔11～13为部件埋入用，右端的一个贯通孔14为连接路径，但这不过是为了图示的方便。
（第三工序）……图16（c）
接着，在核心基板10的一个表面（在图中为下表面）粘贴预固定用的树脂薄板15a。该树脂薄板15a如果能够在树脂密封后进行“剥离”，并且能够对后述的基板内置用电子部件进行“预固定”即可，对于原材料并无特别限定，但是例如在树脂薄板15a使用树脂等柔软的原材料的情况下，还可以使用粘着有铜箔等加强薄板的部件、即树脂和铜箔的层叠薄板。
在上述的第一例中，在本阶段，在贯通孔11、12、13的底部涂敷有部件固定用树脂16，但是在第三例中不使用那种部件固定用树脂16。基板内置用电子部件的“预固定”，在利用树脂薄板15a的粘着力进行这点与第一例不同。在第一例中，由于使用部件固定用树脂16，所以具有树脂薄板15a的选择项增加（不需要粘着性）的优点，另一方面，在第三例的中由于不需要部件固定用树脂16的涂敷作业，所以具有能够降低制造成本的优点。
采用第一例和第三例中的哪个，依赖于具有粘着力的树脂薄板15a的获得容易性。即，如果能够以低成本容易地获得具有粘着力的树脂薄板15a，则期望采用第三例。这是因为不进行部件固定用树脂16的涂敷作业，能够降低制造成本。
（第四工序）……图16（d）
接着，将所需要的基板内置用电子部件，此处为电感元件17、电阻元件18和半导体集成电路19分别插入对应的贯通孔11、12、13，通过在孔内部的树脂薄板15a上轻轻按压，利用树脂薄板15a的粘着力进行预固定。
图示的基板内置用电子部件中的“电感元件17”是本实施方式特有的部件（具有用于使厚度薄的构造的部件），是相当于在之前说明过的基板内置用电子部件100、100a、100b、200、300、400中任意的部件。此外，也可以将其它的基板内置用电子部件中的电阻元件18例如替叫为电容元件。
（第五工序）……图16（e）
接着，密封电感元件17、电阻元件18和半导体集成电路19等基板内置用电子部件。该密封是如下述进行的：从基板上面以规定的力按压薄板状的密封树脂20，使其流动使得完全堵塞基板内置用电子部件的周围的间隙，该密封树脂20具有能够充分填充贯通孔11～14的内部容积中的、除去基板内置用电子部件的体积后的容积的部分的厚度，之后，通过施加所需要的热、例如160～200℃程度的热，使该密封树脂20硬化。此外，该密封树脂20也可以使用粘着有铜箔等加强薄板的部件，例如树脂和铜箔的层叠薄板。密封树脂20必需的功能是低线膨胀性和绝缘性。即，为了无间隙地填充空间，具有充分的流动性且具有作为绝缘基板的充分的绝缘性等特性即可。
并且，用该工序中的树脂完全无间隙地填埋基板内置用电子部件的周围，与第一例和第二例相同，所以省略其说明。
（第六工序）……图16（f）
接着，剥离树脂薄板15a。该剥离例如能够通过热、光、溶解等进行。
（第七工序）……图16（g）
接着，在基板的正反面粘贴树脂21、22并使其硬化，例如利用加热使其硬化，形成加厚层。此外，这些树脂21、22也可以使用粘着有铜箔等加强薄板23、24的部件，例如树脂和铜箔的层叠薄板。或者，还可以使用替代铜箔粘着有PET薄膜等树脂薄膜的部件，但是这些加强薄板即铜箔或PET等23、24不是必须的。
（第八工序）……图17（a）
接着，在去除加厚层的加强薄板23、24之后，在关键部位形成通路25～33和通孔34。在此，通路25、26与电感元件17的电极35、36的位置对应地形成，通路27、28与电阻元件18的电极37、38的位置对应地形成，通路29～33与半导体集成电路19的电极39～43的位置对应地形成。
这些通路25～33和通孔34的形成能够使用激光进行，但是例如在加厚层的树脂21、22使用光硬化型的树脂的情况下，还能够通过光刻形成。并且，对于通孔34还能够利用钻孔机或挖根机等机械的方法形成。
此外，通路的大小与第一例的情况相同，省略其说明。
（第九工序）……图17（b）
接着，用抗蚀剂44、45覆盖加厚层的树脂21、22，对抗蚀剂44、45进行曝光·显影，以规定形状进行图案化。
（第十工序）……图17（c）
接着，用导电材料46～54覆盖通路25～33，并且在通孔34的内壁也形成有导电材料55之后，在加厚层的表面形成配线56、57，除去抗蚀剂44、45。此外，导电材料46～54也可以为镀层，或还可以使用导电性树脂等。
（第十一工序）……图17（d）
接着，形成第二层的加厚层。该第二层的加厚层也能够使用与上述的第七工序相同的方法形成。即，在第一层的加厚层上粘贴树脂58、59，使其硬化而形成。此外，这些树脂58、59还可以使用粘着有铜箔等加强薄板60、61的部件、即树脂和铜箔的层叠薄板。或者，还可以使用替代铜箔粘着有PET薄膜等树脂薄膜的部件。
（第十二工序）……图18（a）
接着，去除第二层的加厚层的加强薄板60、61，在树脂58、59的规定位置形成通路62～70。这些通路62～70也能够使用激光进行。
（第十三工序）……图18（b）
接着，用抗蚀剂71、72覆盖第二层的加厚层的树脂58、59，对抗蚀剂71、72进行曝光·显影，以规定形状进行图案化。
（第十四工序）……图18（c）
接着，用导电材料73～81覆盖第二层的加厚层的通路62～70之后，在第二层的加厚层的表面形成配线82、83，除去抗蚀剂71、72。此外，导电材料73～81也可以为镀层，或者还可以使用导电性树脂等。
（第十五工序）……图18（d）
最后，用抗焊剂（也称为绿抗蚀剂、液态光致阻焊剂：greenresist）84、85覆盖基板的正反面成为保护膜，完成部件内置型基板86a。
此外，在以上的工序中，采用两层的加厚层，但是也可以为一层，或者可以为三层以上的多层。
在该第三例中，具有不进行部件固定用树脂16的涂敷作业，能够降低制造成本的优点。
此外，在以上的部件内置型基板86（第一例）和部件内置型基板574（第二例）以及部件内置型基板86a（第三例）中，从电感元件等电子部件的“下表面”或者“上表面”引出电极，但不限于此。也可以从“上、下表面”双方引出电极。
图19是从“上下表面”双方引出电极的部件内置型基板600的构造图。在该图中，部件内置型基板600包括：核心基板601；设置在核心基板601的贯通孔602～605；进入到左侧三个贯通孔602～604的电感元件100、电阻元件607和半导体集成电路608等电子部件；密封上述电子部件的绝缘树脂层609；粘贴在上述绝缘树脂层609的两面的第一绝缘树脂层610和第二绝缘树脂层611；空出配线层612层叠在第一绝缘树脂层610的第三绝缘树脂层613；空出配线层614层叠在第二绝缘树脂层611的第四绝缘树脂层615；形成在第三绝缘树脂层613的表面的配线层616和保护用的绿抗蚀剂（greenresist：液态光致阻焊剂）617；和形成在第四绝缘树脂层615的表面的配线层618和保护用的绿抗蚀剂（greenresist：液态光致阻焊剂）619，并且包括导电材料620～628，其填充到对应电子部件的位置开出的通路的内部。
上述第一例的部件内置型基板86、第二例的部件内置型基板574或者第三例的部件内置型基板86a的不同在于，内置于基板的电子部件之一采用图1的电感元件100、即从上表面和下表面双方取出电极的构造。即，如图1所示，该电感元件100是在一对磁性体层101、102之间夹着三层的绝缘树脂层即中间绝缘树脂层103、上部绝缘树脂层104、下部绝缘树脂层105，并且在上部和下部的绝缘树脂层104、105分别形成有平面型线圈的电感元件，其结构为，在上表面侧的磁性体层101开有电极取出用的圆形形状的孔106、107，并且在下表面侧的磁性体层102也开有同样的电极取出用的圆形形状的孔108、109。因此，如图19所示，通过使用上表面侧的孔的一个（在图中为孔107）和下表面侧的孔的一个（在图中为孔108）来引出电极，能够从基板的上表面和下表面双方进行电极的取出。
附图标记说明
46～55导电材料
73～81导电材料
86部件内置型基板
86a部件内置型基板
100基板内置用电子部件
100a基板内置用电子部件
100b基板内置用电子部件
101、102磁性体层
101a、102a磁性体层
101b、102b磁性体层
103中间绝缘树脂层（绝缘体）
104上部绝缘树脂层（绝缘体）
105下部绝缘树脂层（绝缘体）
106～109孔
110、111平面型线圈
112、113端子电极
115、116端子电极
121、122缺损部
123～126缺损部
200基板内置用电子部件
201、202磁性体层
206、207平面型线圈
208～212端子电极
300基板内置用电子部件
301、302磁性体层
306、307平面型线圈
308～312端子电极
313～317孔
400基板内置用电子部件
401、402磁性体层
406、407平面型线圈
408、409端子电极
410孔
534～543导电材料
561～569导电材料
574部件内置型基板
620～628导电材料

Claims (11)

1.一种基板内置用电子部件，其特征在于：
所述基板内置用电子部件埋设于在核心基板中形成的贯通孔中使用，在具有所述核心基板的基板内，所述基板内置用电子部件通过通路与具有所述核心基板的所述基板中的配线连接，
所述基板内置用电子部件由一对磁性体层、配置于所述一对磁性体层之间的平面型线圈和配置为位于所述一对磁性体层之间的且夹着所述平面型线圈的两面的多个绝缘体层构成，
所述平面型线圈在至少一个末端设置有端子电极，并且包括不与所述平面型线圈连接的一个中继端子电极，
所述磁性体层，在与所述端子电极和所述中继端子电极的位置对应的部位设置有孔或者缺损部。
2.如权利要求1所述的基板内置用电子部件，其特征在于：
所述磁性体层具有矩形平面，并且所述平面型线圈的一个所述端子电极形成为位于与所述磁性体层的角部对应的位置。
3.如权利要求1所述的基板内置用电子部件，其特征在于：
所述端子电极形成于所述平面型线圈的两端，并且还形成于所述平面型线圈的两端间的一个或者多个任意的位置。
4.如权利要求1所述的基板内置用电子部件，其特征在于：
所述磁性体层的所述孔或者缺损部具有与所述平面型线圈的端子电极的大小大致相当或者比其小的开口面积。
5.如权利要求1所述的基板内置用电子部件，其特征在于：
在所述绝缘体层的对应的位置设置有孔，使得经由所述孔或者缺损部引出所述端子电极。
6.如权利要求1所述的基板内置用电子部件，其特征在于：
所述平面型线圈包括第一平面型线圈和第二平面型线圈，所述第一平面型线圈和所述第二平面型线圈串联连接，所述第一平面型线圈的一个端子电极和所述第二平面型线圈的一个端子电极配置于与矩形的所述绝缘体层的一边的不同的角部对应的位置。
7.如权利要求6所述的基板内置用电子部件，其特征在于：
所述端子电极中的一个端子电极位于与所述绝缘体层的角部对应的位置，另一个端子电极配置于与所述绝缘体层的中央部对应的位置。
8.如权利要求7所述的基板内置用电子部件，其特征在于：
所述第一平面型线圈和所述第二平面型线圈的串联连接，是将配置于与所述第一平面型线圈和所述第二平面型线圈的中央部对应的位置的端子电极彼此经由设置于它们之间的绝缘体层的正反面贯通电极串联连接而进行的。
9.如权利要求6或7所述的基板内置用电子部件，其特征在于：
所述第一平面型线圈的一个端子电极和所述第二平面型线圈的一个端子电极，配置于所述绝缘体层的一边的与分开为不同的平面的左右的位置对应的角部。
10.如权利要求6所述的基板内置用电子部件，其特征在于：
对于所述第一平面型线圈的一个端子电极和所述第二平面型线圈的一个端子电极，在与所述绝缘体层的一边对应的不同的角部分别设置有与平面型线圈不连接的端子电极，所述第一平面型线圈的一个端子电极和设置在所述第二平面型线圈一侧的所述不连接的端子电极，经由设置在所述绝缘体层的正反面贯通电极相连接，所述第二平面型线圈的一个端子电极和设置在所述第一平面型线圈一侧的所述不连接的端子电极，经由设置在所述绝缘体层的正反面贯通电极相连接。
11.一种部件内置型基板，其特征在于：
埋设权利要求1所述的基板内置用电子部件，并且通过所述基板内置用电子部件的所述孔或者缺损部，在所述绝缘体层形成了孔之后，形成导电性材料，经由所述导电性材料，使所述基板内置用电子部件的端子电极与设置于基板一侧的电极导通。
CN201180024390.0A 2010-05-17 2011-05-11 基板内置用电子部件和部件内置型基板 Expired - Fee Related CN102893344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-113037 2010-05-17
JP2010113037 2010-05-17
PCT/JP2011/060814 WO2011145490A1 (ja) 2010-05-17 2011-05-11 基板内蔵用電子部品および部品内蔵型基板

Publications (2)

Publication Number Publication Date
CN102893344A CN102893344A (zh) 2013-01-23
CN102893344B true CN102893344B (zh) 2016-03-30

Family

ID=44991595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180024390.0A Expired - Fee Related CN102893344B (zh) 2010-05-17 2011-05-11 基板内置用电子部件和部件内置型基板

Country Status (6)

Country Link
US (1) US8791783B2 (zh)
JP (1) JPWO2011145490A1 (zh)
KR (1) KR101373540B1 (zh)
CN (1) CN102893344B (zh)
TW (1) TWI450286B (zh)
WO (1) WO2011145490A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823156B1 (ko) * 2011-12-19 2018-01-30 삼성전기주식회사 노이즈 제거 필터의 제조 방법
JP5737313B2 (ja) * 2013-03-28 2015-06-17 Tdk株式会社 電子部品及びその製造方法
CN104134532B (zh) * 2013-05-03 2017-09-08 胜美达电机（香港）有限公司 一种可变内径的线圈及利用其制成的电子模块
JP6293436B2 (ja) * 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法
KR101762778B1 (ko) 2014-03-04 2017-07-28 엘지이노텍 주식회사 무선 충전 및 통신 기판 그리고 무선 충전 및 통신 장치
DE102014210013A1 (de) * 2014-05-26 2015-11-26 Schaeffler Technologies AG & Co. KG Magnetische Platine und Verfahren zu deren Herstellung
GB2529235B (en) 2014-08-14 2019-05-08 Murata Manufacturing Co An embedded magnetic component device
KR20160032581A (ko) * 2014-09-16 2016-03-24 삼성전기주식회사 인덕터 어레이 칩 및 그 실장기판
JP6278128B2 (ja) * 2014-10-22 2018-02-14 株式会社村田製作所 コイル部品
KR20160084716A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 코일 부품 이의 제조방법
JP6551142B2 (ja) * 2015-10-19 2019-07-31 Tdk株式会社 コイル部品及びこれを内蔵した回路基板
US20190066906A1 (en) * 2016-04-25 2019-02-28 Mitsubishi Electric Corporation Power conversion device
JP6555417B2 (ja) * 2016-05-19 2019-08-07 株式会社村田製作所 多層基板及び多層基板の製造方法
JP6627674B2 (ja) * 2016-07-21 2020-01-08 株式会社豊田自動織機 部品内蔵型多層基板の製造方法
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
JP6380717B2 (ja) 2016-08-12 2018-08-29 株式会社村田製作所 Ｌｃフィルタおよびｌｃフィルタの製造方法
JP6520875B2 (ja) 2016-09-12 2019-05-29 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
TWI634570B (zh) * 2017-06-19 2018-09-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感
JP7015650B2 (ja) * 2017-07-03 2022-02-03 太陽誘電株式会社 コイル部品
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
US10930425B2 (en) * 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
JP6753423B2 (ja) * 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
KR102029577B1 (ko) * 2018-03-27 2019-10-08 삼성전기주식회사 코일 부품
US11551857B2 (en) * 2018-04-13 2023-01-10 Cyntec Co., Ltd. Shielded magnetic device and the method to make the same
JP6536768B1 (ja) * 2018-04-16 2019-07-03 株式会社村田製作所 Ｅｓｄ保護素子
US11107962B2 (en) * 2018-12-18 2021-08-31 Soulnano Limited UV LED array with power interconnect and heat sink
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
JP7176435B2 (ja) * 2019-02-15 2022-11-22 株式会社村田製作所 インダクタ部品
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
JP6780741B2 (ja) * 2019-05-31 2020-11-04 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ
JP2021129073A (ja) * 2020-02-17 2021-09-02 日東電工株式会社 インダクタの加工物の製造方法および積層シートの製造方法
US11912564B2 (en) * 2020-07-31 2024-02-27 Knowles Electronics, Llc Sensor package including a substrate with an inductor layer
TWI750036B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 屏蔽結構及電感器裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868919A (ja) * 1981-10-20 1983-04-25 松下電器産業株式会社 Ｌｃ複合部品
JPH01167009U (zh) * 1988-05-13 1989-11-22
JPH0413212A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 薄膜磁気ヘッド
JP3540733B2 (ja) 1990-05-31 2004-07-07 株式会社東芝 平面型磁気素子及びそれを用いた半導体装置
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
KR100231356B1 (ko) * 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
US6080468A (en) * 1997-02-28 2000-06-27 Taiyo Yuden Co., Ltd. Laminated composite electronic device and a manufacturing method thereof
JP2000261271A (ja) * 1999-03-04 2000-09-22 Murata Mfg Co Ltd 積層型ローパスフィルタ
JP3582454B2 (ja) * 1999-07-05 2004-10-27 株式会社村田製作所 積層型コイル部品及びその製造方法
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP2001176745A (ja) * 1999-12-16 2001-06-29 Taiyo Yuden Co Ltd 積層型電子部品の製造方法及び製造装置
US6587025B2 (en) * 2001-01-31 2003-07-01 Vishay Dale Electronics, Inc. Side-by-side coil inductor
US6850127B2 (en) * 2001-05-25 2005-02-01 Toko Kabushiki Kaisha Laminated electronic component
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2003133136A (ja) * 2001-10-29 2003-05-09 Nippon Telegr & Teleph Corp <Ntt> 磁性部品およびその製造方法
JP4112914B2 (ja) 2002-06-28 2008-07-02 三井化学株式会社 インダクター内蔵型プリント配線基板の製造方法
JP2006344631A (ja) * 2005-06-07 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2007157983A (ja) * 2005-12-05 2007-06-21 Taiyo Yuden Co Ltd 積層インダクタ
JP4965116B2 (ja) * 2005-12-07 2012-07-04 スミダコーポレーション株式会社 可撓性コイル
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
TWI305116B (en) * 2006-09-20 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having embedded semiconductor element and fabrication method thereof
JP2008294084A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 平面磁気素子およびそれを用いた電子機器
JP2008294085A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 平面磁気素子およびそれを用いた電子機器
JP2009253233A (ja) 2008-04-10 2009-10-29 Taiyo Yuden Co Ltd コモンモードチョークコイル用内層基板およびその製造方法並びにコモンモードチョークコイル
JP2010080550A (ja) 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd コモンモードチョークコイル

Also Published As

Publication number Publication date
US8791783B2 (en) 2014-07-29
JPWO2011145490A1 (ja) 2013-07-22
TWI450286B (zh) 2014-08-21
CN102893344A (zh) 2013-01-23
KR101373540B1 (ko) 2014-03-12
KR20120113282A (ko) 2012-10-12
US20130200977A1 (en) 2013-08-08
TW201207871A (en) 2012-02-16
WO2011145490A1 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102893344B (zh) 基板内置用电子部件和部件内置型基板
KR101659216B1 (ko) 코일 전자부품 및 그 제조방법
CN104575935B (zh) 电感器及其制造方法
CN103141164B (zh) 元器件内置基板及其制造方法
US6542379B1 (en) Circuitry with integrated passive components and method for producing
CN106205954B (zh) 电感器及其形成方法
CN108806950B (zh) 线圈部件
US6717070B2 (en) Printed wiring board having via and method of manufacturing the same
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
CN104078192A (zh) 电子部件及其制造方法
JP2015088753A (ja) コイル部品とその製造方法、コイル部品内蔵基板、及びこれを含む電圧調節モジュール
KR20170133140A (ko) 코일 전자 부품 및 그 제조방법
CN104979069A (zh) 芯片线圈部件和用于安装该芯片线圈部件的板
CN108811319A (zh) 电子部件及其制造方法
CN107768067B (zh) 共模滤波器及其制造方法
CN103430639B (zh) 树脂多层基板
CN107770946A (zh) 印刷布线板及其制造方法
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
CN210899888U (zh) 多层基板以及电子设备
CN106205950A (zh) 共模滤波器及其制造方法
US7958626B1 (en) Embedded passive component network substrate fabrication method
JP6048719B2 (ja) プリント配線板及び該プリント配線板の製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP7095739B2 (ja) 電気素子の製造方法
US20220375681A1 (en) Coil component and manufacturing method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330