KR101373540B1 - 기판 내장용 전자 부품 및 부품 내장형 기판 - Google Patents

기판 내장용 전자 부품 및 부품 내장형 기판 Download PDF

Info

Publication number
KR101373540B1
KR101373540B1 KR1020127022470A KR20127022470A KR101373540B1 KR 101373540 B1 KR101373540 B1 KR 101373540B1 KR 1020127022470 A KR1020127022470 A KR 1020127022470A KR 20127022470 A KR20127022470 A KR 20127022470A KR 101373540 B1 KR101373540 B1 KR 101373540B1
Authority
KR
South Korea
Prior art keywords
pair
insulating layer
electronic component
layer
opening
Prior art date
Application number
KR1020127022470A
Other languages
English (en)
Other versions
KR20120113282A (ko
Inventor
마사시 미야자키
유이치 스기야마
요시키 하마다
유타카 하타
히데키 요코타
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20120113282A publication Critical patent/KR20120113282A/ko
Application granted granted Critical
Publication of KR101373540B1 publication Critical patent/KR101373540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/327—Encapsulating or impregnating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

두께를 얇게 한 기판 내장용 전자부품 및 부품 내장형 기판을 제공하고, 전자기기의 소형·경량화에 더 공헌한다. 한 쌍의 자성체층(101, 102)의 사이에, 절연체(103~105)에 의하여 보호된 평면형 코일(110, 111)을 끼워 넣어 구성한 기판 내장용 전자부품(100)에 있어서, 상기 한 쌍의 자성체층(101, 102)의 어느 일방 또는 쌍방의 소정 위치에 형성된 공(孔, 106~109), 개구 또는 결손부를 구비하고, 상기 소정 위치는 상기 평면형 코일(110, 111)의 단자 전극(112~115)에 대향한 위치이다.

Description

기판 내장용 전자 부품 및 부품 내장형 기판{ELECTRONIC COMPONENT TO BE EMBEDDED IN SUBSTRATE AND COMPONENT EMBEDDED SUBSTRATE}
본 발명은 기판 내장용 전자 부품 및 부품 내장형 기판에 관한 것으로, 특히 기판 내장용의 인덕터 소자 및 그 인덕터 소자를 내장한 부품 내장형 기판에 관한 것이다.
최근 다양한 전자 기기의 소형·경량화가 현저하다. 이는 전자 부품의 미소화나 그 실장(實裝) 기술의 진보에 의한 것으로, 특히 프린트 배선판 등의 전자 기판의 내부에 필요한 전자 부품을 매립한 이른바 「부품 내장형 기판」의 기술 진보에 의한 것이 크다. 특히 기판의 두께 내에 전자 부품을 완전히 매설한 것은 기판 표리면을 평탄화하는 것에 의해 전자 기기의 소형·경량화에 크게 기여한다.
부품 내장형 기판에 매설되는 전자 부품을 「기판 내장용 전자 부품」이라고 하는 경우도 있다. 기판 내장용 전자 부품의 대표로서는 IC칩 등의 반도체 집적 회로, 저항 소자 및 용량 소자가 있다. 하지만 오늘날에는 이들 기판 내장용 전자 부품, 즉 반도체 집적 회로, 저항 소자 및 용량 소자를 완전히 매설한 극박(極薄)의 부품 내장형 기판이 실용화되고 있다.
하지만 상기된 예시(기판 내장용 전자 부품의 예)에는 「인덕터 소자」 또는 코일 소자라는 것이 포함되어 있지 않다. 이는 반도체 집적 회로나 저항 소자 또는 용량 소자에 비해 두께가 있기 때문이며, 기판에 매립한 경우 기판을 얇게 할 수 없고, 박형(薄型) 기판에 매립한 경우 인덕터 소자의 일부가 기판의 표면 또는 이면에 돌출하기 때문이다.
도 20은 종래의 인덕터 소자의 구조도이다. 이 도면에 도시하는 바와 같이, 인덕터 소자(1)는 코일 패턴(2, 3)을 내부에 형성한 적층 주체부(4) 및 그 적층 주체부(4)의 양 측단에 형성된 단자 전극(5, 6)을 포함하고, 단자 전극(5, 6)과 코일 패턴(2, 3) 사이를 전기적으로 접속하여 구성된다.
이와 같은 부품 형상은 프린트 기판의 표면에 납땜만에 의해 실장할 수 있도록 제조된 전자 부품, 이른바 표면 실장 부품의 전형이다. 즉 프린트 기판은 전자 부품용의 배선을 수행한 기판이며, 그 프린트 기판에 전자 부품을 실장하는 경우, 종래의 방법으로는 기판에 구멍을 뚫어서 핀을 통과시키고, 통과시킨 핀을 납땜하는 것에 의해 장착하였다. 하지만 표면 실장 부품의 등장에 의해, 프린트 기판의 표면에 전자 부품을 직접 납땜하는 것에 의해 간단하게 실장할 수 있게 되었다. 프린트 기판에 구멍을 뚫을 필요가 없기 때문에 납땜용의 리드선 부분이 불필요해지고, 동시에 핀 간격도 한층 더 좁게 하는 것이 가능해지고, 소형화·고밀도화를 실현할 수 있게 되었다.
기판 내장용 전자 부품으로서 이용되는 저항 소자나 용량 소자도 이 인덕터 소자와 마찬가지의 외관 구조, 즉 표면 실장 부품의 형태를 가지지만, 인덕터 소자에 비해 두께가 얇기 때문에, 기판에 매립한 경우에도 기판의 두께가 늘어난다는 등의 단점을 초래하지 않는다. 하지만 인덕터 소자의 두께는 저항 소자 등에 비해 두껍기 때문에, 종래의 표면 실장 부품의 형태의 상태로는 기판을 얇게 할 수 없기 때문에 어떠한 대책이 요구된다[도 20의 (c)의 부호(H) 참조].
이와 같은 배경에서 하기의 특허문헌 1에는 기판 내에 코일을 제작하는 기술이 기재되고, 또한 하기의 특허문헌 2에는 저배화(低背化)에 기여하는 평면형 인덕터의 기술이 기재된다.
1. 일본 특허 제 4112914호 공보 2. 일본 특허 제 3540733호 공보
하지만 특허문헌 1에 기재된 기술은 프린트 배선판의 내부에 코일을 제작하는 기술이며, 요컨대 완성품인 전자 부품, 즉 인덕터 소자를 기판에 매립하는 기술이 아니다. 이 때문에, 설령 코일을 저배화하여 기판의 박형화에 공헌할 수 있다 하더라도, 코일의 만듦새의 좋고 나쁨이 그대로 기판의 수율이 되어 비용 면에서 바람직하지 못하다. 또한 특허문헌 2에 기재된 기술은 전극 구조에 관한 개시(開示)가 전혀 없고, 종래와 마찬가지의 전극 구조(도 20 참조)라고 해석하는 것이 자연스럽기 때문에, 상기의 단점, 즉 두께가 두껍고 기판을 얇게 할 수 없다는 과제를 해소할 수 없다.
그렇기 때문에 본 발명의 목적은 두께를 얇게 한 기판 내장용 전자 부품 및 부품 내장형 기판을 제공하는 데 있다.
제1 관점의 발명은, 한 쌍의 자성체층; 상기 한 쌍의 자성체층 사이에 배설된 평면형 코일; 및 상기 한 쌍의 자성체층 사이에서 상기 평면형 코일의 양면을 사이에 두도록 배설된 복수의 절연체층;을 포함하되, 상기 평면형 코일은 제1 단자 전극 및 제2 단자 전극을 포함하고, 상기 한 쌍의 자성체층 중 적어도 하나는 상기 제1 단자 전극 및 상기 제2 단자 전극의 위치에 상당하는 부위에 마련되는 하나 또는 복수의 개구부를 갖는 기판 내장용 전자 부품이다.
제2 관점의 발명은, 상기 한 쌍의 자성체층 각각은 직사각형 형상 평면을 갖고, 상기 제1 단자 전극 및 상기 제2 단자 전극은 상기 한 쌍의 자성체층 각각의 코너부에 상당하는 위치에 배설되는 제1 관점에 기재된 기판 내장용 전자 부품이다.
제3 관점의 발명은, 상기 제1 단자 전극 및 상기 제2 단자 전극은 상기 평면형 코일의 양단에 배설되고, 상기 평면형 코일은 상기 양단 사이에 하나 또는 복수의 부가적 전극을 더 포함하는 제1 관점에 기재된 기판 내장용 전자 부품이다.
제4 관점의 발명은, 상기 개구부는 제1 개구부 및 제2 개구부를 포함하고, 상기 제1 개구부 및 상기 제2 개구부는 각각 상기 제1 단자 전극 및 상기 제2 단자 전극의 면적과 실질적으로 동일하거나 또는 그보다 작은 개구 면적을 가지는 제1 관점에 기재된 기판 내장용 전자 부품이다.
제5 관점의 발명은, 상기 개구부는 제1 개구부 및 제2 개구부를 포함하고, 상기 제1 개구부를 개재하여 상기 제1 단자 전극을 인출할 수 있도록, 상기 복수의 절연체층 중 적어도 하나는 상기 제1 개구부에 상당하는 위치에 제1 공(孔)을 갖고, 상기 제2 개구부를 개재하여 상기 제2 단자 전극을 인출할 수 있도록, 상기 복수의 절연체층 중 적어도 하나는 상기 제2 개구부에 상당하는 위치에 제2 공을 갖는 제1 관점에 기재된 기판 내장용 전자 부품이다.
제6 관점의 발명은, 상기 복수의 절연체층 각각은 직사각형 형상이고, 상기 평면형 코일은 상기 제1 단자 전극을 구비하는 제1 평면형 코일과 상기 제2 단자 전극을 구비하는 제2 평면형 코일을 포함하고, 상기 제1 평면형 코일과 상기 제2 평면형 코일은 직렬로 접속되며, 상기 제1 단자 전극은 상기 복수의 절연체층 중 적어도 하나의 일(一) 변(邊) 측의 일(一) 코너부에 상당하는 위치에 배설되고, 상기 제2 단자 전극은 상기 일 변 측의 타(他) 코너부에 상당하는 위치에 배설되는 제1 관점에 기재된 기판 내장용 전자 부품이다.
제7 관점의 발명은, 상기 평면형 코일은 상기 복수의 절연체층 중 적어도 하나의 중앙부측에 상당하는 위치에 제1 접속 전극과 제2 접속 전극을 더 포함하는 제6 관점에 기재된 기판 내장용 전자 부품이다.
제8 관점의 발명은, 상기 제1 평면형 코일과 상기 제2 평면형 코일의 직렬 접속은, 상기 제1 접속 전극 및 상기 제2 접속 전극을, 상기 복수의 절연체층 중 상기 제1 접속 전극 및 상기 제2 접속 전극 사이의 절연체층에 마련된 표리 관통 전극을 개재하여 접속함으로써 수행되는 제7 관점에 기재된 기판 내장용 전자 부품이다.
제9 관점의 발명은, 상기 제1 단자전극은 상기 일 변 측의 좌측 부분에 배설되고, 상기 제2 단자전극은 상기 일 변 측의 우측 부분에 배설되는 제6 관점 또는 제7 관점에 기재된 기판 내장용 전자 부품이다.
제10 관점의 발명은, 상기 평면형 코일은 상기 일 코너부에 상당하는 위치에 배설되고, 상기 제1 평면형 코일에 접속되지 않는 제1 중계 전극; 및 상기 타 코너부에 상당하는 위치에 배설되고, 상기 제2 평면형 코일에 접속되지 않는 제2 중계 전극;을 더 포함하되, 상기 제1 단자 전극 및 상기 제2 중계 전극은 상기 복수의 절연체층 중 적어도 하나에 마련된 제1 표리 관통 전극을 개재하여 접속되며, 상기 제2 단자 전극 및 상기 제1 중계 전극은 상기 복수의 절연체층 중 적어도 하나에 마련된 제2 표리 관통 전극을 개재하여 접속되는 제6 관점에 기재된 기판 내장용 전자 부품이다.
제11 관점의 발명은, 제1 관점에 기재된 기판 내장용 전자 부품을 매설하는 것과 함께, 상기 개구부를 통해서 상기 절연체층에 하나 또는 복수의 공(孔)을 형성한 후, 도전성 재료를 형성하고, 상기 도전성 재료를 개재하여 상기 기판 내장용 전자 부품의 단자 전극을 기판 측에 설치된 전극에 도통(導通)시킨 부품 내장형 기판이다.
본 발명에 따르면 두께를 얇게 한 기판 내장용 전자 부품 및 부품 내장형 기판을 제공할 수 있고, 전자 기기의 소형·경량화에 더 공헌한다.
도 1은 실시 형태에 따른 기판 내장용 전자 부품의 외관도.
도 2는 기판 내장용 전자 부품(100)의 구조를 층마다 분해하여 도시하는 사시도.
도 3은 기판 내장용 전자 부품(100)이 특정한 층의 평면도.
도 4는 기판 내장용 전자 부품(100)의 특정 부분의 단면도.
도 5는 실시 형태의 기판 내장용 전자 부품(100)의 크기와 두께를 도시하는 도면.
도 6은 제1 변형예에 따른 기판 내장용 전자 부품(200)의 특정한 층의 평면도.
도 7은 제2 변형예에 따른 기판 내장용 전자 부품(300)의 특정한 층의 평면도.
도 8은 제3 변형예에 따른 기판 내장용 전자 부품(400)의 특정한 층의 평면도.
도 9는 기판 내장용 전자 부품의 다른 구조예를 도시하는 사시도.
도 10은 부품 내장형 기판의 제조 공정의 개요 단면도(제1 예의 1).
도 11은 부품 내장형 기판의 제조 공정의 개요 단면도(제1 예의 2).
도 12는 부품 내장형 기판의 제조 공정의 개요 단면도(제1 예의 3).
도 13은 부품 내장형 기판의 제조 공정의 개요 단면도(제2 예의 1).
도 14는 부품 내장형 기판의 제조 공정의 개요 단면도(제2 예의 2).
도 15는 부품 내장형 기판의 제조 공정의 개요 단면도(제2 예의 3).
도 16은 부품 내장형 기판의 제조 공정의 개요 단면도(제3 예의 1).
도 17은 부품 내장형 기판의 제조 공정의 개요 단면도(제3 예의 2).
도 18은 부품 내장형 기판의 제조 공정의 개요 단면도(제3 예의 3).
도 19는 「상하면」의 쌍방으로부터 전극을 인출하도록 한 부품 내장형 기판(600)의 개요 단면도.
도 20은 종래의 인덕터 소자의 구조를 도시하는 사시도.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
<기판 내장용 전자 부품>
도 1은 실시 형태에 따른 기판 내장용 전자 부품의 외관 사시도이다. 이 기판 내장용 전자 부품(100)은 소정의 간격을 두고 대향하는 한 쌍의 자성체층(101, 102) 사이에 3층의 절연 수지층, 즉 중간 절연 수지층(103), 상부 절연 수지층(104) 및 하부 절연 수지층(105)을 개재하고, 또한 상부와 하부의 절연 수지층(104, 105)에 각각 후술하는 평면형 코일을 형성한 인덕터 소자다. 그 구성은 상면측의 자성체층(101)의 “소정 위치”에 전극 취출용(取出用)의 원 형상의 공(106, 107)을 설치하는 것과 함께, 하면측의 자성체층(102)의 “소정 위치”에도 마찬가지의 전극 취출용의 원 형상의 공(108, 109)을 설치한 것이다. 이와 같은 “소정 위치”에 대해서는 후술한다. 공(106, 107, 108, 109)은 “개구부”라고도 한다.
자성체층(101, 102)은 예컨대 Fe계 또는 Co계이고 두께 t가 18μm인 금속 연자성(軟磁性) 박이며, 중간 절연 수지층(103), 상부 절연 수지층(104) 및 하부 절연 수지층(105)은 예컨대 모두 에폭시수지 베이스의 절연 재료다. 또한 자성체층(101, 102)에 예컨대 두께가 1μm을 밑도는 나노과립상(nanogranular)막이나 페라이트 도금 등을 사용하여도 좋다. 또한 중간 절연 수지층(103), 상부 절연 수지층(104) 및 하부 절연 수지층(105)에는 부품 내장 기판으로 사용하는 절연 재료와 같은 것, 예컨대 클로스(cloth)나 필러가 들어 있는 절연 재료를 사용할 수 있다. 그러나 부품 내장 기판용의 절연 재료와는 달리, 필러로서 자성체 분말, 예컨대 금속 자성체나 페라이트 등의 자성체를 절연 수지 중에 혼련(混鍊)한 것을 사용할 수 있다. 이 경우, 즉 자성체 분말을 절연 수지 중에 혼련한 절연 수지를 사용한 것에 의하면 인덕터 소자의 특성을 보다 높일 수 있고, 나아가서는 인덕터 소자를 보다 작고 얇게 할 수 있으므로 바람직하다.
도 2는 기판 내장용 전자 부품(100)의 구조를 도시하는 사시도이며, 이해를 촉진하기 위하여 각 층을 분리한 상태를 도시한 분해 사시도이다. 이 도면에서 중간 절연 수지층(103)의 상면측에 형성된 제1 평면형 코일(110) 및 중간 절연 수지층(103)의 하면측에 형성된 제2 평면형 코일(111)은 각각 3개씩의 전극, 즉 단자 전극(112∼114)과 단자 전극(115∼117)을 포함한다. 단자전극(112)은 제1 단자전극, 단자전극(116)은 제2 단자전극이라고도 한다. 또한, 단자전극(114)은 제1 접속전극, 단자전극(117)은 제2 접속전극이라고도 한다. 그리고 이들 단자 전극 중 단자 전극(114)과 단자 전극(117)은 각각의 평면형 코일의 중심부측에 위치한다. 단자 전극(112)은 도면에서 중간 절연 수지층(103)의 일 변 측의 좌측에 위치하고, 단자 전극(113)은 우측에 위치한다. 단자 전극(116)은 중간 절연 수지층(103)의 일 변 측의 우측에 위치하고, 단자 전극(115)은 좌측에 위치한다. 단자 전극(113)과 단자 전극(115)은 각각 평면형 코일과의 접속은 없다. 단자 전극(112)과 단자 전극(115)은 중간 절연 수지층(103)을 사이에 두고 상하로 대향한다. 또한 단자 전극(113)과 단자 전극(116)은 중간 절연 수지층(103)을 사이에 두고 상하로 대향한다. 단자 전극(114)과 단자 전극(117)은 중간 절연 수지층(103)을 사이에 두고 상하로 대향한다.
이들 단자 전극(112∼117)은 대향하는 단자 전극끼리를 중간 절연 수지층(103)에 형성된 3개의 표리 관통 전극(118∼120)을 개재하여 전기적으로 접속된다. 구체적으로는, 단자 전극(112)과 단자 전극(115)이 표리 관통 전극(118)을 개재하여 접속되고, 또한 단자 전극(113)과 단자 전극(116)이 표리 관통 전극(119)을 개재하여 접속되고, 또한 단자 전극(114)과 단자 전극(117)이 표리 관통 전극(120)을 개재하여 접속된다. 이와는 달리, 단자 전극(112)과 단자 전극(115)은 절연체층(103)에 형성된 제1 공(미도시)을 개재하여 접속되고, 단자 전극(113)과 단자 전극(116)은 절연체층(103)에 형성된 제2 공(미도시)을 개재하여 접속되고, 단자 전극(114)과 단자 전극(117)은 절연체층(103)에 형성된 제3 공(미도시)을 개재하여 접속될 수도 있다. 각각의 단자 전극(112∼117)은 비교적 크게 도시되어 있지만, 평면형 코일(110, 111)의 권(捲)회수를 크게 하기 위해서 단자 전극으로서의 역할을 다하는 크기라면 좋고, 될 수 있는 한 작은 면적인 것이 바람직하다. 단자 전극(113)과 단자 전극(115)은 상하로 대향하는 인출용 단자 전극의 중계 단자 전극으로서 사용된다. 따라서, 단자 전극(113)과 단자 전극(115)은 각각 제1 중계전극, 제2 중계전극이라고도 한다.
제1 평면형 코일(110)은 소정의 권회수로 주회(周回)하는 평면 형상의 코일 패턴의 양단에 2개의 단자 전극(112, 114)을 접속한 것이며, 마찬가지로 제2 평면형 코일(111)도 소정의 권회수로 주회하는 평면 형상의 코일 패턴의 양단에 2개의 단자 전극(116, 117)을 접속한 것이다.
상기한 바와 같이, 단자 전극(112)과 단자 전극(115) 사이; 단자 전극(113)과 단자 전극(116) 사이; 및 전극(114)과 전극(117) 사이;가 접속되므로, 이들 한 쌍의 코일, 즉 제1 평면형 코일(110)과 제2 평면형 코일(111)은 일방의 인출 전극을 「단자 전극(112) 또는 단자 전극(115)」으로 하고 타방의 인출 전극을 「단자 전극(113) 또는 단자 전극(116)」으로 한 양면 인출형의 인덕터(코일)를 구성한다.
여기서 한 쌍의 평면형 코일(110, 111)[단자 전극(112∼117)을 포함한다]은, 상기한 바와 같이 중간 절연 수지층(103)의 상면측과 하면측에 각각 형성되고, 그들 한 쌍의 평면형 코일(110, 111)[단자 전극(112∼117)을 포함한다]과 자성체층(101, 102) 사이에 상부 절연 수지층(104)과 하부 절연 수지층(105)이 개재된다. 그리고 중간 절연 수지층(103), 상부 절연 수지층(104) 및 하부 절연 수지층(105)은 모두 "절연체"이기 때문에, 한 쌍의 평면형 코일(110, 111)[단자 전극(112∼117)을 포함한다]은 절연체로 보호되고, 분위기 중(공기 중)에 노출되지 않는다. 이로 인해 각 절연 수지층(103∼105)은 단자 전극(112∼117)의 산화 방지에 도움이 된다는 장점도 있다.
이 도면으로부터 이해할 수 있는 바와 같이, 상면측의 자성체층(101)에 형성된 공(106, 107) 및 하면측의 자성체층(102)에 형성된 공(108, 109)은 제1 평면형 코일(110)의 양단 인출용의 단자 전극(112, 113) 및 제2 평면형 코일(111)의 양단 인출용의 단자 전극(115, 116)에 각각 대향한다. 구체적으로는 공(106, 108)과 단자 전극(112, 115)이 대향하고, 또한 공(107, 109)과 단자 전극(113, 116)이 대향한다. 이와 같은 상대 관계에 있는 위치를 본 명세서에서는 "소정 위치"라고 부른다.
도 3은 기판 내장용 전자 부품(100)의 평면도이며, 도 3의 (a)는 자성체층(101)을 위로부터 부감한 도면이고, 도 3의 (b)는 자성체층(101)을 제거하고, 그 아래의 상부 절연 수지층(104)을 노출시켜서 위로부터 부감한 도면이다. 도 3의 (c)는 자성체층(101)과 상부 및 중간 절연 수지층(103, 104)을 제거하고, 그 아래의 하부 절연 수지층(105)을 노출시켜서 위로부터 부감한 도면이다. 도 3의 (d)는 자성체층(101)과 상부, 중간 및 하부 절연 수지층(103∼105)을 제거하고, 그 아래의 자성체층(102)을 노출시켜서 위로부터 부감한 도면이다.
이들의 도면으로부터도 이해할 수 있는 바와 같이, 실시 형태의 기판 내장용 전자 부품(100)은 2개의 평면형 코일(110, 111)의 양단에 직사각형 형상의 전극(112, 113, 115, 116)을 형성하는 것과 함께, 자성체층(101, 102)에 공(106, 107, 108, 109)을 형성하고, 그들의 전극(112, 113, 115, 116)과 공(106, 107, 108, 109)을 소정 위치에서 대향시킨 것이다. 평면형 코일(110, 111)은 예컨대 Cu 도금에 의해, L/S가 90/30μm, 두께t가 25μm, 턴(turn)수가 7이며, 크기가 「2,520 사이즈」로 형성된 것이다.
도 4는 기판 내장용 전자 부품(100)의 단면도이며, 도 4의 (a)는 도 3의 A-A단면을 도시하고, 도 4의 (b)는 도 3의 B-B단면을 도시하고, 도 4의 (c)는 도 3의 C-C단면을 도시하고, 도 4의 (d)는 도 3의 D-D단면을 도시하고, 도 4의 (e)는 도 3의 E-E단면을 각각 도시한다. 이들의 도면에 도시하는 바와 같이, 실시 형태의 기판 내장용 전자 부품(100)은 평면형 코일(110, 111)의 전극(112, 113, 115, 116)에 대향하여 전극 취출용의 공(106, 107, 108, 109)을 형성한다.
여기서 실시 형태의 기판 내장용 전자 부품(100)과 종래의 것을 대비한다. 종래예를 편의적으로 도 20의 인덕터 소자(1)라고 하면, 이 종래예의 인덕터 소자(1)의 단자 전극(5, 6)에 상당하는 부분은 실시 형태의 기판 내장용 전자 부품(100)에는 존재하지 않는다. 이는 전극 취출용의 공(106, 107, 108, 109)을 자성체층(101, 102)에 형성하였기 때문이며, 종래와 같은 단자 전극(5, 6)을 필요로 하지 않기 때문이다.
그리고 서두에서 설명한 바와 같이, 종래예의 결점(두께가 있다)은 이 단자 전극(5, 6)의 두께에 기인하기 때문에, 이러한 단자 전극(5, 6)을 필요로 하지 않는 실시 형태의 기판 내장용 전자 부품(100)은 당연히 단자 전극(5, 6)의 두께만큼 두께를 얇게 할 수 있고, 특히 부품 내장형 기판에 매립한 경우에 기판의 박형화를 도모할 수 있다는 각별한 효과를 얻을 수 있다.
도 5는 실시 형태의 기판 내장용 전자 부품(100)의 크기와 두께를 도시하는 도면이다. 기판 내장용 전자 부품(100)의 크기는 쌀알 크기의 미세한 크기, 예컨대 약 2.5mm×2.0mm이다. 도 5의 (a)에서는 구체적인 크기를 도시하기 위해서 일본의 1엔 경화와 비교하고, 또한 도 5의 (b)에서는 마찬가지로 구체적인 두께를 도시하기 위해서 일본의 1엔 경화의 두께(약 1.5mm)와 비교하였다. 기판 내장용 전자 부품(100)의 두께는 약 150μm이다. 이들의 비교예로부터도 이해할 수 있는 바와 같이, 실시 형태의 기판 내장용 전자 부품(100)은 크기도 두께도 지극히 미세한 것이기 때문에, 특히 부품 내장형 기판에 매립한 경우, 기판의 박형화에 크게 공헌할 수 있다.
또한 평면형 코일(110, 111)의 단자 전극(112, 113, 115, 116)에 대향하는 위치(소정 위치)에 형성된 공(106, 107, 108, 109)을 최대한 작은 개구로 하였다. 이에 의해 단자 전극(112, 113, 115, 116)의 크기도 필요 최소한의 것으로 할 수 있고, 이에 의해 평면형 코일(110, 111)에서 차지하는 단자 전극(112, 113, 115, 116)의 면적 비율을 저감하여 높은 인덕턴스를 얻을 수 있다.
또한 미리 충분한 전기적 성능을 얻을 수 있었던 평면형 코일(110, 111)을 내부에 형성한 인덕터 소자, 즉 기판 내장용 전자 부품(100)을 "부품"으로서 만들고 그 부품을 기판에 매립하기 때문에, 불량품인 인덕터 소자가 기판에 매립될 우려가 없고, 인덕터 소자의 만듦새의 좋고 나쁨이 기판의 수율에 영향을 주지 않는다.
또한, 이상의 예에서는 도 3에 도시하는 바와 같이 2개의 평면형 코일(110, 111)의 양단에 직사각형 형상 형상의 전극(112, 113, 115, 116)을 형성하고, 이와 함께 그 전극(112, 113, 115, 116)에 대향하는 위치(소정 위치)에 공(106, 107, 108, 109)을 형성하지만, 이에 한정되지 않는다. 예컨대 이하와 같이 변형시켜도 좋다.
도 6은 제1 변형예에 따른 기판 내장용 전자 부품(200)의 평면도이다. 도 6의 (a)는 자성체층(201)[도 3의 자성체층(101)에 상당]을 위로부터 부감한 도면이다. 도 6의 (b)는 자성체층(201)을 제거하고, 그 아래의 상부 절연 수지층(204)[도 3의 상부 절연 수지층(104)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 6의 (c)는 자성체층(201)과 상부 절연체층(204) 및 중간 절연 수지층[도 3의 중간 절연 수지층(103)에 상당]을 제거하고, 그 아래의 하부 절연 수지층(205)[도 3의 하부 절연 수지층(105)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 6의 (d)는 자성체층(201)과 상부, 중간 절연 수지층 및 하부 절연 수지층(205)을 제거하고, 그 아래의 자성체층(202)[도 3의 자성체층(102)에 상당]을 노출시켜서 위로부터 부감한 도면이다.
이들 도면에 도시하는 바와 같이, 제1 변형예에 따른 기판 내장용 전자 부품(200)은 상부와 하부의 절연 수지층(204, 205)에 루프 형상의 평면형 코일(206, 207)을 형성하고, 그 2개의 평면형 코일(206, 207)의 양단에 삼각 형상의 전극(208, 209, 210)을 형성한다. 단자 전극(208)을 제1 단자 전극, 단자 전극(210)을 제2 단자 전극이라고도 한다. 이와 함께 그 단자 전극(208, 209, 210)에 대향하는 위치(소정 위치)에 자성체층(201)의 공(211, 212)을 형성한다. 공(211, 212)을 개구부라고도 한다. 이와 같이 하여도 종래예의 단자 전극(5, 6)을 불필요하게 할 수 있고, 부품 내장형 기판에 매립한 경우에 기판의 박형화를 도모할 수 있다. 또한 삼각 형상의 단자 전극(208, 209, 210)을 상부와 하부의 절연 수지층(204, 205)의 코너에 배치하기 때문에 면적의 낭비가 생기지 않는다.
도 7은 제2 변형예에 따른 기판 내장용 전자 부품(300)의 평면도이다. 도 7의 (a)는 자성체층(301)[도 3의 자성체층(101)에 상당]을 위로부터 부감한 도면이다. 도 7의 (b)는 자성체층(301)을 제거하고, 그 아래의 상부 절연 수지층(304)[도 3의 상부 절연 수지층(104)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 7의 (c)는 자성체층(301)과 상부 절연체층(304) 및 중간 절연 수지층[도 3의 중간 절연 수지층(103)에 상당]을 제거하고, 그 아래의 하부 절연 수지층(305)[도 3의 하부 절연 수지층(105)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 7의 (d)는 자성체층(301)과 상부, 중간 절연 수지층 및 하부 절연 수지층(305)을 제거하고, 그 아래의 자성체층(302)[도 3의 자성체층(102)에 상당]을 노출시켜서 위로부터 부감한 도면이다.
이들의 도면에 도시하는 바와 같이, 제2 변형예에 따른 기판 내장용 전자 부품(300)은 상부와 하부의 절연 수지층(304, 305)에 루프 형상의 평면형 코일(306, 307)을 형성하고, 그 2개의 평면형 코일(306, 307)의 양단에 직사각형 형상의 전극(308, 309)을 형성한다. 단자 전극(308)을 제1 단자 전극, 단자 전극(309)을 제2 단자 전극이라고도 한다. 이와 함께 그 2개의 평면형 코일(306, 307)의 도중의 요소요소에도 직사각형 형상의 전극(310, 311, 312)을 형성하고, 또한 그 전극(308, 309, 310, 311, 312)에 대향하는 위치(소정 위치)에 자성체층(301)의 공(313, 314, 315, 316, 317)을 형성한다. 전극(310, 311, 312)은 평면형 코일의 양단 사이에 부가적으로 배설되므로, 이를 “부가적 전극”이라고도 한다. 또한, 공(313, 314)을 개구부라고도 한다. 이와 같이 하여도 종래예의 단자 전극(5, 6)을 불필요하게 할 수 있고, 부품 내장형 기판에 매립한 경우에 기판의 박형화를 도모할 수 있다. 또한 평면형 코일(306, 307)의 도중의 요소요소에도 단자 전극(310, 311, 312)을 형성한다. 따라서 필요에 따라 이들의 단자 전극(310, 311, 312)을 선택적으로 이용하는 것에 의해, 인덕턴스의 미세(微細) 조정을 수행하는 것이 가능해진다.
도 8은 제3 변형예에 따른 기판 내장용 전자 부품(400)의 평면도이다. 도 8의 (a)는 자성체층(401)[도 3의 자성체층(101)에 상당]을 위로부터 부감한 도면이다. 도 8의 (b)는 자성체층(401)을 제거하고, 그 아래의 상부 절연 수지층(404)[도 3의 상부 절연 수지층(104)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 8의 (c)는 자성체층(401)과 상부 절연체층(404) 및 중간 절연 수지층[도 3의 중간 절연 수지층(103)에 상당]을 제거하고, 그 아래의 하부 절연 수지층(405)[도 3의 하부 절연 수지층(105)에 상당]을 노출시켜서 위로부터 부감한 도면이다. 도 8의 (d)는 자성체층(401)과 상부, 중간 절연 수지층 및 하부 절연 수지층(405)을 제거하고, 그 아래의 자성체층(402)[도 3의 자성체층(102)에 상당]을 노출시켜서 위로부터 부감한 도면이다.
이들 도면에 도시하는 바와 같이, 제3 변형예에 따른 기판 내장용 전자 부품(400)은 상부와 하부의 절연 수지층(404, 405)에 루프 형상의 평면형 코일(406, 407)을 형성하고, 그 2개의 평면형 코일(406, 407)의 양단에 직사각형 형상의 전극(408, 409)을 형성한다. 단자 전극(408)을 제1 단자 전극, 단자 전극(409)을 제2 단자 전극이라고도 한다. 이와 함께 그 단자 전극(408, 409)에 대향하는 위치(소정 위치)에 자성체층(401)의 직사각형 창(410)을 형성한다. 직사각형 창(410)을 개구부라고도 한다. 이와 같이 하여도 종래예의 단자 전극(5, 6)을 불필요하게 할 수 있고, 부품 내장형 기판에 매립한 경우에 기판의 박형화를 도모할 수 있다. 또한 단자 전극(408, 409)의 대부분을 직사각형 창(410)의 크기에 맞추고 나서 노출시키고 있으므로, 단자 전극(408, 409)의 접속 면적을 크게 할 수 있고, 접속 저항을 저감할 수 있다.
또한, 이상의 예에서는 자성체층(101, 102, 201, 301)에 원 형상의 공(106∼109, 211, 212, 313, 314, 315, 316, 317)을 개구하거나(도 1, 도 6, 도 7의 예), 자성체층(301)에 직사각형 창(410)을 개구하거나(도 8의 예) 하지만, 이에 한정되지 않는다. 예컨대 이하와 같이 하여도 좋다.
도 9는 기판 내장용 전자 부품의 다른 구조예를 도시하는 도면이다. 또한, 도 1과 공통되는 구성 요소에는 동일한 부호가 첨가된다. 도 9의 (a)에 도시하는 바와 같이, 기판 내장용 전자 부품(100a)은 소정의 간격을 두고 대향하는 한 쌍의 자성체층(101a, 102a) 사이에 3층의 절연 수지층, 즉 중간 절연 수지층(103), 상부 절연 수지층(104), 하부 절연 수지층(105)을 끼워 넣는다. 또한, 상부와 하부의 절연 수지층(104, 105)에 각각 평면형 코일[도 3의 부호(110, 111) 참조]을 형성한 인덕터 소자로서, 그 구성은 상면측의 자성체층(101a)과 하면측의 자성체층(102a)의 일부를 절단하고, 그 절단한 부분을 결손부(121, 122)로 한다. 일반적으로 “절단”이란 대상물의 일부를 절제하는 것을 의미하지만, 여기서는 그와 같은 좁은 해석을 채용하지 않는다. 절제뿐만 아니라 미리 결손부(121, 122)를 포함하지 않는 형태로 자성체층(101a, 102a)을 형성하는 형태도 포함한다. 이와 같이 하여도 자성체층(101a, 102a)에 형성한 결손부(121, 122)에 의하여 평면형 코일의 전극(112, 113)을 노출시킬 수 있다. 또한 이 경우에도 결손부(121, 122)의 위치(소정 위치)는 평면형 코일의 전극(112, 113)에 대향한 위치가 된다. 결손부(121, 122)를 개구부라고도 한다.
또한, 이 예에서는 띠 형상의 결손부(121, 122)로 하지만 이에 한정되지 않고, 예컨대 도 9의 (b)에 도시되는 기판 내장용 전자 부품(100b)과 같이, 자성체층(10lb, 102b)의 각부(角部)를 도려낸 직사각형 형상의 결손부(123∼126)로 하여도 좋다. 마찬가지로, 자성체층(10lb, 102b)에 형성한 결손부(123∼126)에 의하여 평면 코일의 전극(112, 113)을 노출시킬 수 있다. 결손부(123∼126)는 직사각형 이외의 형태이어도 좋다. 예컨대 원 형상이나 타원 형상 또는 U자 형상 등 임의의 형상이어도 좋다. 만들기 쉬운 형태를 적당히 선택하면 좋다. 이 경우에도 결손부(123∼126)의 위치(소정 위치)는 평면형 코일의 전극(112, 113)에 대향한 위치가 된다. 결손부(123~126)를 개구부라고도 한다.
또한 도 9의 (a), (b)에서 결손부(121, 122, 123∼126)의 상부 절연 수지층(104)과 하부 절연 수지층(105)을 제거하지 않고 그대로 남겨 두는 것이 바람직하다. 상부 절연 수지층(104)과 하부 절연 수지층(105)으로 전극(112, 113)을 보호하여 공기에 접촉하지 않도록 할 수 있기 때문이며, 예컨대 기판 내장용 전자 부품(100a, 100b)을 장기 보관할 때의 열화를 방지할 수 있기 때문이다. 참고로 이와 같은 사고방식[전극(112, 113)의 보호]은 앞서 설명한 도 1의 구조, 즉 상면측의 자성체층(101)과 하면측의 자성체층(102)에 전극 취출용의 원 형상의 공(106, 107)을 개구한 것에도 물론 적용할 수 있다.
<부품 내장형 기판/ 제1 예>
다음으로, 이상 설명한 기판 내장용 전자 부품(100, 100a, 100b, 200, 300, 400)의 어느 하나를 내장한 부품 내장형 기판에 대하여 설명한다. 도 10 내지 도 12는 부품 내장형 기판의 제조 공정도이다.
〔제1 공정〕‥‥‥도 10의 (a)
우선, 베이스 부재[이하, 코어 기판(10)이라고 한다]를 준비한다. 이 코어 기판(10)은 부품 내장형 기판의 골격이 되는 것이다. 예컨대 구리 등의 금속이나 수지 또는 세라믹스 등을 사용할 수 있지만, 구리 등의 금속을 이용한 경우 전기적인 쉴드 효과를 얻을 수 있기 때문에 바람직하다. 코어 기판(10)의 두께는 후술하는 기판 내장용 전자 부품, 즉 반도체 집적 회로나 인덕터 소자, 저항 소자 및 용량 소자 등 중에서 가장 두께가 있는 부품을 충분히 매립할 수 있는 정도의 것으로 한다.
코어 기재(10)에 금속을 사용할 경우, 구리, 금, 은 등의 귀금속 또는 철이나 철합금, Ni계 합금 등이 사용하기 쉽다. 또한 수지의 경우, 에폭시수지나 폴리이미드 수지, 시안산염 수지, 열경화성 폴리올레핀 수지, 열경화성 폴리페닐렌에테르 수지 등의 열경화성 수지; 및 액정 폴리머나 폴리에테르케톤, 폴리페닐렌설피드 등의 열가소성 수지; 등을 사용할 수 있다. 또한 이들 수지를 유리 부직포(不織布)나 수지 부직포에 함침시킨 것, 또는 필러를 분산시킨 것을 이용하여도 좋다. 필러로서는 예컨대 실리카, 알루미나, 산화마그네슘, 산화티타늄, 탈크 등의 금속 산화물을 사용할 수 있고, 또한 그 이외에도 수산화알루미늄, 수산화마그네슘 등을 사용할 수 있다. 또한 필러의 형상으로서는 구(球) 형상, 파쇄(破碎), 판 형상, 위스커 형상, 섬유 형상 등이어도 좋다. 또한 세라믹스의 경우, 알루미나 등의 LTCC 재료, BT 등의 콘덴서 재료 등을 이용할 수 있다.
〔제2 공정〕‥‥‥도 10의 (b)
다음으로, 코어 기판(10)의 소요 부분에 관통공(孔)(11∼14)을 연다. 이 관통공(11∼14)은 후술하는 기판 내장용 전자 부품을 매립하거나, 또는 기판의 표리면을 전기적으로 접속하기 위한 접속 경로로서 이용된다. 여기서는 도면을 향해서 좌단으로부터 3개의 관통공(11∼13)을 부품 매립용, 우단의 1개의 관통공(14)을 접속 경로로 하지만, 이는 도시의 편의에 지나지 않는다.
〔제3 공정〕‥‥‥도 10의 (c)
다음으로, 코어 기판(10)의 편면(片面, 도면에서는 하면)에 수지 시트(15)를 첩부(貼付)한다. 이 수지 시트(15)는 수지 봉지(封止) 후에 「박리」할 수 있는 것이라면 바람직하지만, 반드시 박리가 필요한 것은 아니다. 소재에 대해서는 절연성이 좋으면, 특히 한정되지 않는다. 예컨대 수지 시트(15)에 수지 등의 부드러운 소재를 이용한 경우, 동박(銅箔) 등의 보강 시트를 접합한 것, 즉 수지와 동박의 적층 시트를 이용하여도 좋다. 다음으로, 관통공(11∼14) 중 부품 매설용의 관통공(11, 12, 13)의 저부, 즉 수지 시트(15)의 도면에 대하여 상면에 액상 또는 필름 형상 등의 점착성을 가지는 부품 고정용 수지(16)를 적량 도포한다. 부품 고정용 수지(16) 대신에 접착제를 이용하여도 좋다.
〔제4 공정〕‥‥‥도 10의 (d)
다음으로, 필요한 기판 내장용 전자 부품, 여기서는 인덕터 소자(17), 저항 소자(18) 및 반도체 집적 회로(19)를 각각 대응하는 관통공(11, 12, 13)에 차입(差入)하여 공 내부의 수지 시트(15) 상에 가볍게 압부(押付)하는 것에 의해, 수지 시트(15) 상에 도포된 부품 고정용 수지(16)의 점착력을 이용하여 임시 고정한다. 도시의 기판 내장용 전자 부품 중 「인덕터 소자(17)」는 본 실시 형태 특유의 것, 즉 두께를 얇게 하기 위한 구조를 가지는 것이며, 앞서 설명한 기판 내장용 전자 부품(100, 100a, 100b, 200, 300, 400) 중 어느 하나에 상당하는 것이다. 또한 다른 기판 내장용 전자 부품 중 저항 소자(18)를 예컨대 용량 소자로 바꿔도 좋다.
〔제5 공정〕‥‥‥도 10의 (e)
다음으로, 기판 내장용 전자 부품, 예컨대 인덕터 소자(17), 저항 소자(18) 및 반도체 집적 회로(19) 등을 봉지한다. 이 봉지는 관통공(11∼14)의 내부 용적, 즉 기판 내장용 전자 부품의 체적을 제외한 용적을 충분히 충전할 수 있는 양의 두께를 가지는 시트 형상의 봉지 수지(20)를 기판 상면으로부터 소정의 힘으로 압부하고, 기판 내장용 전자 부품의 주위의 극간(隙間)을 완전히 막도록 유동시킨 후, 필요한 열, 예컨대 160∼200℃ 정도의 열을 가해서 상기 봉지 수지(20)를 경화시키는 것에 의해 수행한다. 또한 이 봉지 수지(20)에도 동박 등의 보강 시트를 접합한 것, 즉 수지와 동박의 적층 시트를 이용하여도 좋다. 봉지 수지(20)에 필요한 기능은 저(低)선팽창과 절연성이다. 즉 공간을 극간 없이 충전하는 데 충분한 유동성을 가지고, 또한 절연 기판으로서의 충분한 특성(절연성 등)을 가지고 있으면 좋다. 따라서 봉지 수지로서는 열경화성 수지도, 열가소성 수지도 사용이 가능하지만 150∼400℃정도의 열로 연화시켜서 봉지할 수 있는 절연성 수지라면 좋다. 또한 이 공정에서 수지로 기판 내장용 전자 부품의 주위를 완전히 극간 없이 매립할 때, 인덕터 소자(17)에 설치된 공(106∼109)과 결손부(121∼122 또는 123∼124)에도 수지가 들어가도록 하는 것이 바람직하다.
〔제6 공정〕‥‥‥도 10의 (f)
다음으로, 수지 시트(15)를 박리한다. 이 박리는 예컨대 열, 빛, 용해 등에 의해 수행할 수 있다. 또한 수지 시트(15)는 반드시 박리할 필요는 없다. 제1 예에서의 수지 시트(15)의 역할은 부품 매설용의 관통공(11, 12, 13)의 바닥, 즉 부품 고정용 수지(16)의 도포면 및 전자 부품의 재치면을 만드는 것에 있기 때문이다. 그리고 전자 부품의 재치 후에 바닥을 굳이 제거할 필요가 없기 때문이다. 수지 시트(15)를 박리하지 않는 경우, 후술하는 수지(21, 22)가 불필요해진다. 즉 수지 시트(15)는 바닥의 역할을 다하지만, 이 수지 시트(15)를 박리하면 바닥이 없어진다. 이로 인해 그것을 대신하는 요소로서 후술하는 제7 공정에서의 수지(21, 22)가 필요해진다. 따라서 선택 사항으로서는 첫째로 수지 시트(15)를 박리하지 않는 것, 즉 후술하는 수지(21, 22)가 불필요해지는 것; 둘째로 수지 시트(15)를 박리하는 것, 즉 후술하는 수지(21, 22)가 필요해지는 것의 2개가 있다. 이 제1 예에서는 제2 선택 사항인 수지 시트(15)를 박리하는 것을 채용하지만 이는 설명이 편의 때문이다. 실정에 따라 어느 것을 채용하여도 좋다.
〔제7 공정〕‥‥‥도 10의 (g)
다음으로, 기판의 표리면에 수지(21, 22)를 첩부하고, 예컨대 가열에 의한 경화를 시켜서 빌드업층을 형성한다. 또한 이들 수지(21, 22)도 동박 등의 보강 시트(23, 24)를 첩합한 것, 즉 수지와 동박의 적층 시트를 이용하여도 좋다. 또는 동박 대신에 PET 필름 등의 수지 필름을 접합한 것이어도 좋지만, 이들 보강 시트(23, 24)(동박이나 PET 등)는 필수가 아니다.
〔제8 공정〕‥‥‥도 11의 (a)
다음으로, 빌드업층인 보강 시트(23, 24)를 제거한 후, 요소요소에 비어(25∼33, via)나 스루 홀(34, through hole)을 형성한다. 여기서 비어(25, 26)는 인덕터 소자(17)의 단자 전극(35, 36)의 위치에 맞춰서 형성하고, 비어(27, 28)는 저항 소자(18)의 단자 전극(37, 38)의 위치에 맞춰서 형성하고, 비어(29∼33)는 반도체 집적 회로(19)의 단자 전극(39∼43)의 위치에 맞춰서 형성한다. 이들의 비어(25∼33)와 스루 홀(34)의 형성은 레이저를 이용하여 수행할 수 있지만, 예컨대 빌드업층의 수지(21, 22)에 광경화형의 수지를 사용한 경우에는 포토리소그래피로 형성할 수도 있다. 또한 스루 홀(34)에 대해서는 드릴이나 라우터 등에 의한 기계적 수법으로 형성하는 것도 가능하다. 또한 비어(25∼33)의 크기는 기판 내장용 전자 부품(100)의 각각의 단자 전극과의 도통이 충분히 가능하도록 개구된다. 하지만, 인덕터 소자(17)의 비어는 단자 전극(112∼116)의 짧은 쪽의 폭보다 약간 작은 지름의 비어가 바람직하다. 예컨대 인덕터 소자(17)의 단자 전극(112∼116)의 짧은 쪽의 폭과 같거나 그보다 조금 작은 경의 비어가 바람직하다. 그리고 자성체층(101, 102)의 공(106∼109)의 가장자리에 접촉하지 않는 것이 바람직하다. 이는 비어 내에 형성되는 도체는 인덕터 소자(17)로의 도전로를 형성하고, 도체가 자성체층(101, 102)에 접촉하면 인덕터 소자(17)의 인덕턴스 값이 떨어져버리기 때문이다. 이 점은 후술하는 다른 예의 경우에서도 마찬가지다.
〔제9 공정〕‥‥‥도 11의 (b)
다음으로, 빌드업층의 수지(21, 22)를 레지스트(44, 45)로 피복하고, 레지스트(44, 45)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제10 공정〕‥‥‥도 11의 (c)
다음으로, 비어(25∼33)를 도전 재료(46∼54)로 매립하는 것과 함께, 스루 홀(34)의 내벽에도 도전 재료(55)를 형성한 후, 빌드업층의 표면에 배선(56, 57)을 형성하고, 레지스트(44, 45)를 제거한다. 또한 도전 재료(46∼54)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제11 공정〕‥‥‥도 11의 (d)
다음으로, 2층째의 빌드업층을 형성한다. 이 2층째의 빌드업층도 상기의 제7 공정과 마찬가지의 수법으로 형성할 수 있다. 즉 1층째의 빌드업층 상에 수지(58, 59)를 첩부하고, 경화시켜서 형성한다. 또한 이들의 수지(58, 59)로서도 동박 등의 보강 시트(60, 61)를 접합한 것, 예컨대 수지와 동박의 적층 시트를 이용하여도 좋다. 또는 동박 대신에 PET 필름 등의 수지 필름을 접합한 것이어도 좋다.
〔제12 공정〕‥‥‥도 12의 (a)
다음으로, 2층째의 빌드업층의 보강 시트(60, 61)를 제거하여 수지(58, 59)의 소정 위치에 비어(62∼70)를 형성한다. 이들의 비어(62∼70)도 레이저를 이용하여 형성할 수 있다.
〔제13 공정〕‥‥‥도 12의 (b)
다음으로, 2층째의 빌드업층의 수지(58, 59)를 레지스트(71, 72)로 피복하고, 레지스트(71, 72)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제14 공정〕‥‥‥도 12의 (c)
다음으로, 2층째의 빌드업층의 비어(62∼70)를 도전 재료(73∼81)로 매립한 후, 2층째의 빌드업층의 표면에 배선(82, 83)을 형성하고, 레지스트(71, 72)를 제거한다. 또한 도전 재료(73∼81)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제15 공정〕‥‥‥도 12의 (d)
마지막으로 기판의 표리면을 납땜 레지스트(84, 85)(그린 레지스트라고도 한다)로 피복하여 보호막으로 해서 부품 내장형 기판(86)을 완성한다.
또한, 이상의 공정에서는 2층의 빌드업층으로 하지만, 1층이어도 좋고 또는 3층 이상의 다층이어도 좋다.
이와 같이, 이 제1 예의 부품 내장형 기판(86)에서는 인덕터 소자(17), 저항 소자(18) 및 반도체 집적 회로(19)의 「하면」으로부터 직접 도전 재료(46∼54, 77∼81)를 개재하여 기판 표면에 전극을 인출할 수 있다. 또한 인덕터 소자(17)의 두께는 서두의 종래예(도 20을 참조)에 비해 얇으므로, 부품 내장형 기판(86)의 두께를 얇게 할 수 있다.
<부품 내장형 기판/제2 예>
도 13 내지 도 15는 부품 내장형 기판의 제2 예의 제조 공정도이다.
〔제1 공정〕‥‥‥도 13의 (a)
우선, 베이스 부재[이하, 코어 기판(500)이라고 한다]를 준비한다. 이 코어 기판(500)은 부품 내장형 기판의 골격이 되는 것이며, 예컨대 구리 등의 금속이나 수지 또는 세라믹스 등을 사용할 수 있다. 특히, 구리 등의 금속을 이용한 경우에는 전기적인 쉴드 효과를 얻을 수 있기 때문에 바람직하다. 코어 기판(500)의 두께는 후술하는 기판 내장용 전자 부품, 예컨대 반도체 집적 회로, 인덕터 소자, 저항 소자 및 용량 소자 등 중에서 가장 두께가 있는 부품을 충분히 매립할 수 있는 정도의 것으로 한다.
코어 기재(500)에 금속을 사용하는 경우, 제1 실시예의 코어 기재(10)와 마찬가지의 재료를 이용할 수 있으므로, 그 설명을 생략한다.
〔제2 공정〕‥‥‥도 13의 (b)
다음으로, 코어 기판(500)의 소요 부분에 관통공(501∼504)을 개구한다. 이들 관통공(501∼504)은 후술하는 기판 내장용 전자 부품을 매립하거나, 또는 기판의 표리면을 전기적으로 접속하기 위한 접속 경로로서 이용된다. 여기서는 도면을 향해서 좌단으로부터 3개의 관통공(501∼503)을 부품 매립용, 우단의 1개의 관통공(504)을 접속 경로로 하지만, 이는 도시의 편의에 지나지 않는다.
〔제3 공정〕‥‥‥도 13의 (c)
다음으로, 코어 기판(500)의 편면(도면에서는 하면)에 수지 시트(505)를 첩부한다. 첩부는 열을 가하면서 수행하여도 좋다. 수지 시트(505)는 열경화성의 절연 수지층(506)과 동박이나 PET 등의 보강층(507)을 접합한 것이나, 이에 한정되지 않는다. 절연 수지층(506)만의 수지 시트(505)이어도 좋다.
〔제4 공정〕‥‥‥도 13의 (d)
다음으로, 필요한 기판 내장용 전자 부품, 여기서는 인덕터 소자(508), 저항 소자(509) 및 반도체 집적 회로(510)를 각각 대응하는 관통공(501, 502, 503)에 차입하고, 공 내부의 수지 시트(505) 상에 소정의 힘으로 압부하는 것에 의해, 수지 시트(505)의 점착력을 이용하여 임시 고정한다. 이 때 열을 가하면서 임시 고정하여도 좋다. 도시된 기판 내장용 전자 부품 중 「인덕터 소자(508)」는 본 실시 형태 특유의 것(두께를 얇게 하기 위한 구조를 가지는 것)이며, 앞서 설명한 기판 내장용 전자 부품(100, 100a, 100b, 200, 300, 400) 중 어느 하나에 상당하는 것이다. 또한 다른 기판 내장용 전자 부품 중 저항 소자(509)를, 예컨대 용량 소자로 바꿔도 좋다.
〔제5 공정〕‥‥‥도 13의 (e)
다음으로, 인덕터 소자(508), 저항 소자(509) 및 반도체 집적 회로(510) 등의 기판 내장용 전자 부품을 봉지한다. 이 봉지는 관통공(501∼504)의 깊이를 충분히 상회하는 두께를 가지는 시트 형상의 봉지 수지층(511)을 기판 상면으로부터 소정의 힘으로 압부하여 기판 내장용 전자 부품의 주위의 극간을 수지로 완전히 막도록 유동시킨 후, 필요한 열, 예컨대 160∼200℃ 정도의 열을 가해서 상기 봉지 수지층(511)을 경화시키는 것에 의해 수행한다. 이 공정에서의 수지로 완전히 극간을 매립하는 것은 제1 예의 경우와 모두 같으므로 그 설명을 생략한다. 또한 이 봉지 수지층(511)로서도 동박 등의 보강 시트(512)를 접합한 것을 이용하여도 좋다. 봉지 수지층(511)에 필요한 기능은 저선팽창과 절연성이다. 즉 공간을 극간 없이 충전하는 데 충분한 유동성을 가지고, 또한 절연 기판으로서의 충분한 특성(절연성 등)을 가지고 있으면 좋다.
〔제6 공정〕‥‥‥도 13의 (f)
다음으로, 보강층(507)과 보강 시트(512)를 제거하여 봉지 수지층(511)의 요소요소에 비어(513∼521)나 스루 홀(522)을 형성한다. 여기서 비어(513, 514)는 인덕터 소자(508)의 전극(523, 524)의 위치에 맞춰서 형성하고, 비어(515, 516)는 저항 소자(509)의 전극(525, 526)의 위치에 맞춰서 형성하고, 비어(517∼521)는 반도체 집적 회로(510)의 전극(527∼531)의 위치에 맞춰서 형성한다. 비어의 크기는 제1 예의 경우와 마찬가지이므로 그 설명을 생략한다. 이들 비어(513∼521)와 스루 홀(522)의 형성은 레이저를 이용하여 수행할 수 있지만, 예컨대 봉지 수지층(511)에 광경화형의 수지를 사용한 경우에는 포토리소그래피로 형성할 수도 있다. 또한 스루 홀(522)은 드릴이나 라우터 등에 의한 기계적 수법으로 형성하는 것도 가능하다.
〔제7 공정〕‥‥‥도 13의 (g)
다음으로, 절연 수지층(506)과 봉지 수지층(511)을 레지스트(532, 533)로 피복하고, 레지스트(532, 533)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제8 공정〕‥‥‥도 14의 (a)
다음으로, 비어(513∼521)를 도전 재료(534∼542)로 매립하는 것과 함께, 스루 홀(522)의 내벽에도 도전 재료(543)를 형성한 후, 절연 수지층(506)과 봉지 수지층(511)의 표면에 배선(544, 545)을 형성하고, 레지스트(532, 533)를 제거한다. 또한 도전 재료(534∼543)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제9 공정〕‥‥‥도 14의 (b)
다음으로, 기판의 양면에 빌드업층을 형성한다. 이 빌드업층은 절연 수지층(506)과 봉지 수지층(511) 상에 수지(546, 547)를 첩부하고, 경화시켜서 형성한다. 또한 이들의 수지(546, 547)에도 동박 등의 보강 시트(548, 549)를 접합한 것(수지와 동박의 적층 시트)을 이용하여도 좋다. 또는 동박 대신에 PET 필름 등의 수지 필름을 접합한 것이어도 좋다.
〔제10 공정〕‥‥‥도 14의 (c)
다음으로, 빌드업층의 보강 시트(548, 549)를 제거하여 수지(546, 547)의 소정 위치에 비어(550∼558)를 형성한다. 이들 비어(550∼558)도 레이저를 이용하여 형성할 수 있다.
〔제11 공정〕‥‥‥도 15의 (a)
다음으로, 빌드업층의 수지(546, 547)를 레지스트(559, 560)로 피복하고, 레지스트(559, 560)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제12 공정〕‥‥‥도 15의 (b)
다음으로, 빌드업층의 비어(550∼558)를 도전 재료(561∼569)로 매립한 후, 빌드업층의 표면에 배선(570, 571)을 형성하고, 레지스트(559, 560)를 제거한다. 또한 도전 재료(561∼569)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제13 공정〕‥‥‥도 15의 (c)
마지막으로 기판의 표리면을 납땜 레지스트(572, 573)(그린 레지스트라고도 한다)로 피복하여 보호막으로 해서 부품 내장형 기판(574)을 완성된다.
또한 이상의 공정에서는 1층의 빌드업층으로 하지만, 2층 이상의 다층이어도 좋다.
이와 같이 이 제2 예의 부품 내장형 기판(574)에서도 인덕터 소자(508), 저항 소자(509) 및 반도체 집적 회로(510)의 「상면」으로부터 직접 도전 재료(534∼542, 561∼563)를 개재하여 기판 표면에 전극을 인출할 수 있다. 또한 인덕터 소자(508)의 두께는 서두의 종래예(도 20 참조)에 비해 얇으므로, 부품 내장형 기판(574)의 두께를 얇게 할 수 있다.
<부품 내장형 기판/제3 예>
도 16 내지 도 18은 부품 내장형 기판의 제3 예의 제조 공정도이다. 이 제3 예는 상기의 제1 예(도 10 내지 도 12 참조)의 변형예이며, 제1 예와 공통되는 구성 요소에는 동일한 부호가 첨부된다. 제1 예와의 차이는 부품 고정용 수지(16)를 사용하지 않는다는 점에 있다.
〔제1 공정〕‥‥‥도 16의 (a)
우선, 베이스 부재[이하, 코어 기판(10)이라고 한다]를 준비한다. 이 코어 기판(10)은 부품 내장형 기판의 골격이 되는 것이며, 예컨대 구리 등의 금속이나 수지 또는 세라믹스 등을 사용할 수 있다. 하지만 구리 등의 금속을 이용한 경우에는 전기적인 쉴드 효과를 얻을 수 있기 때문에 바람직하다. 코어 기판(10)의 두께는 후술하는 기판 내장용 전자 부품, 즉 반도체 집적 회로, 인덕터 소자, 저항 소자 및 용량 소자 등 중에서 가장 길이가 긴 부품을 충분히 매립할 수 있는 정도의 것으로 한다.
〔제2 공정〕‥‥‥도 16의 (b)
다음으로, 코어 기판(10)의 소요 부분에 관통공(11∼14)을 개구한다. 이들 관통공(11∼14)은 후술하는 기판 내장용 전자 부품을 매립하거나, 또는 기판의 표리면을 전기적으로 접속하기 위한 접속 경로로서 이용된다. 여기서는 도면을 향해서 좌단으로부터 3개의 관통공(11∼13)을 부품 매립용으로 하고, 우단의 1개의 관통공(14)을 접속 경로로 하지만, 이는 도시의 편의에 지나지 않는다.
〔제3 공정〕‥‥‥도 16의 (c)
다음으로, 코어 기판(10)의 편면(도면에서는 하면)에 임시 고정용의 수지 시트(15a)를 첩부한다. 이 수지 시트(15a)는 수지 봉지 후에 「박리」할 수 있는 것이며, 또한 후술하는 기판 내장용 전자 부품을 「임시 고정」할 수 있는 것이라면 좋고, 소재에 대해서는 특히 한정하지 않지만, 예컨대 수지 시트(15a)에 수지 등의 부드러운 소재를 이용한 경우에는 동박 등의 보강 시트를 접합한 것, 즉 수지와 동박의 적층 시트를 이용하여도 좋다.
상기의 제1 예에서는 이 단계에서 관통공(11, 12, 13)의 저부에 부품 고정용 수지(16)를 도포하지만, 제3 예에서는 그와 같은 부품 고정용 수지(16)를 사용하지 않는다. 기판 내장용 전자 부품의 「임시 고정」은 수지 시트(15a)의 점착력을 이용하여 수행하는 점에서 제1 예와 다르다. 제1 예에서는 부품 고정용 수지(16)를 이용하기 때문에, 수지 시트(15)의 선택 사항이 늘어난다(점착성이 불필요하다)는 장점이 있는 한편, 제3 예에서는 부품 고정용 수지(16)의 도포 작업이 불필요해지므로, 제조 비용을 저감할 수 있다는 메리트가 있다. 제1 예와 제3 예 중 어느 것을 채용할지는 점착력이 있는 수지 시트(15a)의 입수 용이성에 의존한다. 즉 점착력이 있는 수지 시트(15a)를 저비용으로 용이하게 입수할 수 있다면, 제3 예를 채용하는 것이 바람직하다. 부품 고정용 수지(16)의 도포 작업을 없애고, 제조 비용을 저감할 수 있기 때문이다.
〔제4 공정〕‥‥‥도 16의 (d)
다음으로, 필요한 기판 내장용 전자 부품, 여기서는 인덕터 소자(17), 저항 소자(18) 및 반도체 집적 회로(19)를 각각 대응하는 관통공(11, 12, 13)에 차입하여 공 내부의 수지 시트(15a) 상에 가볍게 압압하는 것에 의해, 수지 시트(15a)의 점착력을 이용하여 임시 고정한다. 도시된 기판 내장용 전자 부품 중 「인덕터 소자(17)」는 본 실시 형태 특유의 것(두께를 얇게 하기 위한 구조를 가지는 것)이며, 앞서 설명한 기판 내장용 전자 부품(100, 100a, 100b, 200, 300, 400) 중 어느 하나에 상당하는 것이다. 또한 다른 기판 내장용 전자 부품 중 저항 소자(18)를 예컨대 용량 소자로 바꿔도 좋다.
〔제5 공정〕‥‥‥도 16의 (e)
다음으로, 인덕터 소자(17), 저항 소자(18) 및 반도체 집적 회로(19) 등 기판 내장용 전자 부품을 봉지한다. 이 봉지는 관통공(11∼14)의 내부 용적 중 기판 내장용 전자 부품의 체적을 제외한 용적을 충분히 충전할 수 있는 양의 두께를 가지는 시트 형상의 봉지 수지(20)를 기판 상면으로부터 소정의 힘으로 압부하고, 기판 내장용 전자 부품의 주위의 극간을 완전히 막도록 유동시킨 후, 필요한 열, 예컨대 160∼200℃ 정도의 열을 가해서 상기 봉지 수지(20)를 경화시키는 것에 의해 수행한다. 또한 이 봉지 수지(20)로서도 동박 등의 보강 시트를 접합한 것, 예컨대 수지와 동박의 적층 시트를 이용하여도 좋다. 봉지 수지(20)에 필요한 기능은 저선팽창과 절연성이다. 즉 공간을 극간 없이 충전하는 데 충분한 유동성을 가지고, 또한 절연 기판으로서의 충분한 절연성 등의 특성을 가지고 있으면 좋다. 또한 이 공정에서의 수지로 기판 내장용 전자 부품의 주위를 완전히 극간 없이 매립하는 것은 제1 예 및 제2 예와 마찬가지이므로 그 설명을 생략한다.
〔제6 공정〕‥‥‥도 16의 (f)
다음으로, 수지 시트(15a)를 박리한다. 이 박리는 예컨대 열, 광, 용해 등에 의해 수행할 수 있다.
〔제7 공정〕‥‥‥도 16의 (g)
다음으로, 기판의 표리면에 수지(21, 22)를 첩부하여 경화, 예컨대 가열에 의한 경화를 시켜서 빌드업층을 형성한다. 또한 이들의 수지(21, 22)도 동박 등의 보강 시트(23, 24)를 접합한 것, 예컨대 수지와 동박의 적층 시트를 이용하여도 좋다. 또는 동박 대신에 PET 필름 등의 수지 필름을 접합한 것이어도 좋지만, 이들의 보강 시트(23, 24)인 동박이나 PET 등은 필수가 아니다.
〔제8 공정〕‥‥‥도 17의 (a)
다음으로, 빌드업층의 보강 시트(23, 24)를 제거한 후, 요소요소에 비어(25∼33)나 스루 홀(34)을 형성한다. 여기서 비어(25, 26)는 인덕터 소자(17)의 전극(35, 36)의 위치에 맞춰서 형성하고, 비어(27, 28)는 저항 소자(18)의 전극(37, 38)의 위치에 맞춰서 형성하고, 비어(29∼33)는 반도체 집적 회로(19)의 전극(39∼43)의 위치에 맞춰서 형성한다. 이들의 비어(25∼33)와 스루 홀(34)의 형성은 레이저를 이용하여 수행할 수 있지만, 예컨대 빌드업층의 수지(21, 22)에 광경화형의 수지를 사용한 경우에는 포토리소그래피로 형성할 수도 있고, 또한 스루 홀(34)에 대해서는 드릴이나 라우터 등에 의한 기계적 수법으로 형성하는 것도 가능하다. 또한 비어의 크기는 제1 예의 경우와 마찬가지이므로 그 설명을 생략한다.
〔제9 공정〕‥‥‥도 17의 (b)
다음으로, 빌드업층의 수지(21, 22)를 레지스트(44, 45)로 피복하고, 레지스트(44, 45)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제10 공정〕‥‥‥도 17의 (c)
다음으로, 비어(25∼33)를 도전 재료(46∼54)로 매립하는 것과 함께, 스루 홀(34)의 내벽에도 도전 재료(55)를 형성한 후, 빌드업층의 표면에 배선(56, 57)을 형성하고, 레지스트(44, 45)를 제거한다. 또한 도전 재료(46∼54)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제11 공정〕‥‥‥도 17의 (d)
다음으로, 2층째의 빌드업층을 형성한다. 이 2층째의 빌드업층도 상기의 제7 공정과 마찬가지의 수법으로 형성할 수 있다. 즉 1층째의 빌드업층 상에 수지(58, 59)를 첩부하고, 경화시켜서 형성한다. 또한 이들의 수지(58, 59)에도 동박 등의 보강 시트(60, 61)를 접합한 것, 즉 수지와 동박의 적층 시트를 이용하여도 좋다. 또는 동박 대신에 PET 필름 등의 수지 필름을 접합한 것이어도 좋다.
〔제12 공정〕‥‥‥도 18의 (a)
다음으로, 2층째의 빌드업층의 보강 시트(60, 61)를 제거하여 수지(58, 59)의 소정위치에 비어(62∼70)를 형성한다. 이들의 비어(62∼70)도 레이저를 이용하여 형성할 수 있다.
〔제13 공정〕‥‥‥도 18의 (b)
다음으로, 2층째의 빌드업층의 수지(58, 59)를 레지스트(71, 72)로 피복하고, 레지스트(71, 72)를 노광·현상하여 소정 형상으로 패터닝한다.
〔제14 공정〕‥‥‥도 18의 (c)
다음으로, 2층째의 빌드업층의 비어(62∼70)를 도전 재료(73∼81)로 매립한 후, 2층째의 빌드업층의 표면에 배선(82, 83)을 형성하여 레지스트(71, 72)를 제거한다. 또한 도전 재료(73∼81)는 도금이어도 좋고, 또는 도전성 수지 등을 사용하여도 좋다.
〔제15 공정〕‥‥‥도 18의 (d)
마지막으로 기판의 표리면을 납땜 레지스트(84, 85)(그린 레지스트라고도 한다)로 피복하여 보호막으로 해서 부품 내장형 기판(86a)을 완성한다.
또한 이상의 공정에서는 2층의 빌드업층으로 하지만, 1층이어도 좋고, 또는 3층 이상의 다층이어도 좋다.
이 제3 예는 부품 고정용 수지(16)의 도포 작업을 없애고, 제조 비용을 저감할 수 있다는 메리트가 있다.
또한, 이상의 부품 내장형 기판(86)(제1 예), 부품 내장형 기판(574)(제2 예) 및 부품 내장형 기판(86a)(제3 예)에서는 인덕터 소자 등의 전자 부품의 「하면」 또는 「상면」으로부터 전극을 인출하지만, 이에 한정되지 않는다. 「상하면」의 쌍방으로부터 전극을 인출하도록 하여도 좋다.
도 19는 「상하면」의 쌍방으로부터 전극을 인출하도록 한 부품 내장형 기판(600)의 구조도이다. 이 도면에서 부품 내장형 기판(600)은 코어 기판(601); 코어 기판(601)에 개구된 관통공(602∼605); 좌측 3개의 관통공(602∼604)에 넣어진 인덕터 소자(100), 저항 소자(607) 및 반도체 집적 회로(608) 등의 전자 부품; 그 전자 부품을 봉지하는 절연 수지층(609); 그 절연 수지층(609)의 양면에 첩부된 제1 절연 수지층(610) 및 제2절연 수지층(611); 배선층(612)을 사이에 두고 제1 절연 수지층(610)에 적층된 제3 절연 수지층(613); 배선층(614)을 사이에 두고 제2 절연 수지층(611)에 적층된 제4 절연 수지층(615); 제3 절연 수지층(613)의 표면에 형성된 배선층(616) 및 보호용의 그린 레지스트(617); 및 제4 절연 수지층(615)의 표면에 형성된 배선층(618) 및 보호용의 그린 레지스트(619);를 구비하는 것과 함께, 전자 부품의 위치에 맞춰서 개구된 비어의 내부에 충전된 도전 재료(620∼628)를 구비하여 구성된다.
상기의 제1 예의 부품 내장형 기판(86), 제2 예의 부품 내장형 기판(574), 및 제3 예의 부품 내장형 기판(86a)의 차이는 기판에 내장된 전자 부품의 하나인 도 1의 인덕터 소자(100)의 전극의 취출을 상면과 하면의 쌍방으로부터 수행할 수 있는 구조로 한 점에 있다. 즉 이 인덕터 소자(100)는 도 1에 도시하는 바와 같이, 한 쌍의 자성체층(101, 102) 사이에 3층의 절연 수지층인 중간 절연 수지층(103), 상부 절연 수지층(104), 하부 절연 수지층(105)을 끼워 넣고, 또한 상부와 하부의 절연 수지층(104, 105)에 각각 평면형 코일을 형성한 인덕터 소자이며, 그 구성은 상면측의 자성체층(101)에 전극 취출용의 원 형상의 공(106, 107)을 개구하는 것과 함께, 하면측의 자성체층(102)에도 마찬가지의 전극 취출용의 원 형상의 공(108, 109)을 개구한 점에 있다. 따라서 도 19와 같이, 상면측의 공의 하나[도면에서는 공(107)]와 하면측의 공의 하나[도면에서는 공(108)]를 사용하여 전극을 인출하는 것에 의해, 전극의 취출을 기판의 상면과 하면의 쌍방으로부터 수행할 수 있다.
46∼55: 도전 재료 73∼81: 도전 재료
86: 부품 내장형 기판 86a: 부품 내장형 기판
100: 기판 내장용 전자 부품 100a: 기판 내장용 전자 부품
100b: 기판 내장용 전자 부품 101, 102: 자성체층
101a, 102a: 자성체층 10lb, 102b: 자성체층
103: 중간 절연 수지층(절연체) 104: 상부 절연 수지층(절연체)
105: 하부 절연 수지층(절연체) 106∼109: 공
110, 111: 평면형 코일 112, 113: 단자 전극
115, 116: 단자 전극 121, 122: 결손부
123∼126: 결손부 200: 기판 내장용 전자 부품
201, 202: 자성체층 206, 207: 평면형 코일
208∼212: 단자 전극 300: 기판 내장용 전자 부품
301, 302: 자성체층 306, 307: 평면형 코일
308∼312: 단자 전극 313∼317: 공
400: 기판 내장용 전자 부품 401, 402: 자성체층
406, 407: 평면형 코일 408, 409: 단자 전극
410: 공 534∼543: 도전 재료
561∼569: 도전 재료 574: 부품 내장형 기판
620∼628: 도전 재료

Claims (11)

  1. 시트 형상 코어의 전자 부품을 수납할 예정 개소(箇所)에 양 주면(主面)을 관통하는 개구부가 형성되고, 상기 개구부에 전자 부품이 실장되고, 상기 시트 형상 코어의 일방(一方)의 주면에 제1 절연층 및 타방(他方)의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층 사이에 배설된 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 평면형 코일의 양면을 사이에 끼도록 배설된 복수의 절연체 층;을 포함하고, 상기 평면형 코일은 적어도 일방의 단말(端末)에 단자 전극이 설치되고, 상기 금속 자성체는 상기 일방의 단자 전극의 위치에 상당하는 부위에 공(孔), 개구 또는 결손부가 설치된 구성을 가지며,
    상기 전자 부품이 수납된 상기 개구부에는 상기 전자 부품과의 극간(隙間)을 포함하여 절연성의 수지가 형성되고, 상기 제1 절연층 또는 제2 절연층의 어느 쪽의 일방에 상기 공, 개구 또는 결손부에 상당하는 영역에 상기 금속 자성체에 접촉하지 않고 상기 단자 전극에 달하는 공부(孔部)가 형성되고, 상기 공부에 도전체가 형성되어, 상기 단자 전극과 상기 제1 또는 제2 배선 전극을 도통시킨 것을 특징으로 하는 부품 내장형 기판.
  2. 시트 형상 코어의 전자 부품을 수납할 예정 개소에 양 주면을 관통하는 개구부가 형성되고, 상기 개구부에 전자 부품이 실장되고, 상기 시트 형상 코어의 일방의 주면에 제1 절연층 및 타방의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판의 제조 방법으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층 사이에 배설된 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 평면형 코일의 양면을 사이에 끼도록 배설된 복수의 절연체층;을 포함하고, 상기 평면형 코일은 적어도 일방의 단말에 단자 전극이 설치되고, 상기 금속 자성체에는 상기 일방의 단자 전극의 위치에 상당하는 부위에 공, 개구 혹은 결손부가 설치되는 것이고,
    상기 전자 부품이 상기 개구부에 수납된 후에, 상기 개구부에 상기 전자 부품과의 간격을 절연성의 수지로 덮는 것을 포함하여 상기 제1 절연층 및 제2 절연층을 형성하는 공정;
    상기 제1 절연층의 표면에 상기 제1 배선 전극을 형성하는 공정;
    상기 제2 절연층의 표면에 상기 제2 배선 전극을 형성하는 공정;
    상기 전자 부품의 상기 공, 개구 혹은 결손부에 상당하는 상기 제1 절연층 또는 제2 절연층의 영역에, 상기 금속 자성체에 접촉하지 않고 상기 단자 전극에 달하는 공부를 형성하는 공정; 및
    상기 공부에 도전체를 형성해서 상기 단자 전극과, 상기 제1 배선 도체 또는 상기 제2 배선 도체를 도통시키는 공정;
    을 포함하는 것을 특징으로 하는 부품 내장형 기판의 제조 방법.
  3. 시트 형상 금속 코어의 전자 부품을 수납할 예정 개소에 양주면을 관통하는 개구부가 형성되고, 상기 개구부의 상기 금속 코어의 일방의 주면 측을 저면으로서 전자 부품이 실장되고, 상기 금속 코어의 일방의 주면에 제1 절연층 및 타방의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층 사이에 배설된 한쌍의 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 한쌍의 평면형 코일의 각각의 면을 사이에 끼도록 배설된 복수의 절연체층;을 포함하고, 상기 한쌍의 평면형 코일에는 코일 단말과 접속된 한쌍의 단자 전극이 상기 제2 절연층측에 설치되고, 상기 금속 자성체에는 상기 한쌍의 단자 전극의 위치에 상당하는 상기 제2 절연층 측의 부위에 공, 개구 혹은 결손부가 각각 설치된 구성을 가지고,
    상기 전자 부품이 수납된 상기 개구부에 상기 전자 부품과의 극간 및 공간에 절연성의 수지가 형성되고, 상기 절연성의 수지의 표면측의 상기 제2 절연층을 포함시켜서 상기 공, 개구 혹은 결손부에 상당하는 영역에 상기 금속 자성체에 접촉하지 않고 상기 절연체층을 통과해서 상기 한쌍의 단자 전극에 달하는 한쌍의 공부가 각각 형성되고, 상기 한쌍의 공부에 도전체가 각각 형성되어, 상기 제2 절연층의 표면에 형성된 상기 제2 배선 전극의 각각과 도통하고 있는 것을 특징으로 하는 부품 내장형 기판.
  4. 시트 형상 금속 코어의 전자 부품을 수납할 예정 개소에 양 주면을 관통하는 개구부가 형성되고, 상기 개구부의 상기 금속 코어의 일방의 주면측을 저면으로서 전자 부품이 실장되고, 상기 금속 코어의 일방의 주면에 제1 절연층 및 타방의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판의 제조 방법으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층의 사이에 배설된 한쌍의 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 한쌍의 평면형 코일의 각각의 면을 사이에 끼도록 배설된 복수의 절연체층;을 포함하고, 상기 한쌍의 평면형 코일에는 코일 단말과 접속된 한쌍의 단자 전극이 상기 제2 절연층측에 설치되고, 상기 금속 자성체에는 상기 한쌍의 단자 전극의 위치에 상당하는 상기 제2 절연층측의 부위에 공, 개구 혹은 결손부가 각각 설치된 구성을 가지고,
    상기 전자 부품이 상기 개구부에 수납된 후에, 상기 개구부에 상기 전자 부품과의 간격 및 공간을 절연성의 수지로 덮는 것을 포함시켜서, 상기 제2 절연층을 형성하는 공정;
    상기 전자 부품의 상기공, 개구 혹은 결손부에 상당하는 상기 제2 절연층의 영역에 상기 금속 자성체에 접촉하지 않고 상기 절연체층을 통과해서 상기 한쌍의 단자 전극에 각각 달하는 한쌍의 공부를 형성하는 공정; 및
    상기 한쌍의 공부에 대응해서 상기 제2 절연층의 표면에 상기 제2 배선 전극을 각각 형성하고, 상기 단자 전극과 상기 제2 배선 도체의 각각을 도통시키는 공정;
    을 포함하는 것을 특징으로 하는 부품 내장형 기판의 제조 방법.
  5. 시트 형상 금속 코어의 전자 부품을 수납할 예정 개소에 양 주면을 관통하는 개구부가 형성되고, 상기 개구부의 상기 금속 코어의 일방의 주면측을 저면으로서 전자 부품이 실장되고, 상기 금속 코어의 일방의 주면에 제1 절연층 및 타방의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층의 사이에 배설된 한쌍의 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 한쌍의 평면형 코일의 각각의 면을 사이에 끼도록 배설된 복수의 절연체층;을 포함하고, 상기 한쌍의 평면형 코일에는 코일 단말과 접속된 한쌍의 단자 전극이 상기 제1 절연층 측에 설치되고, 상기 금속 자성체에는 상기 한쌍의 단자 전극의 위치에 상당하는 상기 제1 절연층 측의 부위에 공, 개구 혹은 결손부가 각각 설치된 구성을 가지고,
    상기 전자 부품이 수납된 상기 개구부에 상기 전자 부품과의 간격 및 공간에 절연성의 수지가 형성되고, 상기 금속 코어의 일방의 주면측의 상기 제1 절연층을 포함시켜서 상기 공, 개구 혹은 결손부에 상당하는 영역에 상기 금속 자성체에 접촉하지 않고 상기 절연체층을 통과해서 상기 한쌍의 단자 전극에 달하는 한쌍의 공부가 각각 형성되고, 상기 한쌍의 공부에 도전체가 각각 형성되어, 상기 제1 절연층의 표면에 형성된 상기 제1 배선 전극의 각각과 도통하고 있는 것을 특징으로 하는 부품 내장형 기판.
  6. 시트 형상 금속 코어의 전자 부품을 수납할 예정 개소에 양 주면을 관통하는 개구부가 형성되고, 상기 개구부의 상기 금속 코어의 일방의 주면측을 저면으로서 전자 부품이 실장되고, 상기 금속 코어의 일방의 주면에 제1 절연층 및 타방의 주면에 제2 절연층이 형성되고, 상기 제1 절연층의 외측면에 제1 배선 전극이 형성되고, 상기 제2 절연층의 외측면에 제2 배선 전극이 형성된 부품 내장형 기판의 제조 방법으로서,
    상기 전자 부품은, 한쌍의 금속 자성체 층의 사이에 배설된 한쌍의 평면형 코일; 및 상기 한쌍의 금속 자성체 층 사이에서 상기 한쌍의 평면형 코일의 각각의 면을 사이에 끼도록 배설된 복수의 절연체층;을 포함하고, 상기 한쌍의 평면형 코일에는 코일 단말과 접속된 한쌍의 단자 전극이 상기 제1 절연층 측에 설치되고, 상기 금속 자성체에는 상기 한쌍의 단자 전극의 위치에 상당하는 상기 제1 절연층측의 부위에 공, 개구 혹은 결손부가 각각 설치된 구성을 가지고,
    상기 전자 부품이 상기 개구부에 수납된 후에, 상기 개구부에 상기 전자 부품과의 간격 및 공간을 절연성의 수지로 덮는 것을 포함하여, 상기 제1 절연층을 형성하는 공정;
    상기 전자 부품의 상기 공, 개구 혹은 결손부에 상당하는 상기 제1 절연층의 영역에 상기 금속 자성체에 접촉하지 않고 상기 절연체층을 통과해서 상기 한쌍의 단자 전극에 각각 달하는 한쌍의 공부를 형성하는 공정;
    상기 한쌍의 공부에 대응하여 상기 제1 절연층의 표면에 상기 제1 배선 전극을 각각 형성하고, 상기 단자 전극과 상기 제1 배선 도체의 각각을 도통시키는 공정;
    을 포함하는 것을 특징으로 하는 부품 내장형 기판의 제조 방법.
  7. 구형상(矩形狀)의 제1 절연체층;,
    상기 제1 절연체층의 상층 측에 배설된 제1 평면형 코일 도체;
    상기 제1 평면형 코일과 같은 층이고 상기 제1 절연체층의 측변의 위치에 형성된 제1 한쌍의 단자 전극;
    상기 제1 절연체층의 하층 측에 배설된 제2 평면형 코일 도체;
    상기 제2 평면형 코일과 같은 층이고 상기 제1 한쌍의 단자 전극과 같은 위치가 되도록, 상기 제1 절연체층의 측변의 위치에 형성된 제2 한쌍의 단자 전극;
    상기 제1 평면형 코일 도체의 상층 측에 배설된 구형상의 제2 절연체층;
    상기 제2 평면형 코일 도체의 하층 측에 배설된 구형상의 제3 절연체층;
    상기 제2 절연체층의 상층 측에 배설된 구형상의 제1 금속 자성층;
    상기 제3 절연체층의 하층 측에 배설 된 구형상의 제2 금속 자성층;
    을 포함하고,
    상기 제1 평면형 코일은 상기 제1 한쌍의 단자 전극의 일방과 접속되어서 중심부 측을 향해서 나선 형상으로 주회(周回)되고,
    상기 제2 평면형 코일은 상기 제1 한쌍의 단자 전극의 일방과는 다른 위치의 상기 제2 한쌍의 단자 전극의 일방과 접속되어서 중심부측을 향해서 나선 형상으로 주회되고,
    상기 제1 평면형 코일의 단말과 상기 제2 평면형 코일의 단말은, 상기 제1 절연체층의 표리 관통 전극으로 접속되고,
    상기 제1 한쌍의 단자 전극과 상기 제2 한쌍의 단자 전극의 같은 위치의 단자 전극끼리는, 상기 제1 절연체층의 표리 관통 전극으로 접속되고,
    상기 제1 금속 자성층의 상기 제1 한쌍의 단자 전극의 위치에 상당하는 부분에 공, 개구 혹은 결손부가 설치되고,
    상기 제2 금속 자성층과 상기 제2 한쌍의 단자 전극의 위치에 상당하는 부분에 공, 개구 혹은 결손부가 설치되어 있는 것을 특징으로 하는 기판 내장용 인덕터.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020127022470A 2010-05-17 2011-05-11 기판 내장용 전자 부품 및 부품 내장형 기판 KR101373540B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010113037 2010-05-17
JPJP-P-2010-113037 2010-05-17
PCT/JP2011/060814 WO2011145490A1 (ja) 2010-05-17 2011-05-11 基板内蔵用電子部品および部品内蔵型基板

Publications (2)

Publication Number Publication Date
KR20120113282A KR20120113282A (ko) 2012-10-12
KR101373540B1 true KR101373540B1 (ko) 2014-03-12

Family

ID=44991595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022470A KR101373540B1 (ko) 2010-05-17 2011-05-11 기판 내장용 전자 부품 및 부품 내장형 기판

Country Status (6)

Country Link
US (1) US8791783B2 (ko)
JP (1) JPWO2011145490A1 (ko)
KR (1) KR101373540B1 (ko)
CN (1) CN102893344B (ko)
TW (1) TWI450286B (ko)
WO (1) WO2011145490A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823156B1 (ko) * 2011-12-19 2018-01-30 삼성전기주식회사 노이즈 제거 필터의 제조 방법
JP5737313B2 (ja) 2013-03-28 2015-06-17 Tdk株式会社 電子部品及びその製造方法
CN104134532B (zh) * 2013-05-03 2017-09-08 胜美达电机（香港）有限公司 一种可变内径的线圈及利用其制成的电子模块
JP6293436B2 (ja) * 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法
KR101762778B1 (ko) 2014-03-04 2017-07-28 엘지이노텍 주식회사 무선 충전 및 통신 기판 그리고 무선 충전 및 통신 장치
DE102014210013A1 (de) * 2014-05-26 2015-11-26 Schaeffler Technologies AG & Co. KG Magnetische Platine und Verfahren zu deren Herstellung
GB2529235B (en) * 2014-08-14 2019-05-08 Murata Manufacturing Co An embedded magnetic component device
KR20160032581A (ko) * 2014-09-16 2016-03-24 삼성전기주식회사 인덕터 어레이 칩 및 그 실장기판
JP6278128B2 (ja) * 2014-10-22 2018-02-14 株式会社村田製作所 コイル部品
KR20160084716A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 코일 부품 이의 제조방법
JP6551142B2 (ja) * 2015-10-19 2019-07-31 Tdk株式会社 コイル部品及びこれを内蔵した回路基板
CN208589315U (zh) * 2015-12-14 2019-03-08 株式会社村田制作所 层叠型线圈
CN109074951A (zh) * 2016-04-25 2018-12-21 三菱电机株式会社 功率转换装置
CN209517682U (zh) * 2016-05-19 2019-10-18 株式会社村田制作所 多层基板
JP6627674B2 (ja) * 2016-07-21 2020-01-08 株式会社豊田自動織機 部品内蔵型多層基板の製造方法
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
CN208753080U (zh) 2016-08-12 2019-04-16 株式会社村田制作所 Lc滤波器
JP6520875B2 (ja) 2016-09-12 2019-05-29 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
TWI634570B (zh) * 2017-06-19 2018-09-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感
JP7015650B2 (ja) 2017-07-03 2022-02-03 太陽誘電株式会社 コイル部品
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
US10930425B2 (en) * 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
JP6753423B2 (ja) * 2018-01-11 2020-09-09 株式会社村田製作所 積層コイル部品
KR102029577B1 (ko) * 2018-03-27 2019-10-08 삼성전기주식회사 코일 부품
CN110381715B (zh) * 2018-04-13 2022-05-06 乾坤科技股份有限公司 屏蔽磁性装置
JP6536768B1 (ja) * 2018-04-16 2019-07-03 株式会社村田製作所 Ｅｓｄ保護素子
US11107962B2 (en) * 2018-12-18 2021-08-31 Soulnano Limited UV LED array with power interconnect and heat sink
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
JP7176435B2 (ja) * 2019-02-15 2022-11-22 株式会社村田製作所 インダクタ部品
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
JP6780741B2 (ja) * 2019-05-31 2020-11-04 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ
JP7520527B2 (ja) * 2020-02-17 2024-07-23 日東電工株式会社 積層シートの製造方法
US11912564B2 (en) * 2020-07-31 2024-02-27 Knowles Electronics, Llc Sensor package including a substrate with an inductor layer
TWI750036B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 屏蔽結構及電感器裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344631A (ja) * 2005-06-07 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2009253233A (ja) 2008-04-10 2009-10-29 Taiyo Yuden Co Ltd コモンモードチョークコイル用内層基板およびその製造方法並びにコモンモードチョークコイル
JP2010080550A (ja) 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd コモンモードチョークコイル

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868919A (ja) * 1981-10-20 1983-04-25 松下電器産業株式会社 Ｌｃ複合部品
JPH01167009U (ko) * 1988-05-13 1989-11-22
JPH0413212A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 薄膜磁気ヘッド
JP3540733B2 (ja) 1990-05-31 2004-07-07 株式会社東芝 平面型磁気素子及びそれを用いた半導体装置
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
KR100231356B1 (ko) * 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
US6080468A (en) * 1997-02-28 2000-06-27 Taiyo Yuden Co., Ltd. Laminated composite electronic device and a manufacturing method thereof
JP2000261271A (ja) * 1999-03-04 2000-09-22 Murata Mfg Co Ltd 積層型ローパスフィルタ
JP3582454B2 (ja) * 1999-07-05 2004-10-27 株式会社村田製作所 積層型コイル部品及びその製造方法
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP2001176745A (ja) * 1999-12-16 2001-06-29 Taiyo Yuden Co Ltd 積層型電子部品の製造方法及び製造装置
US6587025B2 (en) * 2001-01-31 2003-07-01 Vishay Dale Electronics, Inc. Side-by-side coil inductor
US6850127B2 (en) * 2001-05-25 2005-02-01 Toko Kabushiki Kaisha Laminated electronic component
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2003133136A (ja) * 2001-10-29 2003-05-09 Nippon Telegr & Teleph Corp <Ntt> 磁性部品およびその製造方法
JP4112914B2 (ja) 2002-06-28 2008-07-02 三井化学株式会社 インダクター内蔵型プリント配線基板の製造方法
JP2007157983A (ja) * 2005-12-05 2007-06-21 Taiyo Yuden Co Ltd 積層インダクタ
JP4965116B2 (ja) * 2005-12-07 2012-07-04 スミダコーポレーション株式会社 可撓性コイル
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
TWI305116B (en) * 2006-09-20 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having embedded semiconductor element and fabrication method thereof
JP2008294085A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 平面磁気素子およびそれを用いた電子機器
JP2008294084A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 平面磁気素子およびそれを用いた電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344631A (ja) * 2005-06-07 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2009253233A (ja) 2008-04-10 2009-10-29 Taiyo Yuden Co Ltd コモンモードチョークコイル用内層基板およびその製造方法並びにコモンモードチョークコイル
JP2010080550A (ja) 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd コモンモードチョークコイル

Also Published As

Publication number Publication date
CN102893344A (zh) 2013-01-23
US20130200977A1 (en) 2013-08-08
TWI450286B (zh) 2014-08-21
TW201207871A (en) 2012-02-16
WO2011145490A1 (ja) 2011-11-24
KR20120113282A (ko) 2012-10-12
US8791783B2 (en) 2014-07-29
JPWO2011145490A1 (ja) 2013-07-22
CN102893344B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101373540B1 (ko) 기판 내장용 전자 부품 및 부품 내장형 기판
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US9514876B2 (en) Inductor device, method for manufacturing the same and printed wiring board
US9287034B2 (en) Printed wiring board, inductor component, and method for manufacturing inductor component
US9899137B2 (en) Method for producing a coil integrated in a substrate or applied to a substrate, and electronic device
US7345563B2 (en) Embedded inductor for semiconductor device circuit
CN108738233B (zh) 印刷布线基板和开关稳压器
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR20080011106A (ko) 다층 프린트 배선판 및 그 제조 방법
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP2007266196A (ja) 多層プリント配線板及びその製造方法
CN108811319A (zh) 电子部件及其制造方法
KR20150013008A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
WO2016047316A1 (ja) 高周波部品
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
CN107768067B (zh) 共模滤波器及其制造方法
JP2008267863A (ja) 磁気センサおよびその製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2009038362A (ja) 立体プリント配線板とその製造方法
KR100828925B1 (ko) 복합형 전자부품 및 그 제조방법
JP2002141674A (ja) 配線基板およびその製造方法
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 7