JP2008267863A - 磁気センサおよびその製造方法 - Google Patents

Abstract

【課題】特性劣化を回避でき、小型化が容易な磁気センサを提供する。
【解決手段】絶縁基材２１，５１，６１の片面に導体層２２，５２，６２を有し、その反対側の面に接着剤層２３，５３，６３を有し、かつ絶縁基材を貫通する貫通導体２４，５４，６４を有する配線基板２０，５０，６０を、複数積層してなる多層配線板からなり、多層配線板を構成する複数の配線基板のうちの一の配線基板２０の接着剤層２３には、アニール処理を施した磁性体素子チップ３０が内包され、別の配線基板の接着剤層には、アニール処理を施した薄膜磁石チップ４０が内包され、磁性体素子チップ３０の磁性体素子３２の両端部に設けられた電極３３が、一の配線基板２０に設けられた貫通導体２４を介して、一の配線基板２０の導体層２２に導通されている磁気センサ１０を提供する。
【選択図】図１

Description

本発明は、磁性体素子と薄膜磁石を備えた磁気センサおよびその製造方法に関する。従来この種の磁気センサは、携帯電話、自動車部品、産業用機器などの電子機器に用いられている。

昨今、携帯電話や自動車部品などの電子機器は、小型化への要求があり、これら電子機器で使用されている各種磁気デバイスも小型化が必須となっている。

磁気インピーダンス効果素子（ＭＩ素子）や磁気抵抗素子（ＭＲ素子）などの磁性体素子を用いた磁気センサでは、素子の感度が最も良い磁界で動作させるために、コイルや磁石によってバイアス磁界を印加して使用することが多い。コイルを使用する場合、コイルから発生する磁界をコントロールできるので、精度良くバイアス磁界を印加することができるが、小型化する上で問題がある。小型のコイルを作製する場合、製造が難しいだけではなく、巻き数を稼ぐことが難しいため、任意の磁界を得るための消費電力が上昇してしまう。

それに対し、磁石（永久磁石）を使用する場合、任意の磁界を精度良く得るのは難しいが、検出磁界レンジが広い特性の磁性体素子であれば使用することができる。また、小型化しても十分な磁界を得ることもでき、製造もコイルに比べれば容易である。以上より、磁性体素子にバイアス磁界を印加する方法としては、磁気センサを小型化する上で、磁石のほうが有利と考えられる。磁石によるバイアス磁界印加方法の例は、特許文献１〜４など多数提案されている。
特開平５−１１３４７２号公報 特開平５−２８１３１９号公報 特開平６−１４８３０１号公報 特開２００５−０３９０１１号公報

従来技術には、次のような問題点がある。
特許文献１の場合、バイアス磁石や樹脂の厚さが問題となり、小型化しにくく、また、ワイヤを使用しているので、接続の信頼性に問題がある。
特許文献２の場合、薄膜磁石や磁性体素子にアニールや磁場中アニールが必要な場合、先にアニールされたほうが後のアニールによって特性が落ちてしまう。例えば、磁性体素子の成膜、次いで磁場中アニール、次いで薄膜磁石形成、次いでアニールといった順で磁気センサを作製した場合、先に磁場中アニールで得られた磁性体素子の特性が、後のアニールによって劣化してしまう。

特許文献３の場合、特許文献２と同様の問題を有するとともに、チップ上に占める磁性体素子の面積が小さく、小型化に不利であること、磁石が磁性体素子の上面または下面にあるときよりも強い磁界をかけにくいことなどが問題である。
特許文献４の場合、特許文献２と同様の問題を有する。

本発明は、上記事情に鑑みてなされたものであり、特性劣化を回避でき、小型化が容易な磁気センサおよびその製造方法を提供することを課題とする。

前記課題を解決するため、本発明は、絶縁基材の片面に導体層を有し、該導体層が設けられた側とは反対側の面に接着剤層を有し、かつ前記絶縁基材を貫通する貫通導体を有する配線基板を、複数積層してなる多層配線板からなり、前記多層配線板を構成する複数の配線基板のうちの一の配線基板の接着剤層には、アニール処理を施した磁性体素子を第１の基板表面に形成してなる磁性体素子チップが内包され、別の配線基板の接着剤層には、アニール処理を施した薄膜磁石を第２の基板表面に形成してなる薄膜磁石チップが内包され、前記磁性体素子チップの前記磁性体素子の両端部に設けられた電極が、前記一の配線基板に設けられた貫通導体を介して、前記一の配線基板の導体層に導通されていることを特徴とする磁気センサを提供する。

上述の磁気センサにおいて、前記多層配線板は、前記磁性体素子チップおよび前記薄膜磁石チップの少なくとも一方について、該チップの外周を取り囲むように配置され、かつ該チップ厚と略同一のスペーサを備えることが好ましい。
上述の磁気センサは、前記多層配線板が、前記磁性体素子チップの近傍に信号処理ＩＣを備え、前記磁性体素子チップと信号処理ＩＣとが前記多層配線板の内部で導通している構成とすることも可能である。

また、本発明は、第１の基板表面に形成した磁性体素子にアニール処理を施して磁性体素子チップを作製する工程と、第２の基板表面に形成した薄膜磁石にアニール処理を施して薄膜磁石チップを作製する工程と、絶縁基材の片面に導体層を有し、該導体層が設けられた側とは反対側の面に接着剤層を有し、かつ前記絶縁基材を貫通する貫通導体として導電性ペーストビアを有する配線基板を複数作製する工程と、前記磁性体素子チップの磁性体素子の両端部に設けられた電極を、前記複数の配線基板のうちの一の配線基板に設けられた貫通導体を介して、前記一の配線基板の導体層に導通させるとともに、前記磁性体素子チップを前記一の配線基板の接着剤層に接着して、熱圧着により前記一の配線基板と前記磁性体素子チップとを一体化する工程と、前記一の配線基板および磁性体素子チップを一体化してなる積層体を、前記一の配線基板以外の配線基板である他の配線基板および前記薄膜磁石チップとともに積層したのち加熱プレスして、各配線基板の接着剤層の熱硬化および導電性ペーストビアの焼結を行う工程と、を有することを特徴とする磁気センサの製造方法を提供する。

本発明によれば、アニール処理を施した磁性体素子チップと、アニール処理を施した薄膜磁石チップとを、多層配線板に内包させることにより、各チップを別個にアニール処理することができる。これにより、いずれかのチップが、磁性体素子のためのアニール処理と、薄膜磁石のためのアニール処理との両方を受けることによる特性劣化を回避することができる。また、磁性体素子と薄膜磁石との相対位置を合わせることが容易であり、位置合わせの再現性を向上することができる。また、薄型の磁気センサとすることができ、部品の小型化に貢献することができる。また、歩留まりが累積されず、低コストで製造することができる。また、実装が簡単であり、長期信頼性に優れる磁気センサを製造することができる。

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明の磁気センサの一形態例を示す模式的断面図である。図２は、図１の磁気センサにソルダレジストおよびはんだバンプを設けたものを示す模式的断面図である。図３は、図１の磁気センサの製造工程において積層前の状態を示す模式的断面図である。図４（ａ）〜（ｆ）は、図１の磁気センサの製造工程における第１の配線基板と磁性体素子チップとを一体化してなる積層体の製造工程を示す模式的断面図である。

図５は、図２の磁気センサに信号処理ＩＣチップを設けたものを示す模式的断面図である。図６は、図２の磁気センサを、信号処理ＩＣチップを内蔵した多層配線板に搭載した状態の一例を示す模式的断面図である。図７は、図２の磁気センサを、信号処理ＩＣチップを内蔵した多層配線板に搭載した状態の別の例を示す模式的断面図である。図８は、本発明の磁気センサにおいて、磁性体素子チップの近傍に信号処理ＩＣチップを内蔵したものの一例を示す模式的断面図である。

図１に示す磁気センサ１０は、絶縁基材２１，５１，６１の片面に導体層２２，５２，６２を有し、その反対側の面に接着剤層２３，５３，６３を有し、かつ絶縁基材２１，５１，６１を貫通する貫通導体２４，５４，６４を有する配線基板２０，５０，６０を、複数積層してなる多層配線板からなり、この多層配線板を構成する複数の配線基板２０，５０，６０のうちの一の配線基板２０の接着剤層２３には、アニール処理を施した磁性体素子３２を第１の基板３１の表面に形成してなる磁性体素子チップ３０が内包され、別の配線基板５０，６０の接着剤層５３，６３には、アニール処理を施した薄膜磁石４２を第２の基板４１の表面に形成してなる薄膜磁石チップ４０が内包され、磁性体素子チップ３０の磁性体素子３２の両端部にそれぞれ設けられた電極３３，３３が、一の配線基板２０に設けられた貫通導体２４を介して、一の配線基板２０の導体層２２に導通されているものである。

より具体的には、この磁気センサ１０は次のような構成を備えて構成されている。支持基板１１の上には、接着剤層１４を介してスペーサ１２が積層され、このスペーサ１２は、磁性体素子チップ３０が収容される素子収容部１３となる開口部を有している。スペーサ１２上には、前記一の配線基板としての第１の配線基板２０が、接着剤層２３を介して積層されている。磁性体素子チップ３０の磁性体素子３２は、その両端の電極３３に接続された第１の配線基板２０の貫通導体２４を介して、第１の配線基板２０の導体層２２に導通されている。

第１の配線基板２０の上には、第２の配線基板５０が、接着剤層５３を介して積層されている。第２の配線基板５０は、薄膜磁石チップ４０が収容される磁石収容部５５となる開口部を有し、薄膜磁石チップ４０は、この磁石収容部５５に収容されている。薄膜磁石チップ４０は第１の配線基板２０上に配置されており、多層配線板の厚さ方向において、磁性体素子３２と薄膜磁石４２とが上下に対応する位置に配置されている。この例において薄膜磁石４２は永久磁石であり、消費電力なしで磁性体素子３２にバイアス磁界を印加することが可能である。

このように、本形態例の磁気センサ１０においては、アニール処理を施した磁性体素子チップ３０と、アニール処理を施した薄膜磁石チップ４０とを、多層配線板に内包させることにより、各チップ３０，４０を別個にアニール処理することができる。これにより、いずれかのチップが、磁性体素子３２のためのアニール処理と、薄膜磁石４２のためのアニール処理との両方を受けることによる特性劣化を回避することができる。

また、磁性体素子３２と薄膜磁石４２との相対位置を合わせることが容易であり、位置合わせの再現性を向上することができる。また、薄型の磁気センサとすることができ、部品の小型化に貢献することができる。また、歩留まりが累積されず、低コストで製造することができる。また、実装が簡単であり、長期信頼性に優れる磁気センサを製造することができる。

第２の配線基板５０上には、第３の配線基板６０が、接着剤層６３を介して積層されている。第３の配線基板６０の導体層６２は、第３の配線基板６０の貫通導体６４および第２の配線基板５０の貫通導体５４を介して、第１の配線基板２０の導体層２２に導通されている。第３の配線基板６０の導体層６２は、多層配線板の外部に露出されているので、この導体層６２を外部端子として、磁性体素子３２を動作させるための電流を印加することができる。

また、外部端子の別の例として、図２に示すように、はんだバンプを用いることができる。すなわち図２に示す磁気センサ１０Ａは、図１の磁気センサ１０の第３の配線基板６０の上にソルダレジスト７１が設けられ、このソルダレジスト７１は、第３の配線基板６０の導体層６２と整合する位置に開口部７２を有し、この開口部７２内には、導体層６２と電気的に接続されたはんだバンプ７３が形成された構成を有している。

なお、図２に示す磁気センサ１０Ａは、図１の磁気センサ１０にソルダレジスト７１およびはんだバンプ７３を追加した構成を有しており、他の部分は共通しているので、図２中、これら共通部分には、図１で用いた符号と同一の符号を用い、重複する説明を省略する。

はんだバンプ７３は、第３の配線基板６０の貫通導体６４および第２の配線基板５０の貫通導体５４を介して、第１の配線基板２０の導体層２２に導通されている。このような磁気センサ１０Ａによれば、外部端子となるはんだバンプ７３を介して磁性体素子３２を動作させるための電流を印加することができる。

第１、第２および第３の配線基板２０，５０，６０となる各配線基板は、例えば片面の銅張積層板（ＣＣＬ）から作製することができる。ＣＣＬとしては、ポリイミドや液晶ポリマーなどの絶縁基材の片面に導体層となる銅箔が設けられたものを用いることができる。ＣＣＬとしては、銅箔の片面にポリイミドワニス等の絶縁樹脂ワニスを塗布してワニスを硬化させてなるキャスティング法によるＣＣＬを用いることもできる。また、絶縁樹脂フィルム上にスパッタ法によりシード層となる第１の導体層を積層し、そのシード層に対してめっきにより銅層を成長させた、めっき法によるＣＣＬを用いることもできる。また、絶縁樹脂フィルムの片面に、接着剤層を介して、圧延銅箔や電解銅箔などの銅箔を貼着した、フィルムと接着剤層と銅箔の３層構造を有するＣＣＬを用いることもできる。

これらの配線基板は、例えば、導体層を所定のパターンにパターニングし、絶縁基材に貫通孔を形成した後、貫通孔に貫通導体を設けて導体層と導通させることにより作製することができる。ＣＣＬの銅層のパターニングは、例えばフォトリソグラフィー法によりエッチングレジストを形成した後に、塩化第二鉄や塩化第二銅等を主成分とするエッチャントを用いて銅層を化学エッチングする方法が挙げられる。また、本発明において、導体パターンを有する配線基板は、他の方法により作製されたものを用いることも可能である。

また、本形態例においては、多層配線板が３層の配線基板から構成されたものとしたが、本発明は特にこれに限定されるものではなく、一の配線基板と別の配線基板とからなる２層の配線基板から多層配線板を構成しても良い。また、４層以上の配線基板から多層配線板を構成することもできる。

本形態例の磁気センサ１０，１０Ａにおいて、多層配線板は、磁性体素子チップ３０の外周を取り囲むように配置され、かつこの磁性体素子チップ３０のチップ厚と略同一のスペーサ１２を備えるため、磁性体素子チップの平面のサイズに対して、配線基板の面積を広くしても、多層配線板を平坦に構成することができる。また、第２の配線基板５０は、薄膜磁石チップ４０の外周を取り囲むように配置され、かつ第２の配線基板５０の厚さを薄膜磁石チップ４０のチップ厚と略同一とすることにより、薄膜磁石チップ４０に対するスペーサとして機能させることができる。

本形態例においては、磁性体素子チップ３０と薄膜磁石チップ４０との両方についてスペーサを設けることが好ましい。また、本形態例においては、スペーサ１２は、多層配線板において導体層（配線層）を有しないものとされているが、これを配線基板から構成することも可能である。スペーサ１２は、樹脂などの絶縁体や、金属などの導体などから形成することができる。特に、チップ基板と熱膨張係数が近い材料をスペーサとすることが望ましい。なお、スペーサを設ける代わりに、接着剤層の厚さをチップと同程度の厚さとすることにより、スペーサを省略して多層配線板を構成することもできる。

次に、本形態例の磁気センサの製造方法について具体例を挙げて説明する。
図１に示す磁気センサ１０は、例えば下記の工程（１）〜（５）を行うことにより製造することができる。

（１）第１の基板３１の表面に形成した磁性体素子３２にアニール処理を施して磁性体素子チップ３０を作製する工程。磁性体素子３２のアニール処理は、例えば磁界中２００〜４００℃のアニール温度にて行うことができる。ここで、磁性体素子３２の両端部に設けられた電極３３は、アニール処理前および処理後のいずれで形成しても良い。

（２）第２の基板４１の表面に形成した薄膜磁石４２にアニール処理を施して薄膜磁石チップ４０を作製する工程。薄膜磁石４２のアニール処理は、例えば２００〜５００℃のアニール温度にて行うことができる。

（３）絶縁基材２１，５１，６１の片面に導体層２２，５２，６２を有し、該導体層２２，５２，６２とは反対側の面に接着剤層２３，５３，６３を有し、かつ絶縁基材２１，５１，６１を貫通する貫通導体２４，５４，６４として導電性ペーストビアを有する配線基板２０，５０，６０を複数作製する工程。

（４）磁性体素子チップ３０の磁性体素子３２の両端部に設けられた電極３３を、第１の配線基板２０に設けられた貫通導体２４を介して、第１の配線基板２０の導体層２２に導通させるとともに、磁性体素子チップ３０を第１の配線基板２０の接着剤層２３に接着して、熱圧着により第１の配線基板２０と磁性体素子チップ３０とを一体化する工程。これにより、第１の配線基板２０および磁性体素子チップ３０を一体化してなる積層体１５を作製することができる。

（５）図３に示すように、第１の配線基板２０および磁性体素子チップ３０を一体化してなる積層体１５を、他の配線基板５０，６０（第１の配線基板２０以外の配線基板）および薄膜磁石チップ４０とともに積層したのち加熱プレスして、各配線基板２０，５０，６０の接着剤層２３，５３，６３の熱硬化および貫通導体２４，５４，６４となる導電性ペーストビアの焼結を行う工程。これにより、磁性体素子チップ３０および薄膜磁石チップ４０のパッケージとなる多層配線板が構成される。

なお、（５）の工程において、本形態例のように、支持基板１１およびスペーサ１２を多層配線板とともに積層する場合には、これら支持基板１１およびスペーサ１２を配線基板とともに一括積層しても良い。加熱プレスの際、接着剤が流動することにより、チップの周囲の隙間を埋め、チップが接着剤層中に内包される。また、チップに接触する接着剤の適度な弾性により、チップに対して周囲から及ぼされる熱応力などを緩和する作用が生じる。

このように、本形態例の磁気センサは、多層配線板を利用してパッケージングすることができる。プレス加工の温度は、約１５０〜２００℃とすることができ、磁性体素子３２や薄膜磁石４２のアニール温度よりも十分に低いので、磁性体素子３２や薄膜磁石４２の特性に悪影響を及ぼさない。

磁性体素子チップ３０および第１の配線基板２０を一体化してなる積層体１５の製造工程の具体例について、図４を参照して説明する。まず、貫通導体２４として導電性ペーストビアを作製するため、図４（ａ）に示すように、絶縁基材２１の片面に導体層２２を有する材料を用意し、その導体層２２をパターニングする。

次に、図４（ｂ）に示すように、絶縁基材２１の導体層２２とは反対側の面に、接着剤層２３を介して樹脂フィルム２５を貼り合わせる。接着剤層２３は、例えばエポキシ樹脂などの層間接着材シートを用いることができるが、特にこれに限定されるものではなく、液状またはワニス状の接着剤など、他の接着材料を用いても良い。樹脂フィルム２５は、後工程で接着剤層２３から剥離することができれば特に限定されない。樹脂フィルム２５としては、例えば、ポリイミドフィルムのほか、ポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ）などのポリエステルフィルムなどが挙げられる。また、紫外線（ＵＶ）の照射によって接着特性が変化し、接着や剥離が可能となるフィルムを使用することもできる。

次に、図４（ｃ）に示すように、絶縁基材２１、接着剤層２３および樹脂フィルム２５からなる積層体に対して、レーザ加工、ドリル加工、化学エッチングなどを用いて、貫通孔２６を形成する。また、導体層２２には、レーザ加工、ドリル加工、化学エッチングなどを用いて、ペースト充填の際の空気抜き穴２７となる小孔を形成する。これらの孔のレーザ加工に用いるレーザとしては、イットリウムアルミニウムガーネット（ＹＡＧ）レーザや炭酸ガス（ＣＯ_２）レーザ、エキシマレーザなどが挙げられる。また、レーザ加工後には、貫通孔２６の内部に残ったスミアを除去（デスミア）するため、例えばＣＦ_４およびＯ_２の混合ガスを用いたプラズマデスミア処理、あるいは薬液を用いたウエットデスミア処理を行う。

次に、図４（ｄ）に示すように、スクリーン印刷法などを用いて、貫通孔２６に導電性ペーストを充填して貫通導体２４を形成する。ペースト充填後、図４（ｅ）に示すように、樹脂フィルム２５を剥離することにより、貫通導体２４の接着剤層２３側の先端は、接着剤層２３から突出して突起を形成した状態となる。

次に、図４（ｆ）に示すように、磁性体素子チップ３０の磁性体素子３２の両端部に設けられた電極３３を、第１の配線基板２０に設けられた貫通導体２４を介して、第１の配線基板２０の導体層２２に導通させるとともに、磁性体素子チップ３０を第１の配線基板２０の接着剤層２３に接着して、熱圧着により磁性体素子チップ３０と第１の配線基板２０とを一体化する。このとき、貫通導体２４を構成する導電性ペーストは焼結前で柔らかい状態にあるので、電極３３に対して圧接したとき突起がつぶれ電極３３に密着することにより、貫通導体２４と電極３３との電気的接続がより確実なものとなる。

また、図２に示す磁気センサ１０Ａは、上述の磁気センサ１０に対して、開口部７２を有するソルダレジスト７１およびはんだバンプ７３を形成することにより、製造することができる。ソルダレジスト７１は、例えば液状の感光性樹脂をスクリーン印刷などで塗布したのち、パターン露光して開口部７２を設けることができる。はんだバンプ７３は、例えばはんだペーストを所定の位置にパターン印刷したのち、リフローすることによりボール状に形成することができる。

以上の工程により、図１に示す磁気センサ１０や、図２に示すバンプ付き磁気センサ１０Ａを製造することができる。これらの磁気センサ１０，１０Ａにおいて、支持基板１１は、一括積層して接着剤層が硬化した後に、多層配線板から除去することとしてもよい。

本発明の磁気センサは、磁気センサの出力信号を処理するため、信号処理ＩＣと接続して用いても良い。これにより、非常にコンパクトな磁気センサパッケージを実現することができる。

例えば、図５に示すように、図２に示すバンプ付き磁気センサ１０Ａのはんだバンプ７３に信号処理ＩＣチップ８０を接続することにより、信号処理ＩＣを備えた磁気センサ１０Ｂを構成することができる。ここで、信号処理ＩＣチップ８０は、例えば半導体基板８１のＩＣ（図示せず）が設けられた面に、この面を保護する絶縁層８２が設けられ、その絶縁層８２の開口部を通じて、ＩＣと電気的に接続された電極８３が設けられたものである。図５に示す磁気センサ１０Ｂは、図２に示す磁気センサ１０Ａのはんだバンプ７３を信号処理ＩＣチップ８０の電極８３と位置合わせし、はんだバンプ７３をリフローして電極８３に糊着させることで製造することができる。

また、信号処理ＩＣチップは、例えば図６および図７に示すように、多層配線板の内部にパッケージングしたものを用いても良い。図６においては、信号処理ＩＣチップ１４０が、１層の接着剤層の内部に内包されたＩＣ内蔵多層配線板１００が用いられており、図７においては、信号処理ＩＣチップ２６０が２層の接着剤層の内部に内包された２段構成のＩＣ内蔵多層配線板２００が用いられている。

図６に示すＩＣ内蔵多層配線板１００は、絶縁基材１１１，１２１，１３１の片面に導体層１１２，１２２，１３２を有し、かつ絶縁基材１１１，１２１，１３１を貫通する貫通導体１１４，１２４，１３４を有する配線基板１１０，１２０，１３０を、接着剤層１２３，１３３を介して複数積層してなる多層配線板からなり、第２の配線基板１２０と第３の配線基板１３０との間に設けられた接着剤層１３３に、信号処理ＩＣチップ１４０が内包されているものである。

信号処理ＩＣチップ１４０は、半導体基板１４１のＩＣ（図示せず）が設けられた面に、この面を保護する絶縁層１４２が設けられ、その絶縁層１４２の開口部を通じて、ＩＣと電気的に接続された電極１４３が設けられたものである。第２の配線基板１２０は、信号処理ＩＣチップ１４０が収容されるＩＣ収容部１２５となる開口部を有し、信号処理ＩＣチップ１４０は、このＩＣ収容部１２５に収容されている。
第３の配線基板

また、このＩＣ内蔵多層配線板１００は、バンプ付き磁気センサ１０Ａとの電気的接続のため、第１の配線基板１１０の裏面（導体層１１２の反対側）に裏面配線１１３が設けられ、その上に第１の配線基板１１０の裏面を保護するソルダレジスト１０１が設けられている。このソルダレジスト１０１には、裏面配線１１３の一部が露出される開口部１０２を有し、この開口部１０２内には、バンプ付き磁気センサ１０Ａのはんだバンプ７３が、裏面配線１１３に対して電気的に接続されている。

また、このＩＣ内蔵多層配線板１００は、外部端子として、第３の配線基板１３０の導体層１３２側にソルダレジスト１３５が設けられ、このソルダレジスト１３５は、第３の配線基板１３０の導体層１３２と整合する位置に開口部１３６を有し、この開口部１３６内には、導体層１３２と電気的に接続されたはんだバンプ１３７が形成されている。

はんだバンプ１３７は、複数形成されており、それらのうちの一部のはんだバンプ１３７は、貫通導体１１４，１２４，１３４および裏面配線１１３を介して磁気センサ１０Ａのはんだバンプ７３と導通されている。また、他のはんだバンプ１３７は、第３の配線基板１３０の貫通導体１３４を介して信号処理ＩＣチップ１４０の電極１４３と導通されている。また、ＩＣ内蔵多層配線板１００の内部で、磁気センサ１０Ａの出力を信号処理ＩＣチップ１４０に送るための内部配線を設けることもできる。

図７に示すＩＣ内蔵多層配線板２００は、絶縁基材２１１，２２１，２３１，２４１，２５１の片面に導体層２１２，２２２，２３２，２４２，２５２を有し、かつ絶縁基材
２１１，２２１，２３１，２４１，２５１を貫通する貫通導体２１４，２２４，２３４，２４４，２５４を有する配線基板２１０，２２０，２３０，２４０，２５０を、接着剤層２２３，２３３，２４３，２５３を介して複数積層してなる多層配線板からなり、第２の配線基板２２０と第３の配線基板２３０との間に設けられた接着剤層２３３、および第４の配線基板２４０と第５の配線基板２５０との間に設けられた接着剤層２５３のそれぞれに、信号処理ＩＣチップ２６０が内包されているものである。

信号処理ＩＣチップ２６０は、半導体基板２６１のＩＣ（図示せず）が設けられた面に、この面を保護する絶縁層２６２が設けられ、その絶縁層２６２の開口部を通じて、ＩＣと電気的に接続された電極２６３が設けられたものである。第２の配線基板２２０および第４の配線基板２４０は、信号処理ＩＣチップ２６０が収容されるＩＣ収容部２２５，２４５となる開口部を有し、信号処理ＩＣチップ２６０は、それぞれこれらのＩＣ収容部２２５，２４５に収容されている。

また、このＩＣ内蔵多層配線板２００は、磁気センサ１０Ａとの電気的接続のため、第１の配線基板２１０の裏面（導体層２１２の反対側）に裏面配線２１３が設けられ、その上に第１の配線基板２１０の裏面を保護するソルダレジスト２０１が設けられている。このソルダレジスト２０１には、裏面配線２１３の一部が露出される開口部２０２を有し、この開口部２０２内には、磁気センサ１０Ａのはんだバンプ７３が、裏面配線２１３に対して電気的に接続されている。

また、このＩＣ内蔵多層配線板２００は、外部端子として、第５の配線基板２５０の導体層２５２側にソルダレジスト２５５が設けられ、このソルダレジスト２５５は、第５の配線基板２５０の導体層２５２と整合する位置に開口部２５６を有し、この開口部２５６内には、導体層２５２と電気的に接続されたはんだバンプ２５７が形成されている。

はんだバンプ２５７は、複数形成されており、それらのうちの一部のはんだバンプ２５７は、貫通導体２１４，２２４，２３４，２４４，２５４および裏面配線２１３を介して磁気センサ１０Ａのはんだバンプ７３と導通されている。また、他のはんだバンプ２５７は、第５の配線基板２５０の貫通導体２５４を介して、第４の配線基板２４０のＩＣ収容部２４５に収容された信号処理ＩＣチップ２６０の電極２６３と導通されている。また、第３の配線基板２３０の導体層２３２は、貫通導体２３４を介して、第２の配線基板２２０のＩＣ収容部２２５に収容された信号処理ＩＣチップ２６０の電極２６３と導通されている。

また、本発明においては、図８に示すように、磁気センサ３００のパッケージを構成する多層配線板の内部に信号処理ＩＣが内蔵されたものとすることもできる。図８に示す磁気センサ３００においては、磁性体素子チップ３３０の近傍に信号処理ＩＣチップ３１０を備え、磁性体素子チップ３３０と信号処理ＩＣチップ３１０とが多層配線板の内部で導通しているものであるほかは、図２に示す磁気センサ１０Ａと同様に構成されている。

すなわち、絶縁基材３２１，３５１，３６１の片面に導体層３２２，３２５，３２７，３５２ａ，３５２ｂ，３６２ａ，３６２ｂを有し、その反対側の面に接着剤層３２３，３５３，３６３を有し、かつ絶縁基材３２１，３５１，３６１を貫通する貫通導体３２４ａ，３２４ｂ，３２６ａ，３２６ｂ,３５４ａ，３５４ｂ，３６４ａ，３６４ｂを有する配線基板３２０，３５０，３６０を、複数積層してなる多層配線板からなり、この多層配線板を構成する複数の配線基板３２０，３５０，３６０のうちの一の配線基板３２０の接着剤層３２３には、アニール処理を施した磁性体素子３３２を第１の基板３３１の表面に形成してなる磁性体素子チップ３３０が内包され、別の配線基板３５０，３６０の接着剤層３５３，３６３には、アニール処理を施した薄膜磁石３４２を第２の基板３４１の表面に形成してなる薄膜磁石チップ３４０が内包され、磁性体素子チップ３３０の磁性体素子３３２の両端部にそれぞれ設けられた電極３３３ａ，３３３ｂが、一の配線基板３２０に設けられた貫通導体３２４ａ，３２４ｂを介して、一の配線基板３２０の導体層３２２，３２５に導通されているものである。第１、第２および第３の配線基板３２０，３５０，３６０となる各配線基板は、図１，図２に示す磁気センサ１０，１０Ａと同様のものを用いることができる。

より具体的には、この磁気センサ３００は次のような構成を備えて構成されている。支持基板３０１上には、接着剤層３０４を介してスペーサ３０２が積層され、このスペーサ３０２は、磁性体素子チップ３３０および信号処理ＩＣチップ３１０が収容される素子およびＩＣ収容部３０３となる開口部を有している。スペーサ３０２上には、前記一の配線基板としての第１の配線基板３２０が、接着剤層３２３を介して積層されている。磁性体素子チップ３３０の磁性体素子３３２は、その両端の電極３３３ａ，３３３ｂに接続された第１の配線基板３２０の貫通導体３２４ａ，３２４ｂを介して、第１の配線基板３２０の導体層３２２，３２５に導通されている。

信号処理ＩＣチップ３１０は、半導体基板３１１のＩＣ（図示せず）が設けられた面に、この面を保護する絶縁層３１２が設けられ、その絶縁層３１２の開口部を通じて、ＩＣと電気的に接続された電極３１３ａ，３１３ｂが設けられたものである。信号処理ＩＣチップ３１０のＩＣは、電極３１３ａ，３１３ｂに接続された第１の配線基板３２０の貫通導体３２６ａ，３２６ｂを介して、第１の配線基板３２０の導体層３２５，３２７に導通されている。

第１の配線基板３２０上には、第２の配線基板３５０が、接着剤層３５３を介して積層されている。第２の配線基板３５０は、薄膜磁石チップ３４０が収容される磁石収容部３５５となる開口部を有し、薄膜磁石チップ３４０は、この磁石収容部３５５に収容されている。薄膜磁石チップ３４０は第１の配線基板３２０上に配置されており、多層配線板の厚さ方向において、磁性体素子３３２と薄膜磁石３４２とが上下に対応する位置に配置されている。この例において薄膜磁石３４２は永久磁石であり、消費電力なしで磁性体素子３３２にバイアス磁界を印加することが可能である。

このように、本形態例の磁気センサ３００においては、アニール処理を施した磁性体素子チップ３３０と、アニール処理を施した薄膜磁石チップ３４０とを、多層配線板に内包させることにより、各チップ３３０，３４０を別個にアニール処理することができる。これにより、いずれかのチップが、磁性体素子３３２のためのアニール処理と、薄膜磁石３４２のためのアニール処理との両方を受けることによる特性劣化を回避することができる。また、磁性体素子３３２と薄膜磁石３４２との相対位置を合わせることが容易であり、位置合わせの再現性を向上することができる。

第２の配線基板３５０上には、第３の配線基板３６０が、接着剤層３６３を介して積層されている。第３の配線基板３６０の導体層３６２ａ，３６２ｂは、第３の配線基板３６０の貫通導体３６４ａ，３６４ｂおよび第２の配線基板３５０の貫通導体３５４ａ，３５４ｂを介して、第１の配線基板３２０の導体層３２２，３２７に導通されている。

第３の配線基板３６０の上にはソルダレジスト３７１が設けられ、このソルダレジスト３７１は、第３の配線基板３６０の導体層３６２ａ，３６２ｂと整合する位置に開口部３７２ａ，３７２ｂを有し、これらの開口部３７２ａ，３７２ｂ内には、導体層３６２ａ，３６２ｂと電気的に接続されたはんだバンプ３７３ａ，３７３ｂが形成された構成を有している。

はんだバンプ３７３ａは、第３の配線基板３６０の貫通導体３６４ａおよび第２の配線基板３５０の貫通導体３５４ａを介して、第１の配線基板３２０の導体層３２２に導通されている。この第１の配線基板３２０の導体層３２２は、第１の配線基板３２０の貫通導体３２４ａを介して、磁性体素子チップ３３０の一方の電極３３３ａと導通されている。

磁性体素子チップ３３０の他方の電極３３３ｂと信号処理ＩＣチップ３１０の一方の電極３１３ａとは、第１の配線基板３２０の貫通導体３２４ｂ，３２６ａおよび導体層３２５を介して、多層配線板の内部で導通されている。

また、はんだバンプ３７３ｂは、第３の配線基板３６０の貫通導体３６４ｂおよび第２の配線基板３５０の貫通導体３５４ｂを介して、第１の配線基板３２０の導体層３２７に導通されている。この第１の配線基板３２０の導体層３２７は、第１の配線基板３２０の貫通導体３２６ｂを介して、信号処理ＩＣチップ３１０の他方の電極３１３ｂと導通されている。

このような磁気センサ３００によれば、外部端子となるはんだバンプ３７３ａ，３７３ｂを介して磁性体素子３３２を動作させるための電流を印加することができる。

また、本形態例においては、多層配線板が３層の配線基板から構成されたものとしたが、本発明は特にこれに限定されるものではなく、一の配線基板と別の配線基板との少なくとも２層の配線基板から多層配線板を構成しても良い。また、４層以上の配線基板から多層配線板を構成することもできる。

本形態例の磁気センサ３００において、多層配線板は、磁性体素子チップ３３０および信号処理ＩＣチップの外周を取り囲むように配置され、かつこの磁性体素子チップ３３０のチップ厚と略同一のスペーサ３０２を備えるため、磁性体素子チップの平面のサイズに対して、配線基板の面積を広くしても、多層配線板を平坦に構成することができる。

本発明は、磁性体素子と薄膜磁石を備えた磁気センサおよびその製造方法に関するものであり、この磁気センサは、携帯電話、自動車部品、産業用機器などの電子機器に利用することができる。

本発明の磁気センサの一形態例を示す模式的断面図である。 図１の磁気センサにソルダレジストおよびはんだバンプを設けたものを示す模式的断面図である。 図１の磁気センサの製造工程において積層前の状態を示す模式的断面図である。 （ａ）〜（ｆ）は、図１の磁気センサの製造工程における第１の配線基板と磁性体素子チップとを一体化してなる積層体の製造工程を示す模式的断面図である。 図２の磁気センサに信号処理ＩＣチップを設けたものを示す模式的断面図である。 図２の磁気センサを、信号処理ＩＣチップを内蔵した多層配線板に搭載した状態の一例を示す模式的断面図である。 図２の磁気センサを、信号処理ＩＣチップを内蔵した多層配線板に搭載した状態の別の例を示す模式的断面図である。 本発明の磁気センサにおいて、磁性体素子チップの近傍に信号処理ＩＣチップを内蔵したものの一例を示す模式的断面図である。

符号の説明

１０…磁気センサ、１０Ａ，３００…バンプ付き磁気センサ、１０Ｂ…バンプ及びＩＣ付き磁気センサ、１１，３０１…支持基板、１２，３０２…スペーサ、１３…素子収容部、３０３…素子およびＩＣ収容部、１４，３０４…接着剤層、１５…第１の配線基板と磁性体素子チップとからなる積層体、２０，３２０…第１の配線基板、２１，３２１…絶縁基材、２２，３２２，３２５，３２７…導体層、２３，３２３…接着剤層、２４，３２４ａ，３２４ｂ，３２６ａ，３２６ｂ…貫通導体、３０，３３０…磁性体素子チップ、３１，３３１…第１の基板、３２，３３２…磁性体素子、３３，３３３ａ，３３３ｂ…電極、４０，３４０…薄膜磁石チップ、４１，３４１…第２の基板、４２，３４２…薄膜磁石、５０，３５０…第２の配線基板、５１，３５１…絶縁基材、５２，３５２ａ，３５２ｂ…導体層、５３，３５３…接着剤層、５４，３５４ａ，３５４ｂ…貫通導体、５５，３５５…磁石収容部、６０，３６０…第３の配線基板、６１，３６１…絶縁基材、６２，３６２ａ，３６２ｂ…導体層、６３，３６３…接着剤層、６４，３６４ａ，３６４ｂ…貫通導体、７１，３７１…ソルダレジスト、７２，３７２ａ，３７２ｂ…開口部、７３，３７３ａ，３７３ｂ…はんだバンプ、８０，３１０…信号処理ＩＣチップ、８１，３１１…半導体基板、８２，３１２…絶縁層、８３，３１３ａ，３１３ｂ…電極。

Claims (4)

1. 絶縁基材の片面に導体層を有し、該導体層が設けられた側とは反対側の面に接着剤層を有し、かつ前記絶縁基材を貫通する貫通導体を有する配線基板を、複数積層してなる多層配線板からなり、
   前記多層配線板を構成する複数の配線基板のうちの一の配線基板の接着剤層には、アニール処理を施した磁性体素子を第１の基板表面に形成してなる磁性体素子チップが内包され、
   別の配線基板の接着剤層には、アニール処理を施した薄膜磁石を第２の基板表面に形成してなる薄膜磁石チップが内包され、
   前記磁性体素子チップの前記磁性体素子の両端部に設けられた電極が、前記一の配線基板に設けられた貫通導体を介して、前記一の配線基板の導体層に導通されていることを特徴とする磁気センサ。
2. 前記多層配線板は、前記磁性体素子チップおよび前記薄膜磁石チップの少なくとも一方について、該チップの外周を取り囲むように配置され、かつ該チップ厚と略同一のスペーサを備えることを特徴とする請求項１に記載の磁気センサ。
3. 前記多層配線板は、前記磁性体素子チップの近傍に信号処理ＩＣを備え、前記磁性体素子チップと信号処理ＩＣとが、前記多層配線板の内部で導通していることを特徴とする請求項１または２に記載の磁気センサ。
4. 第１の基板表面に形成した磁性体素子にアニール処理を施して磁性体素子チップを作製する工程と、
   第２の基板表面に形成した薄膜磁石にアニール処理を施して薄膜磁石チップを作製する工程と、
   絶縁基材の片面に導体層を有し、該導体層が設けられた側とは反対側の面に接着剤層を有し、かつ前記絶縁基材を貫通する貫通導体として導電性ペーストビアを有する配線基板を複数作製する工程と、
   前記磁性体素子チップの磁性体素子の両端部に設けられた電極を、前記複数の配線基板のうちの一の配線基板に設けられた貫通導体を介して、前記一の配線基板の導体層に導通させるとともに、前記磁性体素子チップを前記一の配線基板の接着剤層に接着して、熱圧着により前記一の配線基板と前記磁性体素子チップとを一体化する工程と、
   前記一の配線基板および磁性体素子チップを一体化してなる積層体を、前記一の配線基板以外の配線基板である他の配線基板および前記薄膜磁石チップとともに積層したのち加熱プレスして、各配線基板の接着剤層の熱硬化および導電性ペーストビアの焼結を行う工程と、
   を有することを特徴とする磁気センサの製造方法。

Images