KR20150013008A - 회로 기판, 회로 기판의 제조 방법 및 전자 기기 - Google Patents

회로 기판, 회로 기판의 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20150013008A
KR20150013008A KR1020140074935A KR20140074935A KR20150013008A KR 20150013008 A KR20150013008 A KR 20150013008A KR 1020140074935 A KR1020140074935 A KR 1020140074935A KR 20140074935 A KR20140074935 A KR 20140074935A KR 20150013008 A KR20150013008 A KR 20150013008A
Authority
KR
South Korea
Prior art keywords
metal layer
plate
insulating material
conductive paste
metal
Prior art date
Application number
KR1020140074935A
Other languages
English (en)
Inventor
겐지 이이다
다까시 나까가와
세이고 야마와끼
야스히로 가라하시
준이찌 가나이
고지 고메무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20150013008A publication Critical patent/KR20150013008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 제조 공정이 짧고, 균일한 두께가 얻어지는 회로 기판 등의 제공이다. 제2 금속으로 형성된 제2 금속층과, 상기 제2 금속층 상에 패턴 형상으로 형성되어 적어도 상기 제2 금속과 다른 금속을 함유하는 제1 금속층을 갖는 적층체에 있어서의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 소성 변형 가능한 절연 재료를 밀착시킨 후에, 상기 절연 재료를 경화시키고, 또한 상기 제2 금속층을 제거하여, 패턴 형상의 상기 제1 금속층이 형성된 플레이트 형상 구조물을 형성하는 공정과, 상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면으로부터, 경화된 상기 절연 재료에 상기 제1 금속층까지 도달하는 구멍을 뚫는 공정과, 상기 구멍에 도전성 페이스트를 충전하고, 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정과, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 적층하는 공정을 포함하는 회로 기판의 제조 방법이다.

Description

회로 기판, 회로 기판의 제조 방법 및 전자 기기{CIRCUIT BOARD, PRODUCTION METHOD OF CIRCUIT BOARD, AND ELECTRONIC EQUIPMENT}
본건은, 회로 기판, 회로 기판의 제조 방법 및 전자 기기에 관한 것이다.
종래부터 전자 부품을 콤팩트하게 전자 기기에 내장하기 위해 프린트 배선판 등의 회로 기판이 일반적으로 널리 사용되고 있다. 이러한 프린트 배선판은, 적층판에 접합시킨 구리박을 전자 회로 패턴에 따라서 에칭한 것으로서, 고밀도로 전자 부품을 실장하는 것은 곤란하지만, 비용면에서 유리하다.
한편, 전자 기기에 대한 소형화, 고성능화, 저가격화 등의 요구에 수반하여, 회로 기판의 전자 회로 미세화, 다층화 및 전자 부품의 고밀도 실장화가 급속히 진행되어, 회로 기판에 대해, 빌드 업 다층 배선판의 검토가 활발화되었다.
빌드 업 다층 배선판으로서는, 예를 들어 베이스가 되는 두꺼운 코어재의 양쪽 면에 절연 재료 등으로 이루어지는 기판층(에폭시 수지 등의 유기 재료층)을 순서대로 적층해서 형성한 빌드 업형의 다층 기판이 제안되어 있다(예를 들어, 특허문헌 1 참조).
이 제안의 기술에서는, 코어재 상에, 전해 구리박 등의 구리박 등으로 이루어지는 도전 패턴을 갖는 절연 재료 등의 기판층(에폭시 수지 등의 유기 재료층)을 순차 형성함(빌드 업함)으로써 다층화하고 있다.
그러나, 이 제안의 기술에서는, 제조 공정에 매우 장시간을 필요로 하고, 제조 비용도 높다고 하는 문제가 있다.
따라서, 복수의 열가소성 수지층을 형성하고, 모든 상기 열가소성 수지층, 또는 최외층을 제외한 모든 상기 열가소성 수지층에, 그들의 두께 방향으로 관통하는 도전성의 비아를 형성하고, 적어도 하나의 상기 열가소성 수지층의 표면에, 도전 패턴을 구성하는 금속층을 형성한 후에, 상기 복수의 열가소성 수지층을 적층해서 일괄적으로 가열 및 가압하여 서로 고착시켜 일체화되는, 반도체 장치용 패키지 기판의 제조 방법이 제안되어 있다(예를 들어, 특허문헌 2 참조).
그러나, 이 제안의 기술에서는, 복수의 열가소성 수지층을 적층해서 일괄적으로 가열 및 가압하여 서로 고착시켜 일체화할 때에, 복수의 열가소성 수지층의 표면 요철에 의해, 얻어진 패키지 기판의 두께가 균일하게 되지 않는다는 문제가 있다.
따라서, 제조 공정이 짧고, 균일한 두께가 얻어지는 회로 기판 및 그 제조 방법과 상기 회로 기판을 갖는 전자 기기의 제공이 요구되어 있는 것이 현 상황이다.
일본 특허 공개 제2004-158671호 공보 일본 특허 공개 제2006-073622호 공보
본건은, 제조 공정이 짧고, 균일한 두께가 얻어지는 회로 기판 및 그 제조 방법과 상기 회로 기판을 갖는 전자 기기를 제공하는 것을 목적으로 한다.
상기 과제의 해결 수단으로서는, 후술하는 부기에 기재한 바와 같다. 즉,
개시의 회로 기판의 제조 방법은,
제2 금속으로 형성된 제2 금속층과, 상기 제2 금속층 상에 패턴 형상으로 형성되어 적어도 상기 제2 금속과 다른 금속을 함유하는 제1 금속층을 갖는 적층체에 있어서의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 소성 변형 가능한 절연 재료를 밀착시킨 후에, 상기 절연 재료를 경화시키고, 또한 상기 제2 금속층을 제거하여, 패턴 형상의 상기 제1 금속층이 형성된 플레이트 형상 구조물을 형성하는 공정과,
상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면으로부터, 경화된 상기 절연 재료에 상기 제1 금속층까지 도달하는 구멍을 뚫는 공정과,
상기 구멍에 도전성 페이스트를 충전하고, 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정과,
하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 적층하는 공정을 포함한다.
개시의 회로 기판은,
경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 구멍에 충전된 도전성 페이스트를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
복수의 상기 플레이트 형상 구조물 중, 하나의 상기 도전성 페이스트가 충전된 제1 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 구멍의 개구부가 대향해서 위치한다.
개시의 회로 기판은,
경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 비아를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
복수의 상기 플레이트 형상 구조물 중, 하나의 비아를 갖는 제1 플레이트 형상 구조물과, 다른 비아를 갖는 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 비아의 개구부가 대향해서 위치한다.
개시의 전자 기기는, 개시의 상기 회로 기판과, 전자 부품을 갖는다.
개시의 회로 기판의 제조 방법에 의하면, 종래에 있어서의 상기 여러 문제를 해결하고, 상기 목적을 달성할 수 있어, 제조 공정이 짧고, 균일한 두께의 회로 기판을 제조할 수 있다.
개시의 회로 기판에 의하면, 종래에 있어서의 상기 여러 문제를 해결하고, 상기 목적을 달성할 수 있어, 제조 공정이 짧고, 균일한 두께의 회로 기판이 얻어진다.
개시의 전자 기기에 의하면, 종래에 있어서의 상기 여러 문제를 해결하고, 상기 목적을 달성할 수 있어, 제조 공정을 짧게 할 수 있다.
도 1은 플레이트 형상 구조물의 일례를 도시하는 개략 단면도이다.
도 2a는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 2b는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 2c는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 3)이다.
도 2d는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 4)이다.
도 2e는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 5)이다.
도 3a는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 6)이다.
도 3b는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 7)이다.
도 3c는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 8)이다.
도 3d는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 9)이다.
도 4는 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정의 일례에 대해 설명하기 위한 개략 단면도이다.
도 5a는 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 5b는 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 6a는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 6b는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 7은 플레이트 형상 구조물의 다른 일례를 도시하는 개략 단면도이다.
도 8은 플레이트 형상 구조물(200)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 9a는 플레이트 형상 구조물(200)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 9b는 플레이트 형상 구조물(200)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 3)이다.
도 9c는 플레이트 형상 구조물(200)을 형성하는 방법의 일례에 대해 설명하기 위한 개략 단면도(그 4)이다.
도 10은 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정의 일례에 대해 설명하기 위한 개략 단면도이다.
도 11a는 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 11b는 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 12a는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 12b는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 13은 중심 플레이트 형상 구조물의 일례를 도시하는 개략 단면도이다.
도 14a는 중심 플레이트 형상 구조물의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 1)이다.
도 14b는 중심 플레이트 형상 구조물의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 2)이다.
도 15a는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 15b는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 16은 중심 플레이트 형상 구조물의 다른 일례를 도시하는 개략 단면도이다.
도 17a는 중심 플레이트 형상 구조물의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 1)이다.
도 17b는 중심 플레이트 형상 구조물의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 2)이다.
도 18a는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 1)이다.
도 18b는 적층하는 공정의 일례에 대해 설명하기 위한 개략 단면도(그 2)이다.
도 19a는 적층체의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 1)이다.
도 19b는 적층체의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 2)이다.
도 19c는 적층체의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 3)이다.
도 19d는 적층체의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 4)이다.
도 19e는 적층체의 형성 방법의 일례를 설명하기 위한 개략 단면도(그 5)이다.
도 20a는 적층체의 형성 방법의 다른 일례를 설명하기 위한 개략 단면도(그 1)이다.
도 20b는 적층체의 형성 방법의 다른 일례를 설명하기 위한 개략 단면도(그 2)이다.
도 20c는 적층체의 형성 방법의 다른 일례를 설명하기 위한 개략 단면도(그 3)이다.
도 20d는 적층체의 형성 방법의 다른 일례를 설명하기 위한 개략 단면도(그 4)이다.
도 20e는 적층체의 형성 방법의 다른 일례를 설명하기 위한 개략 단면도(그 5)이다.
도 21은 반도체 패키지의 개략 단면도이다.
(회로 기판의 제조 방법)
개시의 회로 기판의 제조 방법은, 플레이트 형상 구조물을 형성하는 공정과, 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정과, 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정과, 적층하는 공정을 적어도 포함하고, 또한 필요에 따라서, 그 밖의 공정을 포함한다.
<플레이트 형상 구조물을 형성하는 공정>
상기 플레이트 형상 구조물을 형성하는 공정으로서는, 제2 금속으로 형성된 제2 금속층과, 상기 제2 금속층 상에 패턴 형상으로 형성되어 적어도 상기 제2 금속과 다른 금속을 함유하는 제1 금속층을 갖는 적층체에 있어서의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 소성 변형 가능한 절연 재료를 밀착시킨 후에, 상기 절연 재료를 경화시키고, 또한 상기 제2 금속층을 제거하여, 패턴 형상의 상기 제1 금속층이 형성된 플레이트 형상 구조물을 형성하는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 제2 금속층을 형성하는 상기 제2 금속으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 니켈, 구리 등을 들 수 있다.
상기 제1 금속층은, 적어도 상기 제2 금속과 다른 금속을 함유한다.
상기 제1 금속층을 형성하는 금속으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 제1 금속층은 단층 구조이어도 좋고, 다층 구조이어도 좋다. 단, 상기 제1 금속층이 단층 구조인 경우에는, 상기 제1 금속층을 형성하는 금속은, 상기 제2 금속층을 형성하는 제2 금속과는, 다른 금속이다. 또한, 상기 제1 금속층이 다층 구조인 경우에는, 상기 다층 구조에 있어서의 상기 제2 금속층에 접하는 층의 금속은, 상기 제2 금속층을 형성하는 제2 금속과는, 다른 금속이다. 그렇게 함으로써, 상기 제2 금속층 또는 상기 제1 금속층을, 에칭에 의해 선택적으로 제거할 수 있다.
상기 제1 금속층으로서는, 예를 들어 구리의 단층 구조, 구리와 니켈의 2층 구조 등을 들 수 있다.
상기 제1 금속층은, 상기 제2 금속층을 제거(예를 들어, 에칭에 의해 제거)할 때에 모두 제거되지 않는 재료로 구성된다.
상기 제1 금속층의 상기 제2 금속층측의 표면은, 조면인 것이 바람직하다. 상기 조면의 형성 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 CZ 처리(treatment of copper surface of zigzag) 등을 들 수 있다. 상기 표면이, 조면임으로써, 상기 제2 금속층과의 밀착성을 향상시킬 수 있다. 상기 조면의 산술 평균 거칠기(Ra)로서는, 예를 들어 1.0㎛ 내지 2.0㎛ 등을 들 수 있다.
예를 들어, 상기 제2 금속층을 형성하는 제2 금속이 니켈인 경우, 상기 제1 금속층은, 구리의 단층 구조이다. 상기 제2 금속층을 형성하는 제2 금속이 구리인 경우, 상기 제1 금속층은 니켈과 구리의 2층 구조이며, 상기 제2 금속층 상에, 상기 제1 금속층으로서의 니켈로 형성된 층과 구리로 형성된 층이 이 순서로 형성되어 있다. 그렇게 함으로써, 상기 제2 금속층을, 에칭에 의해 선택적으로 제거할 수 있다.
패턴 형상의 상기 제1 금속층을 형성하는 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 서브 트랙티브(에칭)법, 세미 애디티브법(도금법) 등을 들 수 있다. 이들은, 포토리소그래피법을 이용해서 행할 수 있다.
상기 절연 재료로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 프리프레그 등을 들 수 있다. 상기 절연 재료는, 열경화성 수지를 함유하는 것이 바람직하다. 상기 열경화성 수지로서는, 예를 들어 에폭시 수지 등을 들 수 있다.
여기서, 프리프레그이란, 탄소 섬유, 유리 섬유 등의 직물 혹은 일방향으로 정렬시킨 섬유로 수지를 함침한 시트이다.
상기 수지로서는, 예를 들어 열경화성 수지 등을 들 수 있다.
<경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정>
상기 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정으로서는, 상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면으로부터, 경화된 상기 절연 재료에 상기 제1 금속층까지 도달하는 구멍을 뚫는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 레이저를 사용해서 구멍을 뚫는 방법 등을 들 수 있다.
상기 레이저로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 CO2 레이저, YAG 레이저 등을 들 수 있다.
상기 레이저의 출력으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 구멍으로서는, 상기 제1 금속층까지 도달하는 구멍이면, 그 구멍의 크기(개구 직경)로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 50㎛ 이상 등을 들 수 있다.
상기 구멍의 형상으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 개구부로부터 상기 제1 금속층을 향해 그 직경이 잠시 작아지는 형상(테이퍼 형상) 등을 들 수 있다.
상기 플레이트 형상 구조물에 있어서의 상기 구멍의 수로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
<도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정>
상기 도전성 페이스트가 충전된 플레이트 형상 구조물을 형성하는 공정으로서는, 상기 구멍에 도전성 페이스트를 충전하고, 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 도전성 페이스트로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 금속 입자(도전성 필러)와, 액상의 바인더 수지를 함유하는 도전성 페이스트 등을 들 수 있다.
상기 금속 입자를 구성하는 금속으로서는, 예를 들어 구리, 금, 은, 팔라듐, 니켈, 주석, 납, 비스무트 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 바인더 수지로서는, 예를 들어 에폭시 수지 등과 같은 열경화성 수지 등을 들 수 있다. 단, 바인더 수지는 이에 한정되지 않고, 예를 들어 폴리이미드 수지 등, 다른 수지이어도 좋다.
상기 도전성 페이스트는, 예를 들어 상기 액상의 바인더 수지 및 상기 금속 입자를 혼련함으로써 얻어진다. 상기 도전성 페이스트는 플럭스 등을 함유하고 있어도 좋다.
상기 도전성 페이스트는 압접 타입이어도 좋고, 용융 타입이어도 좋다. 상기 압접 타입이란, 적층 시의 열에서는 저저항 금속 분말(도전성 필러)이 용융되지 않고 적층 시의 압력만으로 도전성 필러끼리가 접촉함으로써 층간의 도통 접속을 가능하게 하는 도전성 페이스트이다. 상기 압접 타입은 도전성 페이스트에 포함되는 수지가 열 경화함으로써 유동성을 상실한다.
상기 용융 타입이란, 적층 시의 열로 저융점 금속 분말(도전성 필러)이 용융되고, 고융점 금속 분말(도전성 필러)을 권취하도록 경화시켜 합금층을 형성함으로써 층간의 도통 접속을 가능하게 하는 도전성 페이스트이다.
상기 구멍에 상기 도전성 페이스트를 충전하는 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 스퀴지 지그를 사용하고 대기 또는 진공 아래에서 상기 구멍에 상기 도전성 페이스트를 충전하는 방법 등을 들 수 있다.
<적층하는 공정>
상기 적층하는 공정으로서는, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 적층하는 공정이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 배치한 후에, 그들의 플레이트 형상 구조물의 적층체를 가압하는 방법, 가열 및 가압하는 방법 등을 들 수 있다.
상기 가압 시의 압력 및 상기 가열 시의 가열 온도로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있다.
상기 회로 기판의 제조 방법에 있어서는, 상기 플레이트 형상 구조물을 형성하는 공정에서의 전전기 절연 재료의 경화는 완전 경화인 것이 바람직하다. 또한, 경화된 상기 절연 재료에 구멍을 뚫을 때에, 상기 플레이트 형상 구조물은, 상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층과, 박리층을 이 순서로 갖는 것이 바람직하다. 또한, 상기 구멍에 상기 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는 것이 바람직하다.
상기 플레이트 형상 구조물을 형성하는 공정에서의 상기 절연 재료의 경화가 완전 경화임으로써, 얻어진 회로 기판에 있어서 치수 안정성이 양호하게 됨과 함께, 상기 도전성 페이스트가 충전된 각 상기 플레이트 형상 구조물의 두께를 균일하게 할 수 있다.
또한, 상기 플레이트 형상 구조물이, 상기 접착층을 가짐으로써, 상기 적층하는 공정에서, 상기 플레이트 형상 구조물끼리의 접착성을 높게 할 수 있다.
또한, 상기 플레이트 형상 구조물이, 상기 박리층을 갖고, 또한 상기 구멍에 도전성 페이스트를 충전한 후에, 상기 박리층을 박리함으로써, 상기 도전성 페이스트가, 상기 플레이트 형상 구조물의 표면으로부터 볼록 형상으로 융기된 상태가 된다. 그렇게 함으로써, 상기 적층하는 공정에서, 볼록 형상으로 융기된 부분의 도전성 페이스트가 상기 구멍 내에 압입되고, 상기 구멍 내의 내압이 높아짐으로써 도전성 페이스트끼리의 접속성이 향상된다. 그때 도전성 페이스트의 상태는, 압접 상태 혹은 적층 열로 용융되어 형성되는 합금에 의한 금속 벌크 상태가 바람직하다.
여기서, 완전 경화란, 절연 재료를 구성하는 수지의 경화가 완료되는 것을 의미한다. 경화가 완료된다고 함은, 더 가열해도 그 이상 경화가 거의 진행되지 않는 상태를 의미한다. 완전 경화로서는, 예를 들어 C 스테이지(반응의 최종 단계) 등을 들 수 있다.
상기 접착층과 상기 박리층은, 일괄적으로 적층하는 것이 공정을 단축할 수 있는 점에서 바람직하다.
상기 접착층으로서는, 경화된 절연 재료끼리를 접착할 수 있는 층이면, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 상기 절연 재료와 동등한 특성을 갖는 접착층 등을 들 수 있다.
상기 박리층으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 폴리에틸렌테레프탈레이트 필름 등을 들 수 있다. 상기 박리층의 평균 두께로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 상기 플레이트 형상 구조물을 적층할 때의 도전성 페이스트의 유동 및 확산의 점으로부터, 5㎛ 내지 25㎛가 바람직하다.
상기 회로 기판의 제조 방법에 있어서는, 상기 플레이트 형상 구조물을 형성하는 공정에서의 상기 절연 재료의 경화는, 반경화인 것이 바람직하다. 또한, 경화된 상기 절연 재료에 구멍을 뚫을 때에, 상기 플레이트 형상 구조물은, 상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면 상에 박리층을 갖는 것이 바람직하다. 또한, 상기 구멍에 상기 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는 것이 바람직하다.
상기 플레이트 형상 구조물을 형성하는 공정에서의 상기 절연 재료의 경화가 반경화임으로써, 얻어진 회로 기판에 있어서 접착층이 불필요하기 때문에, 접착층에 기인하는 휨을 방지할 수 있다.
또한, 상기 플레이트 형상 구조물이, 상기 박리층을 갖고, 또한 상기 구멍에 상기 도전성 페이스트를 충전한 후에, 상기 박리층을 박리함으로써, 상기 도전성 페이스트가, 상기 플레이트 형상 구조물의 표면으로부터 볼록 형상으로 융기된 상태가 된다. 그렇게 함으로써, 상기 적층하는 공정에서, 볼록 형상으로 융기된 부분의 도전성 페이스트가 상기 구멍 내에 압입되고, 상기 구멍 내의 내압이 높아짐으로써 도전성 페이스트끼리의 접속성이 향상된다. 그때 도전성 페이스트의 상태는, 압접 상태 혹은 적층 열로 용융되어 형성되는 합금에 의한 금속 벌크 상태가 바람직하다.
여기서, 반경화란, 절연 재료를 구성하는 수지의 경화가 완료되어 있지 않은 것을 의미한다. 경화가 완료된다고 함은, 더 가열해도 그 이상 경화가 거의 진행되지 않는 상태를 의미한다. 반경화로서는, 예를 들어 B 스테이지(반응의 중간적인 단계이며, 재료는 가열에 의해 연화되어 팽창하지만, 어느 종류의 액체와 접촉해도, 완전하게는 용융 또는 용해되지 않는 단계) 등을 들 수 있다. 또한, 반경화로서는, 예를 들어 완전 경화에 있어서의 경화율을 100％로 한 경우에, 30％ 내지 60％의 경화율 등을 들 수 있다.
상기 회로 기판의 제조 방법에 있어서, 상기 적층체는, 금속제 지지체와, 상기 제2 금속층과, 패턴 형상의 상기 제1 금속층을 이 순서로 갖는 것이 바람직하다. 또한, 상기 절연 재료를 경화시킨 후에, 상기 금속제 지지체를 제거하여 상기 플레이트 형상 구조물을 형성하는 것이 바람직하다.
상기 적층체가 상기 금속제 지지체를 가짐으로써, 상기 적층체의 강도가 강해져, 서브 트랙티브법, 세미 애디티브법 등이 적용하기 쉬운 적층체를 얻을 수 있어, 상기 적층체의 제작이 용이해진다.
상기 금속제 지지체를 형성하는 금속으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 니켈, 구리 등을 들 수 있다.
상기 금속제 지지체를 형성하는 금속은, 상기 제2 금속층을 형성하는 상기 제2 금속과는 다른 금속인 것이 바람직하다. 그렇게 함으로써, 에칭에 의해, 상기 금속제 지지체 또는 상기 제2 금속층을 선택적으로 제거할 수 있다.
상기 회로 기판의 제조 방법에 있어서, 상기 적층체는, 상기 금속제 지지체와, 상기 제2 금속층과, 패턴 형상의 상기 제1 금속층을 이 순서로 갖는 것이 바람직하다. 또한, 상기 적층체의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 상기 절연 재료를 밀착시킨 후, 또한, 상기 절연 재료를 완전 경화시키기 전에, 상기 절연 재료 상에 제3 금속층이 형성되는 것이 바람직하다. 또한, 상기 절연 재료를 완전 경화시킨 후에, 상기 금속제 지지체 및 상기 제3 금속층을 제거하여 플레이트 형상 구조물을 형성하는 것이 바람직하다.
상기 적층체가, 상기 금속제 지지체를 가짐으로써, 상기 적층체의 강도가 강해져, 서브 트랙티브법, 세미 애디티브법 등이 적용하기 쉬운 적층체를 얻을 수 있어, 상기 적층체의 제작이 용이해진다.
또한, 상기 절연 재료 상에 상기 제3 금속층을 형성함으로써, 상기 절연 재료를 경화시킬 때에 상기 적층체가 휘는 것을 방지할 수 있다.
상기 절연 재료에 접하는 제3 금속층의 면의 산술 평균 거칠기(Ra)로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 1.0㎛ 이하가 바람직하고, 0.6㎛ 내지 0.9㎛가 보다 바람직하다. 상기 Ra가, 상기 바람직한 범위 내임으로써, 상기 플레이트 형상 구조물에 상기 접착층을 형성할 때에, 얇은 접착층(예를 들어, 3㎛ 내지 8㎛)을 형성할 수 있다. 상기 접착층이 얇으면, 적층 시의 가열로 각 층(플레이트 형상 구조물)의 접착층이 용융되었을 때, 회로 기판의 외주 프레임의 외부로 배출되는 접착층의 양이 저감되고, 그에 따른 회로 기판의 두께가 보다 균일해지는 점에서 유리하다. 또한, 상기 절연 재료와 상기 접착층의 밀착성을 향상시킬 수 있다.
(회로 기판)
개시의 회로 기판은, 경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 구멍에 충전된 도전성 페이스트를 갖는 플레이트 형상 구조물을 복수 갖는다.
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있다.
복수의 상기 플레이트 형상 구조물 중, 하나의 상기 도전성 페이스트가 충전된 제1 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 구멍의 개구부가 대향해서 위치한다.
또한, 개시의 회로 기판은, 경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 비아를 갖는 플레이트 형상 구조물을 복수 갖는다.
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있다.
복수의 상기 플레이트 형상 구조물 중, 하나의 비아를 갖는 제1 플레이트 형상 구조물과, 다른 비아를 갖는 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 비아의 개구부가 대향해서 위치한다.
여기서, 상기 비아란, 도전 부재가 충전된 구멍을 의미한다.
상기 비아의 형성 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 상기 도전성 페이스트를 상기 구멍에 충전하고, 복수의 상기 플레이트 형상 구조물을 적층하여, 가열 및 가압하는 방법 등을 들 수 있다.
여기서, 제1 금속층의 하나의 면과 플레이트 형상 구조물의 하나의 면이 동일 평면에 있다고 함은, 바꿔 말하면, 도 1에 도시하는 바와 같이, 플레이트 형상 구조물(2)의 두께가 균일하지 않고, 플레이트 형상 구조물(2)을 표면측으로부터 관찰했을 때의 제1 금속층(1)을 갖지 않는 개소의 플레이트 형상 구조물(100)의 두께(T1)가, 제1 금속층(1)을 갖는 개소의 플레이트 형상 구조물(2)의 두께(T2)보다도 두껍고, 또한 상기 T1과, 상기 T2와 제1 금속층(1)의 두께의 합이 동일하다고 할 수 있다. 또한, 바꿔 말하면, 플레이트 형상 구조물(100)의 표면에 있어서 제1 금속층(1)에 기인하는 요철이 없으며, 플레이트 형상 구조물(100)의 두께가 균일하다고 할 수 있다.
상기 제1 금속층의 하나의 면의 표면은 조면인 것이 바람직하다. 상기 조면의 형성 방법으로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있어, 예를 들어 CZ 처리(treatment of copper surface of zigzag) 등을 들 수 있다. 상기 조면의 산술 평균 거칠기(Ra)로서는, 예를 들어 1.0㎛ 내지 2.0㎛ 등을 들 수 있다.
개시의 회로 기판의 제조 방법의 일례를 도면을 사용해서 설명한다.
<제1 형태>
<<플레이트 형상 구조물의 형성>>
우선, 플레이트 형상 구조물을 형성하는 공정의 일례를 설명한다.
도 1에 플레이트 형상 구조물을 형성하는 공정에 의해 형성되는 플레이트 형상 구조물의 일례를 나타낸다. 플레이트 형상 구조물(100)은 경화된 절연 재료(2)와, 절연 재료(2)의 하나의 면 상에 형성된 패턴 형상의 제1 금속층(1)을 갖는다. 플레이트 형상 구조물(100)에 있어서, 제1 금속층(1)은 절연 재료(2)에 매몰되어 있어, 제1 금속층(1)의 하나의 면과 절연 재료(2)의 하나의 면은 동일 평면에 있다.
다음에, 도 1에 도시하는 플레이트 형상 구조물(100)을 형성하는 방법의 일례에 대해 설명한다.
- 적층체의 제작 -
우선, 구리제의 금속제 지지체(4)와, 니켈제의 제2 금속층(3)과, 구리제의 패턴 형상의 제1 금속층(1)을 이 순서로 갖는 적층체(도 2e)를 제작한다.
상기 적층체는, 예를 들어 금속제 지지체(4)와, 제2 금속층(3)과, 제1 금속층(1)을 이 순서로 적층한 적층체를 준비하고(도 2a), 이를 서브 트랙티브법에 의해 제1 금속층(1)을 패터닝함으로써 얻을 수 있다.
구체적으로는, 도 2a에 도시하는 적층체의 금속제 지지체(4) 및 제1 금속층(1) 상에 포토레지스트층(5)을 적층한다(도 2b). 계속해서, 제1 금속층(1) 상의 포토레지스트층(5)을 소정의 패턴 형상이 되도록, 노광 및 현상한다(도 2c). 계속해서, 알칼리 에칭에 의해, 노출된 구리제의 제1 금속층(1)을 에칭하여, 패턴 형상의 제1 금속층(1)을 형성한다(도 2d). 계속해서, 포토레지스트층(5)을 박리한다. 이상에 의해, 구리제의 금속제 지지체(4)와, 니켈제의 제2 금속층(3)과, 구리제의 패턴 형상의 제1 금속층(1)을 이 순서로 갖는 적층체(도 2e)가 얻어진다.
여기서, 금속제 지지체(4)의 평균 두께로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 10㎛ 내지 100㎛가 바람직하고, 20㎛ 내지 80㎛가 보다 바람직하고, 25㎛ 내지 65㎛가 특히 바람직하다. 상기 평균 두께가, 상기 특히 바람직한 범위 내이면, 적층체의 강도가 강하고, 서브 트랙티브법이 적용되기 쉬운 적층체를 얻을 수 있다.
제2 금속층(3)의 평균 두께로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 0.5㎛ 내지 10㎛가 바람직하고, 0.8㎛ 내지 5㎛가 보다 바람직하다. 상기 평균 두께가, 상기 보다 바람직한 범위 내이면, 제2 금속층의 제거가 용이한 점에서, 유리하다.
제1 금속층(1)의 평균 두께로서는, 특별히 제한은 없으며, 목적에 따라서 적절히 선택할 수 있지만, 10㎛ 내지 50㎛가 바람직하고, 20㎛ 내지 30㎛가 보다 바람직하다.
상기와 같이 하여 얻어진 적층체를 사용해서 이하와 같이 플레이트 형상 구조물을 제작함으로써, 플레이트 형상 구조물에 있어서의 패턴 형상의 제1 금속층의 치수 안정성이 매우 우수한 것이 된다.
- 플레이트 형상 구조물의 제작 -
다음에, 얻어진 적층체의 패턴 형상의 제1 금속층(1) 상에 절연 재료(경화되어 있지 않은 절연 재료)(2)를 적층하고, 또한 절연 재료(2) 상에 구리제의 제3 금속층(6)을 적층한다. 계속해서, 절연 재료(2)를 완전 경화시킨다(도 3a). 계속해서, 구리제의 금속제 지지체(4) 및 구리제의 제3 금속층(6)을, 알칼리 에칭에 의해 제거한다(도 3b). 이때, 니켈제의 제2 금속층(3)은, 제1 금속층(1)이 에칭되는 것을 방지하는 배리어 메탈로서 기능한다. 계속해서, 니켈제의 제2 금속층(3)을 에칭한다(도 3c). 계속해서, 절연 재료(2) 상에, 접착층(7)과 박리층(8)을 라미네이트 등에 의해 적층하고, 플레이트 형상 구조물(100)을 얻는다(도 3d).
플레이트 형상 구조물(100)에 있어서는, 제1 금속층(1)의 하나의 면과 층 형상의 절연 재료(2)의 하나의 면이 동일 평면에 있다.
<<제1 금속층까지 도달하는 구멍의 형성>>
다음에, 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정의 일례를 설명한다.
상기 플레이트 형상 구조물을 형성하는 공정에서 얻어진 플레이트 형상 구조물(100)(도 3d)에 대해, 플레이트 형상 구조물(100)의 제1 금속층(1)이 형성된 면과 반대측의 면으로부터, CO2 레이저를 사용해서, 경화된 절연 재료(2)에 제1 금속층(1)까지 도달하는 구멍을 뚫는다(도 4). 형성된 구멍은 개구부로부터 제1 금속층(1)을 향해 그 직경이 잠시 작아지는 형상(테이퍼 형상)을 하고 있다.
<<도전성 페이스트의 충전>>
다음에, 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정의 일례를 설명한다.
상기 구멍을 뚫는 공정에서 얻어진 구멍에 대해, 스퀴지를 사용해서 도전성 페이스트(9)를 충전한다(도 5a). 이때, 박리층(8)이 있음으로써, 박리층(8)이 인쇄 마스크의 역할을 한다. 그로 인해, 스퀴지를 사용한 경우에서도, 접착층(7)의 표면을 오염시키는 일 없이, 도전성 페이스트(9)를 구멍에 충전할 수 있다.
도전 페이스트(9)가 구멍에 충전된 후에는, 박리층(8)을 박리한다(도 5b).
<<적층하는 공정>>
다음에, 적층하는 공정의 일례를 설명한다.
상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정에서 얻어진, 복수의 도전성 페이스트가 충전된 플레이트 형상 구조물을 사용하고, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 겹친다(도 6a). 또한, 이 형태에 있어서는, 최표면에 구리제의 제4 금속층(10)을 적층하고 있다. 계속해서, 겹쳐진 적층체를 가압함으로써, 다층의 회로 기판이 형성된다(도 6b).
제1 형태에서는, 복수의 플레이트 형상 구조물(100)을 적층하기 전에 절연 재료를 완전 경화하고 있으므로, 얻어진 다층의 회로 기판에 있어서는, 치수 안정성이 양호하게 됨과 함께, 도전성 페이스트가 충전된 각 플레이트 형상 구조물의 두께를 균일하게 할 수 있다.
<제2 형태>
<<플레이트 형상 구조물의 형성>>
우선, 플레이트 형상 구조물을 형성하는 공정의 일례를 설명한다.
도 7에 플레이트 형상 구조물을 형성하는 공정에 의해 형성되는 플레이트 형상 구조물의 일례를 나타낸다. 플레이트 형상 구조물(200)은 경화된 절연 재료(12)와, 절연 재료(12)의 하나의 면 상에 형성된 패턴 형상의 제1 금속층(11)을 갖는다. 플레이트 형상 구조물(200)에 있어서, 제1 금속층(11)은 절연 재료(12)에 매몰되어 있고, 제1 금속층(11)의 하나의 면과 절연 재료(2)의 하나의 면은 동일 평면에 있다. 또한, 플레이트 형상 구조물(200)은 절연 재료(12)의 제1 금속층(11)이 형성된 면과 반대측의 면 상에, 박리층(18)을 갖는다.
다음에, 도 7에 도시하는 플레이트 형상 구조물(200)을 형성하는 방법의 일례에 대해 설명한다.
- 적층체의 제작 -
우선, 구리제의 금속제 지지체(14)와, 니켈제의 제2 금속층(13)과, 구리제의 패턴 형상의 제1 금속층(11)을 이 순서로 갖는 적층체(도 8)를 제작한다. 제작 방법은, 예를 들어 도 2a 내지 도 2e에 도시하는 제작 방법 등을 들 수 있다.
- 플레이트 형상 구조물의 제작 -
다음에, 얻어진 적층체의 패턴 형상의 제1 금속층(11) 상에 절연 재료(경화되어 있지 않은 절연 재료)(12)를 적층하고, 또한 절연 재료(12) 상에 박리층(18)을 적층한다. 계속해서, 절연 재료(12)를 반경화시킨다(도 9a). 계속해서, 구리제의 금속제 지지체(14)를, 알칼리 에칭에 의해 제거한다(도 9b). 이때, 니켈제의 제2 금속층(13)은, 제1 금속층(11)이 에칭되는 것을 방지하는 배리어 메탈로서 기능한다. 계속해서, 니켈제의 제2 금속층(13)을 에칭함으로써, 플레이트 형상 구조물(200)을 얻는다(도 9c).
플레이트 형상 구조물(200)에 있어서는, 제1 금속층(11)의 하나의 면과 플레이트 형상 구조물(12)의 하나의 면이 동일 평면에 있다.
<<제1 금속층까지 도달하는 구멍의 형성>>
다음에, 경화된 절연 재료에 제1 금속층까지 도달하는 구멍을 뚫는 공정의 일례를 설명한다.
상기 플레이트 형상 구조물을 형성하는 공정에서 얻어진 플레이트 형상 구조물(200)(도 9c)에 대해, 플레이트 형상 구조물(200)의 제1 금속층(11)이 형성된 면과 반대측의 면으로부터, CO2 레이저를 사용해서, 절연 재료(12)에 제1 금속층(11)까지 도달하는 구멍을 뚫는다(도 10). 형성된 구멍은 개구부로부터 제1 금속층(11)을 향해 그 직경이 잠시 작아지는 형상(테이퍼 형상)을 하고 있다.
<<도전성 페이스트의 충전>>
다음에, 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정의 일례를 설명한다.
상기 구멍을 뚫는 공정에서 얻어진 구멍에 대해, 스퀴지를 사용해서 도전성 페이스트(19)를 충전한다(도 11a). 이때, 박리층(18)이 있음으로써, 박리층(18)이 인쇄 마스크의 역할을 한다. 그로 인해, 스퀴지를 사용한 경우에서도, 절연 재료(12)의 표면을 오염시키는 일 없이, 도전성 페이스트(19)를 구멍에 충전할 수 있다.
도전 페이스트(19)가 구멍에 충전한 후에는, 박리층(18)을 박리한다(도 11b).
<<적층하는 공정>>
다음에, 적층하는 공정의 일례를 설명한다.
상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정에서 얻어진, 복수의 도전성 페이스트가 충전된 플레이트 형상 구조물을 사용하고, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 겹친다(도 12a). 또한, 이 형태에 있어서는, 최표면에 구리제의 제4 금속층(20)을 적층하고 있다. 계속해서, 겹쳐진 적층체를 가열 및 가압함으로써, 다층의 회로 기판이 형성된다(도 12b).
제2 형태에서는, 복수의 플레이트 형상 구조물(200)을 적층하기 전의 절연 재료 경화가 반경화이므로, 적층할 때에 접착층이 불필요하다. 그로 인해, 얻어진 다층의 회로 기판에 있어서는, 접착층에 기인하는 휨을 방지할 수 있다.
<제3 형태>
제3 형태는, 도 13에 도시하는 중심 플레이트 형상 구조물(300)을 제작하고, 그 중심 플레이트 형상 구조물(300)의 양쪽 면에, 도전성 페이스트가 충전된 플레이트 형상 구조물을 적층하는 형태이다.
도 13에 도시하는 중심 플레이트 형상 구조물(300)은 절연 재료(32)와, 절연 재료(32)의 양쪽 면에 매몰된 패턴 형상의 제1 금속층(31)과, 절연 재료(32) 내에 충전된 도전성 페이스트(39)를 갖는다. 중심 플레이트 형상 구조물(300)은, 도 14a 및 도 14b에 도시하는 바와 같이, 금속제 지지체(34)와, 제2 금속층(33)과, 패턴 형상의 제1 금속층(31)과, 절연 재료(32)와, 도전성 페이스트(39)를 갖는 층을 2개 사용하고, 도전성 페이스트(39)가 대향하도록 겹쳐서 적층함으로써 제작할 수 있다. 상기 2개의 층은, 예를 들어 도 2 내지 도 5 및 도 9 내지 도 11에 도시하는 공정을 참조함으로써 용이하게 제작할 수 있다.
그리고, 제2 형태에 있어서의 적층하는 공정과 마찬가지로 하여, 복수의 도전성 페이스트가 충전된 플레이트 형상 구조물을 사용하고, 중심 플레이트 형상 구조물(300)의 양쪽 면에, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 겹친다(도 15a). 계속해서, 겹쳐진 적층체를 가압함으로써, 다층의 회로 기판이 형성된다(도 15b).
<제4 형태>
제4 형태는, 도 16에 도시하는 중심 플레이트 형상 구조물(400)을 제작하고, 그 중심 플레이트 형상 구조물(400)의 양쪽 면에, 도전성 페이스트가 충전된 플레이트 형상 구조물을 적층하는 형태이다.
도 16에 도시하는 중심 플레이트 형상 구조물(400)은 절연 재료(42)와, 절연 재료(42)의 양쪽 면에 매몰된 패턴 형상의 제1 금속층(41)과, 절연 재료(42) 내에 충전된 도전성 페이스트(49)와, 절연 재료(42)를 상하로 구획하는 접착층(47)을 갖는다. 중심 플레이트 형상 구조물(400)은, 도 17a 및 도 17b에 도시하는 바와 같이, 금속제 지지체(44)와, 제2 금속층(43)과, 패턴 형상의 제1 금속층(41)과, 절연 재료(42)와, 도전성 페이스트(49)와, 접착층(47)을 갖는 층을 2개 사용하고, 도전성 페이스트(49)가 대향하도록 겹쳐서 적층함으로써 제작할 수 있다. 상기 2개의 층은, 예를 들어 도 2 내지 도 5 및 도 9 내지 도 11에 도시하는 공정을 참조함으로써 용이하게 제작할 수 있다.
그리고, 제1 형태에 있어서의 적층하는 공정과 마찬가지로 하여, 복수의 도전성 페이스트가 충전된 플레이트 형상 구조물을 사용하고, 중심 플레이트 형상 구조물(400)의 양쪽 면에, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 겹친다(도 18a). 계속해서, 겹쳐진 적층체를 가압함으로써, 다층의 회로 기판이 형성된다(도 18b).
또한, 상기 제1 형태 내지 제4 형태에 사용하는 상기 도전성 페이스트는, 상기 압접 타입이어도 좋고, 상기 용융 타입이어도 좋다.
또한, 도 6b, 도 12b, 도 15b 및 도 18b에 도시하는 다층의 회로 기판에 있어서는, 도전성 페이스트가 충전된 구멍은 비아라고 할 수도 있다.
<<적층체의 형성 방법의 다른 형태>>
적층체의 형성 방법의 다른 형태의 일례를 나타낸다.
이하에 설명하는 방법은, 세미 애디티브법을 이용한 방법이다.
우선, 구리제의 제2 금속층(53)을 준비한다(도 19a). 계속해서, 제2 금속층(53)의 양쪽 면에 포토레지스트층(55)을 적층한다(도 19b). 계속해서, 제2 금속층(53)의 한쪽 면 포토레지스트층(55)을 소정의 패턴 형상으로 되도록, 노광 및 현상한다(도 19c). 계속해서, 도금법에 의해, 제2 금속층(53) 상에, 니켈제의 제1 A층(51A) 및 구리제의 제1 B층(51B)을 이 순서로 갖는 패턴 형상의 제1 금속층(51)을 형성한다(도 19d). 계속해서, 포토레지스트층(55)을 박리한다. 이상에 의해, 구리제의 제2 금속층(53)과, 니켈과 구리제의 패턴 형상의 제1 금속층(51)을 이 순서로 갖는 적층체(도 19e)가 얻어진다.
이 방법을 사용함으로써, 후속 공정에서 제2 금속층(53)을 에칭에 의해 제거할 때에 제2 금속층을 형성하고 있는 구리와 이종 금속인 니켈제의 제1 A층(51A)이, 제1 금속층(51)이 에칭되는 것을 방지하는 배리어 메탈로서 기능한다. 그리고, 제2 금속층이 구리제이면, 비용을 낮게 억제할 수 있다.
적층체의 형성 방법 또 다른 형태의 일례를 나타낸다.
이하에 설명하는 방법은, 세미 애디티브법을 이용한 방법이다.
우선, 알루미늄제의 제2 금속층(63)을 준비한다(도 20a). 계속해서, 제2 금속층(63)의 양쪽 면에 포토레지스트층(65)을 적층한다(도 20b). 계속해서, 제2 금속층(63)의 한쪽 면 포토레지스트층(65)을 소정의 패턴 형상으로 되도록, 노광 및 현상한다(도 20c). 계속해서, 도금법에 의해, 제2 금속층(63) 상에, 패턴 형상의 구리제 제1 금속층(61)을 형성한다(도 20d). 계속해서, 포토레지스트층(65)을 박리한다. 이상에 의해, 알루미늄제의 제2 금속층(63)과, 구리제의 패턴 형상의 제1 금속층(51)을 이 순서로 갖는 적층체(도 20e)가 얻어진다.
이 방법을 사용함으로써, 단공정에서, 적층체를 제작할 수 있다.
개시의 회로 기판의 제조 방법에 의해 형성되는 회로 기판 및 개시의 회로 기판은, 마더보드(지지 기판)로서도 사용 가능하고, 또한 인터포저(중계 기판)로서도 사용 가능하고, 나아가서는, 반도체 소자를 구성하는 회로 기판으로서도 사용 가능하다.
도 21에, 반도체 패키지의 개략 단면도를 도시한다. 도 21의 반도체 패키지는, 땜납 볼(550)을 갖는 마더보드(500)와, 마더보드(500) 상에 범프(650)를 통하여 접속된 인터포저(600)와, 인터포저(600) 상에 배치된 반도체 소자(700)를 갖는다. 반도체 소자(700)로서는, 예를 들어 FPGA(Field Programmable Gate Array) 칩 등을 들 수 있다.
여기서, 개시의 회로 기판의 제조 방법에 의해 형성되는 회로 기판 및 개시의 회로 기판은, 도 21에 있어서의 마더보드(500)로서도 사용 가능하고, 인터포저(600)로서도 사용 가능하고, 나아가서는, 반도체 소자(700)를 구성하는 회로 기판으로서도 사용 가능하다.
(전자 기기)
개시의 전자 기기는, 개시의 회로 기판과, 전자 부품을 적어도 갖고, 또한 필요에 따라서, 그 밖의 부재를 갖는다.
상기 전자 기기로서는, 휴대 전화, 컴퓨터, 태블릿형 휴대 단말기 등을 들 수 있다.
개시의 실시 형태에 관한 것으로, 또한 이하의 부기를 개시한다.
(부기 1)
제2 금속으로 형성된 제2 금속층과, 상기 제2 금속층 상에 패턴 형상으로 형성되어 적어도 상기 제2 금속과 다른 금속을 함유하는 제1 금속층을 갖는 적층체에 있어서의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 소성 변형 가능한 절연 재료를 밀착시킨 후에, 상기 절연 재료를 경화시키고, 또한 상기 제2 금속층을 제거하여, 패턴 형상의 상기 제1 금속층이 형성된 플레이트 형상 구조물을 형성하는 공정과,
상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면으로부터, 경화된 상기 절연 재료에 상기 제1 금속층까지 도달하는 구멍을 뚫는 공정과,
상기 구멍에 도전성 페이스트를 충전하고, 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정과,
하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 적층하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법이다.
(부기 2)
절연 재료의 경화가, 완전 경화이며,
경화된 상기 절연 재료에 구멍을 뚫을 때에, 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층과, 박리층을 이 순서로 갖고,
상기 구멍에 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는,
부기 1에 기재된 회로 기판의 제조 방법이다.
(부기 3)
절연 재료의 경화가, 반경화이며,
경화된 상기 절연 재료에 구멍을 뚫을 때에, 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 박리층을 갖고,
상기 구멍에 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는,
부기 1에 기재된 회로 기판의 제조 방법이다.
(부기 4)
적층체가, 금속제 지지체와, 제2 금속층과, 패턴 형상의 제1 금속층을 이 순서로 갖고,
절연 재료를 경화시킨 후에, 상기 금속제 지지체를 제거하여 플레이트 형상 구조물을 형성하는 부기 1 내지 3 중 어느 한 항에 기재된 회로 기판의 제조 방법이다.
(부기 5)
적층체가, 금속제 지지체와, 제2 금속층과, 패턴 형상의 제1 금속층을 이 순서로 갖고,
상기 적층체의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 절연 재료를 밀착시킨 후, 또한, 상기 절연 재료를 완전 경화시키기 전에, 상기 절연 재료 상에 제3 금속층이 형성되고,
상기 절연 재료를 완전 경화시킨 후에, 상기 금속제 지지체 및 상기 제3 금속층을 제거하여 플레이트 형상 구조물을 형성하는 부기 1 내지 4 중 어느 한 항에 기재된 회로 기판의 제조 방법이다.
(부기 6)
절연 재료에 접하는 제3 금속층의 면의 산술 평균 거칠기(Ra)가, 1.0㎛ 이하인 부기 5에 기재된 회로 기판의 제조 방법이다.
(부기 7)
경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 구멍에 충전된 도전성 페이스트를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
복수의 상기 플레이트 형상 구조물 중, 하나의 상기 도전성 페이스트가 충전된 제1 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 구멍의 개구부가 대향해서 위치하는 것을 특징으로 하는 회로 기판이다.
(부기 8)
제1 금속층의 하나의 면의 표면이, 조면인 부기 6에 기재된 회로 기판이다.
(부기 9)
도전성 페이스트가 충전된 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층을 갖는 부기 7 또는 8에 기재된 회로 기판이다.
(부기 10)
경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 비아를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
복수의 상기 플레이트 형상 구조물 중, 하나의 비아를 갖는 제1 플레이트 형상 구조물과, 다른 비아를 갖는 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 비아의 개구부가 대향해서 위치하는 것을 특징으로 하는 회로 기판이다.
(부기 11)
제1 금속층의 하나의 면의 표면이, 조면인 부기 10에 기재된 회로 기판이다.
(부기 12)
비아를 갖는 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층을 갖는 부기 10 또는 11에 기재된 회로 기판이다.
(부기 13)
비아는 도전 부재가 충전된 구멍인 부기 10 내지 12 중 어느 한 항에 기재된 회로 기판이다.
(부기 14)
부기 7 내지 13 중 어느 한 항에 기재된 회로 기판과, 전자 부품을 갖는 것을 특징으로 하는 전자 기기이다.
1 : 제1 금속층
2 : 절연 재료
3 : 제2 금속층
4 : 금속제 지지체
5 : 포토레지스트층
6 : 제3 금속층
7 : 접착층
8 : 박리층
9 : 도전성 페이스트
10 : 제4 금속층
11 : 제1 금속층
12 : 절연 재료
13 : 제2 금속층
14 : 금속제 지지체
18 : 박리층
19 : 도전성 페이스트
20 : 제4 금속층
31 : 제1 금속층
32 : 절연 재료
33 : 제2 금속층
34 : 금속제 지지체
39 : 도전성 페이스트
41 : 제1 금속층
42 : 절연 재료
43 : 제2 금속층
44 : 금속제 지지체
47 : 접착층
49 : 도전성 페이스트
51 : 제1 금속층
51A : 제1 A층
51B : 제1 B층
53 : 제2 금속층
55 : 포토레지스트층
61 : 제1 금속층
63 : 제2 금속층
65 : 포토레지스트층
100 : 플레이트 형상 구조물
200 : 플레이트 형상 구조물
300 : 중심 플레이트 형상 구조물
500 : 마더보드
550 : 땜납 볼
600 : 인터포저
650 : 범프
700 : 반도체 소자

Claims (11)

  1. 제2 금속으로 형성된 제2 금속층과, 상기 제2 금속층 상에 패턴 형상으로 형성되어 적어도 상기 제2 금속과 다른 금속을 함유하는 제1 금속층을 갖는 적층체에 있어서의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 소성 변형 가능한 절연 재료를 밀착시킨 후에, 상기 절연 재료를 경화시키고, 또한 상기 제2 금속층을 제거하여, 패턴 형상의 상기 제1 금속층이 형성된 플레이트 형상 구조물을 형성하는 공정과,
    상기 플레이트 형상 구조물의 상기 제1 금속층이 형성된 면과 반대측의 면으로부터, 경화된 상기 절연 재료에 상기 제1 금속층까지 도달하는 구멍을 뚫는 공정과,
    상기 구멍에 도전성 페이스트를 충전하고, 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을 형성하는 공정과,
    하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물을, 하나의 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 제1 금속층과, 다른 상기 도전성 페이스트가 충전된 상기 플레이트 형상 구조물의 상기 구멍의 개구부가 대향하도록 적층하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
  2. 제1항에 있어서,
    절연 재료의 경화가, 완전 경화이며,
    경화된 상기 절연 재료에 구멍을 뚫을 때에, 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층과, 박리층을 이 순서로 갖고,
    상기 구멍에 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는 회로 기판의 제조 방법.
  3. 제1항에 있어서,
    절연 재료의 경화가, 반경화이며,
    경화된 상기 절연 재료에 구멍을 뚫을 때에, 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 박리층을 갖고,
    상기 구멍에 도전성 페이스트를 충전한 후에, 상기 박리층이 박리되는 회로 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적층체가, 금속제 지지체와, 제2 금속층과, 패턴 형상의 제1 금속층을 이 순서로 갖고,
    절연 재료를 경화시킨 후에, 상기 금속제 지지체를 제거하여 플레이트 형상 구조물을 형성하는 회로 기판의 제조 방법.
  5. 제1항에 있어서,
    적층체가, 금속제 지지체와, 제2 금속층과, 패턴 형상의 제1 금속층을 이 순서로 갖고,
    상기 적층체의 상기 제2 금속층의 상기 제1 금속층이 형성된 면 상 및 상기 제1 금속층 상에 절연 재료를 밀착시킨 후, 또한, 상기 절연 재료를 완전 경화시키기 전에, 상기 절연 재료 상에 제3 금속층이 형성되고,
    상기 절연 재료를 완전 경화시킨 후에, 상기 금속제 지지체 및 상기 제3 금속층을 제거하여 플레이트 형상 구조물을 형성하는 회로 기판의 제조 방법.
  6. 제5항에 있어서,
    절연 재료에 접하는 제3 금속층의 면의 산술 평균 거칠기(Ra)가, 1.0㎛ 이하인 회로 기판의 제조 방법.
  7. 경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 구멍에 충전된 도전성 페이스트를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
    상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
    복수의 상기 플레이트 형상 구조물 중, 하나의 상기 도전성 페이스트가 충전된 제1 플레이트 형상 구조물과, 다른 상기 도전성 페이스트가 충전된 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 구멍의 개구부가 대향해서 위치하는 것을 특징으로 하는 회로 기판.
  8. 제7항에 있어서,
    제1 금속층의 하나의 면의 표면이, 조면인 회로 기판.
  9. 제7항 또는 제8항에 있어서,
    도전성 페이스트가 충전된 플레이트 형상 구조물이, 상기 플레이트 형상 구조물의 제1 금속층이 형성된 면과 반대측의 면 상에, 접착층을 갖는 회로 기판.
  10. 경화된 절연 재료와, 상기 절연 재료의 하나의 면 상에 형성된 패턴 형상의 제1 금속층과, 상기 절연 재료에 형성된 상기 제1 금속층이 형성된 면과 반대측의 면으로부터 상기 제1 금속층까지 도달하는 비아를 갖는 플레이트 형상 구조물을 복수 갖는 회로 기판으로서,
    상기 플레이트 형상 구조물은, 상기 절연 재료에 상기 제1 금속층이 매몰되어 상기 제1 금속층의 하나의 면과 상기 절연 재료의 하나의 면이 동일 평면에 있고,
    복수의 상기 플레이트 형상 구조물 중, 하나의 비아를 갖는 제1 플레이트 형상 구조물과, 다른 비아를 갖는 제2 플레이트 형상 구조물이, 상기 제1 플레이트 형상 구조물의 상기 제1 금속층과, 상기 제2 플레이트 형상 구조물의 비아의 개구부가 대향해서 위치하는 것을 특징으로 하는 회로 기판.
  11. 제10항에 기재된 회로 기판과, 전자 부품을 갖는 것을 특징으로 하는 전자 기기.
KR1020140074935A 2013-07-25 2014-06-19 회로 기판, 회로 기판의 제조 방법 및 전자 기기 KR20150013008A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-154705 2013-07-25
JP2013154705A JP6291738B2 (ja) 2013-07-25 2013-07-25 回路基板、回路基板の製造方法及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058719A Division KR101868680B1 (ko) 2013-07-25 2016-05-13 회로 기판, 회로 기판의 제조 방법 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20150013008A true KR20150013008A (ko) 2015-02-04

Family

ID=52390364

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140074935A KR20150013008A (ko) 2013-07-25 2014-06-19 회로 기판, 회로 기판의 제조 방법 및 전자 기기
KR1020160058719A KR101868680B1 (ko) 2013-07-25 2016-05-13 회로 기판, 회로 기판의 제조 방법 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160058719A KR101868680B1 (ko) 2013-07-25 2016-05-13 회로 기판, 회로 기판의 제조 방법 및 전자 기기

Country Status (4)

Country Link
US (2) US9769936B2 (ko)
JP (1) JP6291738B2 (ko)
KR (2) KR20150013008A (ko)
TW (1) TWI555451B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3996474A4 (en) * 2019-09-10 2022-09-07 Fujitsu Interconnect Technologies Limited CIRCUIT BOARD, METHOD OF MAKING A CIRCUIT BOARD AND ELECTRONIC DEVICE

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107257603B (zh) * 2017-06-20 2019-11-08 广州兴森快捷电路科技有限公司 孔连接层的制作方法、线路板的制作方法及线路板
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
WO2021102898A1 (zh) * 2019-11-29 2021-06-03 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法
CN112714547A (zh) * 2020-11-17 2021-04-27 惠州市特创电子科技股份有限公司 电路板、板体及其制备方法
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板
WO2022186037A1 (ja) * 2021-03-04 2022-09-09 Tdk株式会社 多層配線基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003218528A (ja) * 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc プリント基板の製造方法
KR101231273B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003086940A (ja) * 2001-09-12 2003-03-20 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板
JP2004047898A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
JP4559163B2 (ja) 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4917271B2 (ja) * 2005-04-28 2012-04-18 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
MX2008001539A (es) * 2005-08-01 2008-04-07 Logined Bv Metodo, sistema y dispositivo de almacenamiento de programas para reduccion de polilinea en 2d y 3d en tiempo.
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
KR100905566B1 (ko) 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP2009054773A (ja) * 2007-08-27 2009-03-12 Fujikura Ltd 多層配線板及びその製造方法
JP4975581B2 (ja) 2007-10-11 2012-07-11 新光電気工業株式会社 配線基板及びその製造方法
JP5217640B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
KR101581984B1 (ko) * 2008-09-05 2015-12-31 스미토모 베이클리트 컴퍼니 리미티드 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
KR101482299B1 (ko) * 2008-10-29 2015-01-13 스미토모 베이클리트 컴퍼니 리미티드 수지 조성물, 수지 시트, 프리프레그, 적층판, 다층 프린트 배선판 및 반도체 장치
DE102009034767A1 (de) * 2009-07-25 2011-01-27 Lanxess Deutschland Gmbh & Co. Kg Organoblechstrukturbauteil
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US8020292B1 (en) 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003218528A (ja) * 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc プリント基板の製造方法
KR101231273B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3996474A4 (en) * 2019-09-10 2022-09-07 Fujitsu Interconnect Technologies Limited CIRCUIT BOARD, METHOD OF MAKING A CIRCUIT BOARD AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
TW201513761A (zh) 2015-04-01
US20170347465A1 (en) 2017-11-30
JP2015026689A (ja) 2015-02-05
KR20160061293A (ko) 2016-05-31
US20150029679A1 (en) 2015-01-29
KR101868680B1 (ko) 2018-06-18
JP6291738B2 (ja) 2018-03-14
TWI555451B (zh) 2016-10-21
US10327340B2 (en) 2019-06-18
US9769936B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP4291279B2 (ja) 可撓性多層回路基板
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
JP5526276B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
WO2014185218A1 (ja) 樹脂多層基板の製造方法
JP2013211479A (ja) 多層配線基板
JP4939519B2 (ja) 多層回路基板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP2019067864A (ja) プリント配線板の製造方法
JP2016219452A (ja) 多層基板及び多層基板の製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP2007115954A (ja) 多層プリント配線基板及びその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP6387226B2 (ja) 複合基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP2005259730A (ja) 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101002813; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160513

Effective date: 20180316