JP2002141674A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法

Info

Publication number
JP2002141674A
JP2002141674A JP2000332651A JP2000332651A JP2002141674A JP 2002141674 A JP2002141674 A JP 2002141674A JP 2000332651 A JP2000332651 A JP 2000332651A JP 2000332651 A JP2000332651 A JP 2000332651A JP 2002141674 A JP2002141674 A JP 2002141674A
Authority
JP
Japan
Prior art keywords
hole
wiring board
insulating
circuit layer
metal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000332651A
Other languages
English (en)
Other versions
JP4632514B2 (ja
Inventor
Takahiro Matsuoka
孝浩 松岡
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000332651A priority Critical patent/JP4632514B2/ja
Publication of JP2002141674A publication Critical patent/JP2002141674A/ja
Application granted granted Critical
Publication of JP4632514B2 publication Critical patent/JP4632514B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】幅広い配線部を有する回路パターンや、グラン
ド層やノイズ対策用のシールド層などの面積の広い回路
パターンが形成された場合、この金属箔を絶縁層によっ
て挟持した積層構造間で銅箔の厚さ分基板厚さが増加す
ることを防止し、それ以外の部分と段差を無くすことに
よって、フリップチップ実装に要求される平坦度を満足
する配線基板を得る。 【解決手段】有機樹脂を含有する絶縁シート1に、ビア
ホール導体用貫通孔2を形成し、この貫通孔2に導体ペ
ーストを充填してビアホール導体3を形成し、ビアホー
ル導体3が形成された絶縁シート1の表面または両面
に、金属回路層4を被着形成し、上記の工程を経て作製
された複数の絶縁シート1を積層一体化する工程と、を
具備する配線基板の製造方法において、電気的接続に寄
与しない貫通孔あるいは非貫通孔6を形成し、絶縁層の
剛性を低める。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体素子
収納パッケージなどに用いられる半導体素子を実装搭載
するのに適した配線基板及びその製造方法に関するもの
である。
【0002】
【従来技術】多層配線基板や半導体素子収納用パッケー
ジなどに使用される配線基板は、各種電子機器の高性能
化に伴って、今後益々高密度化が進み、配線幅や配線ピ
ッチを50μm以下にすることが要求されており、IC
チップの実装方法もワイヤーボンディングからフリップ
チップと代わるため、基板自体の平坦度(基板の歪や表
面粗さ)を小さくする必要が生じている。
【0003】絶縁基板が有機樹脂を含有する絶縁材料か
らなる樹脂製配線基板は、一般に、銅箔等の金属箔を絶
縁基板上に貼り付け、次いで金属箔の不要な部分をエッ
チング法やメッキ法により除去して回路パターンを形成
する手段により金属回路層を形成するものである。
【0004】多層化にあたっては、表面金属回路層の形
成により絶縁基板上に凸部が形成されるために平坦度も
低く、フリップチップ実装に要求される平坦度を満足す
るに至っていない。
【0005】また、配線基板の高密度配線化に伴い、配
線の多層化が求められており、従来のような配線基板の
表面から裏面まで貫通するスルーホール導体に替えて、
任意の箇所で所定の金属回路層間を電気的に接続するた
めに、ビアホール導体をインタースティシャルビアホー
ル(IVH)にする必要が生じている。従来の多層配線
基板の製造方法ではIVHを形成するのに逐次積層によ
らねばならず、工程が複雑になるため、歩留まりが低く
コストダウンができない等の問題がある。
【0006】そこで、本発明者らは、樹脂フィルムに金
属箔を接着し、それをエッチング法、メッキ法で金属回
路層を形成し、これを予めビアホール導体を形成した軟
質の絶縁シートの表面に転写し、それらの絶縁シートを
積層して一括硬化する配線基板の製造方法を提案した。
この方法は、ビアホール導体をあらゆる場所に形成する
ことができるとともに、金属回路層の転写にあたり、絶
縁シートが軟質であるために、金属回路層を絶縁シート
の表面に埋設でき、金属回路層の厚みを無視できる結
果、多層化した場合においても平坦性に優れるというメ
リットがある。
【0007】
【発明が解決しようとする課題】しかしながら、図2に
示すように、多層配線基板を作製する場合、絶縁基板2
1の表面や内部の金属回路層として、微細な回路パター
ンの金属回路層22aとともに線幅が広い回路パターン
のグランド層やノイズ対策用のシールド層などの比較的
面積の広い回路パターンの金属回路層22bが形成され
た場合、この回路パターンの金属回路層22bを完全に
絶縁シート21の表面に埋設することは非常に難しく、
金属回路層21の厚みを無視できない場合がある。特
に、図2(b)のように、そのような広い金属回路層2
2bが配線基板内に部分的に形成された場合、その部分
のみが、他の部分に比較して全体厚さが厚くなってしま
い、その結果、配線基板の表面にうねりや段差が発生す
るという問題があった。そのために、半導体素子をフリ
ップチップ実装する場合等において、実装不良が発生し
やくなるという問題があった。
【0008】したがって、本発明は、幅広い回路パター
ンを有する配線基板においても、表面の平坦度が優れた
配線基板とその製造方法を提供することを目的とするも
のである。
【0009】
【課題を解決するための手段】本発明の配線基板は、有
機樹脂を含有する複数の絶縁層を積層してなる絶縁基板
と、該絶縁基板の表面およびまたは絶縁層間に形成され
た金属回路層と、所定の金属回路層間を電気的に接続す
るために絶縁層に形成されたビアホール導体とを具備す
る配線基板であって、前記絶縁層のうち少なくとも1層
の絶縁層内に、電気的接続に寄与せず、両端が金属回路
層あるいは絶縁層によって閉塞された貫通孔あるいは非
貫通孔を具備することを特徴とする。
【0010】かかる配線基板は、a)有機樹脂を含有す
る絶縁シートに、ビアホール導体用貫通孔を形成する工
程と、b)前記ビアホール導体用貫通孔に導体ペースト
を充填してビアホール導体を形成する工程と、c)前記
ビアホール導体が形成された絶縁シートの表面または両
面に、金属回路層を被着形成する工程と、d)a)〜
c)を経て作製された複数の絶縁シートを積層一体化す
る工程と、を具備する配線基板の製造方法において、前
記a)工程と同時、あるいはb)乃至d)工程のいずれ
かの工程の前に、e)電気的接続に寄与しない貫通孔あ
るいは非貫通孔を形成する工程を具備する。
【0011】なお、上記の配線基板およびその製造方法
においては、前記貫通孔が、単位面積あたり金属回路層
の占有面積率が30%以上の領域に形成されてなること
が平坦性向上の効果を発揮する上で望ましい。また、前
記電気的接続に寄与しない貫通孔あるいは非貫通孔はビ
アホール導体からビア直径の3倍以上離間した位置に形
成されていることがビアホール導体に悪影響を及ぼさな
い。さらには前記電気的接続に寄与しない貫通孔あるい
は非貫通孔内には、絶縁層中の有機樹脂が含浸されてい
ることが望ましい。
【0012】即ち、本発明によれば、面積の大きい金属
回路層を形成した領域の絶縁シート内に貫通孔を形成し
ておくことによって、積層時に絶縁層の剛性を低下させ
ることができると同時に、積層して加熱加圧時に貫通孔
に面積の大きい金属回路層の絶縁シートへの埋め込み量
に相当する有機樹脂が貫通孔内に流動し、面積の大きい
金属回路層の絶縁シートへの埋め込みを促進させること
ができる結果、微細パターンの金属回路層が形成され、
またビアホール導体が形成された他の領域と同様に金属
回路層を絶縁シート表面に埋め込むことができる。その
結果、面積の大きい金属回路層が形成された領域と、そ
れ以外の領域との間で段差やうねりなどが発生すること
がなく、配線基板表面の平坦性を高めることができる。
【0013】
【発明の実施の形態】本発明の配線基板の製造方法につ
いて図1の工程図をもとに説明する。 (a)まず、絶縁シート1にビアホール導体用貫通孔2
を形成する。絶縁シート1は、例えば、無機質フィラー
に液状の有機樹脂を加えた組成物を混練機(ニーダ)や
3本ロール等の手段によって十分に混合してスラリーを
調製する。その後、その混合物を圧延法、押し出し法、
射出法、ドクターブレード法によってシート状に成形し
て絶縁シート1を作製する。この時、絶縁シート1を半
硬化させることによって取り扱いを容易にすることがで
きる。
【0014】絶縁性スラリーは、好適には、絶縁シート
を構成する前述したような有機樹脂と無機フィラーの複
合材料に、トルエン、酢酸ブチル、メチルエチルケト
ン、メタノール、メチルセロソルブアセテート、イソプ
ロピルアルコール、メチルイソブチルケトン、ジメチル
ホルムアシド等の溶媒を添加して所定の粘度を有する流
動体からなる。かかる観点から、スラリーの粘度は、形
成方法にもよるが100〜3000ポイズが適当であ
る。
【0015】半硬化には、有機樹脂は熱可塑性樹脂の場
合には、加熱下で混合したものを冷却し、熱硬化性樹脂
の場合には、完全固化するに十分な温度よりもやや低い
温度に加熱すればよい。また、織布、不織布を用いる場
合には、織布、不織布等の繊維にワニス状の樹脂を含
浸、乾燥させ半硬化のプリプレグを作製することもでき
る。
【0016】また、貫通孔2の形成は、レーザー、ドリ
ル、パンチング等公知の方法によって形成できる。 (b)次に、上記絶縁シートのビアホール導体用貫通孔
2に対して導体ペーストを充填してビアホール導体3を
形成する。導体ペーストは、金属粉末と有機溶剤とバイ
ンダーを添加して得ることができる。導体ペースト中に
配合される金属粉末としては、銅、アルミニウム、銀、
金のうち少なくとも1種の低抵抗金属からなることが望
ましく、さらには半田、Snなどの低融点金属を配合す
ることもできる。 (c)次に、この半硬化状の絶縁シート1に金属回路層
4を形成する。金属回路層4の形成は、銅等の金属箔を
絶縁シートに接着剤で張りつけた後に、回路パターンの
レジストを形成して酸等によって非レジスト領域の金属
をエッチング除去しレジストを除去する方法、フィル
ム、ガラス、金属板などの転写シート表面にメッキ法や
金属箔を接着し、これをエッチングにより金属回路層を
形成し、その後、転写シートを絶縁シート上に加圧しな
がら金属回路層を転写する方法、などが採用される。こ
のうち、後者は、金属回路層の形成を別工程で行なうこ
とができるとともに、絶縁シートをエッチングなどの薬
剤と接触させる必要がない、絶縁シートが軟質である場
合、金属回路層を表面に埋設できるために、基板の平坦
性を向上できる、などの理由から望ましい。
【0017】そこで、この転写法による金属回路層4の
形成は、図1(c−1)に示すように、例えば、樹脂フ
ィルムからなる転写シート4の表面に接着剤を介して
銅、金、銀、アルミニウム等から選ばれる少なくとも1
種、または2種以上の合金からなる金属箔を貼り合せた
ものに対して、レジスト形成、エッチングによる不要部
分の除去、レジスト除去の工程を経て所定の回路パター
ンの金属回路層4を形成することができる。
【0018】そして、金属回路層4を付設した転写シー
ト5を、ビアホール導体3を形成した絶縁シート1に位
置合わせして積層し、10〜500kg/cm2程度の
圧力で印加した後、転写シート5を接着層(不図示)と
ともに剥離することにより金属回路層4を絶縁シート1
の表面に転写することができる(図1(c−2))。 (d)そして、上記(a)〜(c)を経て作製された複
数の配線板x1〜x3を位置合わせして積層した後、一
括して熱硬化することによって多層構造の配線板を作製
することができる(図1(e))。
【0019】上記の配線基板の製造方法によれば、
(d)工程において、絶縁シート1が半硬化状態であれ
ば、上記機械的圧力によって金属回路層4を絶縁シート
1の表面に埋め込むことができ、金属回路層4の厚みを
無視でき、基板の平坦性を高めることができる。
【0020】しかしながら、金属回路層4において、グ
ランド層や電磁波遮蔽用導体層などはその面積が非常に
広い金属回路層4aが存在すると、それらを形成した部
分では、絶縁シート1の表面に埋め込むことができず基
板の表面に段差やうねりが発生する。
【0021】そこで、本発明によれば、このようなグラ
ンド層や電磁波遮蔽用導体層などの金属回路層4aが形
成された部分の絶縁シート1に電気的接続に寄与しない
貫通孔6を形成することによって絶縁シート1の剛性を
低めるとともに、絶縁シート中の樹脂を貫通孔に流動さ
せることによって面積の大きい金属回路層の埋め込みを
助長することができ、これによって、一括積層する場合
においてもグランド層や電磁波遮蔽用導体層などが形成
されていない部分における積層体の収縮(特に厚み方向
の収縮)に対して、グランド層や電磁波遮蔽用導体層な
どが形成されていない部分の収縮を同調させることがで
きる結果、配線基板の表面における段差やうねりなどの
発生を防止することができる。
【0022】このような電気的接続に寄与しない貫通孔
6は、絶縁シートの表面から裏面で完全に貫通した孔以
外に、一方の表面から貫通していない非貫通孔であって
も同様な効果を発揮できる。以下、総称して「貫通孔」
をいう。
【0023】この電気的接続に寄与しない貫通孔6の形
成は、上記の一連の製造方法において、前記a)工程乃
至d)工程のいずれかの工程の前あるいはa)工程と同
時にe)電気的接続に寄与しない貫通孔あるいは非貫通
孔を形成する工程を具備することが大きな特徴である。
【0024】例えば、ビアホール導体用貫通孔の形成と
同時あるいはその前後に行なう場合について以下に説明
する。
【0025】まず、絶縁シート1に対して(a)工程と
同様にして複数の貫通孔または非貫通孔6を形成する
が、貫通孔の一部または全部は、信号が伝達される金属
回路層間の電気的接続を行なうビアホール導体を形成す
るための貫通孔2であるが、本発明に基づき、電気的接
続を行わない貫通孔6を同時に加工する。
【0026】電気的接続に寄与しない貫通孔6の位置
は、厳密には試行錯誤により定める必要があるが、形成
する貫通孔の直径の3〜10倍の面積領域の中心部に1
個の貫通孔を形成することが適当である。
【0027】なお、この貫通孔の近傍に電気的接続を行
うビアホール導体が存在すると、電気的接続を行わない
貫通孔の近傍で絶縁シート中の有機樹脂の流動が起こる
ため、ビアホール導体の導電性ペーストが流動し電気的
接続が正常に行われない場合があることから、貫通孔
は、ビアホール導体の直径から3倍以上離して配置する
ことが望ましい。
【0028】そして、(b)ペースト充填工程では、電
気的接続を行う貫通孔2にのみ導電性ペーストを充填す
ることが必要となるが、導電性ペースト充填時にマスク
を使用して、電気的接続を行わない貫通孔6形成部分を
覆っておけば良い。また、貫通孔形成前に絶縁シートの
表面に微粘着性フィルムを貼りこれをマスクとして使用
することもできる。この場合、フィルムを貼った状態で
ビアホール導体形成部分に貫通孔2を加工し、その貫通
孔2に導電性ペーストを充填した後に、(b)金属回路
層4を形成する工程の前に、電気的接続を行なわない貫
通孔6を加工して用いることができる。
【0029】そして、上記のようにして、ビアホール導
体3と電気的接続に寄与しない貫通孔6を有する絶縁シ
ート1に対して、上記(c)金属回路層4形成、(d)
積層一体化の工程を経て本発明の多層化された配線基板
を作製することができる。
【0030】また、電気的接続に寄与しない貫通孔6を
形成する工程を、(c)金属回路層4が形成された絶縁
シート1に対して行なうこともできる。その場合には、
絶縁シート1の片方に金属回路層4が形成された部分
に、金属回路層4が形成されていない表面から、レーザ
ーやドリルによって穿孔することによって、貫通孔6を
形成することができる。
【0031】また、本発明によれば、上記の貫通孔6
は、絶縁シート中の有機樹脂が流動して完全に塞がれる
ことが望ましいが、その調整が非常に難しく、貫通孔6
が残る場合がある。その場合、貫通孔6を通じて水分が
基板内部に浸入する場合等もあることから、この貫通孔
内に充填材を適量充填することもできる。その場合、こ
の貫通孔6の形成によって絶縁層の剛性を低下させるこ
とが重要であることから、その充填材自体も低剛性の材
質からなることが望ましく、特に絶縁層の剛性よりも低
いことが必要となる。
【0032】充填材としては、低剛性材料であれば、特
に材質は問わないが、充填の容易性などの点から室温で
低剛性を有する熱可塑性樹脂、合成ゴムなどが挙げられ
る。
【0033】このようにして、本発明によれば、図1
(e)に示すように、有機樹脂を含有する複数の絶縁層
を積層してなる絶縁基板11と、絶縁基板11の表面お
よびまたは絶縁層間に形成された金属回路層12と、所
定の金属回路層12間を電気的に接続するために絶縁層
に形成されたビアホール導体13とを具備し、絶縁基板
11内の少なくとも1層の絶縁層内に、電気的接続に寄
与せず、両端が金属回路層12あるいは絶縁層によって
閉塞された貫通孔あるいは非貫通孔(以下、総称して貫
通孔という。)14を具備する配線基板が得られる。
【0034】この貫通孔14は、前述したように、単位
面積あたり金属回路層の占有面積率が30%以上の領域
に形成されてなることが望ましく、例えば、グランド層
や電磁波遮蔽用導体層などを形成した部分に好適であ
る。
【0035】また、前記電気的接続に寄与しない貫通孔
14は、電気的な接続を担うビアホール導体13からビ
ア直径の3倍以上離間した位置に形成されていることが
望ましく、これよりも近すぎると、導体ペースト中の樹
脂の流動が起こるため、導電性ペーストが流動し電気的
接続が正常に行われない場合があるからである。
【0036】そして、前記電気的接続に寄与しない貫通
孔14内には、低剛性材料を充填していてもよい。
【0037】本発明において、絶縁基板を形成する絶縁
材料は、少なくとも有機樹脂を含有するものであり、望
ましくは有機樹脂とともに無機フィラー、無機繊維、有
機繊維から選ばれる少なくとも1種以上含む複合材料等
からなる。なお、無機フィラー、無機繊維、有機繊維
は、有機樹脂中に合計20〜80体積%の割合で均一に
分散されたものを用いると良い。
【0038】このような複合材料を構成する有機樹脂と
しては、熱硬化型PPE(ポリフェニレンエーテル樹
脂)、BTレジン(ビスマレイドトリアジン)、エポキ
シ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹
脂、ポリアミノビスマレイミド等の樹脂からなり、とり
わけ原料として室温で液体の熱硬化性樹脂であることが
望ましい。
【0039】他方、前記無機フィラーとしては、SiO
2、Al23、ZrO2、TiO2、AlN、SiC、B
aTiO3、SrTiO3、MgTiO3、ゼオライト、
CaTiO3、ほう酸アルミニウム等の公知の材料が使
用できる。また、その形状としては球状、針状など任意
のものとすることができる。
【0040】さらに、無機又は有機の繊維としては、ガ
ラス繊維、アラミド繊維、セルロース繊維等があり、織
布、不織布など任意の性状のものを用いれば良い。いず
れにしても、多層配線基板の強度を高めて高信頼性の基
板とするためには、繊維を含む絶縁基板を少なくとも1
層以上含むことが望ましい。
【0041】
【実施例】ポリエチレンテレフタレートフィルムに対し
て、接着層を形成した後、厚み12μmの銅箔を100
g/25mmの接着力で形成した、金属回路層形成用の
金属箔付きフィルムを作製した。 そして、上記金属箔
付きフィルムの銅箔の表面に感光性のレジストを塗布
し、ガラスマスクを通して回路パターンを露光した後、
これを塩化第二鉄溶液中に浸漬して非パターン部をエッ
チング除去し、レジスト剥離して銅箔の回路パターンを
形成した。なお、作製した金属箔による配線は、最大線
幅が2mm、最小線幅が50μm、配線ピッチが50μ
mのパターンと、絶縁基板の面積の60%相当の面積を
有するグランド層パターンとを形成した。
【0042】その後、この銅箔の回路パターンを10%
の蟻酸で処理して、銅箔のフリー面(接着層側と反対表
面)の十点平均粗さ3.5μmに粗化処理を施した。
【0043】熱硬化性ポリフェニレンエーテル樹脂に平
均粒径が5μmの球状溶融SiO2を50体積%加え、
これに溶媒として酢酸ブチル、トルエンおよびメチルエ
チルケトンを加え、さらに有機樹脂の硬化を促進させる
ための触媒を添加し、1時間混合して絶縁性スラリーを
調製した。そして、この絶縁性スラリーをドクターブレ
ード法により厚さ200μmの絶縁シートに成形した。
【0044】この絶縁シートを150mm□にカット
し、CO2レーザーにより直径100μmの貫通孔を形
成し、この貫通孔のうち、電気的接続を行なわない貫通
孔形成部は、マスキングして、電気的な接続を担うビア
ホール導体用貫通孔のみに対して、銅−銀合金粉末を主
成分とする銅ペーストをスクリーン印刷により埋め込ん
だ。
【0045】そして、形成した金属回路層が形成された
金属箔付きフィルムとビアホール導体および貫通孔が形
成された絶縁基板用シートを位置合わせして真空積層機
により30kg/cm2の圧力で30秒加圧した後、樹
脂フィルムと接着層のみを剥離して金属回路層を転写さ
せて、金属回路層を絶縁基板シート表面に埋設した。最
後に、この金属回路層が形成された絶縁基板シートを6
枚重ね合わせ、30kg/cm2の圧力下で200℃で
5時間加熱処理して完全硬化させて多層配線基板を得
た。
【0046】なお、電気的接続を行なわない貫通孔は、
絶縁基板のうち、絶縁基板の全体面積の60%の面積を
有するグランド層からなる内部金属回路層を形成した部
分に互いに0.5mmの間隔を置いて形成した。
【0047】また、比較のために、電気的接続を行なわ
ない貫通孔を何ら形成することなく、上記と同様にして
多層配線基板を作製した。 (特性評価)得られた多層配線基板に対して、配線基板
の平坦度の評価として、配線基板のグランド層を形成し
た部分と、微細配線を形成した部分における厚みを測定
し、そのバラツキを求めた結果、いずれの配線基板も回
路の断線などの発生は認められなかったが、本発明の配
線基板では、配線基板の厚さばらつきは5μmであり、
フリップチップ実装が充分に可能なレベルであったのに
対して、貫通孔を有していない比較品の多層配線基板で
は、25μmと大きく、半導体素子のフリップチップ実
装できるレベルではなかった。
【0048】また、他の実施例として、上記の本発明品
の多層配線基板の製造にあたって、ビアホール導体用貫
通孔に導体ペーストを充填してビアホール導体を形成し
た後、このビアホール導体をマスキングして、電気的接
続に寄与しない貫通孔に微量のシリコンゴムを充填し
た。それ以外は、上記と全く同様にして多層配線基板を
作製し、上記と同様の評価を行なった。その結果、多層
配線基板の厚さばらつきは12μmと良好な平坦性を示
した。
【0049】
【発明の効果】以上詳述したように、本発明によれば、
グランド層や電磁波シールドなどの面積の広いパターン
の金属回路層と、微細な回路パターンやビアホール導体
などが共存するような配線基板を作製した場合において
も、配線基板の表面の平坦度を高めることができ、これ
によって半導体素子のフリップチップ実装などが可能な
配線基板を作製ることができる。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法を説明するための
工程図である。
【図2】従来の多層配線基板の概略断面図である。
【符号の説明】
1 絶縁シート 2 ビアホール導体用貫通孔 3 ビアホール導体 4 金属回路層 5 転写シート 6 貫通孔

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】有機樹脂を含有する複数の絶縁層を積層し
    てなる絶縁基板と、該絶縁基板の表面およびまたは絶縁
    層間に形成された金属回路層と、所定の金属回路層間を
    電気的に接続するために絶縁層に形成されたビアホール
    導体とを具備する配線基板であって、前記絶縁層のうち
    少なくとも1層の絶縁層内に、電気的接続に寄与せず、
    両端が金属回路層あるいは絶縁層によって閉塞された貫
    通孔あるいは非貫通孔を具備することを特徴とする配線
    基板。
  2. 【請求項2】前記貫通孔が、単位面積あたり金属回路層
    の占有面積率が30%以上の領域に形成されてなること
    を特徴とする請求項1記載の配線基板。
  3. 【請求項3】前記電気的接続に寄与しない貫通孔あるい
    は非貫通孔が、ビアホール導体からビア直径の3倍以上
    離間した位置に形成されている請求項1または請求項2
    記載の配線基板。
  4. 【請求項4】前記電気的接続に寄与しない貫通孔あるい
    は非貫通孔内に、前記絶縁層中の有機樹脂が含浸されて
    なる請求項1乃至請求項3のいずれか記載の配線基板。
  5. 【請求項5】a)有機樹脂を含有する絶縁シートに、ビ
    アホール導体用貫通孔を形成する工程と、b)前記ビア
    ホール導体用貫通孔に導体ペーストを充填してビアホー
    ル導体を形成する工程と、c)前記ビアホール導体が形
    成された絶縁シートの表面または両面に、金属回路層を
    被着形成する工程と、d)a)〜c)を経て作製された
    複数の絶縁シートを積層一体化する工程と、を具備する
    配線基板の製造方法において、前記a)工程と同時、あ
    るいはb)乃至d)工程のいずれかの工程の前に、e)
    電気的接続に寄与しない貫通孔あるいは非貫通孔を形成
    する工程を具備することを特徴とする配線基板の製造方
    法。
  6. 【請求項6】前記貫通孔が、単位面積あたり金属回路層
    の占有面積率が30%以上の領域に形成されてなること
    を特徴とする請求項5記載の配線基板の製造方法。
  7. 【請求項7】前記電気的接続に寄与しない貫通孔あるい
    は非貫通孔が、ビアホール導体からビア直径の3倍以上
    離間した位置に形成されている請求項5または請求項6
    記載の配線基板の製造方法。
JP2000332651A 2000-10-31 2000-10-31 配線基板およびその製造方法 Expired - Fee Related JP4632514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000332651A JP4632514B2 (ja) 2000-10-31 2000-10-31 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000332651A JP4632514B2 (ja) 2000-10-31 2000-10-31 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002141674A true JP2002141674A (ja) 2002-05-17
JP4632514B2 JP4632514B2 (ja) 2011-02-16

Family

ID=18808829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332651A Expired - Fee Related JP4632514B2 (ja) 2000-10-31 2000-10-31 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4632514B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235910A (ja) * 2008-03-24 2008-10-02 Kyocera Corp 配線基板の製造方法
JP2014168006A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板
JP2016025339A (ja) * 2014-07-25 2016-02-08 京セラサーキットソリューションズ株式会社 配線基板
CN109473377A (zh) * 2017-09-08 2019-03-15 三星电子株式会社 用于制造半导体的设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224295A (ja) * 1987-03-12 1988-09-19 古河電気工業株式会社 積層プリント回路基板の製造方法
JPH04278599A (ja) * 1991-03-07 1992-10-05 Nec Corp 多層印刷配線板の製造方法
JP2000022330A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
JP2000151101A (ja) * 1998-11-05 2000-05-30 Toshiba Corp 多層プリント板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224295A (ja) * 1987-03-12 1988-09-19 古河電気工業株式会社 積層プリント回路基板の製造方法
JPH04278599A (ja) * 1991-03-07 1992-10-05 Nec Corp 多層印刷配線板の製造方法
JP2000022330A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
JP2000151101A (ja) * 1998-11-05 2000-05-30 Toshiba Corp 多層プリント板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235910A (ja) * 2008-03-24 2008-10-02 Kyocera Corp 配線基板の製造方法
JP4738430B2 (ja) * 2008-03-24 2011-08-03 京セラ株式会社 配線基板の製造方法
JP2014168006A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板
JP2016025339A (ja) * 2014-07-25 2016-02-08 京セラサーキットソリューションズ株式会社 配線基板
CN109473377A (zh) * 2017-09-08 2019-03-15 三星电子株式会社 用于制造半导体的设备

Also Published As

Publication number Publication date
JP4632514B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US5888627A (en) Printed circuit board and method for the manufacture of same
JPH11126978A (ja) 多層配線基板
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2005072328A (ja) 多層配線基板
JP3214696B2 (ja) パワーモジュール及びその製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2004007006A (ja) 多層配線基板
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP3085658B2 (ja) 配線基板及びその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP4632514B2 (ja) 配線基板およびその製造方法
JP2002368364A (ja) プリント配線基板とその製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
JP3728059B2 (ja) 多層配線基板
JPH10107445A (ja) 多層配線基板およびその製造方法
JP2011222962A (ja) プリント基板およびその製造方法
JP2005093556A (ja) プリント配線基板とその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees