CN103430639B - 树脂多层基板 - Google Patents

树脂多层基板 Download PDF

Info

Publication number
CN103430639B
CN103430639B CN201280013474.9A CN201280013474A CN103430639B CN 103430639 B CN103430639 B CN 103430639B CN 201280013474 A CN201280013474 A CN 201280013474A CN 103430639 B CN103430639 B CN 103430639B
Authority
CN
China
Prior art keywords
surface electrode
inner wire
insulating barrier
wire pattern
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280013474.9A
Other languages
English (en)
Other versions
CN103430639A (zh
Inventor
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103430639A publication Critical patent/CN103430639A/zh
Application granted granted Critical
Publication of CN103430639B publication Critical patent/CN103430639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本发明提供一种能够抑制表面电极从基板主体剥离的树脂多层基板。该树脂多层基板包括:(a)基板主体(12),该基板主体(12)通过层叠由树脂材料构成的绝缘层而形成;(b)表面电极(18a),该表面电极(18a)形成于基板主体(12)的一个主面(12a);(c)面内导体图案(14a),该面内导体图案(14a)配置在彼此相邻的绝缘层之间,且与表面电极(18a)相对。从层叠绝缘层的层叠方向透视时,面内导体图案(14a)与表面电极(18a)重叠,且沿着表面电极(18a)的整个外周隔开间隔地超出到表面电极(18a)的外侧。

Description

树脂多层基板
技术领域
本发明涉及树脂多层基板,具体而言涉及包括基板主体的树脂多层基板,该基板主体通过层叠由树脂材料构成的绝缘层而形成。
背景技术
以往,提出了各种在基板主体的主面形成有表面电极的树脂多层基板。
例如,如图8的剖视图所示,在由热塑性树脂构成的树脂膜123中形成贯通孔124并填充导电糊料150,并且对形成有导体图案122、122a、122b的图案膜121、121a、121b进行层叠,在加热的同时进行压接,从而制作树脂多层基板100。树脂多层基板100中,由导体图案122形成的表面电极与层间连接导体151相连接,该导体图案122在将图案膜121、121a、121b热熔接并一体化后的基板主体139的安装面160露出(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本专利特开2003-332749号公报
发明内容
发明所要解决的技术问题
树脂多层基板由于具有可挠性,因此能够用作柔性基板。然而,若弯折树脂多层基板来进行使用,则表面电极容易从基板主体剥离。
本发明鉴于上述情况,提供一种能够抑制表面电极从基板主体剥离的树脂多层基板。
解决技术问题所采用的技术方案
本发明为了解决上述问题,提供具有如下结构的树脂多层基板。
树脂多层基板包括:(a)基板主体,该基板主体通过层叠由树脂材料构成的绝缘层而形成;(b)表面电极,该表面电极形成于所述基板主体的一个主面;(c)面内导体图案,该面内导体图案配置在彼此相邻的所述绝缘层之间,且与所述表面电极相对。从层叠所述绝缘层的层叠方向透视时,所述面内导体图案与所述表面电极重叠,且沿着所述表面电极的整个外周隔开间隔地超出到所述表面电极的外侧。
根据上述结构,由于表面电极与大于表面电极的面内导体图案相对,因此在制作树脂多层基板的工序中压接由树脂材料构成的绝缘层时,夹在表面电极和与表面电极相对的面内导体图案之间的绝缘层的树脂材料在层叠方向上无处逃逸。因此,作用于表面电极与绝缘层之间的界面的压力变高。由此,能够强化表面电极与绝缘层之间的接合,抑制表面电极从基板主体剥离。
优选包括层间连接导体,该层间连接导体贯通所述绝缘层,且将所述表面电极与所述面内导体图案相连接。
在这种情况下,表面电极与面内导体图案经由层间连接导体进行连接的部分由具有导电性的金属等形成,与绝缘层的树脂材料相比不易发生变形。因此,在基板主体中产生挠曲变形时,表面电极周围的绝缘层的变形被约束,基板主体在表面电极附近的变形变小。由此,能够抑制表面电极从基板主体剥离。
在优选的一个方式中,在所述面内导体图案中形成有切口。
在这种情况下,配置在形成有切口的面内导体图案的两侧的绝缘层彼此之间经由形成于面内导体图案的切口进行接合。由此,能够强化面内导体图案与其两侧的树脂层之间的接合,并抑制基板主体内部的面内导体图案的剥离。
在优选的另一个方式中,在所述面内导体图案中形成有贯通孔。
在这种情况下,配置在形成有贯通孔的面内导体图案的两侧的绝缘层彼此之间经由形成于面内导体图案的贯通孔进行接合。由此,能够强化面内导体图案与其两侧的树脂层之间的接合,并抑制基板主体内部的面内导体图案的剥离。
优选为,在所述表面电极与所述面内导体图案之间仅配置有所述绝缘层,或者仅配置有所述层间连接导体及所述绝缘层。
在这种情况下,能够缩短表面电极与面内导体图案之间的距离,进一步抑制表面电极附近的变形,并进一步抑制表面电极从基板主体剥离。
优选为,还包括背面电极,该背面电极与所述表面电极相对地形成于所述基板主体的另一个主面。所述层间连接导体与所述背面电极连接。
在这种情况下,表面电极与层间连接导体相连接的部分以及背面电极与层间连接导体相连接的部分由具有导电性的金属等形成,相比于树脂材料的绝缘层更加不易发生变形,因此基板主体的变形得到约束。由此,由于基板主体在表面电极附近的变形被进一步抑制,因此能够更进一步地抑制表面电极从基板主体剥离。
发明效果
根据本发明,能够抑制表面电极从基板主体剥离。
附图说明
图1是树脂多层基板的剖视图。(实施例1)
图2是树脂多层基板的主要部分剖视图。(实施例1)
图3是表示树脂多层基板的制造工序的剖视图。(实施例1)
图4是表示树脂多层基板的制造工序的剖视图。(实施例1)
图5是树脂多层基板的剖视图。(实施例2)
图6是树脂多层基板的主要部分剖视图。(实施例2)
图7是树脂多层基板的主要部分剖视图。(变形例)
图8是表示树脂多层基板的制造工序的剖视图。(现有例)
具体实施方式
下面,参照图1~图7对本发明的实施方式进行说明。
<实施例1>参照图1~图4,对实施例1的树脂多层基板10进行说明。
图1是树脂多层基板10的剖视图。图2(a)是沿图1的线A-A切断的主要部分剖视图。图2(b)是沿图1的线B-B切断的主要部分剖视图。
如图1及图2所示,树脂多层基板10在基板主体12的一个主面12a形成有表面电极18a,该基板主体12通过层叠由树脂材料构成的绝缘层而形成,在基板主体12的另一个主面12b形成有背面电极18b。例如,将表面电极18a和背面电极18b中的任一个电极作为用于将树脂多层基板10安装到其它电路基板等上的外部电极来使用,将另一个电极作为用于在树脂多层基板10上安装电子元器件的连接盘电极来使用。
在基板主体12的内部形成有:配置在基板主体12的彼此相邻的绝缘层之间的面内导体图案14、14a、14b;以及贯通绝缘层的层间连接导体16。如图2(b)所示,从层叠绝缘层的层叠方向透视时,与表面电极18a相对的面内导体图案14a与表面电极18a重叠,且沿着表面电极18a的整个外周隔开间隔地超出到表面电极18a的外侧。面内导体图案14a比表面电极18a大。
如上所述,由于表面电极18a与大于表面电极18a的面内导体图案14a相对,因此在制作树脂多层基板10的工序中压接由树脂材料构成的绝缘层时,夹在表面电极18a和与表面电极18a相对的面内导体图案14a之间的绝缘层的树脂材料在层叠方向上无处逃逸。因此,作用于表面电极18a与绝缘层之间的界面的压力变高。由此,能够强化表面电极18a与绝缘层之间的接合,从而能抑制表面电极18a从基板主体12剥离。
另外,表面电极18a与面内导体图案14a经由层间连接导体16进行连接的部分由具有导电性的金属等形成,与绝缘层的树脂材料相比不易发生变形。因此,在基板主体12中产生挠曲变形时,表面电极18a周围的绝缘层的变形被约束,基板主体12在表面电极18a附近的变形变小。由此,能够抑制表面电极18a从基板主体12剥离。
与背面电极18b相对的面内导体图案14b也和与表面电极18a相对的面内导体图案14a相同,从层叠绝缘层的层叠方向透视时,与背面电极18b重叠,且沿着背面电极18b的整个外周隔开间隔地超出到背面电极18b的外侧。面内导体图案14b比背面电极18b大。由此,与表面电极18a相同,能够抑制背面电极18b从基板主体12剥离。
层间连接导体16与背面电极18a、背面导体图案14、14a、14b、以及背面电极18b相连接,贯通基板主体12,形成为柱形。表面电极18a与层间连接导体16相连接的部分以及背面电极18b与层间连接导体16相连接的部分由具有导电性的金属等形成,相比于树脂材料的绝缘层更加不易发生变形,因此基板主体12的变形得到约束。由此,基板主体12在表面电极18a附近的变形被抑制,因此可抑制表面电极18a从基板主体12剥离。
接下来,参照图3及图4的剖视图,对树脂多层基板10的制造工序进行说明。图3及图4是表示树脂多层基板10的制造工序的剖视图。
首先,如图3所示,准备用于形成基板主体12的树脂片材11。
即,如图3(a)所示,准备在一个主面11t上粘贴有Cu、Ag、Sn、Ni、Au或它们的合金等的金属箔13的、由LCP(液晶聚合物)、PPS(聚苯硫醚)、PEEK(聚醚醚酮)、PI(聚酰亚胺)等热塑性树脂材料构成的树脂片材11,如图3(b)所示,利用激光加工等方法从树脂片材11的另一个主面11s一侧形成到达金属箔13的贯通孔(通孔)11p。
接下来,如图3(c)所示,在金属箔13上,例如通过对光致抗蚀剂进行涂布、曝光、显影来形成掩模图案2以使其覆盖与贯通孔11p对应的位置,在此状态下,如图3(d)所示对金属箔13进行蚀刻之后,如图3(e)所示,除去掩模图案2。由此,形成要成为面内导体图案14、14a、14b的部分。
接下来,通过利用丝网印刷等方法向贯通孔11p填充导电性糊料,从而形成通孔导体15。
接下来,如图4所示,对要成为基板主体12的绝缘层的树脂片材11a~11f以使上下朝预定方向的方式进行层叠来形成层叠体11x。
接下来,在对层叠体11x进行加热的同时进行压接,以形成基板主体12。通过此时的加热,使得通孔导体15固化,形成层叠连接导体16。
利用上述工序,能够制作树脂多层基板10。
<实施例2>参照图5及图6对实施例2的树脂多层基板10a进行说明。
图5是树脂多层基板10a的剖视图。图6(a)是沿图5的线A-A切断的主要部分剖视图。图6(b)是沿图5的线B-B切断的主要部分剖视图。
如图5及图6所示,实施例2的树脂多层基板10a与实施例1的树脂多层基板10大致采用相同的结构。下面,对与实施例1相同的构成部分使用相同的标号,并以与实施例1的不同点为主进行说明。
如图6(b)所示,与表面电极18a相对的面内导体图案14s与实施例1相同,从层叠绝缘层的层叠方向透视时,与表面电极18a重叠,且沿着表面电极18a的整个外周隔开间隔地超出到表面电极18a的外侧。面内导体图案14s比表面电极18a大。
在与表面电极18a相对的面内导体图案14s中,与实施例1不同,形成有切口14m。从层叠绝缘层的层叠方向透视时,切口14m形成为与面内导体图案14s的角部连通,且包围表面电极18a的外侧。
虽然切口14m也可形成为从层叠方向透视时,其一部分与表面电极18a重叠,但是若形成为不与表面电极18a重叠,则在压接绝缘层时压力不易从切口14m逃逸,能够提高作用于表面电极18a与绝缘层之间的压力,且能够强化表面电极18a与绝缘层之间的接合,因此是优选的。
配置在形成有切口14m的面内导体图案14s的两侧且夹住面内导体图案14s的绝缘层彼此之间经由面内导体图案14s的切口14m进行接合。由此,能够强化面内导体图案14s与其两侧的绝缘层之间的接合,并抑制基板主体12内部的面内导体图案14s的剥离。
与背面电极18b相对的面内导体图案14t和与表面电极18a相对的面内导体图案14s采用相同的结构。
<变形例>图7的主要部分剖视图中示出与表面电极18a相对的变形例的面内导体图案14p~14r。图7的剖视图是与图6(b)相同的主要部分剖视图,从层叠绝缘层的层叠方向透视时,任一个面内导体图案14p~14r都与表面电极18a重叠,且沿着表面电极18a的整个外周隔开间隔地超出到表面电极18a的外侧。
图7(a)所示的面内导体图案14p在各边的中间形成有切口14g。图7(a)中,从层叠绝缘层的层叠方向透视时,虽然切口11g未到达表面电极18a,但也可形成为与表面电极18a相接,或者与表面电极18a重叠。
配置在形成有切口14g的面内导体图案14p的两侧且夹住面内导体图案14p的绝缘层彼此之间经由面内导体图案14p的切口14g进行接合。由此,能够强化面内导体图案14p与其两侧的绝缘层之间的接合,并抑制基板主体12内部的面内导体图案14p的剥离。
图7(b)所示的面内导体图案14q中,形成有贯通孔14h。图7(b)中,从层叠绝缘层的层叠方向透视时,虽然示出了贯通孔14h的一部分与表面电极18a重叠的情况,但也可使得贯通孔14h的全部与表面电极18a重叠,相反也可使得贯通孔14h的全部配置在表面电极18a的外侧,不与表面电极18a重叠。
配置在形成有贯通孔14h的面内导体图案14q的两侧且夹住面内导体图案14q的绝缘层彼此之间经由形成于面内导体图案14q的贯通孔14h进行接合,因此能够强化面内导体图案14q与其两侧的绝缘层之间的接合,抑制基板主体内部的面内导体图案14q的剥离。
图7(c)所示的面内导体图案14r中,形成有矩形的贯通孔14i。从层叠绝缘层的层叠方向透视时,贯通孔14i形成为包围表面电极18a的外侧,但也可形成为贯通孔的一部分或全部与表面电极18a重叠。
配置在形成有贯通孔14i的面内导体图案14r的两侧且夹住面内导体图案14r的绝缘层彼此之间经由形成于面内导体图案14r的贯通孔14i进行接合,因此能够强化面内导体图案14r与其两侧的绝缘层之间的接合,抑制基板主体内部的面内导体图案14r的剥离。
<总结>如上所述,若采用如下结构:即,从层叠方向透视时,与表面电极相对的面内导体图案与表面电极重叠,且沿着表面电极的整个外周隔开间隔地超出到表面电极的外侧,则能够抑制表面电极从基板主体剥离。
另外,本发明并不限于上述实施方式,可加以各种改变来进行实施。
例如,也可采用去除背面电极的结构。
标号说明
10、10a 树脂多层基板
11、11a~11f 树脂片材
12 基板主体
12a、12b 主面
14、14a、14b 面内导体图案
14g 切口
14h、14i 贯通孔
14m 切口
14p、14q、14r、14s、14t 面内导体图案
16 层间连接导体
18a 表面电极
18b 背面电极

Claims (6)

1.一种树脂多层基板,包括:
基板主体,该基板主体通过层叠由热塑性树脂片材构成的多个绝缘层、在加热的同时进行压接而形成,所述多个绝缘层包含在主面粘贴有由金属箔构成的导体的、由热塑性树脂片材构成的绝缘层;
表面电极,该表面电极形成于所述基板主体的一个主面,由粘贴于所述热塑性树脂片材的所述金属箔构成;以及
面内导体图案,该面内导体图案配置在彼此相邻的所述多个绝缘层之间,且与所述表面电极相对,由粘贴于所述热塑性树脂片材的所述金属箔构成,
从层叠所述绝缘层的层叠方向透视时,所述面内导体图案与所述表面电极重叠,且沿着所述表面电极的整个外周隔开间隔地超出到所述表面电极的外侧。
2.如权利要求1所述的树脂多层基板,其特征在于,
包括层间连接导体,该层间连接导体贯通所述绝缘层,且将所述表面电极与所述面内导体图案相连接。
3.如权利要求1所述的树脂多层基板,其特征在于,
在所述面内导体图案中形成有切口。
4.如权利要求1所述的树脂多层基板,其特征在于,
在所述面内导体图案中形成有贯通孔。
5.如权利要求1至4中的任一项所述的树脂多层基板,其特征在于,
在所述表面电极与所述面内导体图案之间仅配置有所述绝缘层,或者仅配置有所述层间连接导体及所述绝缘层。
6.如权利要求1至4中的任一项所述的树脂多层基板,其特征在于,
还包括背面电极,该背面电极与所述表面电极相对地形成于所述基板主体的另一个主面,
所述层间连接导体与所述背面电极连接。
CN201280013474.9A 2011-03-17 2012-01-16 树脂多层基板 Active CN103430639B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011059319 2011-03-17
JP2011-059319 2011-03-17
PCT/JP2012/050672 WO2012124362A1 (ja) 2011-03-17 2012-01-16 樹脂多層基板

Publications (2)

Publication Number Publication Date
CN103430639A CN103430639A (zh) 2013-12-04
CN103430639B true CN103430639B (zh) 2016-09-28

Family

ID=46830443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280013474.9A Active CN103430639B (zh) 2011-03-17 2012-01-16 树脂多层基板

Country Status (3)

Country Link
JP (1) JP5741975B2 (zh)
CN (1) CN103430639B (zh)
WO (1) WO2012124362A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015151809A1 (ja) * 2014-03-31 2017-04-13 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
WO2021206019A1 (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 多層基板およびその製造方法
JP7338793B2 (ja) 2020-06-03 2023-09-05 株式会社村田製作所 多層基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136596A (ja) * 1986-11-27 1988-06-08 イビデン株式会社 多層プリント配線板
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP2000277912A (ja) * 1999-03-29 2000-10-06 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP4239423B2 (ja) * 2001-03-23 2009-03-18 株式会社デンソー プリント基板の製造方法
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
JP2007201034A (ja) * 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd 多層配線基板の層間接続構造

Also Published As

Publication number Publication date
WO2012124362A1 (ja) 2012-09-20
JPWO2012124362A1 (ja) 2014-07-17
CN103430639A (zh) 2013-12-04
JP5741975B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
CN102893344B (zh) 基板内置用电子部件和部件内置型基板
US9113560B2 (en) Signal line and circuit substrate
TWI415240B (zh) 使用介電層封裝裝置之方法
CN103493610B (zh) 刚性柔性基板及其制造方法
CN103458628B (zh) 多层电路板及其制作方法
CN101160016B (zh) 布线电路基板
CN104349575B (zh) 柔性电路板及其制作方法
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
CN106605454A (zh) 多层柔性印刷线路板及其制造方法
CN103517558B (zh) 封装基板制作方法
CN103430639B (zh) 树脂多层基板
RU2010143478A (ru) Способ изготовления многослойной печатной платы
JP6065119B2 (ja) 多層基板
CN105762131B (zh) 封装结构及其制法
CN103460823B (zh) 柔性多层基板
CN205584642U (zh) 树脂多层基板
CN104103531A (zh) 封装结构及其制作方法
US10743414B2 (en) Resin multilayer substrate and method of manufacturing the same
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
CN105448883A (zh) 芯片封装基板及、芯片封装结构及二者之制作方法
CN103635007B (zh) 软硬结合电路基板、软硬结合电路板及制作方法
JP2008305633A (ja) ショートサーキットグランドバー、シールドフレキシブルフラットケーブル及びシールドフレキシブルフラットケーブル製造方法
US10256030B2 (en) Flexible plate adapted to be used in winged coil structure, winged coil structure, and method of manufacturing winged coil structure
CN107484334A (zh) 电路板及电路板制作方法
JP6048719B2 (ja) プリント配線板及び該プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant