WO2021206019A1 - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法 Download PDF

Info

Publication number
WO2021206019A1
WO2021206019A1 PCT/JP2021/014329 JP2021014329W WO2021206019A1 WO 2021206019 A1 WO2021206019 A1 WO 2021206019A1 JP 2021014329 W JP2021014329 W JP 2021014329W WO 2021206019 A1 WO2021206019 A1 WO 2021206019A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
insulating layer
internal electrode
interlayer
back side
Prior art date
Application number
PCT/JP2021/014329
Other languages
English (en)
French (fr)
Inventor
恒亮 西尾
和也 宗田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2022514044A priority Critical patent/JP7294530B2/ja
Priority to CN202190000370.9U priority patent/CN218587412U/zh
Publication of WO2021206019A1 publication Critical patent/WO2021206019A1/ja
Priority to US17/897,747 priority patent/US12063738B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Definitions

  • the present invention relates to a multilayer substrate and a method for manufacturing the same.
  • the pitch of the second conductor pad is determined in the first conductor pad and the second conductor pad formed on the first surface and the second surface of the laminate in which the conductor and the resin insulator are laminated.
  • a printed wiring board larger than the pitch of the first conductor pad is disclosed.
  • a via conductor whose diameter is reduced from the first surface side to the second surface side is provided so as to penetrate the resin insulator.
  • Patent Document 2 describes an interlayer connection that penetrates between an insulating substrate in which a plurality of insulating layers are laminated, a wiring circuit layer formed on the surface and inside of the insulating substrate, and wiring circuit layers located above and below the insulating layer.
  • a multilayer wiring board including a conductor is disclosed. The size of the plurality of interlayer connection conductors gradually decreases from the terminal pad side to the electric element connection pad side.
  • JP-A-2018-32659 Japanese Unexamined Patent Publication No. 2005-72228
  • Patent Document 1 an internal electrode arranged on the first surface side (internal side) of a via conductor (hereinafter referred to as an interlayer connecting conductor) and a second conductor pad (hereinafter referred to as an interlayer connecting conductor) arranged on the second surface side (front side).
  • an interlayer connecting conductor a via conductor
  • an interlayer connecting conductor a second conductor pad
  • the overall shape of both the surface electrode and the internal electrode is unknown because there is no description regarding the direction perpendicular to the paper surface.
  • the wiring circuit layer (hereinafter referred to as a surface electrode) located on the front side of the insulating substrate is arranged on the large diameter side of the via conductor (hereinafter referred to as the interlayer connecting conductor) and is located on the inner side of the insulating substrate.
  • a wiring circuit layer (hereinafter referred to as an internal electrode) is arranged on the small diameter side of the interlayer connecting conductor.
  • the interlayer connecting conductor is configured to gradually increase in diameter from the inner side to the front side, it is difficult to make the surface electrode smaller.
  • a surface electrode located on the front side of the laminate and an internal electrode located on the inner side of the laminate are electrically connected via an interlayer connecting conductor. Is connected. Since the surface electrode is located at a position overlapping the internal electrode when viewed from the stacking direction of the laminated body, a capacitance is formed between the surface electrode and the internal electrode. As the multilayer board becomes smaller and thinner, the distance between the surface electrode and the internal electrode becomes narrower, so that the capacitance formed increases.
  • An object of the present invention is to provide a multilayer substrate that suppresses the formation of unnecessary capacitance and a method for manufacturing the same.
  • the multilayer substrate according to one aspect of the present invention is A laminate in which a plurality of insulating layers are laminated in the stacking direction, Among the insulating layers, a surface electrode provided on the front side of the first insulating layer located on the front side of the laminated body and The first internal electrode provided on the back side of the first insulating layer and A multilayer substrate comprising a first interlayer connection conductor that penetrates the first insulating layer in the stacking direction and electrically connects the surface electrode and the first internal electrode.
  • the first interlayer connection conductor has a front side connecting surface electrically connected to the surface electrode and a back side connecting surface electrically connected to the first internal electrode.
  • the outer shape of the front side connecting surface of the first interlayer connecting conductor fits in the outer shape of the back side connecting surface of the first interlayer connecting conductor.
  • the surface electrode has a shape that covers the front side connecting surface of the first interlayer connecting conductor, and the first internal electrode has a shape that covers the back side connecting surface of the first interlayer connecting conductor.
  • the surface electrode is characterized by having an electrode structure that is smaller than the first internal electrode and fits within the outer edge of the first internal electrode when viewed from the stacking direction.
  • the region of the surface electrode covering the front side connecting surface of the first interlayer connecting conductor is smaller than the region of the first internal electrode covering the back side connecting surface of the first interlayer connecting conductor, so that the surface electrode and the first 1 The capacitance formed between the internal electrodes can be suppressed.
  • FIG. 1 It is a figure which shows typically the resin multilayer substrate which concerns on 1st Embodiment.
  • A is a cross-sectional view of a resin multilayer substrate
  • B is a plan view of a conductive layer. It is a figure explaining the relationship between a signal line and an internal electrode in a conductive layer.
  • A) is a case where the signal line is configured to be narrower than the internal electrode
  • (B) is a case where the signal line is configured to be wider than the internal electrode.
  • FIG. It is a top view of the resin multilayer substrate shown in FIG. It is sectional drawing which shows typically the resin multilayer substrate which concerns on 4th Embodiment. It is sectional drawing which shows typically the resin multilayer substrate which concerns on 5th Embodiment. It is sectional drawing which shows typically the resin multilayer substrate which concerns on 6th Embodiment. It is sectional drawing which shows typically the resin multilayer substrate which concerns on 7th Embodiment. It is a figure explaining the manufacturing method of a resin multilayer substrate.
  • each figure shows an X-axis, a Y-axis, and a Z-axis that are orthogonal to each other.
  • the X-axis direction is the direction in which the terminal 5 of the electronic component 4 mounted on the resin multilayer substrate 1 extends.
  • the Y-axis direction is a direction orthogonal to the X-axis.
  • the Z-axis direction is the stacking direction of the laminated body 2 on the resin multilayer substrate 1.
  • the "front side” is the side where the surface electrode 7 is formed in the laminated body 2
  • the "back side” is the side where the surface electrode 7 is formed in the laminated body 2. It is the opposite side, and is the side on which the back surface electrode 9 is formed in the laminated body 2.
  • FIG. 1 is a diagram schematically showing a resin multilayer substrate 1 according to the first embodiment.
  • (A) is a cross-sectional view of the resin multilayer substrate 1
  • (B) is a plan view of the conductive layer 20.
  • FIG. 2 is a diagram illustrating the relationship between the signal line 22 and the internal electrode 24 in the conductive layer 20.
  • (A) is a case where the signal line 22 is configured to be narrower than the internal electrode 24, and
  • (B) is a case where the signal line 22 is configured to be wider than the internal electrode 24.
  • FIG. 3 is a diagram illustrating an electrode structure 3 in the resin multilayer substrate 1.
  • the resin multilayer substrate 1 acts as a multilayer substrate in which a plurality of insulating layers 10 and a conductive layer 20 are laminated, and for example, a plurality of resin layers 10 are stacked in the stacking direction Z. Includes laminate 2.
  • the first resin layer 10a of the plurality of resin layers 10 is arranged on the front side of the laminated body 2.
  • the first resin layer 10a functions as a first insulating layer having electrical insulation.
  • the second resin layer 10b is arranged adjacent to the first resin layer 10a.
  • the second resin layer 10b functions as a second insulating layer having electrical insulation.
  • the third resin layer 10c is arranged adjacent to the second resin layer 10b.
  • the third resin layer 10c functions as a third insulating layer having electrical insulation. Therefore, in the laminated body 2 illustrated in FIG. 1, three resin layers 10, that is, the first resin layer 10a, the second resin layer 10b, and the third resin layer 10c are stacked in the stacking direction Z.
  • the resin layer 10 functions as an insulating layer having an electrically insulating property, and the main material is a thermoplastic resin.
  • the thermoplastic resin is an LCP resin (liquid crystal polymer resin), a PEEK resin (polyether ether ketone), or a PEI resin (poly). Etherimide), PPS resin (poniferen sulfide), thermoplastic PI resin (polykimide) and the like.
  • the resin layer 10 is an LCP resin.
  • a resin multilayer substrate having excellent high frequency characteristics can be obtained.
  • the laminated body 2 includes a conductive layer 20 appropriately arranged on the surface and inside thereof.
  • the conductive layer 20 extends in a plane direction orthogonal to the stacking direction Z of the laminated body 2.
  • the conductive layer 20 is formed as a conductive wiring pattern, and is a metal foil, for example, a copper foil.
  • a surface electrode 7 as a conductive layer 20 is formed on the front surface of the laminate 2, that is, the front surface of the first resin layer 10a.
  • the terminal 5 of the electronic component 4 is bonded to the surface electrode 7 via a conductive bonding material (for example, solder) (not shown), and is electrically connected to the surface electrode 7. Therefore, the surface electrode 7 acts as a mounting electrode for mounting the electronic component 4.
  • the surface electrode 7 has, for example, a circular shape when viewed from the stacking direction Z.
  • the electronic component 4 is, for example, a connector having a plurality of terminals 5.
  • the tip portion 5a of the terminal 5 of the electronic component 4 is contained within the outer edge of the surface electrode 7 when viewed from the stacking direction Z.
  • the tip portion 5a of the terminal 5 is configured so as not to protrude from the surface electrode 7 when viewed from the stacking direction Z.
  • the capacitance formed between the terminal 5 of the electronic component 4 and the first internal electrode 24a can be suppressed.
  • a conductive layer 20 extending in a plane direction orthogonal to the stacking direction Z is provided inside the laminated body 2, that is, between the first resin layer 10a and the second resin layer 10b.
  • the conductive layer 20 has a first internal electrode 24a as an internal electrode 24 and a signal line 22 communicating with the first internal electrode 24a.
  • the first internal electrode 24a has, for example, a circular shape
  • the signal line 22 has, for example, a rectangular shape.
  • the first internal electrode 24a and the signal line 22 extend in the plane direction orthogonal to the stacking direction Z.
  • the signal line 22 extends so as not to overlap the terminal 5 of the electronic component 4 when viewed from the stacking direction Z. As a result, the capacitance formed between the terminal 5 of the electronic component 4 and the signal line 22 can be suppressed.
  • the internal electrode 24 extends in the radial direction from the conductor center P of the interlayer connecting conductor 14 (indicated by a broken line circle) and has the shortest line segment R connected to the signal line 22 as the radius. It can be defined as an area surrounded by a virtual circle Q.
  • FIG. 2A shows a case where the signal line 22 is configured to be narrower than the internal electrode 24 and the virtual circle Q intersects the signal line 22. The boundary between the region of the signal line 22 and the region of the internal electrode 24 is shown by a broken line.
  • FIG. 2B shows a case where the signal line 22 is wider than the internal electrode 24 and the virtual circle Q is in contact with the signal line 22.
  • the first interlayer connecting conductor 14a extends in the stacking direction Z so as to penetrate the first resin layer 10a.
  • the first interlayer connecting conductor 14a functions as an interlayer connecting conductor 14 and is also called a via conductor, and electrically connects the surface electrode 7 and the first internal electrode 24a.
  • the first interlayer connection conductor 14a is formed by solidifying the resin of the conductive paste filled in the interlayer connection hole 12 formed in the first resin layer 10a.
  • the conductive paste is a paste containing a low melting point metal such as tin and a resin.
  • the surface electrode 7 and the internal electrode 24 such as the first internal electrode 24a are, for example, a metal foil as the conductive layer 20, whereas the interlayer connecting conductor 14 such as the first interlayer connecting conductor 14a has a low melting point, for example. Metal and resin. Therefore, the surface electrode 7 and the internal electrode 24 and the interlayer connecting conductor 14 can be distinguished by observing the cross-sectional structure with a microscope (for example, an electron microscope). Further, even when the interlayer connecting conductor 14 is formed by plating, the surface electrode 7 and the internal electrode 24 can be similarly distinguished from the interlayer connecting conductor 14.
  • the first interlayer connection conductor 14a has a tapered shape in which the diameter is reduced from the inner side (back side) of the first resin layer 10a toward the front side in the stacking direction Z.
  • the first interlayer connection conductor 14a is located on the front side and is electrically connected to the surface electrode 7 on the front side connecting surface 14x, and is located on the opposite side (back side) of the front side connecting surface 14x and is electrically connected to the first internal electrode 24a. It has a back side connecting surface 14y to be connected.
  • the front side connecting surface 14x and the back side connecting surface 14y have, for example, a circular shape, respectively.
  • the outer shape of the front side connecting surface 14x of the first interlayer connecting conductor 14a is within the outer shape of the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • the length of the front side connecting surface 14x in the X-axis direction and the length in the Y-axis direction are shorter than those of the back side connecting surface 14y, respectively.
  • the first interlayer connecting conductor 14a has a trapezoidal shape in a cross-sectional view, the front side connecting surface 14x corresponds to the short side of the trapezoid, and the back side connecting surface 14y corresponds to the long side of the trapezoid.
  • the area of the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the area of the back side connecting surface 14y.
  • the laminated body 2 of the resin multilayer substrate 1 is an electrode in which the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z. It has a structure 3.
  • the electrode structure 3 is a structure formed between the surface electrode 7, the first internal electrode 24a, and the first interlayer connecting conductor 14a.
  • the surface electrode 7, the first internal electrode 24a, the front side connecting surface 14x, and the back side connecting surface 14y are substantially concentric circles centered on the conductor center P of the first interlayer connecting conductor 14a. There is a relationship.
  • the term "generally concentric circles" in this specification is intended to include an eccentric configuration in which the centers are slightly deviated from each other, in addition to a concentric configuration in which the centers are aligned with each other.
  • the surface electrode 7 Seen from the stacking direction Z, the surface electrode 7 has a shape that covers the front side connecting surface 14x, for example, a shape similar to the front side connecting surface 14x, for example, a circular shape, and is more than the first internal electrode 24a. It has a small diameter.
  • the surface electrode 7 has a reduced diameter overhanging portion 7p that juts out radially outward with respect to the front side connecting surface 14x.
  • the surface electrode 7 has a diameter larger than that of the front connecting surface 14x.
  • the reduced-diameter overhanging portion 7p has, for example, an annular shape, and is used as a first tolerance for aligning the surface electrode 7 with the front connecting surface 14x when forming the surface electrode 7 in the first resin layer 10a. work.
  • the term "circular shape" in this specification includes not only a perfect circle but also a circular shape such as an elliptical shape, an egg shape, or an oval shape.
  • the first internal electrode 24a When viewed from the stacking direction Z, the first internal electrode 24a has a shape that covers the back side connecting surface 14y, for example, a shape similar to the back side connecting surface 14y, for example, a circular shape, and is more than the surface electrode 7. It has a large diameter.
  • the first internal electrode 24a has a diameter-expanded overhanging portion 24p that projects outward in the radial direction with respect to the back side connecting surface 14y.
  • the first internal electrode 24a has a diameter larger than that of the back side connecting surface 14y.
  • the enlarged diameter overhanging portion 24p has, for example, an annular shape, and when a plurality of resin layers 10 are laminated to form the laminated body 2, the first internal electrode 24a is aligned with the back side connecting surface 14y.
  • the second tolerance of is a plurality of resin layers 10 are laminated to form the laminated body 2
  • the first tolerance is related to the patterning accuracy when forming the surface electrode 7, and therefore does not require a large tolerance.
  • the second tolerance is related to the stacking accuracy when laminating the resin layer 10, and therefore requires a large tolerance. Therefore, the radial dimension of the first tolerance, that is, the reduced diameter overhanging portion 7p can be made smaller than the second tolerance, that is, the radial dimension of the enlarged diameter overhanging portion 24p.
  • the front side connecting surface 14x has a smaller diameter than the back side connecting surface 14y, and the reduced diameter overhanging portion 7p has a smaller diameter than the enlarged diameter overhanging portion 24p.
  • the surface electrode 7 in which the front side connecting surface 14x and the diameter-reduced overhanging portion 7p are combined can have a smaller diameter than the first internal electrode 24a in which the back-side connecting surface 14y and the enlarged-diameter overhanging portion 24p are combined.
  • the region of the surface electrode 7 projecting from the front side connecting surface 14x of the first interlayer connecting conductor 14a that is, the radial width of the reduced diameter overhanging portion 7p
  • the surface electrode 7 is smaller than the first internal electrode 24a and is inside the first interior when viewed from the stacking direction Z.
  • the electrode structure 3 is configured so that it fits within the outer edge of the electrode 24a. According to this configuration, the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the first internal electrode 24a covering the back side connecting surface 14y of the first interlayer connecting conductor 14a. Therefore, the capacitance formed between the surface electrode 7 and the first internal electrode 24a can be suppressed. Further, according to the configuration, the capacitance between the terminals formed between the plurality of terminals 5 in the electronic component 4 mounted on the surface electrode 7 can be reduced, and the pitch of the electronic component 4 can be narrowed or downsized. Can also be supported.
  • FIG. 4 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the second embodiment.
  • the second resin layer 10b includes a tapered second interlayer connecting conductor 14b, and the second internal electrode 24b is electrically connected to the back side connecting surface 14y of the tapered second interlayer connecting conductor 14b.
  • the surface electrode 7 is characterized in that it fits within the outer edge of the second internal electrode 24b.
  • the resin multilayer substrate 1 penetrates the second internal electrode 24b provided on the back side of the second resin layer 10b and the second resin layer 10b in the stacking direction Z, and the first internal electrode 24a and the second inside.
  • a second interlayer connecting conductor 14b for electrically connecting the electrodes 24b is provided.
  • the first interlayer connecting conductor 14a of the first resin layer 10a and the second interlayer connecting conductor 14b of the second resin layer 10b are arranged in series in the stacking direction Z, and overlap with each other substantially in a straight line when viewed from the stacking direction Z. In position.
  • the wording in this specification that the centers are roughly straight when viewed from the stacking direction Z means that the centers of each other are on a straight line when viewed from the stacking direction Z, and the centers of each other are slightly deviated from each other when viewed from the stacking direction Z. It is intended to include the configuration as well.
  • the second interlayer connecting conductor 14b functions as an interlayer connecting conductor 14, and has, for example, a tapered shape in which the diameter is reduced from the inner side (back side) of the second resin layer 10b toward the front side.
  • the second interlayer connection conductor 14b is located on the front side and is electrically connected to the first internal electrode 24a.
  • the front side connecting surface 14x and the second internal electrode located on the opposite side (back side) of the front side connecting surface 14x. It has a back side connecting surface 14y that is electrically connected to 24b.
  • the front side connecting surface 14x and the back side connecting surface 14y of the second interlayer connecting conductor 14b have, for example, a circular shape, respectively.
  • the outer shape of the front side connecting surface 14x of the second interlayer connecting conductor 14b is within the outer shape of the back side connecting surface 14y of the second interlayer connecting conductor 14b.
  • the length of the front side connecting surface 14x in the X-axis direction and the length in the Y-axis direction are shorter than those of the back side connecting surface 14y, respectively.
  • the second interlayer connecting conductor 14b has a trapezoidal shape in cross-sectional view, the front side connecting surface 14x corresponds to the short side of the trapezoid, and the back side connecting surface 14y corresponds to the long side of the trapezoid.
  • the area of the front side connecting surface 14x of the second interlayer connecting conductor 14b is smaller than the area of the back side connecting surface 14y.
  • the first internal electrode 24a When viewed from the stacking direction Z, the first internal electrode 24a has, for example, a circular shape as described above, and the second internal electrode 24b has a shape that covers the back side connecting surface 14y of the second interlayer connecting conductor 14b.
  • the shape is similar to, for example, the back side connecting surface 14y of the second interlayer connecting conductor 14b, and more specifically, it has a circular shape, for example. Since the second internal electrode 24b has substantially the same shape as the first internal electrode 24a and corresponds to the back side connecting surface 14y of the second interlayer connecting conductor 14b, the region of the second internal electrode 24b is formed. , Larger than the region of the surface electrode 7.
  • the first interlayer connecting conductor 14a and the second interlayer connecting conductor 14b are located at positions where they overlap with each other in a substantially straight line when viewed from the stacking direction Z, and the region of the surface electrode 7 is located from the second internal electrode 24b when viewed from the stacking direction Z. Is also small and fits within the outer edge of the region of the second internal electrode 24b. Therefore, the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the second internal electrode 24b covering the back side connecting surface 14y of the second interlayer connecting conductor 14b, so that the surface electrode The capacitance formed between the 7 and the second internal electrode 24b can be suppressed.
  • FIG. 5 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the third embodiment.
  • FIG. 6 is a plan view of the resin multilayer substrate 1 shown in FIG.
  • the third embodiment is characterized in that a protective layer 31 is provided to cover the front surface of the first resin layer 10a.
  • a protective layer 31 is provided on the front side of the first resin layer 10a.
  • the protective layer 31 is, for example, an electrically insulating coverlay film or a solder resist film.
  • the protective layer 31 has an opening 32 for covering the front surface of the first resin layer 10a and exposing a part of the surface electrode 7.
  • the opening 32 extends in the Y-axis direction, which is the arrangement direction of the plurality of surface electrodes 7, and is provided so as to partially open the surface electrodes 7.
  • the terminal 5 of the electronic component 4 is bonded to the surface electrode 7 exposed from the opening 32 via a conductive bonding material 8 such as solder, and is electrically connected to the surface electrode 7.
  • the protective layer 31 covers the arc portions on one side and the other side of the surface electrode 7, and the surface electrode 7 having an oval shape, for example, is exposed. do. Therefore, the region of the surface electrode 7 becomes smaller. As a result, the capacitance formed between the surface electrode 7 and the terminal 5 can be suppressed.
  • the surface electrode 7 may have a rectangular shape.
  • the protective layer 31 is not formed between the adjacent terminals 5 and 5. As a result, the capacitance formed between the adjacent terminals 5 can be suppressed.
  • FIG. 7 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the fourth embodiment.
  • the electrode structure 3 is provided on the front side of the laminated body 2 so that the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z. Both are characterized in that the back surface electrode 9 is contained within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the resin multilayer substrate 1 includes a second interlayer connecting conductor 14b and a third interlayer connecting conductor 14c that acts as a backside interlayer connecting conductor.
  • the first interlayer connecting conductor 14a, the second interlayer connecting conductor 14b, and the third interlayer connecting conductor 14c are arranged in series in the stacking direction Z, and are located at positions where they overlap substantially in a straight line when viewed from the stacking direction Z.
  • the second interlayer connecting conductor 14b penetrates the second resin layer 10b acting as a certain resin layer (a certain insulating layer) in the stacking direction Z, and has a reduced diameter from the inner side (back side) of the laminated body 2 toward the front side. It has a tapered shape.
  • the second interlayer connection conductor 14b functions as a certain interlayer connection conductor, and is located on the front side and is electrically connected to the first internal electrode 24a.
  • the front side connecting surface 14x and the back side connecting surface 14y of the second interlayer connecting conductor 14b When viewed from the stacking direction Z, the front side connecting surface 14x and the back side connecting surface 14y of the second interlayer connecting conductor 14b have, for example, a circular shape, respectively.
  • the outer shape of the front side connecting surface 14x of the second interlayer connecting conductor 14b is within the outer shape of the back side connecting surface 14y of the second interlayer connecting conductor 14b.
  • the length of the front side connecting surface 14x in the X-axis direction and the length in the Y-axis direction are shorter than those of the back side connecting surface 14y.
  • the second interlayer connecting conductor 14b has a trapezoidal shape in a cross-sectional view
  • the front side connecting surface 14x corresponds to the short side of the trapezoid
  • the back side connecting surface 14y corresponds to the long side of the trapezoid.
  • the area of the front side connecting surface 14x of the second interlayer connecting conductor 14b is smaller than the area of the back side connecting surface 14y.
  • the third interlayer connection conductor 14c penetrates the third resin layer 10c acting as another resin layer (another insulating layer) and the back side resin layer (back side insulating layer) in the stacking direction Z, and penetrates the inner side of the laminated body 2 (the third interlayer connecting conductor 14c). It has a tapered shape with a diameter reduced from the back side) to the back side.
  • the third interlayer connection conductor 14c functions as another interlayer connection conductor and a backside interlayer connection conductor, and is opposite to the front side connection surface 14x located on the back surface side and electrically connected to the front surface electrode 7 and the front side connection surface 14x. It has a back side connecting surface 14y located on the side (back side).
  • the front side connecting surface 14x and the back side connecting surface 14y of the third interlayer connecting conductor 14c When viewed from the stacking direction Z, the front side connecting surface 14x and the back side connecting surface 14y of the third interlayer connecting conductor 14c have, for example, a circular shape, respectively.
  • the outer shape of the front side connecting surface 14x of the third interlayer connecting conductor 14c is within the outer shape of the back side connecting surface 14y of the third interlayer connecting conductor 14c.
  • the length of the front side connecting surface 14x in the X-axis direction and the length in the Y-axis direction are shorter than those of the back side connecting surface 14y.
  • the third interlayer connecting conductor 14c has an inverted trapezoidal shape in cross-sectional view, the front side connecting surface 14x corresponds to the short side of the trapezoid, and the back side connecting surface 14y corresponds to the long side of the trapezoid. Furthermore, the area of the front side connecting surface 14x of the third interlayer connecting conductor 14c is smaller than the area of the back side connecting surface 14y.
  • the second interlayer connecting conductor 14b acting as a certain interlayer connecting conductor and the third interlayer connecting conductor 14c acting as another interlayer connecting conductor and the backside interlayer connecting conductor form a connecting structure in which they are joined in series in the stacking direction Z. There is.
  • the back side connecting surface 14y of the second interlayer connecting conductor 14b and the back side connecting surface 14y of the third interlayer connecting conductor 14c are directly joined and electrically connected.
  • the back side connecting surface 14y of one interlayer connecting conductor 14b and the front connecting surface 14x of another interlayer connecting conductor 14c, which have a large bonding region, are joined to each other, so that the second interlayer connecting conductor 14b and the third interlayer connecting conductor 14b are joined.
  • the bond with 14c is stable.
  • the second interlayer connecting conductor 14b and the third interlayer connecting conductor 14c are electrically connected without the internal electrode 24.
  • the back surface electrode 9 as the conductive layer 20 is formed on the back surface of the laminate 2, that is, the back surface of the third resin layer 10c.
  • the terminal 5 of the electronic component 4 is bonded to the back surface electrode 9 via a conductive bonding material (not shown), and is electrically connected to the back surface electrode 9. Therefore, the back surface electrode 9 formed on the back surface of the third resin layer 10c functions as a mounting electrode for mounting the electronic component 4.
  • the back electrode 9 on the back side has, for example, a circular shape when viewed from the stacking direction Z.
  • the electronic component 4 mounted on the back side is, for example, an IC chip. Therefore, the resin multilayer substrate 1 according to the fourth embodiment can be mounted on both the front side and the back side.
  • the first internal electrode 24a has, for example, a circular shape as described above, and the back electrode 9 on the back side has a shape that covers the front side connecting surface 14x of the third interlayer connecting conductor 14c. It has a shape similar to, for example, the front side connecting surface 14x, and more specifically, a circular shape, for example.
  • the back surface electrode 9 on the back side has substantially the same shape as the front surface electrode 7 on the front side.
  • the first interlayer connection conductor 14a, the second interlayer connection conductor 14b, and the third interlayer connection conductor 14c are positioned so as to be substantially aligned with each other when viewed from the stacking direction Z, and the region of the front surface electrode 7 on the front side and the back surface electrode 9 on the back side are located. Is within the outer edge of the region of the first internal electrode 24a when viewed from the stacking direction Z. Then, in addition to the electrode structure 3 in which the front surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z, the back surface electrode 9 is viewed from the stacking direction Z. It is contained within the outer edge of the first internal electrode 24a.
  • the formed capacitance can be suppressed respectively.
  • FIG. 8 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the fifth embodiment.
  • a fifth embodiment is characterized in that a ground surface electrode 7b is arranged between adjacent signal surface electrodes 7a and 7a.
  • a plurality of surface electrodes 7 are provided on the front side of the first resin layer 10a, and the plurality of surface electrodes 7 are configured as a signal surface electrode 7a and a ground surface electrode 7b, and are adjacent to each other.
  • a ground surface electrode 7b is arranged between the matching signal surface electrodes 7a and 7a.
  • the electrode structure 3 is applied in which the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the ground surface electrode 7b may have a structure in which the ground surface electrode 7b has substantially the same shape as the first internal electrode 24a when viewed from the stacking direction Z. In this case, the adhesion strength of the ground surface electrode 7b to the front surface of the first resin layer 10a can be increased, and the connection strength between the electronic component 4 and the resin multilayer substrate 1 can be increased.
  • the area of the ground surface electrode 7b is larger than the area of the signal surface electrode 7a.
  • the adhesion strength of the ground surface electrode 7b to the front surface of the first resin layer 10a can be increased, and the connection strength between the electronic component 4 and the resin multilayer substrate 1 can be increased.
  • an electrode structure 3 in which the ground surface electrode 7b is contained within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z can also be applied. In this case, the capacitance formed between the signal surface electrode 7a and the ground surface electrode 7b can be suppressed.
  • FIG. 9 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the sixth embodiment.
  • the electrode structure 3 is provided on the front side of the laminated body 2 so that the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the ground electrode layer 27 is provided on the back side of the laminated body 2.
  • the resin multilayer substrate 1 has a third internal electrode 24c electrically connected to the third interlayer connecting conductor 14c and a fourth resin layer (third resin layer) in comparison with the fourth embodiment shown in FIG. 4 Insulation layer) 10d and a ground electrode layer 27 provided on the back surface of the fourth resin layer 10d (the surface on the back side of the laminate 2) are further provided.
  • the third interlayer connection conductor 14c has a tapered shape in which the diameter of the third resin layer 10c is reduced from the inner side (front side) to the back side of the laminated body 2 by penetrating the third resin layer 10c in the stacking direction Z, and is located on the back side. It has a front side connecting surface 14x and a back side connecting surface 14y located on the opposite side (front side) of the front side connecting surface 14x.
  • the third internal electrode 24c is electrically connected to the front side connecting surface 14x of the third interlayer connecting conductor 14c.
  • the third internal electrode 24c has a shape that covers the front side connecting surface 14x of the third interlayer connecting conductor 14c, and has a shape similar to, for example, the front side connecting surface 14x, for example, a circle. It has a shape.
  • the third internal electrode 24c has substantially the same shape as the front surface electrode 7.
  • the third internal electrode 24c faces the ground electrode layer 27.
  • a conductive layer 20 extending in a plane direction orthogonal to the stacking direction Z is provided between the third resin layer 10c and the fourth resin layer 10d.
  • the conductive layer 20 has a third internal electrode 24c and a signal line 22 communicating with the third internal electrode 24c.
  • the signal line 22 has, for example, a rectangular shape when viewed from the stacking direction Z.
  • a ground electrode layer 27 is provided on the surface on the back side of the fourth resin layer 10d (the surface on the back side of the laminated body 2).
  • the ground electrode layer 27 extends in a plane direction orthogonal to the stacking direction Z of the laminated body 2.
  • the ground electrode layer 27 is a metal foil, for example, a copper foil.
  • the ground electrode layer 27 may cover the surface on the back side of the fourth resin layer 10d (the surface on the back side of the laminated body 2) and may have an opening if necessary.
  • the third internal electrode 24c covers the front connecting surface 14x of the third interlayer connecting conductor 14c and has a small diameter corresponding to the front connecting surface 14x of the third interlayer connecting conductor 14c, the region of the third internal electrode 24c is formed. It becomes smaller. As a result, the capacitance formed between the third internal electrode 24c and the ground electrode layer 27 can be suppressed.
  • a ground electrode layer 27 can be provided on the front surface (front surface of the laminate 2) of the first resin layer 10a on which the surface electrode 7 is formed.
  • the ground electrode layer 27 extends in a plane direction orthogonal to the stacking direction Z of the laminated body 2.
  • the ground electrode layer 27 formed on the front surface of the laminated body 2 is a metal foil, for example, a copper foil, which covers the front surface of the first resin layer 10a and overlaps with the internal electrode 24 when viewed from the stacking direction Z. It has an opening that is configured so that it does not become. As a result, the capacitance formed between the ground electrode layer 27 formed on the front surface of the laminated body 2 and the internal electrode 24 can be suppressed.
  • the resin multilayer substrate 1 is electrically connected by stacking a ground electrode layer, a plurality of interlayer connecting conductors, a plurality of internal electrodes, and a ground electrode layer adjacent to the electronic component 4 (on the right side of FIG. 9). It can have a laminated structure. In this laminated structure, the ground electrode layer 27 on the front side, the first interlayer connecting conductor 14a, the first internal electrode 24a, the second interlayer connecting conductor 14b, the third interlayer connecting conductor 14c, and the like are arranged in this order from the surface side. 3 It has an internal electrode 24c, a fourth interlayer connecting conductor 14d, and a ground electrode layer 27 on the back side.
  • the first interlayer connecting conductor 14a and the second interlayer connecting conductor 14b have a tapered shape in which the diameter is reduced from the back side to the front side of the laminated body 2 and the third interlayer connecting conductor 14c and the fourth interlayer connecting conductor 14d have a tapered shape.
  • the front side ground electrode 27 on the left side and the front side ground electrode 27 on the right side may be electrically connected.
  • the electronic component 4 can be configured to be surrounded by the ground electrodes 27 on the left side and the front side on the right side.
  • FIG. 10 is a cross-sectional view schematically showing the resin multilayer substrate 1 according to the seventh embodiment.
  • the seventh embodiment is characterized in that the resin layer 10 has a multilayer structure including one sub-resin layer 10x and another sub-resin layer 10y.
  • the first resin layer 10a has a multilayer structure including a certain sub-resin layer (a certain sub-insulating layer) 10x and another sub-resin layer (another sub-insulating layer) 10y.
  • One sub-resin layer 10x is located on the front side, and another sub-resin layer 10y is located on the inner side (back side).
  • Another sub-resin layer 10y is a resin having a lower relative permittivity than a certain sub-resin layer 10x.
  • a certain sub-resin layer 10x is, for example, an LCP resin (liquid crystal polymer resin).
  • Another sub-resin layer 10y is a thermoplastic fluororesin such as a PTFE resin (polytetrafluoroethylene resin) or a PFA resin (perfluoroalkoxy alkane resin).
  • the second resin layer 10b is, for example, an LCP resin (liquid crystal polymer resin).
  • the third resin layer 10c is, for example, an LCP resin (liquid crystal polymer resin).
  • the resin layer 10 includes another sub-resin layer 10y having a low relative permittivity, unnecessary capacitance can be reduced.
  • another auxiliary resin layer 10y having a low relative permittivity is in contact with the signal line 22, so that the electric field formed around the signal line 22 can be relaxed and the line width of the signal line is increased. Therefore, it is possible to suppress an increase in the conductor loss of the signal line 22 in the high frequency band. Further, when the dielectric loss tangent of another auxiliary resin layer 10y is low, the dielectric loss can be further reduced.
  • the arrangement can be reversed from the arrangement shown in FIG. That is, another sub-resin layer 10y having a low relative permittivity may be arranged on the front side, and a certain sub-resin layer 10x having a higher relative permittivity than the other sub-resin layer 10y may be arranged on the inner side (back side). can.
  • another auxiliary resin layer 10y having a low relative permittivity is in contact with the surface electrode 7, the capacitance formed between the adjacent surface electrodes 7 and 7 can be suppressed.
  • the resin layer 10 having a multilayer structure including a certain sub-resin layer 10x and another sub-resin layer 10y is used for the first resin layer 10a located on the front side of the laminated body 2. It is also appropriately used for various resin layers 10 such as a second resin layer 10b and a third resin layer 10c located inside the laminate 2, and a fourth resin layer 10d located on the back side of the laminate 2.
  • the multilayer structure of the resin layer 10 exemplifies a two-layer structure including one sub-resin layer 10x and another sub-resin layer 10y, but is it the same as one sub-resin layer 10x and another sub-resin layer 10y? Alternatively, it may have a three-layer structure or a four-layer structure having a different additional secondary resin layer.
  • FIG. 11 is a diagram illustrating a method for manufacturing the resin multilayer substrate 1.
  • the resin multilayer substrate 1 described above is manufactured by, for example, the manufacturing method described below.
  • a plurality of resin layers 10 with a conductive layer 20 are prepared (a step of preparing a plurality of resin layers 10).
  • the resin layer 10 with the conductive layer 20 is a sheet in which a conductor foil acting as the conductive layer 20 is laminated on one side of the resin layer 10.
  • the resin layer 10 is made of a thermoplastic resin, for example, an LCP resin (liquid crystal polymer resin).
  • the conductive layer 20 is a metal foil, for example, a copper foil.
  • an interlayer connection hole 12 penetrating the resin layer 10 is formed (interlayer connection hole 12).
  • the interlayer connection hole 12 penetrates the resin layer 10, but does not penetrate the conductive layer 20. Since the interlayer connection hole 12 is formed by irradiation with laser light, the interlayer connection hole 12 has a tapered shape whose diameter is reduced from the side of the resin layer 10 toward the side of the conductive layer 20.
  • the interlayer connection hole 12 is formed at a position corresponding to the surface electrode 7 and the first internal electrode 24a.
  • a desired conductor pattern is formed on one surface of the resin layer 10.
  • the surface electrode 7 is formed as a conductor pattern (step of forming the surface electrode 7).
  • the signal line 22 and the first internal electrode 24a are formed as a conductor pattern (step of forming the first internal electrode 24a). ..
  • the interlayer connection hole 12 is filled with the conductive paste by screen printing or the like.
  • the tapered first interlayer connecting conductor 14a whose diameter is reduced from the resin layer 10 side toward the conductive layer 20 side is formed (step of forming the first interlayer connecting conductor 14a).
  • the tapered first interlayer connecting conductor 14a has a front connecting surface 14x located on the side of the conductive layer 20 and electrically connected to the surface electrode 7, and a back connecting surface 14y located on the opposite side of the front connecting surface 14x. And have. When viewed from the stacking direction Z, the front side connecting surface 14x and the back side connecting surface 14y of the first interlayer connecting conductor 14a have, for example, a circular shape, respectively.
  • the outer shape of the front side connecting surface 14x of the first interlayer connecting conductor 14a is within the outer shape of the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • the position of the front side connecting surface 14x of the first interlayer connecting conductor 14a coincides with the position of the surface electrode 7.
  • the first interlayer connection conductor 14a may be formed first, and then a conductor pattern such as the surface electrode 7 or the first internal electrode 24a may be formed.
  • a plurality of resin layers 10 including a first resin layer 10a having a surface electrode 7 and a second resin layer 10b having a signal line 22 and a first internal electrode 24a are laminated. Stacked in direction Z (step of stacking resin layers 10).
  • the first resin layer 10a and the second resin layer 10b are positioned so that the back side connecting surface 14y of the first interlayer connecting conductor 14a overlaps with the first internal electrode 24a when viewed from the stacking direction.
  • the laminated body 2 is thermocompression-bonded by applying heat and pressure in a state where the plurality of resin layers 10 are laminated (step of thermocompression-bonding the laminated body 2).
  • the conductive paste filled in the interlayer connection hole 12 is solidified, and the back side connection surface 14y of the first interlayer connection conductor 14a is joined to the first internal electrode 24a and electrically connected to the first internal electrode 24a. Will be done.
  • the surface electrode 7 is smaller than the first internal electrode 24a when viewed from the stacking direction Z, and is inside the outer edge of the first internal electrode 24a.
  • the electrode structure 3 is provided. If necessary, the protective layer 31 may be provided on the front surface of the first resin layer 10a.
  • the laminated body 2 is formed with an electrode structure 3 in which the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z. .. Therefore, the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the first internal electrode 24a covering the back side connecting surface 14y of the first interlayer connecting conductor 14a, so that the surface electrode The capacitance formed between the 7 and the first internal electrode 24a can be suppressed.
  • the interlayer connecting conductors 14 such as the first interlayer connecting conductor 14a, the second interlayer connecting conductor 14b, and the third interlayer connecting conductor 14c have an ideal trapezoidal tapered shape in cross-sectional view, but in reality, they are rectangular. These various shapes are included because they may have a shape or the sides may be discontinuous.
  • the shapes of the surface electrode 7, the internal electrode 24, the front side connecting surface 14x, and the back side connecting surface 14y may be not only a circular shape but also an elliptical shape, an oval shape, or a rectangular shape.
  • the multilayer substrate 1 is A laminated body 2 in which a plurality of insulating layers 10 are laminated in the stacking direction Z, Among the insulating layers 10, the surface electrodes 7 provided on the front side of the first insulating layer 10a located on the front side of the laminated body 2 and The first internal electrode 24a provided on the back side of the first insulating layer 10a and A multilayer substrate 1 including a first interlayer connection conductor 14a that penetrates the first insulating layer 10a in the stacking direction Z and electrically connects the surface electrode 7 and the first internal electrode 24a.
  • the first interlayer connection conductor 14a has a front side connection surface 14x electrically connected to the surface electrode 7 and a back side connection surface 14y electrically connected to the first internal electrode 24a.
  • the outer shape of the front side connecting surface 14x of the first interlayer connecting conductor 14a fits within the outer shape of the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • the surface electrode 7 has a shape that covers the front side connecting surface 14x of the first interlayer connecting conductor 14a, and the first internal electrode 24a has a shape that covers the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • the surface electrode 7 is characterized by having an electrode structure that is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the first internal electrode 24a covering the back side connecting surface 14y of the first interlayer connecting conductor 14a. Therefore, the capacitance formed between the surface electrode 7 and the first internal electrode 24a can be suppressed.
  • the front side connecting surface 14x of the first interlayer connecting conductor 14a has a circular shape when viewed from the stacking direction Z.
  • the back side connecting surface 14y of the first interlayer connecting conductor 14a has a circular shape when viewed from the stacking direction Z.
  • the diameter of the front side connecting surface 14x is smaller than the diameter of the back side connecting surface 14y.
  • the formation of unnecessary capacitance can be suppressed, and the alignment between the front side connecting surface 14x and the surface electrode 7 and between the back side connecting surface 14y and the first internal electrode 24a can be suppressed. Becomes easier.
  • the area of the front side connecting surface 14x is smaller than the area of the back side connecting surface 14y.
  • the formation of unnecessary capacitance can be suppressed, and the alignment between the front side connecting surface 14x and the surface electrode 7 and between the back side connecting surface 14y and the first internal electrode 24a can be suppressed. Becomes easier.
  • the surface electrode 7 is an electrode for electrically connecting the terminal 5 of the electronic component 4.
  • the first internal electrode 24a communicates with a signal line 22 extending in a plane direction orthogonal to the stacking direction Z.
  • the signal line 22 extends so as not to overlap the terminal 5 when viewed from the stacking direction Z.
  • the capacitance formed between the terminal 5 of the electronic component 4 and the signal line 22 can be suppressed.
  • the tip portion 5a of the terminal 5 fits within the outer edge of the surface electrode 7 when viewed from the stacking direction Z.
  • the capacitance formed between the terminal 5 of the electronic component 4 and the first internal electrode 24a can be suppressed.
  • a second insulating layer 10b adjacent to the back side of the first insulating layer 10a, A second internal electrode 24b provided on the back side of the second insulating layer 10b, and A second interlayer connecting conductor 14b that penetrates the second insulating layer 10b in the stacking direction Z and electrically connects the first internal electrode 24a and the second internal electrode 24b is further provided.
  • the second interlayer connecting conductor 14b has a front side connecting surface 14x electrically connected to the first internal electrode 24a and a back side connecting surface 14y electrically connected to the second internal electrode 24b.
  • the outer shape of the front side connecting surface 14x of the second interlayer connecting conductor 14b fits within the outer shape of the back side connecting surface 14y of the second interlayer connecting conductor 14b.
  • the second internal electrode 24b has a shape that covers the back side connecting surface 14y of the back side connecting surface 14y.
  • the surface electrode 7 is smaller than the second internal electrode 24b and fits within the outer edge of the second internal electrode 24b when viewed from the stacking direction Z.
  • the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the second internal electrode 24b covering the back side connecting surface 14y of the second interlayer connecting conductor 14b. Therefore, the capacitance formed between the surface electrode 7 and the second internal electrode 24b can be suppressed.
  • a third interlayer connecting conductor 14c that penetrates the third insulating layer 10c in the stacking direction Z and is electrically connected to the second interlayer connecting conductor 14b.
  • the third internal electrode 24c electrically connected to the back side connecting surface 14y of the third interlayer connecting conductor 14c, and the third internal electrode 24c.
  • the third internal electrode 24c faces the ground electrode layer 27, and the third internal electrode 24c faces the ground electrode layer 27.
  • the third internal electrode 24c has a shape that covers the back side connecting surface 14y of the third interlayer connecting conductor 14c.
  • the third internal electrode 24c is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the capacitance formed between the third internal electrode 24c and the ground electrode layer 27 can be suppressed.
  • An electrically insulating protective layer 31 that covers the front surface of the first insulating layer 10a and has an opening 32 for exposing a part of the surface electrode 7 is provided.
  • the capacitance formed between the surface electrode 7 and the terminal 5 can be suppressed.
  • the protective layer 31 is not formed between the adjacent surface electrodes 7 and 7.
  • the capacitance formed between the adjacent terminals 5 and 5 can be suppressed.
  • a back electrode 9 provided on the back side of the back side insulating layer 10c located on the back side of the laminated body 2 and A backside interlayer connecting conductor 14c having a backside connecting surface 14y that penetrates the backside insulating layer 10c in the stacking direction Z and is electrically connected to the backside electrode 9 is further provided.
  • the back surface electrode 9 has a shape that covers the back side connecting surface 14y of the back side interlayer connecting conductor 14c.
  • the back surface electrode 9 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the capacitance formed between the front surface electrode 7 and the first internal electrode 24a, and the back surface electrode 9 and the first internal electrode can be suppressed respectively.
  • a front-side connecting surface of a certain interlayer connecting conductor 14b located on the front side of the laminated body 2 which is a certain interlayer connecting conductor 14b penetrating a certain insulating layer 10b constituting the laminated body 2 in the stacking direction Z.
  • Another interlayer connecting conductor 14c that penetrates the layer 10c in the stacking direction Z, and the outer shape of the back side connecting surface 14y of the other interlayer connecting conductor 14c located on the back side of the laminated body 2 is the outer shape of the laminated body 2.
  • Another interlayer connecting conductor 14c that fits within the outer shape of the front side connecting surface 14x of the other interlayer connecting conductor 14c located on the front side forms a connecting structure in which the other interlayer connecting conductor 14c is joined in series in the stacking direction Z, the certain interlayer is formed.
  • the back side connecting surface 14y of the connecting conductor 14b and the front side connecting surface 14x of the other interlayer connecting conductor 14c are joined.
  • the back side connecting surface 14y of a certain interlayer connecting conductor 14b and the front connecting surface 14x of another interlayer connecting conductor 14c, which have a large bonding region, are joined to each other.
  • the bonding with the interlayer connecting conductor 14c is stable.
  • a plurality of the surface electrodes 7 are provided on the front side of the first insulating layer 10a.
  • the plurality of surface electrodes 7 are configured as a signal surface electrode 7a and a ground surface electrode 7b, and the ground surface electrode 7b is arranged between adjacent signal surface electrodes 7a and 7a. Will be done.
  • isolation between adjacent signal terminals 5 and 5 is improved, and crosstalk can be suppressed.
  • the area of the ground surface electrode 7b is larger than the area of the signal surface electrode 7a.
  • connection strength between the electronic component 4 and the multilayer board 1 can be increased.
  • the insulating layer 10 has a multilayer structure including a certain sub-insulating layer 10x and another sub-insulating layer 10y having a relative permittivity lower than that of the certain sub-insulating layer 10x.
  • the insulating layer 10 since the insulating layer 10 includes another sub-insulating layer 10y having a low relative permittivity, unnecessary capacitance can be reduced.
  • the other sub-insulating layer 10y which has a lower relative permittivity than the one sub-insulating layer 10x, is arranged on the side of the surface electrode 7.
  • the other sub-insulating layer 10y which has a lower relative permittivity than the one sub-insulating layer 10x, is arranged on the side of the first internal electrode 24a.
  • the electric field formed around the signal line 22 can be relaxed and the line width of the signal line can be increased, so that the high frequency band can be obtained. It is possible to suppress an increase in the conductor loss of the signal line 22 in the above.
  • the insulating layer 10 has a multilayer structure including a certain sub-insulating layer 10x and another sub-insulating layer 10y having a dielectric loss tangent lower than that of the certain sub-insulating layer 10x.
  • the other sub-insulating layer 10y having a low dielectric loss tangent is arranged on the side of the first internal electrode 24a.
  • the dielectric loss can also be reduced.
  • the insulating layer 10 having the multilayer structure is used for the first insulating layer 10a.
  • the method for manufacturing the multilayer substrate 1 is as follows.
  • a step of preparing a plurality of insulating layers 10 including a first insulating layer 10a with a conductive layer 20 and a second insulating layer 10b with a conductive layer 20 arranged adjacent to the back side of the first insulating layer 10a.
  • the first interlayer connection conductor 14a has a front side connection surface 14x electrically connected to the surface electrode 7 and a back side connection surface 14y electrically connected to the first internal electrode 24a.
  • the outer shape of the front side connecting surface 14x of the first interlayer connecting conductor 14a fits within the outer shape of the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • the surface electrode 7 has a shape that covers the front side connecting surface 14x of the first interlayer connecting conductor 14a
  • the first internal electrode 24a has a shape that covers the back side connecting surface 14y of the first interlayer connecting conductor 14a.
  • An electrode structure 3 is formed in which the surface electrode 7 is smaller than the first internal electrode 24a and fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z.
  • the laminated body 2 is formed with an electrode structure 3 in which the surface electrode 7 fits within the outer edge of the first internal electrode 24a when viewed from the stacking direction Z. Therefore, the region of the surface electrode 7 covering the front side connecting surface 14x of the first interlayer connecting conductor 14a is smaller than the region of the first internal electrode 24a covering the back side connecting surface 14y of the first interlayer connecting conductor 14a, so that the surface electrode The capacitance formed between the 7 and the first internal electrode 24a can be suppressed.
  • Resin multilayer substrate (multilayer substrate) 2 ... Laminated body 3 ... Electrode structure 4 ... Electronic component 5 ... Terminal 5a ... Tip 7 ... Surface electrode 7a ... Signal surface electrode 7b ... Ground surface electrode 7p ... Reduced diameter overhang 8 ... Conductive bonding material 9 ... Back electrode 10 ... Resin layer (insulating layer) 10a ... 1st resin layer (1st insulating layer) 10b ... Second resin layer (second insulating layer, certain insulating layer) 10c ... Third resin layer (third insulating layer, another insulating layer, backside insulating layer) 10d ... 4th resin layer (4th insulating layer) 10x ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多層基板１は、複数の絶縁層１０が積層方向Ｚに積層される積層体２と、絶縁層のうち、積層体の表面側に位置する第１絶縁層１０ａの表面側に設けられる表面電極７と、第１絶縁層を挟んで表面電極の反対側に設けられる第１内部電極２４ａと、表面電極および第１内部電極を電気的に接続する第１層間接続導体１４ａとを備え、第１層間接続導体は、表面電極に電気的に接続される表側接続面１４ｘと、第１内部電極に電気的に接続される裏側接続面１４ｙとを有し、表側接続面の外形は、裏側接続面の外形内に収まり、表面電極は表側接続面を覆う形状を有するとともに、第１内部電極は裏側接続面を覆う形状を有し、表面電極は、積層方向から見て、第１内部電極よりも小さくて且つ第１内部電極の外縁内に収まる電極構造３を備える。

Description

多層基板およびその製造方法
　この発明は、多層基板およびその製造方法に関する。
　特許文献１は、導電体および樹脂絶縁体が積層された積層体の第１面および第２面のそれぞれに形成された第１導体パッドおよび第２導体パッドにおいて、第２導体パッドのピッチが、第１導体パッドのピッチよりも大きいプリント配線板を開示する。第１面側から第２面側に向けて縮径するビア導体が、樹脂絶縁体を貫通するように設けられている。
　特許文献２は、複数の絶縁層を積層した絶縁基板と、絶縁基板の表面および内部に形成された配線回路層と、絶縁層を挟んで上下に位置する配線回路層の間を貫通する層間接続導体とを備える多層配線基板を開示する。複数の層間接続導体のサイズが、端子パッド側から電気素子接続用パッド側にかけて徐々に小さくなっている。
特開２０１８－３２６５９号公報 特開２００５－７２３２８号公報
　特許文献１では、ビア導体（以下、層間接続導体という）の第１面側（内部側）に配設される内部電極および第２面側（表側）に配設される第２導体パッド（以下、表面電極という）の断面での長さに関する図示または記載があるものの、紙面直交方向に関する記載が無いため、表面電極および内部電極の全体的形状がいずれも不明である。
　特許文献２では、絶縁基板の表側に位置する配線回路層（以下、表面電極という）が、ビア導体（以下、層間接続導体という）の大径側に配設され、絶縁基板の内部側に位置する配線回路層（以下、内部電極という）が、層間接続導体の小径側に配設されている。しかしながら、層間接続導体が内部側から表側に向けて徐々に拡径するように構成されているので、表面電極を小さくすることが困難である。
　複数の絶縁層が積層方向に積層される積層体を備える多層基板において、積層体の表側に位置する表面電極と、積層体の内部側に位置する内部電極とは、層間接続導体を介して電気的に接続されている。表面電極は、積層体の積層方向から見て内部電極と重なる位置にあるため、表面電極および内部電極の間で、静電容量が形成される。多層基板の小型化や薄型化が進むと、表面電極および内部電極の間での間隔が狭くなるので、形成される静電容量が大きくなる。
　そして、メガヘルツ帯やギガヘルツ帯のような高周波帯域で使用される多層基板では、不必要な静電容量の形成によって、高周波特性が劣化する。
　この発明の課題は、不必要な静電容量の形成を抑制する多層基板およびその製造方法を提供することである。
　上記課題を解決するため、この発明の一態様に係る多層基板は、
　複数の絶縁層が積層方向に積層される積層体と、
　前記絶縁層のうち、前記積層体の表側に位置する第１絶縁層の表側に設けられる表面電極と、
　前記第１絶縁層の裏側に設けられる第１内部電極と、
　前記第１絶縁層を前記積層方向に貫通して、前記表面電極および前記第１内部電極を電気的に接続する第１層間接続導体とを備える多層基板であって、
　前記第１層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第１内部電極に電気的に接続される裏側接続面とを有し、
　前記第１層間接続導体の前記表側接続面の外形は、前記第１層間接続導体の前記裏側接続面の外形に収まり、
　前記表面電極は前記第１層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第１内部電極は前記第１層間接続導体の前記裏側接続面を覆う形状を有しており、
　前記表面電極は、前記積層方向から見て、前記第１内部電極よりも小さくて且つ前記第１内部電極の外縁内に収まる電極構造を備えることを特徴とする。
　この発明によれば、第１層間接続導体の表側接続面を覆う表面電極の領域が、第１層間接続導体の裏側接続面を覆う第１内部電極の領域よりも小さくなるので、表面電極および第１内部電極の間で形成される静電容量を抑制できる。
第１実施形態に係る樹脂多層基板を模式的に示す図である。（Ａ）は、樹脂多層基板の断面図であり、（Ｂ）は、導電層の平面図である。 導電層における信号線路と内部電極との関係を説明する図である。（Ａ）は、信号線路が内部電極よりも幅狭に構成されている場合であり、（Ｂ）は、信号線路が内部電極よりも幅広に構成されている場合である。 樹脂多層基板における電極構造を説明する図である。 第２実施形態に係る樹脂多層基板を模式的に示す断面図である。 第３実施形態に係る樹脂多層基板を模式的に示す断面図である。 図５に示した樹脂多層基板の平面図である。 第４実施形態に係る樹脂多層基板を模式的に示す断面図である。 第５実施形態に係る樹脂多層基板を模式的に示す断面図である。 第６実施形態に係る樹脂多層基板を模式的に示す断面図である。 第７実施形態に係る樹脂多層基板を模式的に示す断面図である。 樹脂多層基板の製造方法を説明する図である。
　以下、図面を参照しながら、この発明に係る樹脂多層基板１の実施の形態を説明する。なお、各図には、便宜上、互いに直交するＸ軸、Ｙ軸、Ｚ軸を示している。Ｘ軸方向は、樹脂多層基板１に実装される電子部品４の端子５が延在する方向である。Ｙ軸方向は、Ｘ軸に直交する方向である。Ｚ軸方向は、樹脂多層基板１における積層体２の積層方向である。また、この開示において、「表側」とあるのは、積層体２において表面電極７が形成される側であり、「裏側」とあるのは、積層体２において表面電極７が形成される側と反対側であり、積層体２において裏面電極９が形成される側である。
　〔第１実施形態〕
　図１～図３を参照しながら、第１実施形態に係る樹脂多層基板１を説明する。図１は、第１実施形態に係る樹脂多層基板１を模式的に示す図である。（Ａ）は、樹脂多層基板１の断面図であり、（Ｂ）は、導電層２０の平面図である。図２は、導電層２０における信号線路２２と内部電極２４との関係を説明する図である。（Ａ）は、信号線路２２が内部電極２４よりも幅狭に構成されている場合であり、（Ｂ）は、信号線路２２が内部電極２４よりも幅広に構成されている場合である。図３は、樹脂多層基板１における電極構造３を説明する図である。
　図１の（Ａ）に示すように、樹脂多層基板１は、複数の絶縁層１０および導電層２０が積層された多層基板として働き、例えば、複数の樹脂層１０が積層方向Ｚに積み重ねられた積層体２を含む。積層体２の表側には、複数の樹脂層１０のうちの第１樹脂層１０ａが配置されている。第１樹脂層１０ａは、電気絶縁性を有する第１絶縁層として働く。第１樹脂層１０ａの内部側には、第２樹脂層１０ｂが、第１樹脂層１０ａに隣接配置されている。第２樹脂層１０ｂは、電気絶縁性を有する第２絶縁層として働く。第３樹脂層１０ｃが、第２樹脂層１０ｂに隣接配置されている。第３樹脂層１０ｃは、電気絶縁性を有する第３絶縁層として働く。したがって、図１に例示した積層体２では、３つの樹脂層１０が、すなわち、第１樹脂層１０ａ、第２樹脂層１０ｂおよび第３樹脂層１０ｃが、積層方向Ｚに積み重ねられている。
　樹脂層１０は、電気絶縁性を有する絶縁層として働き、熱可塑性樹脂を主材料としており、熱可塑性樹脂は、ＬＣＰ樹脂（液晶ポリマー樹脂）、ＰＥＥＫ樹脂（ポリエーテルエーテルケトン）、ＰＥＩ樹脂（ポリエーテルイミド）、ＰＰＳ樹脂（ポニフェニレンスルファイド）、熱可塑性ＰＩ樹脂（ポリイミド）などである。好ましくは、樹脂層１０は、ＬＣＰ樹脂である。これにより、高周波特性に優れた樹脂多層基板を得ることができる。
　積層体２は、その表面および内部に適宜に配置された導電層２０を含む。導電層２０は、積層体２の積層方向Ｚと直交する面方向に延在している。導電層２０は、導電性の配線パターンとして形成されており、金属箔、例えば銅箔である。積層体２の表側の表面すなわち第１樹脂層１０ａの表側の表面には、導電層２０としての表面電極７が形成されている。電子部品４の端子５は、図示しない導電性接合材（例えば、はんだ）を介して、表面電極７に接合され、表面電極７に電気的に接続される。したがって、表面電極７は、電子部品４を実装するための実装電極として働く。表面電極７は、積層方向Ｚから見て、例えば円形状をしている。電子部品４は、例えば、複数の端子５を有するコネクタである。
　電子部品４の端子５の先端部５ａは、積層方向Ｚから見て表面電極７の外縁内に収まっている。言い換えると、端子５の先端部５ａは、積層方向Ｚから見て、表面電極７からはみ出さないように構成されている。これにより、電子部品４の端子５および第１内部電極２４ａの間で形成される静電容量を抑制できる。
　図１の（Ｂ）に示すように、積層体２の内部すなわち第１樹脂層１０ａおよび第２樹脂層１０ｂの間には、積層方向Ｚに直交する面方向に延在する導電層２０が設けられている。導電層２０は、内部電極２４としての第１内部電極２４ａと、第１内部電極２４ａに連通する信号線路２２とを有する。積層方向Ｚから見て、第１内部電極２４ａは、例えば円形状をしており、信号線路２２は、例えば矩形状をしている。第１内部電極２４ａおよび信号線路２２は、積層方向Ｚに直交する面方向に延在している。信号線路２２は、積層方向Ｚから見て電子部品４の端子５と重ならないように延在している。これにより、電子部品４の端子５および信号線路２２の間で形成される静電容量を抑制できる。
　図２に示すように、内部電極２４は、層間接続導体１４（破線の円で示す）の導体中心Ｐから径方向に延びるとともに信号線路２２に対して最短で接続する線分Ｒを、半径とする仮想円Ｑで囲まれる領域として規定することができる。図２の（Ａ）は、信号線路２２が内部電極２４よりも幅狭に構成されていて、仮想円Ｑが信号線路２２に交わっている場合である。信号線路２２の領域と内部電極２４の領域との境界は、破線で示している。図２の（Ｂ）は、信号線路２２が内部電極２４よりも幅広に構成されていて、仮想円Ｑが信号線路２２に接している場合である。
　図１の（Ａ）に示すように、第１樹脂層１０ａを貫通するように、第１層間接続導体１４ａが積層方向Ｚに延在している。第１層間接続導体１４ａは、層間接続導体１４として働き、ビア導体とも呼ばれており、表面電極７および第１内部電極２４ａを電気的に接続する。第１層間接続導体１４ａは、第１樹脂層１０ａに形成された層間接続孔１２に充填された導電性ペーストの樹脂が固化することによって形成される。なお、導電性ペーストは、低融点金属、例えばスズと、樹脂とを含むペーストである。
　表面電極７と、第１内部電極２４ａなどの内部電極２４とは、導電層２０としての例えば金属箔であるのに対して、第１層間接続導体１４ａなどの層間接続導体１４は、例えば低融点金属および樹脂である。したがって、表面電極７および内部電極２４と、層間接続導体１４とは、顕微鏡（例えば電子顕微鏡）で断面組織を観察することによって区別できる。また、層間接続導体１４がメッキによって形成される場合でも、同様に、表面電極７および内部電極２４と、層間接続導体１４と区別できる。
　第１層間接続導体１４ａは、例えば、積層方向Ｚにおいて、第１樹脂層１０ａの内部側（裏側）から表側に向けて縮径したテーパ形状をしている。第１層間接続導体１４ａは、表側に位置して表面電極７に電気的に接続される表側接続面１４ｘと、表側接続面１４ｘと反対側（裏側）に位置して第１内部電極２４ａに電気的に接続される裏側接続面１４ｙとを有する。積層方向Ｚから見て、表側接続面１４ｘおよび裏側接続面１４ｙは、それぞれ、例えば円形状をしている。第１層間接続導体１４ａの表側接続面１４ｘの外形は、第１層間接続導体１４ａの裏側接続面１４ｙの外形内に収まっている。表側接続面１４ｘのＸ軸方向の長さおよびＹ軸方向の長さは、それぞれ、裏側接続面１４ｙよりも短い。言い換えると、第１層間接続導体１４ａは、断面視で台形形状をしており、表側接続面１４ｘが台形の短辺側に相当し、裏側接続面１４ｙが台形の長辺側に相当する。さらに言えば、第１層間接続導体１４ａの表側接続面１４ｘの面積は、裏側接続面１４ｙの面積よりも小さい。
　以下に説明するように、樹脂多層基板１の積層体２は、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３を備える。図１および図３に示すように、電極構造３は、表面電極７と、第１内部電極２４ａと、第１層間接続導体１４ａとの間で形成される構造である。図３に示すように、電極構造３において、表面電極７、第１内部電極２４ａ、表側接続面１４ｘおよび裏側接続面１４ｙは、第１層間接続導体１４ａの導体中心Ｐを中心とする大略同心円の関係にある。なお、この明細書における大略同心円という文言は、お互いの中心が一致している同心構成に加えて、お互いの中心がわずかにずれている偏心構成も含むことを意図している。
　積層方向Ｚから見て、表面電極７は、表側接続面１４ｘを覆う形状、例えば表側接続面１４ｘに相似する形状、さらに言えば、例えば円形状を有していて、第１内部電極２４ａよりも小径である。表面電極７は、表側接続面１４ｘに対して径方向外側に張り出した縮径張出部７ｐを有する。表面電極７は、表側接続面１４ｘよりも大径である。縮径張出部７ｐは、例えば円環形状をしており、第１樹脂層１０ａにおいて表面電極７を形成するときに、表面電極７を表側接続面１４ｘに位置合わせするための第１公差として働く。なお、この明細書における円形状という文言は、真円に加えて、楕円形状や卵形状や長円形状などの円類似形状を含んでいる。
　積層方向Ｚから見て、第１内部電極２４ａは、裏側接続面１４ｙを覆う形状、例えば裏側接続面１４ｙに相似する形状、さらに言えば、例えば円形状を有していて、表面電極７よりも大径である。第１内部電極２４ａは、裏側接続面１４ｙに対して径方向外側に張り出した拡径張出部２４ｐを有する。第１内部電極２４ａは、裏側接続面１４ｙよりも大径である。拡径張出部２４ｐは、例えば円環形状をしており、複数の樹脂層１０を積層して積層体２を作成するときに、第１内部電極２４ａを裏側接続面１４ｙに位置合わせするための第２公差として働く。
　第１公差は、表面電極７を形成するときのパターニングの精度に関係するので、大きな公差を必要としない。これに対して、第２公差は、樹脂層１０を積層するときの積層精度に関係するので、大きな公差を必要とする。したがって、第１公差すなわち縮径張出部７ｐの径方向寸法は、第２公差すなわち拡径張出部２４ｐの径方向寸法よりも小さくできる。表側接続面１４ｘは、裏側接続面１４ｙよりも小径であり、縮径張出部７ｐは、拡径張出部２４ｐよりも小径である。したがって、表側接続面１４ｘと縮径張出部７ｐとを合わせた表面電極７は、裏側接続面１４ｙと拡径張出部２４ｐとを合わせた第１内部電極２４ａよりも小径にできる。言い換えると、第１層間接続導体１４ａの表側接続面１４ｘから張り出す表面電極７の領域（すなわち縮径張出部７ｐの径方向の幅）が、第１層間接続導体１４ａの裏側接続面１４ｙから張り出す第１内部電極２４ａの領域（すなわち拡径張出部２４ｐの径方向の幅）よりも小さくできる。
　したがって、表面電極７と、第１内部電極２４ａと、第１層間接続導体１４ａとの間には、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３が構成されている。当該構成によれば、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第１層間接続導体１４ａの裏側接続面１４ｙを覆う第１内部電極２４ａの領域よりも小さくなるので、表面電極７および第１内部電極２４ａの間で形成される静電容量を抑制できる。さらに、当該構成によれば、表面電極７に実装される電子部品４における複数の端子５の間で形成される端子間の静電容量を低減でき、電子部品４の狭ピッチ化や小型化にも対応できる。
　〔第２実施形態〕
　図４を参照しながら、第２実施形態に係る樹脂多層基板１を説明する。図４は、第２実施形態に係る樹脂多層基板１を模式的に示す断面図である。第２実施形態は、第２樹脂層１０ｂがテーパ形状の第２層間接続導体１４ｂを備え、テーパ形状の第２層間接続導体１４ｂの裏側接続面１４ｙには第２内部電極２４ｂが電気的に接続され、表面電極７が第２内部電極２４ｂの外縁内に収まることを特徴としている。
　図４において、樹脂多層基板１は、第２樹脂層１０ｂの裏側に設けられる第２内部電極２４ｂと、第２樹脂層１０ｂを積層方向Ｚに貫通するとともに、第１内部電極２４ａおよび第２内部電極２４ｂを電気的に接続する第２層間接続導体１４ｂとを備える。第１樹脂層１０ａの第１層間接続導体１４ａと第２樹脂層１０ｂの第２層間接続導体１４ｂとは、積層方向Ｚに直列に配設されていて、積層方向Ｚから見て大略一直線に重なる位置にある。なお、この明細書における積層方向Ｚから見て大略一直線という文言は、積層方向Ｚから見てお互いの中心が一直線上にある構成に加えて、積層方向Ｚから見てお互いの中心がわずかにずれる構成も含むことを意図している。
　第２層間接続導体１４ｂは、層間接続導体１４として働き、例えば、第２樹脂層１０ｂの内部側（裏側）から表側に向けて縮径したテーパ形状をしている。この第２層間接続導体１４ｂは、表側に位置して第１内部電極２４ａに電気的に接続される表側接続面１４ｘと、表側接続面１４ｘと反対側（裏側）に位置して第２内部電極２４ｂに電気的に接続される裏側接続面１４ｙとを有する。積層方向Ｚから見て、第２層間接続導体１４ｂの表側接続面１４ｘおよび裏側接続面１４ｙは、それぞれ、例えば円形状をしている。第２層間接続導体１４ｂの表側接続面１４ｘの外形は、第２層間接続導体１４ｂの裏側接続面１４ｙの外形内に収まっている。表側接続面１４ｘのＸ軸方向の長さおよびＹ軸方向の長さは、それぞれ、裏側接続面１４ｙよりも短い。言い換えると、第２層間接続導体１４ｂは、断面視で台形形状をしており、表側接続面１４ｘが台形の短辺側に相当し、裏側接続面１４ｙが台形の長辺側に相当する。さらに言えば、第２層間接続導体１４ｂの表側接続面１４ｘの面積は、裏側接続面１４ｙの面積よりも小さい。
　積層方向Ｚから見て、第１内部電極２４ａは、上記のように例えば円形状をしているとともに、第２内部電極２４ｂは、第２層間接続導体１４ｂの裏側接続面１４ｙを覆う形状を有していて、例えば第２層間接続導体１４ｂの裏側接続面１４ｙに相似する形状、さらに言えば、例えば円形状をしている。第２内部電極２４ｂは、実質的に第１内部電極２４ａと同じ形状を有していて、第２層間接続導体１４ｂの裏側接続面１４ｙに対応しているので、第２内部電極２４ｂの領域は、表面電極７の領域よりも大きい。第１層間接続導体１４ａおよび第２層間接続導体１４ｂが、積層方向Ｚから見て大略一直線に重なる位置にあるとともに、表面電極７の領域は、積層方向Ｚから見て、第２内部電極２４ｂよりも小さくて且つ第２内部電極２４ｂの領域の外縁内に収まっている。したがって、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第２層間接続導体１４ｂの裏側接続面１４ｙを覆う第２内部電極２４ｂの領域よりも小さくなるので、表面電極７および第２内部電極２４ｂの間で形成される静電容量を抑制できる。
　〔第３実施形態〕
　図５および図６を参照しながら、第３実施形態に係る樹脂多層基板１を説明する。図５は、第３実施形態に係る樹脂多層基板１を模式的に示す断面図である。図６は、図５に示した樹脂多層基板１の平面図である。第３実施形態は、第１樹脂層１０ａの表側の表面を覆う保護層３１が設けられていることを特徴としている。
　図５および図６において、第１樹脂層１０ａの表側には、保護層３１が設けられている。保護層３１は、例えば、電気絶縁性のカバーレイフィルムまたはソルダーレジスト膜である。保護層３１は、第１樹脂層１０ａの表側の表面を覆うとともに、表面電極７の一部を露出させるための開口３２を有する。開口３２は、複数の表面電極７の並び方向であるＹ軸方向に延在して、表面電極７を部分的に開口させるように設けられている。電子部品４の端子５は、はんだ等の導電性接合材８を介して、開口３２から露出した表面電極７に接合され、表面電極７に電気的に接続される。
　積層方向Ｚから見て、表面電極７が例えば円形状している場合、保護層３１によって表面電極７の一側および他側の円弧部分が覆い隠され、例えば長円形状の表面電極７が露出する。したがって、表面電極７の領域が小さくなる。これにより、表面電極７および端子５の間で形成される静電容量を抑制できる。なお、表面電極７は、矩形状であってもよい。
　隣り合う端子５，５の間には、保護層３１が形成されていない。これにより、隣り合う端子５の間で形成される静電容量を抑制できる。
　〔第４実施形態〕
　図７を参照しながら、第４実施形態に係る樹脂多層基板１を説明する。図７は、第４実施形態に係る樹脂多層基板１を模式的に示す断面図である。第４実施形態は、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３が、積層体２の表側に設けられているともに、裏面電極９が積層方向Ｚから見て第１内部電極２４ａの外縁内に収まっていることを特徴としている。
　図７において、樹脂多層基板１は、第２層間接続導体１４ｂと、裏側層間接続導体として働く第３層間接続導体１４ｃとを備える。第１層間接続導体１４ａと第２層間接続導体１４ｂと第３層間接続導体１４ｃとは、積層方向Ｚに直列に配設されていて、積層方向Ｚから見て大略一直線に重なる位置にある。
　第２層間接続導体１４ｂは、或る樹脂層（或る絶縁層）として働く第２樹脂層１０ｂを積層方向Ｚに貫通して、積層体２の内部側（裏側）から表側に向けて縮径したテーパ形状をしている。この第２層間接続導体１４ｂは、或る層間接続導体として働き、表側に位置して第１内部電極２４ａに電気的に接続される表側接続面１４ｘと、表側接続面１４ｘと反対側（裏側）に位置する裏側接続面１４ｙとを有する。積層方向Ｚから見て、第２層間接続導体１４ｂの表側接続面１４ｘおよび裏側接続面１４ｙは、それぞれ、例えば円形状をしている。第２層間接続導体１４ｂの表側接続面１４ｘの外形は、第２層間接続導体１４ｂの裏側接続面１４ｙの外形内に収まっている。表側接続面１４ｘのＸ軸方向の長さおよびＹ軸方向の長さは、裏側接続面１４ｙよりも短い。言い換えると、第２層間接続導体１４ｂは、断面視で台形形状をしており、表側接続面１４ｘが台形の短辺側に相当し、裏側接続面１４ｙが台形の長辺側に相当する。さらに言えば、第２層間接続導体１４ｂの表側接続面１４ｘの面積は、裏側接続面１４ｙの面積よりも小さい。
　第３層間接続導体１４ｃは、別の樹脂層（別の絶縁層）および裏側樹脂層（裏側絶縁層）として働く第３樹脂層１０ｃを積層方向Ｚに貫通して、積層体２の内部側（裏側）から裏面側に向けて縮径したテーパ形状をしている。この第３層間接続導体１４ｃは、別の層間接続導体および裏側層間接続導体として働き、裏面側に位置して表面電極７に電気的に接続される表側接続面１４ｘと、表側接続面１４ｘと反対側（裏側）に位置する裏側接続面１４ｙとを有する。積層方向Ｚから見て、第３層間接続導体１４ｃの表側接続面１４ｘおよび裏側接続面１４ｙは、それぞれ、例えば円形状をしている。第３層間接続導体１４ｃの表側接続面１４ｘの外形は、第３層間接続導体１４ｃの裏側接続面１４ｙの外形内に収まっている。表側接続面１４ｘのＸ軸方向の長さおよびＹ軸方向の長さは、裏側接続面１４ｙよりも短い。言い換えると、第３層間接続導体１４ｃは、断面視で逆台形形状をしており、表側接続面１４ｘが台形の短辺側に相当し、裏側接続面１４ｙが台形の長辺側に相当する。さらに言えば、第３層間接続導体１４ｃの表側接続面１４ｘの面積は、裏側接続面１４ｙの面積よりも小さい。
　或る層間接続導体として働く第２層間接続導体１４ｂと、別の層間接続導体および裏側層間接続導体として働く第３層間接続導体１４ｃとが、積層方向Ｚに直列に接合される連接構造をなしている。第２層間接続導体１４ｂの裏側接続面１４ｙと、第３層間接続導体１４ｃの裏側接続面１４ｙとが、直接的に接合されて、電気的に接続されている。これにより、接合領域の大きい、或る層間接続導体１４ｂの裏側接続面１４ｙと、別の層間接続導体１４ｃの表側接続面１４ｘとが接合するので、第２層間接続導体１４ｂと第３層間接続導体１４ｃとの間での接合が安定する。上記の連接構造を言い換えると、第２層間接続導体１４ｂと第３層間接続導体１４ｃとが、内部電極２４を介さずに電気的に接続されている。これにより、他の様々な電極（他の内部電極２４や表面電極７や裏面電極９）に対する意図しない静電容量の形成を抑制できる。
　積層体２の裏側の表面すなわち第３樹脂層１０ｃの裏側の表面には、導電層２０としての裏面電極９が形成されている。電子部品４の端子５は、図示しない導電性接合材を介して、裏面電極９に接合されて、裏面電極９に電気的に接続される。したがって、第３樹脂層１０ｃの裏側の表面に形成された裏面電極９は、電子部品４を実装するための実装電極として働く。裏側の裏面電極９は、積層方向Ｚから見て、例えば円形状をしている。裏側に実装される電子部品４は、例えば、ＩＣチップである。したがって、第４実施形態に係る樹脂多層基板１は、表側および裏側の両側で実装可能である。
　積層方向Ｚから見て、第１内部電極２４ａは、上記のように例えば円形状をしているとともに、裏側の裏面電極９は、第３層間接続導体１４ｃの表側接続面１４ｘを覆う形状を有していて、例えば表側接続面１４ｘに相似する形状、さらに言えば、例えば円形状をしている。裏側の裏面電極９は、実質的に、表側の表面電極７と同じ形状をしている。第１層間接続導体１４ａ、第２層間接続導体１４ｂおよび第３層間接続導体１４ｃが、積層方向Ｚから見て大略一直線に重なる位置にあるとともに、表側の表面電極７の領域および裏側の裏面電極９の領域は、積層方向Ｚから見て第１内部電極２４ａの領域の外縁内に収まっている。そして、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３に加えて、裏面電極９が積層方向Ｚから見て第１内部電極２４ａの外縁内に収まっている。したがって、表側および裏側の両側で実装可能な樹脂多層基板１において、表面電極７および第１内部電極２４ａの間で形成される静電容量、および、裏面電極９および第１内部電極２４ａの間で形成される静電容量をそれぞれ抑制できる。
　〔第５実施形態〕　　
　図８を参照しながら、第５実施形態に係る樹脂多層基板１を説明する。図８は、第５実施形態に係る樹脂多層基板１を模式的に示す断面図である。第５実施形態は、隣り合う信号用表面電極７ａ，７ａの間には、グランド用表面電極７ｂが配設されることを特徴としている。
　図８において、第１樹脂層１０ａの表側には、複数の表面電極７が設けられており、複数の表面電極７は、信号用表面電極７ａおよびグランド用表面電極７ｂとして構成されており、隣り合う信号用表面電極７ａ，７ａの間には、グランド用表面電極７ｂが配設されている。これにより、隣り合う信号用の端子５，５の間でのアイソレーションが向上し、クロストークを抑制できる。
　信号用表面電極７ａに関しては、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３が適用されている。グランド用表面電極７ｂは、積層方向Ｚから見てグランド用表面電極７ｂが第１内部電極２４ａと実質的に同じ形状であるという構造にすることもできる。この場合、第１樹脂層１０ａの表側の表面に対するグランド用表面電極７ｂの固着強度を大きくでき、電子部品４と樹脂多層基板１との間での接続強度を大きくできる。グランド用表面電極７ｂの面積は、信号用表面電極７ａの面積よりも大きい。当該構成によれば、第１樹脂層１０ａの表側の表面に対するグランド用表面電極７ｂの固着強度を大きくでき、電子部品４と樹脂多層基板１との間での接続強度を大きくできる。また、グランド用表面電極７ｂは、積層方向Ｚから見てグランド用表面電極７ｂが第１内部電極２４ａの外縁内に収まるという電極構造３を適用することもできる。この場合、信号用表面電極７ａおよびグランド用表面電極７ｂの間で形成される静電容量を抑制できる。
　〔第６実施形態〕
　図９を参照しながら、第６実施形態に係る樹脂多層基板１を説明する。図９は、第６実施形態に係る樹脂多層基板１を模式的に示す断面図である。第６実施形態は、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まるという電極構造３が、積層体２の表側に設けられているとともに、グランド電極層２７が、積層体２の裏側に設けられていることを特徴としている。
　図９において、樹脂多層基板１は、図７に示した第４実施形態との比較で、第３層間接続導体１４ｃに電気的に接続される第３内部電極２４ｃと、第４樹脂層（第４絶縁層）１０ｄと、第４樹脂層１０ｄの裏側の表面（積層体２の裏側の表面）に設けられるグランド電極層２７とをさらに備える。
　第３層間接続導体１４ｃは、第３樹脂層１０ｃを積層方向Ｚに貫通して、積層体２の内部側（表側）から裏側に向けて縮径したテーパ形状を有していて、裏側に位置する表側接続面１４ｘと、表側接続面１４ｘと反対側（表側）に位置する裏側接続面１４ｙとを有する。第３層間接続導体１４ｃの表側接続面１４ｘには、第３内部電極２４ｃが電気的に接続されている。
　積層方向Ｚから見て、第３内部電極２４ｃは、第３層間接続導体１４ｃの表側接続面１４ｘを覆う形状を有していて、例えば表側接続面１４ｘに相似する形状、さらに言えば、例えば円形状をしている。第３内部電極２４ｃは、実質的に、表側の表面電極７と同じ形状をしている。第３内部電極２４ｃは、グランド電極層２７に対面している。第３樹脂層１０ｃおよび第４樹脂層１０ｄの間には、積層方向Ｚに直交する面方向に延在する導電層２０が設けられている。導電層２０は、第３内部電極２４ｃと、第３内部電極２４ｃに連通する信号線路２２とを有する。積層方向Ｚから見て、信号線路２２は、例えば矩形状をしている。
　第４樹脂層１０ｄの裏側の表面（積層体２の裏側の表面）には、グランド電極層２７が設けられている。グランド電極層２７は、積層体２の積層方向Ｚと直交する面方向に延在している。グランド電極層２７は、金属箔、例えば銅箔である。グランド電極層２７は、第４樹脂層１０ｄの裏側の表面（積層体２の裏側の表面）を覆うとともに、必要に応じて開口を有することができる。
　第３内部電極２４ｃは、第３層間接続導体１４ｃの表側接続面１４ｘを覆うとともに、第３層間接続導体１４ｃの表側接続面１４ｘに対応して小径であるので、第３内部電極２４ｃの領域が小さくなる。これにより、第３内部電極２４ｃおよびグランド電極層２７の間で形成される静電容量を抑制できる。
　また、表面電極７が形成される第１樹脂層１０ａの表側の表面（積層体２の表側の表面）には、グランド電極層２７を設けることができる。グランド電極層２７は、積層体２の積層方向Ｚと直交する面方向に延在している。積層体２の表側の表面に形成されるグランド電極層２７は、金属箔、例えば銅箔であり、第１樹脂層１０ａの表側の表面を覆うとともに、積層方向Ｚから見て内部電極２４と重ならないように構成される開口を有する。これにより、積層体２の表側の表面に形成されるグランド電極層２７と内部電極２４との間で形成される静電容量を抑制できる。
　樹脂多層基板１は、電子部品４に隣接して（図９の右側に）、グランド電極層と複数の層間接続導体と複数の内部電極とグランド電極層とが積層されて電気的に接続される積層構造を有することができる。当該積層構造は、表面側から順に、表側のグランド電極層２７と、第１層間接続導体１４ａと、第１内部電極２４ａと、第２層間接続導体１４ｂと、第３層間接続導体１４ｃと、第３内部電極２４ｃと、第４層間接続導体１４ｄと、裏側のグランド電極層２７と有する。例えば、第１層間接続導体１４ａおよび第２層間接続導体１４ｂは、積層体２の裏側から表側に向けて縮径したテーパ形状を有し、第３層間接続導体１４ｃおよび第４層間接続導体１４ｄは、積層体２の表側から裏側に向けて縮径したテーパ形状を有する。図９において左側にある表側のグランド電極２７と右側にある表側のグランド電極２７とは、電気的に接続されてもよい。左側および右側の表側のグランド電極２７によって、電子部品４が取り囲まれるように構成することができる。
　〔第７実施形態〕
　図１０を参照しながら、第７実施形態に係る樹脂多層基板１を説明する。図１０は、第７実施形態に係る樹脂多層基板１を模式的に示す断面図である。第７実施形態は、樹脂層１０が、或る副樹脂層１０ｘおよび別の副樹脂層１０ｙを含む多層構造を有することを特徴としている。
　図１０では、第１樹脂層１０ａが、或る副樹脂層（或る副絶縁層）１０ｘと、別の副樹脂層（別の副絶縁層）１０ｙとを含む多層構造を有する。或る副樹脂層１０ｘは、表側に位置し、別の副樹脂層１０ｙは内部側（裏側）に位置する。別の副樹脂層１０ｙは、或る副樹脂層１０ｘよりも比誘電率が低い樹脂である。或る副樹脂層１０ｘは、例えば、ＬＣＰ樹脂（液晶ポリマー樹脂）である。別の副樹脂層１０ｙは、例えば、ＰＴＦＥ樹脂（ポリテトラフルオロエチレン樹脂）やＰＦＡ樹脂（パーフルオロアルコキシアルカン樹脂）などの熱可塑性フッ素系樹脂である。第２樹脂層１０ｂは、例えば、ＬＣＰ樹脂（液晶ポリマー樹脂）である。第３樹脂層１０ｃは、例えば、ＬＣＰ樹脂（液晶ポリマー樹脂）である。
　樹脂層１０が、比誘電率が低い別の副樹脂層１０ｙを含むので、不必要な静電容量を下げることができる。図１０に示した配置では、比誘電率が低い別の副樹脂層１０ｙが、信号線路２２に接するため、信号線路２２の周囲に形成される電場を緩和でき、信号線路の線路幅を大きくすることができるので、高周波帯域における信号線路２２の導体損失の増加を抑制できる。また、別の副樹脂層１０ｙの誘電正接が低いと、さらに、誘電体損失も減らすことができる。
　図１０に示した配置と逆の配置にすることができる。すなわち、比誘電率が低い別の副樹脂層１０ｙを表側に配置するとともに、別の副樹脂層１０ｙよりも比誘電率が高い或る副樹脂層１０ｘを内部側（裏側）に配置することができる。この場合、比誘電率が低い別の副樹脂層１０ｙが、表面電極７に接するので、隣り合う表面電極７，７の間で形成される静電容量を抑制できる。
　第７実施形態では、或る副樹脂層１０ｘと別の副樹脂層１０ｙとを含む多層構造の樹脂層１０は、積層体２の表側に位置する第１樹脂層１０ａに用いられているが、積層体２の内部に位置する第２樹脂層１０ｂや第３樹脂層１０ｃ、積層体２の裏側に位置する第４樹脂層１０ｄなどの様々な樹脂層１０にも適宜に用いられる。樹脂層１０の多層構造は、或る副樹脂層１０ｘと別の副樹脂層１０ｙとを含む二層構造を例示したが、或る副樹脂層１０ｘおよび別の副樹脂層１０ｙと同じであるかまたは異なるさらなる副樹脂層を備える三層構造や四層構造などにすることもできる。
　〔樹脂多層基板の製造方法〕
　図１１を参照しながら、樹脂多層基板１の製造方法を説明する。図１１は、樹脂多層基板１の製造方法を説明する図である。
　上述した樹脂多層基板１は、例えば、次に説明する製造方法によって製造される。
　図１１の（Ａ）に示すように、導電層２０付きの樹脂層１０を複数個準備する（複数の樹脂層１０を準備する工程）。導電層２０付き樹脂層１０は、樹脂層１０の片面に導電層２０として働く導体箔がラミネートされたシートである。樹脂層１０は、熱可塑性樹脂からなり、例えばＬＣＰ樹脂（液晶ポリマー樹脂）である。導電層２０は、金属箔であり、例えば銅箔である。
　図１１の（Ｂ）に示すように、導電層２０付き樹脂層１０の樹脂層１０側からレーザ光を照射することによって、樹脂層１０を貫通する層間接続孔１２を形成する（層間接続孔１２を形成する工程）。層間接続孔１２は、樹脂層１０を貫通するが、導電層２０を貫通しない。レーザ光の照射によって層間接続孔１２を形成するため、層間接続孔１２は、樹脂層１０の側から導電層２０の側に向けて縮径したテーパ形状をしている。層間接続孔１２は、表面電極７や第１内部電極２４ａに対応する位置に形成される。導電層２０をフォトリソグラフィでパターニングすることにより、樹脂層１０の一方の面に所望の導体パターンが形成される。例えば、積層体２の表側に位置することになる第１樹脂層１０ａでは、導体パターンとして、表面電極７が形成される（表面電極７を形成する工程）。積層体２の内部側（裏側）に位置することになる第２樹脂層１０ｂでは、導体パターンとして、信号線路２２および第１内部電極２４ａが形成される（第１内部電極２４ａを形成する工程）。
　図１１の（Ｃ）に示すように、層間接続孔１２に対して、スクリーン印刷などにより導電性ペーストを充填する。これにより、樹脂層１０の側から導電層２０の側に向けて縮径したテーパ形状の第１層間接続導体１４ａが形成される（第１層間接続導体１４ａを形成する工程）。
　テーパ形状の第１層間接続導体１４ａは、導電層２０の側に位置して表面電極７に電気的に接続される表側接続面１４ｘと、表側接続面１４ｘと反対側に位置する裏側接続面１４ｙとを有する。積層方向Ｚから見て、第１層間接続導体１４ａの表側接続面１４ｘおよび裏側接続面１４ｙは、それぞれ、例えば円形状をしている。第１層間接続導体１４ａの表側接続面１４ｘの外形は、第１層間接続導体１４ａの裏側接続面１４ｙの外形内に収まっている。第１層間接続導体１４ａの表側接続面１４ｘの位置は、表面電極７の位置と一致している。上述した表面電極７は、第１層間接続導体１４ａの表側接続面１４ｘを覆うので、第１内部電極２４ａよりも小径である。上述した第１内部電極２４ａは、第１層間接続導体１４ａの裏側接続面１４ｙを覆うので、表面電極７よりも大径である。なお、第１層間接続導体１４ａを先に形成してから、表面電極７や第１内部電極２４ａなどの導体パターンを形成するようにしてもよい。
　図１１の（Ｄ）に示すように、表面電極７を有する第１樹脂層１０ａと、信号線路２２および第１内部電極２４ａを有する第２樹脂層１０ｂとを含む複数の樹脂層１０が、積層方向Ｚに積み重ねられる（樹脂層１０を積み重ねる工程）。積層方向から見て、第１層間接続導体１４ａの裏側接続面１４ｙが第１内部電極２４ａと重なるように、第１樹脂層１０ａおよび第２樹脂層１０ｂが位置決めされる。複数の樹脂層１０を積層した状態で熱および圧力が加えられることにより、積層体２が熱圧着される（積層体２を熱圧着する工程）。このとき、層間接続孔１２に充填された導電性ペーストは固化し、第１層間接続導体１４ａの裏側接続面１４ｙは、第１内部電極２４ａに接合され、第１内部電極２４ａと電気的に接続される。
　図１１の（Ｅ）に示すように、熱圧着された積層体２は、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まっている電極構造３を備える。必要に応じて、第１樹脂層１０ａの表側の表面に保護層３１を設けることもできる。表面電極７に導電性接合材を塗布し、電子部品４を表面電極７の上に配置し、リフロー処理を行なうことによって、電子部品４が樹脂多層基板１に表面実装される。
　上記製造方法によれば、表面電極７が積層方向Ｚから見て、第１内部電極２４ａよりも小さくて且つ第１内部電極２４ａの外縁内に収まる電極構造３が積層体２に形成されている。したがって、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第１層間接続導体１４ａの裏側接続面１４ｙを覆う第１内部電極２４ａの領域よりも小さくなるので、表面電極７および第１内部電極２４ａの間で形成される静電容量を抑制できる。
　この発明の具体的な実施の形態について説明したが、この発明は、上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
　第１層間接続導体１４ａ、第２層間接続導体１４ｂおよび第３層間接続導体１４ｃなどの層間接続導体１４は、断面視で、理想的には台形のテーパ形状を有するが、現実的には、長方形状を有したり、側辺が不連続になったりすることがあるので、これらの様々な形状を含む。
　表面電極７、内部電極２４、表側接続面１４ｘおよび裏側接続面１４ｙの各形状は、円形状だけでなく、楕円形状や長円形状や矩形状であってもよい。
　この発明および実施形態をまとめると、次のようになる。
　この発明の一態様に係る多層基板１は、
　複数の絶縁層１０が積層方向Ｚに積層される積層体２と、
　前記絶縁層１０のうち、前記積層体２の表側に位置する第１絶縁層１０ａの表側に設けられる表面電極７と、
　前記第１絶縁層１０ａの裏側に設けられる第１内部電極２４ａと、
　前記第１絶縁層１０ａを前記積層方向Ｚに貫通して、前記表面電極７および前記第１内部電極２４ａを電気的に接続する第１層間接続導体１４ａとを備える多層基板１であって、
　前記第１層間接続導体１４ａは、前記表面電極７に電気的に接続される表側接続面１４ｘと、前記第１内部電極２４ａに電気的に接続される裏側接続面１４ｙとを有し、
　前記第１層間接続導体１４ａの前記表側接続面１４ｘの外形は、前記第１層間接続導体１４ａの前記裏側接続面１４ｙの外形内に収まり、
　前記表面電極７は前記第１層間接続導体１４ａの前記表側接続面１４ｘを覆う形状を有するとともに、前記第１内部電極２４ａは前記第１層間接続導体１４ａの前記裏側接続面１４ｙを覆う形状を有しており、
　前記表面電極７は、前記積層方向Ｚから見て、前記第１内部電極２４ａよりも小さくて且つ前記第１内部電極２４ａの外縁内に収まる電極構造を備えることを特徴とする。
　上記構成によれば、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第１層間接続導体１４ａの裏側接続面１４ｙを覆う第１内部電極２４ａの領域よりも小さくなるので、表面電極７および第１内部電極２４ａの間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記第１層間接続導体１４ａの前記表側接続面１４ｘは、前記積層方向Ｚから見て円形状を有し、
　前記第１層間接続導体１４ａの前記裏側接続面１４ｙは、前記積層方向Ｚから見て円形状を有し、
　前記表側接続面１４ｘの径は、前記裏側接続面１４ｙの径よりも小さい。
　上記実施形態によれば、不要な静電容量の形成を抑制できるとともに、表側接続面１４ｘと表面電極７との間、および裏側接続面１４ｙと第１内部電極２４ａとの間での各位置合わせが容易になる。
　また、一実施形態の多層基板１では、
　前記第１層間接続導体１４ａにおいて、前記表側接続面１４ｘの面積は、前記裏側接続面１４ｙの面積よりも小さい。
　上記実施形態によれば、不要な静電容量の形成を抑制できるとともに、表側接続面１４ｘと表面電極７との間、および裏側接続面１４ｙと第１内部電極２４ａとの間での各位置合わせが容易になる。
　また、一実施形態の多層基板１では、
　前記表面電極７は、電子部品４の端子５を電気的に接続するための電極であり、
　前記第１内部電極２４ａは、前記積層方向Ｚに直交する面方向に延在する信号線路２２と連通しており、
　前記信号線路２２は、前記積層方向Ｚから見て前記端子５と重ならないように延在している。
　上記実施形態によれば、電子部品４の端子５および信号線路２２の間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記端子５の先端部５ａは、前記積層方向Ｚから見て前記表面電極７の外縁内に収まる。
　上記実施形態によれば、電子部品４の端子５および第１内部電極２４ａの間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記第１絶縁層１０ａの裏側に隣接配置される第２絶縁層１０ｂと、
　前記第２絶縁層１０ｂの裏側に設けられる第２内部電極２４ｂと、
　前記第２絶縁層１０ｂを前記積層方向Ｚに貫通して、前記第１内部電極２４ａおよび前記第２内部電極２４ｂを電気的に接続する第２層間接続導体１４ｂとをさらに備え、
　前記第２層間接続導体１４ｂは、前記第１内部電極２４ａに電気的に接続される表側接続面１４ｘと、前記第２内部電極２４ｂに電気的に接続される裏側接続面１４ｙとを有し、
　前記第２層間接続導体１４ｂの前記表側接続面１４ｘの外形は、前記第２層間接続導体１４ｂの前記裏側接続面１４ｙの外形内に収まり、
　前記第２内部電極２４ｂは前記裏側接続面１４ｙの前記裏側接続面１４ｙを覆う形状を有しており、
　前記表面電極７は、前記積層方向Ｚから見て、前記第２内部電極２４ｂよりも小さくて且つ前記第２内部電極２４ｂの外縁内に収まる。
　上記実施形態によれば、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第２層間接続導体１４ｂの裏側接続面１４ｙを覆う第２内部電極２４ｂの領域よりも小さくなるので、表面電極７および第２内部電極２４ｂの間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記第２絶縁層１０ｂの裏側に隣接配置される第３絶縁層１０ｃと、
　第３絶縁層１０ｃを前記積層方向Ｚに貫通して前記第２層間接続導体１４ｂに電気的に接続される第３層間接続導体１４ｃと、
　前記第３層間接続導体１４ｃの裏側接続面１４ｙに電気的に接続される第３内部電極２４ｃと、
　前記積層体２の裏側に設けられるグランド電極層２７とをさらに備え、
　前記第３内部電極２４ｃが、前記グランド電極層２７に対面し、
　前記第３内部電極２４ｃは、前記第３層間接続導体１４ｃの前記裏側接続面１４ｙを覆う形状を有しており、
　前記第３内部電極２４ｃは、前記積層方向Ｚから見て、前記第１内部電極２４ａよりも小さくて且つ前記第１内部電極２４ａの外縁内に収まる。
　上記実施形態によれば、第３内部電極２４ｃの領域が小さくなるので、第３内部電極２４ｃおよびグランド電極層２７の間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記第１絶縁層１０ａの表側の表面を覆うとともに、前記表面電極７の一部を露出させるための開口３２を有する電気絶縁性の保護層３１を備える。
　上記実施形態によれば、表面電極７の領域が小さくなるので、表面電極７および端子５の間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記保護層３１は、隣り合う前記表面電極７，７の間には形成されていない。
　上記実施形態によれば、隣り合う端子５，５の間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記積層体２の裏側に位置する裏側絶縁層１０ｃの裏側に設けられる裏面電極９と、
　前記裏側絶縁層１０ｃを前記積層方向Ｚに貫通して、前記裏面電極９に電気的に接続される裏側接続面１４ｙを有する裏側層間接続導体１４ｃとをさらに備え、
　前記裏面電極９は前記裏側層間接続導体１４ｃの前記裏側接続面１４ｙを覆う形状を有しており、
　前記裏面電極９は、前記積層方向Ｚから見て、前記第１内部電極２４ａよりも小さくて且つ前記第１内部電極２４ａの外縁内に収まる。
　上記実施形態によれば、表側および裏側の両側で実装可能な多層基板１において、表面電極７および第１内部電極２４ａの間で形成される静電容量、および、裏面電極９および第１内部電極２４ａの間で形成される静電容量をそれぞれ抑制できる。
　また、一実施形態の多層基板１では、
　前記積層体２を構成する或る絶縁層１０ｂを前記積層方向Ｚに貫通する或る層間接続導体１４ｂであって、前記積層体２の表側に位置する前記或る層間接続導体１４ｂの表側接続面１４ｘの外形が、前記積層体２の裏側に位置する前記或る層間接続導体１４ｂの裏側接続面１４ｙの外形内に収まる或る層間接続導体１４ｂと、或る絶縁層１０ｂに隣接する別の絶縁層１０ｃを前記積層方向Ｚに貫通する別の層間接続導体１４ｃであって、前記積層体２の裏側に位置する前記別の層間接続導体１４ｃの裏側接続面１４ｙの外形が、前記積層体２の表側に位置する前記別の層間接続導体１４ｃの表側接続面１４ｘの外形内に収まる別の層間接続導体１４ｃとが、前記積層方向Ｚに直列に接合される連接構造をなす場合、前記或る層間接続導体１４ｂの前記裏側接続面１４ｙと、前記別の層間接続導体１４ｃの前記表側接続面１４ｘとが接合される。
　上記実施形態によれば、接合領域の大きい、或る層間接続導体１４ｂの裏側接続面１４ｙと、別の層間接続導体１４ｃの表側接続面１４ｘとが接合するので、或る層間接続導体１４ｂと別の層間接続導体１４ｃとの間での接合が安定する。
　また、一実施形態の多層基板１では、
　前記第１絶縁層１０ａの表側には、複数の前記表面電極７が設けられており、
　前記複数の前記表面電極７は、信号用表面電極７ａおよびグランド用表面電極７ｂとして構成されており、隣り合う前記信号用表面電極７ａ，７ａの間には、前記グランド用表面電極７ｂが配設される。
　上記実施形態によれば、隣り合う信号用の端子５，５の間でのアイソレーションが向上し、クロストークを抑制できる。
　また、一実施形態の多層基板１では、
　前記グランド用表面電極７ｂの面積は、前記信号用表面電極７ａの面積よりも大きい。
　上記実施形態によれば、電子部品４と多層基板１との間での接続強度を大きくできる。
　また、一実施形態の多層基板１では、
　前記絶縁層１０が、或る副絶縁層１０ｘと、前記或る副絶縁層１０ｘよりも比誘電率が低い別の副絶縁層１０ｙとを含む多層構造を有する。
　上記実施形態によれば、絶縁層１０が、比誘電率が低い別の副絶縁層１０ｙを含むので、不必要な静電容量を下げることができる。
　また、一実施形態の多層基板１では、
　前記或る副絶縁層１０ｘよりも比誘電率が低い前記別の副絶縁層１０ｙは、前記表面電極７の側に配置される。
　上記実施形態によれば、比誘電率が低い別の副絶縁層１０ｙが、表面電極７に接するので、隣り合う表面電極７，７の間で形成される静電容量を抑制できる。
　また、一実施形態の多層基板１では、
　前記或る副絶縁層１０ｘよりも比誘電率が低い前記別の副絶縁層１０ｙは、前記第１内部電極２４ａの側に配置される。
　上記実施形態によれば、別の副絶縁層１０ｙが信号線路２２に接するため、信号線路２２の周囲に形成される電場を緩和でき、信号線路の線路幅を大きくすることができるので、高周波帯域における信号線路２２の導体損失の増加を抑制できる。
　また、一実施形態の多層基板１では、
　前記絶縁層１０が、或る副絶縁層１０ｘと、前記或る副絶縁層１０ｘよりも誘電正接が低い別の副絶縁層１０ｙとを含む多層構造を有し、前記或る副絶縁層１０ｘよりも誘電正接が低い前記別の副絶縁層１０ｙは、前記第１内部電極２４ａの側に配置される。
　上記実施形態によれば、誘電体損失も減らすことができる。
　また、一実施形態の多層基板１では、
　前記多層構造を有する前記絶縁層１０が、前記第１絶縁層１０ａに用いられる。
　上記実施形態によれば、高周波帯域における信号線路２２の導体損失の増加を抑制したり、隣り合う表面電極７，７の間で形成される静電容量を抑制できる。
　この発明の別の局面に係る多層基板１の製造方法は、
　導電層２０付きの第１絶縁層１０ａと、前記第１絶縁層１０ａの裏側に隣接配置される導電層２０付きの第２絶縁層１０ｂとを含む複数の絶縁層１０を準備する工程と、
　前記第１絶縁層１０ａに層間接続孔１２を形成する工程と、
　導電性ペーストを前記層間接続孔１２に充填して、第１層間接続導体１４ａを形成する工程と、
　前記第１絶縁層１０ａの前記導電層２０のパターニングによって、前記第１層間接続導体１４ａに対応する位置に表面電極７を形成する工程と、
　前記第２絶縁層１０ｂの前記導電層２０のパターニングによって、第１内部電極２４ａを形成する工程と、
　前記第１層間接続導体１４ａに重なる位置に前記第１内部電極２４ａが位置するように、前記第１絶縁層１０ａおよび前記第２絶縁層１０ｂを積層方向Ｚに積み重ねる工程と、
　積み重ねられた前記第１絶縁層１０ａおよび前記第２絶縁層１０ｂを熱圧着する工程とを含み、
　前記第１層間接続導体１４ａは、前記表面電極７に電気的に接続される表側接続面１４ｘと、前記第１内部電極２４ａに電気的に接続される裏側接続面１４ｙとを有し、
　前記第１層間接続導体１４ａの前記表側接続面１４ｘの外形は、前記第１層間接続導体１４ａの前記裏側接続面１４ｙの外形内に収まり、
　前記表面電極７は前記第１層間接続導体１４ａの前記表側接続面１４ｘを覆う形状を有するとともに、前記第１内部電極２４ａは前記第１層間接続導体１４ａの前記裏側接続面１４ｙを覆う形状を有しており、
　前記表面電極７は前記積層方向Ｚから見て、前記第１内部電極２４ａよりも小さくて且つ前記第１内部電極２４ａの外縁内に収まる電極構造３が形成される。
　上記製造方法によれば、表面電極７が積層方向Ｚから見て第１内部電極２４ａの外縁内に収まる電極構造３が積層体２に形成されている。したがって、第１層間接続導体１４ａの表側接続面１４ｘを覆う表面電極７の領域が、第１層間接続導体１４ａの裏側接続面１４ｙを覆う第１内部電極２４ａの領域よりも小さくなるので、表面電極７および第１内部電極２４ａの間で形成される静電容量を抑制できる。
　　１…樹脂多層基板（多層基板）
　　２…積層体
　　３…電極構造
　　４…電子部品
　　５…端子
　５ａ…先端部
　　７…表面電極
　７ａ…信号用表面電極
　７ｂ…グランド用表面電極
　７ｐ…縮径張出部
　　８…導電性接合材
　　９…裏面電極
　１０…樹脂層（絶縁層）
１０ａ…第１樹脂層（第１絶縁層）
１０ｂ…第２樹脂層（第２絶縁層、或る絶縁層）
１０ｃ…第３樹脂層（第３絶縁層、別の絶縁層、裏側絶縁層）
１０ｄ…第４樹脂層（第４絶縁層）
１０ｘ…或る副樹脂層（或る副絶縁層）
１０ｙ…別の副樹脂層（別の副絶縁層）
　１２…層間接続孔
　１４…層間接続導体
１４ａ…第１層間接続導体
１４ｂ…第２層間接続導体（或る層間接続導体）
１４ｃ…第３層間接続導体（別の層間接続導体、裏側層間接続導体）
１４ｄ…第４層間接続導体
１４ｘ…表側接続面
１４ｙ…裏側接続面
　２０…導電層
　２２…信号線路
　２４…内部電極
２４ａ…第１内部電極
２４ｂ…第２内部電極
２４ｃ…第３内部電極
２４ｐ…拡径張出部
　２７…グランド電極層
　３１…保護層
　３２…開口
　　Ｐ…導体中心
　　Ｒ…線分
　　Ｑ…仮想円
　　Ｚ…積層方向

Claims (19)

  1. 　複数の絶縁層が積層方向に積層される積層体と、
    　前記絶縁層のうち、前記積層体の表側に位置する第１絶縁層の表側に設けられる表面電極と、
    　前記第１絶縁層の裏側に設けられる第１内部電極と、
    　前記第１絶縁層を前記積層方向に貫通して、前記表面電極および前記第１内部電極を電気的に接続する第１層間接続導体とを備える多層基板であって、
    　前記第１層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第１内部電極に電気的に接続される裏側接続面とを有し、
    　前記第１層間接続導体の前記表側接続面の外形は、前記第１層間接続導体の前記裏側接続面の外形内に収まり、
    　前記表面電極は前記第１層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第１内部電極は前記第１層間接続導体の前記裏側接続面を覆う形状を有しており、
    　前記表面電極は、前記積層方向から見て、前記第１内部電極よりも小さくて且つ前記第１内部電極の外縁内に収まる電極構造を備える、多層基板。
  2. 　前記第１層間接続導体の前記表側接続面は、前記積層方向から見て円形状を有し、
    　前記第１層間接続導体の前記裏側接続面は、前記積層方向から見て円形状を有し、
    　前記表側接続面の径は、前記裏側接続面の径よりも小さい、請求項１に記載の多層基板。
  3. 　前記第１層間接続導体において、前記表側接続面の面積は、前記裏側接続面の面積よりも小さい、請求項１または請求項２に記載の多層基板。
  4. 　前記表面電極は、電子部品の端子を電気的に接続するための電極であり、
    　前記第１内部電極は、前記積層方向に直交する面方向に延在する信号線路と連通しており、
    　前記信号線路は、前記積層方向から見て前記端子と重ならないように延在している、請求項１から請求項３のいずれか１項に記載の多層基板。
  5. 　前記端子の先端部は、前記積層方向から見て前記表面電極の外縁内に収まる、請求項４に記載の多層基板。
  6. 　前記第１絶縁層の裏側に隣接配置される第２絶縁層と、
    　前記第２絶縁層の裏側に設けられる第２内部電極と、
    　前記第２絶縁層を前記積層方向に貫通して、前記第１内部電極および前記第２内部電極を電気的に接続する第２層間接続導体とをさらに備え、
    　前記第２層間接続導体は、前記第１内部電極に電気的に接続される表側接続面と、前記第２内部電極に電気的に接続される裏側接続面とを有し、
    　前記第２層間接続導体の前記表側接続面の外形は、前記第２層間接続導体の前記裏側接続面の外形内に収まり、
    　前記第２内部電極は前記第２層間接続導体の前記裏側接続面を覆う形状を有しており、
    　前記表面電極は、前記積層方向から見て、前記第２内部電極よりも小さくて且つ前記第２内部電極の外縁内に収まる、請求項１から請求項５のいずれか１項に記載の多層基板。
  7. 　前記第２絶縁層の裏側に隣接配置される第３絶縁層と、
    　第３絶縁層を前記積層方向に貫通して前記第２層間接続導体に電気的に接続される第３層間接続導体と、
    　前記第３層間接続導体の裏側接続面に電気的に接続される第３内部電極と、
    　前記積層体の裏側に設けられるグランド電極層とをさらに備え、
    　前記第３内部電極が、前記グランド電極層に対面し、
    　前記第３内部電極は、前記第３層間接続導体の前記裏側接続面を覆う形状を有しており、
    　前記第３内部電極は、前記積層方向から見て、前記第１内部電極よりも小さくて且つ前記第１内部電極の外縁内に収まる、請求項６に記載の多層基板。
  8. 　前記第１絶縁層の表側の表面を覆うとともに、前記表面電極の一部を露出させるための開口を有する電気絶縁性の保護層を備える、請求項１から請求項７のいずれか１項に記載の多層基板。
  9. 　前記保護層は、隣り合う前記表面電極の間には形成されていない、請求項８に記載の多層基板。
  10. 　前記積層体の裏側に位置する裏側絶縁層の裏側に設けられる裏面電極と、
    　前記裏側絶縁層を前記積層方向に貫通して、前記裏面電極に電気的に接続される裏側接続面を有する裏側層間接続導体とをさらに備え、
    　前記裏面電極は前記裏側層間接続導体の前記裏側接続面を覆う形状を有しており、
    　前記裏面電極は、前記積層方向から見て、前記第１内部電極よりも小さくて且つ前記第１内部電極の外縁内に収まる、請求項１から請求項７のいずれか１項に記載の多層基板。
  11. 　前記積層体を構成する或る絶縁層を前記積層方向に貫通する或る層間接続導体であって、前記積層体の表側に位置する前記或る層間接続導体の表側接続面の外形が、前記積層体の裏側に位置する前記或る層間接続導体の裏側接続面の外形内に収まる或る層間接続導体と、或る絶縁層に隣接する別の絶縁層を前記積層方向に貫通する別の層間接続導体であって、前記積層体の裏側に位置する前記別の層間接続導体の裏側接続面の外形が、前記積層体の表側に位置する前記別の層間接続導体の表側接続面の外形内に収まる別の層間接続導体とが、前記積層方向に直列に接合される連接構造をなす場合、前記或る層間接続導体の前記裏側接続面と、前記別の層間接続導体の前記表側接続面とが接合される、請求項１から請求項１０のいずれか１項に記載の多層基板。
  12. 　前記第１絶縁層の表側には、複数の前記表面電極が設けられており、
    　前記複数の前記表面電極は、信号用表面電極およびグランド用表面電極として構成されており、隣り合う前記信号用表面電極の間には、前記グランド用表面電極が配設される、請求項１から請求項１１のいずれか１項に記載の多層基板。
  13. 　前記グランド用表面電極の面積は、前記信号用表面電極の面積よりも大きい、請求項１２に記載の多層基板。
  14. 　前記絶縁層が、或る副絶縁層と、前記或る副絶縁層よりも比誘電率が低い別の副絶縁層とを含む多層構造を有する、請求項１から請求項１３のいずれか１項に記載の多層基板。
  15. 　前記或る副絶縁層よりも比誘電率が低い前記別の副絶縁層は、前記表面電極の側に配置される、請求項１４に記載の多層基板。
  16. 　前記或る副絶縁層よりも比誘電率が低い前記別の副絶縁層は、前記第１内部電極の側に配置される、請求項１４に記載の多層基板。
  17. 　前記絶縁層が、或る副絶縁層と、前記或る副絶縁層よりも誘電正接が低い別の副絶縁層とを含む多層構造を有し、前記或る副絶縁層よりも誘電正接が低い前記別の副絶縁層は、前記第１内部電極の側に配置される、請求項１から請求項１３のいずれか１項に記載の多層基板。
  18. 　前記多層構造を有する前記絶縁層が、前記第１絶縁層に用いられる、請求項１４から請求項１７のいずれか１項に記載の多層基板。
  19. 　導電層付きの第１絶縁層と、前記第１絶縁層の裏側に隣接配置される導電層付きの第２絶縁層とを含む複数の絶縁層を準備する工程と、
    　前記第１絶縁層に層間接続孔を形成する工程と、
    　導電性ペーストを前記層間接続孔に充填して、第１層間接続導体を形成する工程と、
    　前記第１絶縁層の前記導電層のパターニングによって、前記第１層間接続導体に対応する位置に表面電極を形成する工程と、
    　前記第２絶縁層の前記導電層のパターニングによって、第１内部電極を形成する工程と、
    　前記第１層間接続導体に重なる位置に前記第１内部電極が位置するように、前記第１絶縁層および前記第２絶縁層を積層方向に積み重ねる工程と、
    　積み重ねられた前記第１絶縁層および前記第２絶縁層を熱圧着する工程とを含み、
    　前記第１層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第１内部電極に電気的に接続される裏側接続面とを有し、
    　前記第１層間接続導体の前記表側接続面の外形は、前記第１層間接続導体の前記裏側接続面の外形内に収まり、
    　前記表面電極は前記第１層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第１内部電極は前記第１層間接続導体の前記裏側接続面を覆う形状を有しており、
    　前記表面電極は前記積層方向から見て、前記第１内部電極よりも小さくて且つ前記第１内部電極の外縁内に収まる電極構造が形成される、多層基板の製造方法。
PCT/JP2021/014329 2020-04-07 2021-04-02 多層基板およびその製造方法 WO2021206019A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022514044A JP7294530B2 (ja) 2020-04-07 2021-04-02 多層基板およびその製造方法
CN202190000370.9U CN218587412U (zh) 2020-04-07 2021-04-02 多层基板
US17/897,747 US12063738B2 (en) 2020-04-07 2022-08-29 Multilayer substrate and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020069181 2020-04-07
JP2020-069181 2020-04-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/897,747 Continuation US12063738B2 (en) 2020-04-07 2022-08-29 Multilayer substrate and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2021206019A1 true WO2021206019A1 (ja) 2021-10-14

Family

ID=78023274

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/014329 WO2021206019A1 (ja) 2020-04-07 2021-04-02 多層基板およびその製造方法

Country Status (4)

Country Link
US (1) US12063738B2 (ja)
JP (1) JP7294530B2 (ja)
CN (1) CN218587412U (ja)
WO (1) WO2021206019A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039732A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 高周波回路基板及びそれを用いた半導体装置
JP2010087429A (ja) * 2008-10-02 2010-04-15 Denso Corp 多層回路基板およびその製造方法
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
JP2018014387A (ja) * 2016-07-20 2018-01-25 住友電工ファインポリマー株式会社 基板、フレキシブルプリント配線板用基材、フレキシブルプリント配線板及び基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP4323231B2 (ja) * 2003-06-20 2009-09-02 富士通マイクロエレクトロニクス株式会社 高周波伝送線路基板
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
WO2006046461A1 (ja) * 2004-10-29 2006-05-04 Murata Manufacturing Co., Ltd. チップ型電子部品を内蔵した多層基板及びその製造方法
JP4310468B2 (ja) * 2004-10-29 2009-08-12 株式会社村田製作所 セラミック多層基板及びその製造方法
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP4957638B2 (ja) 2008-04-24 2012-06-20 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
JP2018032659A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039732A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 高周波回路基板及びそれを用いた半導体装置
JP2010087429A (ja) * 2008-10-02 2010-04-15 Denso Corp 多層回路基板およびその製造方法
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
JP2018014387A (ja) * 2016-07-20 2018-01-25 住友電工ファインポリマー株式会社 基板、フレキシブルプリント配線板用基材、フレキシブルプリント配線板及び基板の製造方法

Also Published As

Publication number Publication date
JP7294530B2 (ja) 2023-06-20
JPWO2021206019A1 (ja) 2021-10-14
US20220418102A1 (en) 2022-12-29
US12063738B2 (en) 2024-08-13
CN218587412U (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US20210068268A1 (en) Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
US20200205289A1 (en) Interposer and electronic device
US9444126B2 (en) High-frequency signal line
US11540393B2 (en) Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device
US10993329B2 (en) Board joint structure
JP2010103388A (ja) 積層フレキシブル配線基板、その製造方法、及びそれを用いたｒｆｉｄ用電子タグのアンテナ
WO2014020999A1 (ja) フラットケーブル
WO2021206019A1 (ja) 多層基板およびその製造方法
WO2014185204A1 (ja) 部品内蔵基板及び通信モジュール
US11856693B2 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
JP2012089568A (ja) 有機多層基板及びその製造方法
JPWO2021206019A5 (ja)
US20230053211A1 (en) Multilayer board and method of manufacturing the same
JP7480861B2 (ja) 積層基板および積層基板の製造方法
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
JP7197057B2 (ja) 伝送線路
US11924980B2 (en) Method for manufacturing multilayer substrate and multilayer substrate
WO2024219283A1 (ja) 多層回路基板
WO2024219284A1 (ja) 多層回路基板
WO2011132476A1 (ja) 積層基板を備えた電子部品
JPWO2022113779A5 (ja)
JP2021136328A (ja) 多層配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21784528

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022514044

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21784528

Country of ref document: EP

Kind code of ref document: A1