JPWO2021206019A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021206019A5
JPWO2021206019A5 JP2022514044A JP2022514044A JPWO2021206019A5 JP WO2021206019 A5 JPWO2021206019 A5 JP WO2021206019A5 JP 2022514044 A JP2022514044 A JP 2022514044A JP 2022514044 A JP2022514044 A JP 2022514044A JP WO2021206019 A5 JPWO2021206019 A5 JP WO2021206019A5
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
interlayer connection
connection conductor
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022514044A
Other languages
English (en)
Other versions
JPWO2021206019A1 (ja
JP7294530B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2021/014329 external-priority patent/WO2021206019A1/ja
Publication of JPWO2021206019A1 publication Critical patent/JPWO2021206019A1/ja
Publication of JPWO2021206019A5 publication Critical patent/JPWO2021206019A5/ja
Application granted granted Critical
Publication of JP7294530B2 publication Critical patent/JP7294530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

この発明は、多層基板およびその製造方法に関する。
特許文献1は、導電体および樹脂絶縁体が積層された積層体の第1面および第2面のそれぞれに形成された第1導体パッドおよび第2導体パッドにおいて、第2導体パッドのピッチが、第1導体パッドのピッチよりも大きいプリント配線板を開示する。第1面側から第2面側に向けて縮径するビア導体が、樹脂絶縁体を貫通するように設けられている。
特許文献2は、複数の絶縁層を積層した絶縁基板と、絶縁基板の表面および内部に形成された配線回路層と、絶縁層を挟んで上下に位置する配線回路層の間を貫通する層間接続導体とを備える多層配線基板を開示する。複数の層間接続導体のサイズが、端子パッド側から電気素子接続用パッド側にかけて徐々に小さくなっている。
特開2018-32659号公報 特開2005-72328号公報
特許文献1では、ビア導体(以下、層間接続導体という)の第1面側(内部側)に配設される内部電極および第2面側(表側)に配設される第2導体パッド(以下、表面電極という)の断面での長さに関する図示または記載があるものの、紙面直交方向に関する記載が無いため、表面電極および内部電極の全体的形状がいずれも不明である。
特許文献2では、絶縁基板の表側に位置する配線回路層(以下、表面電極という)が、ビア導体(以下、層間接続導体という)の大径側に配設され、絶縁基板の内部側に位置する配線回路層(以下、内部電極という)が、層間接続導体の小径側に配設されている。しかしながら、層間接続導体が内部側から表側に向けて徐々に拡径するように構成されているので、表面電極を小さくすることが困難である。
複数の絶縁層が積層方向に積層される積層体を備える多層基板において、積層体の表側に位置する表面電極と、積層体の内部側に位置する内部電極とは、層間接続導体を介して電気的に接続されている。表面電極は、積層体の積層方向から見て内部電極と重なる位置にあるため、表面電極および内部電極の間で、静電容量が形成される。多層基板の小型化や薄型化が進むと、表面電極および内部電極の間での間隔が狭くなるので、形成される静電容量が大きくなる。
そして、メガヘルツ帯やギガヘルツ帯のような高周波帯域で使用される多層基板では、不必要な静電容量の形成によって、高周波特性が劣化する。
この発明の課題は、不必要な静電容量の形成を抑制する多層基板およびその製造方法を提供することである。
上記課題を解決するため、この発明の一態様に係る多層基板は、
複数の絶縁層が積層方向に積層される積層体と、
前記絶縁層のうち、前記積層体の表側に位置する第1絶縁層の表側に設けられる表面電極と、
前記第1絶縁層の裏側に設けられる第1内部電極と、
前記第1絶縁層を前記積層方向に貫通して、前記表面電極および前記第1内部電極を電気的に接続する第1層間接続導体とを備える多層基板であって、
前記第1層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第1内部電極に電気的に接続される裏側接続面とを有し、
前記第1層間接続導体の前記表側接続面の外形は、前記第1層間接続導体の前記裏側接続面の外形に収まり、
前記表面電極は前記第1層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第1内部電極は前記第1層間接続導体の前記裏側接続面を覆う形状を有しており、
前記積層体は、前記表面電極が前記積層方向から見て前記第1内部電極よりも小さくて且つ前記第1内部電極の外縁内に収まる電極構造を備えることを特徴とする。
この発明によれば、第1層間接続導体の表側接続面を覆う表面電極の領域が、第1層間接続導体の裏側接続面を覆う第1内部電極の領域よりも小さくなるので、表面電極および第1内部電極の間で形成される静電容量を抑制できる。
第1実施形態に係る樹脂多層基板を模式的に示す図である。(A)は、樹脂多層基板の断面図であり、(B)は、導電層の平面図である。 導電層における信号線路と内部電極との関係を説明する図である。(A)は、信号線路が内部電極よりも幅狭に構成されている場合であり、(B)は、信号線路が内部電極よりも幅広に構成されている場合である。 樹脂多層基板における電極構造を説明する図である。 第2実施形態に係る樹脂多層基板を模式的に示す断面図である。 第3実施形態に係る樹脂多層基板を模式的に示す断面図である。 図5に示した樹脂多層基板の平面図である。 第4実施形態に係る樹脂多層基板を模式的に示す断面図である。 第5実施形態に係る樹脂多層基板を模式的に示す断面図である。 第6実施形態に係る樹脂多層基板を模式的に示す断面図である。 第7実施形態に係る樹脂多層基板を模式的に示す断面図である。 樹脂多層基板の製造方法を説明する図である。
以下、図面を参照しながら、この発明に係る樹脂多層基板1の実施の形態を説明する。なお、各図には、便宜上、互いに直交するX軸、Y軸、Z軸を示している。X軸方向は、樹脂多層基板1に実装される電子部品4の端子5が延在する方向である。Y軸方向は、X軸に直交する方向である。Z軸方向は、樹脂多層基板1における積層体2の積層方向である。また、この開示において、「表側」とあるのは、積層体2において表面電極7が形成される側であり、「裏側」とあるのは、積層体2において表面電極7が形成される側と反対側であり、積層体2において裏面電極9が形成される側である。
〔第1実施形態〕
図1~図3を参照しながら、第1実施形態に係る樹脂多層基板1を説明する。図1は、第1実施形態に係る樹脂多層基板1を模式的に示す図である。(A)は、樹脂多層基板1の断面図であり、(B)は、導電層20の平面図である。図2は、導電層20における信号線路22と内部電極24との関係を説明する図である。(A)は、信号線路22が内部電極24よりも幅狭に構成されている場合であり、(B)は、信号線路22が内部電極24よりも幅広に構成されている場合である。図3は、樹脂多層基板1における電極構造3を説明する図である。
図1の(A)に示すように、樹脂多層基板1は、複数の絶縁層10および導電層20が積層された多層基板として働き、例えば、複数の樹脂層10が積層方向Zに積み重ねられた積層体2を含む。積層体2の表側には、複数の樹脂層10のうちの第1樹脂層10aが配置されている。第1樹脂層10aは、電気絶縁性を有する第1絶縁層として働く。第1樹脂層10aの内部側には、第2樹脂層10bが、第1樹脂層10aに隣接配置されている。第2樹脂層10bは、電気絶縁性を有する第2絶縁層として働く。第3樹脂層10cが、第2樹脂層10bに隣接配置されている。第3樹脂層10cは、電気絶縁性を有する第3絶縁層として働く。したがって、図1に例示した積層体2では、3つの樹脂層10が、すなわち、第1樹脂層10a、第2樹脂層10bおよび第3樹脂層10cが、積層方向Zに積み重ねられている。
樹脂層10は、電気絶縁性を有する絶縁層として働き、熱可塑性樹脂を主材料としており、熱可塑性樹脂は、LCP樹脂(液晶ポリマー樹脂)、PEEK(ポリエーテルエーテルケトン)樹脂、PEI(ポリエーテルイミド)樹脂、PPS(ポリフェニレンサルファイド)樹脂、熱可塑性PI(ポリイミド)樹脂などである。好ましくは、樹脂層10は、LCP樹脂である。これにより、高周波特性に優れた樹脂多層基板を得ることができる。
積層体2は、その表面および内部に適宜に配置された導電層20を含む。導電層20は、積層体2の積層方向Zと直交する面方向に延在している。導電層20は、導電性の配線パターンとして形成されており、金属箔、例えば銅箔である。積層体2の表側の表面すなわち第1樹脂層10aの表側の表面には、導電層20としての表面電極7が形成されている。電子部品4の端子5は、図示しない導電性接合材(例えば、はんだ)を介して、表面電極7に接合され、表面電極7に電気的に接続される。したがって、表面電極7は、電子部品4を実装するための実装電極として働く。表面電極7は、積層方向Zから見て、例えば円形状をしている。電子部品4は、例えば、複数の端子5を有するコネクタである。
電子部品4の端子5の先端部5aは、積層方向Zから見て表面電極7の外縁内に収まっている。言い換えると、端子5の先端部5aは、積層方向Zから見て、表面電極7からはみ出さないように構成されている。これにより、電子部品4の端子5および第1内部電極24aの間で形成される静電容量を抑制できる。
図1の(B)に示すように、積層体2の内部すなわち第1樹脂層10aおよび第2樹脂層10bの間には、積層方向Zに直交する面方向に延在する導電層20が設けられている。導電層20は、内部電極24としての第1内部電極24aと、第1内部電極24aに連通する信号線路22とを有する。積層方向Zから見て、第1内部電極24aは、例えば円形状をしており、信号線路22は、例えば矩形状をしている。第1内部電極24aおよび信号線路22は、積層方向Zに直交する面方向に延在している。信号線路22は、積層方向Zから見て電子部品4の端子5と重ならないように延在している。これにより、電子部品4の端子5および信号線路22の間で形成される静電容量を抑制できる。
図2に示すように、内部電極24は、層間接続導体14(破線の円で示す)の導体中心Pから径方向に延びるとともに信号線路22に対して最短で接続する線分Rを、半径とする仮想円Qで囲まれる領域として規定することができる。図2の(A)は、信号線路22が内部電極24よりも幅狭に構成されていて、仮想円Qが信号線路22に交わっている場合である。信号線路22の領域と内部電極24の領域との境界は、破線で示している。図2の(B)は、信号線路22が内部電極24よりも幅広に構成されていて、仮想円Qが信号線路22に接している場合である。
図1の(A)に示すように、第1樹脂層10aを貫通するように、第1層間接続導体14aが積層方向Zに延在している。第1層間接続導体14aは、層間接続導体14として働き、ビア導体とも呼ばれており、表面電極7および第1内部電極24aを電気的に接続する。第1層間接続導体14aは、第1樹脂層10aに形成された層間接続孔12に充填された導電性ペーストの樹脂が固化することによって形成される。なお、導電性ペーストは、低融点金属、例えばスズと、樹脂とを含むペーストである。
表面電極7と、第1内部電極24aなどの内部電極24とは、導電層20としての例えば金属箔であるのに対して、第1層間接続導体14aなどの層間接続導体14は、例えば低融点金属および樹脂である。したがって、表面電極7および内部電極24と、層間接続導体14とは、顕微鏡(例えば電子顕微鏡)で断面組織を観察することによって区別できる。また、層間接続導体14がメッキによって形成される場合でも、同様に、表面電極7および内部電極24と、層間接続導体14と区別できる。
第1層間接続導体14aは、例えば、積層方向Zにおいて、第1樹脂層10aの内部側(裏側)から表側に向けて縮径したテーパ形状をしている。第1層間接続導体14aは、表側に位置して表面電極7に電気的に接続される表側接続面14xと、表側接続面14xと反対側(裏側)に位置して第1内部電極24aに電気的に接続される裏側接続面14yとを有する。積層方向Zから見て、表側接続面14xおよび裏側接続面14yは、それぞれ、例えば円形状をしている。第1層間接続導体14aの表側接続面14xの外形は、第1層間接続導体14aの裏側接続面14yの外形内に収まっている。表側接続面14xのX軸方向の長さおよびY軸方向の長さは、それぞれ、裏側接続面14yよりも短い。言い換えると、第1層間接続導体14aは、断面視で台形形状をしており、表側接続面14xが台形の短辺側に相当し、裏側接続面14yが台形の長辺側に相当する。さらに言えば、第1層間接続導体14aの表側接続面14xの面積は、裏側接続面14yの面積よりも小さい。
以下に説明するように、樹脂多層基板1の積層体2は、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3を備える。図1および図3に示すように、電極構造3は、表面電極7と、第1内部電極24aと、第1層間接続導体14aとで形成される構造である。図3に示すように、電極構造3において、表面電極7、第1内部電極24a、表側接続面14xおよび裏側接続面14yは、第1層間接続導体14aの導体中心Pを中心とする大略同心円の関係にある。なお、この明細書における大略同心円という文言は、お互いの中心が一致している同心構成に加えて、お互いの中心がわずかにずれている偏心構成も含むことを意図している。
積層方向Zから見て、表面電極7は、表側接続面14xを覆う形状、例えば表側接続面14xに相似する形状、さらに言えば、例えば円形状を有していて、第1内部電極24aよりも小径である。表面電極7は、表側接続面14xから径方向外側に張り出した縮径張出部7pを有する。表面電極7は、表側接続面14xよりも大径である。縮径張出部7pは、例えば円環形状をしており、第1樹脂層10aにおいて表面電極7を形成するときに、表面電極7を表側接続面14xに位置合わせするための第1公差として働く。なお、この明細書における円形状という文言は、真円に加えて、楕円形状や卵形状や長円形状などの円類似形状を含んでいる。
積層方向Zから見て、第1内部電極24aは、裏側接続面14yを覆う形状、例えば裏側接続面14yに相似する形状、さらに言えば、例えば円形状を有していて、表面電極7よりも大径である。第1内部電極24aは、裏側接続面14yから径方向外側に張り出した拡径張出部24pを有する。第1内部電極24aは、裏側接続面14yよりも大径である。拡径張出部24pは、例えば円環形状をしており、複数の樹脂層10を積層して積層体2を作成するときに、第1内部電極24aを裏側接続面14yに位置合わせするための第2公差として働く。
第1公差は、表面電極7を形成するときのパターニングの精度に関係するので、大きな公差を必要としない。これに対して、第2公差は、樹脂層10を積層するときの積層精度に関係するので、大きな公差を必要とする。したがって、第1公差すなわち縮径張出部7pの径方向寸法は、第2公差すなわち拡径張出部24pの径方向寸法よりも小さくできる。表側接続面14xは、裏側接続面14yよりも小径であり、縮径張出部7pは、拡径張出部24pよりも小径である。したがって、表側接続面14xと縮径張出部7pとを合わせた表面電極7は、裏側接続面14yと拡径張出部24pとを合わせた第1内部電極24aよりも小径にできる。言い換えると、第1層間接続導体14aの表側接続面14xから張り出す表面電極7の領域(すなわち縮径張出部7pの径方向の幅)が、第1層間接続導体14aの裏側接続面14yから張り出す第1内部電極24aの領域(すなわち拡径張出部24pの径方向の幅)よりも小さくできる。
したがって、表面電極7と、第1内部電極24aと、第1層間接続導体14aとで、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3が構成されている。当該構成によれば、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第1層間接続導体14aの裏側接続面14yを覆う第1内部電極24aの領域よりも小さくなるので、表面電極7および第1内部電極24aの間で形成される静電容量を抑制できる。さらに、当該構成によれば、表面電極7に実装される電子部品4における複数の端子5の間で形成される端子間の静電容量を低減でき、電子部品4の狭ピッチ化や小型化にも対応できる。
〔第2実施形態〕
図4を参照しながら、第2実施形態に係る樹脂多層基板1を説明する。図4は、第2実施形態に係る樹脂多層基板1を模式的に示す断面図である。第2実施形態は、第2樹脂層10bがテーパ形状の第2層間接続導体14bを備え、テーパ形状の第2層間接続導体14bの裏側接続面14yには第2内部電極24bが電気的に接続され、表面電極7が第2内部電極24bの外縁内に収まることを特徴としている。
図4において、樹脂多層基板1は、第2樹脂層10bの裏側に設けられる第2内部電極24bと、第2樹脂層10bを積層方向Zに貫通するとともに、第1内部電極24aおよび第2内部電極24bを電気的に接続する第2層間接続導体14bとを備える。第1樹脂層10aの第1層間接続導体14aと第2樹脂層10bの第2層間接続導体14bとは、積層方向Zに直列に配設されていて、積層方向Zから見て大略一直線に重なる位置にある。なお、この明細書における積層方向Zから見て大略一直線という文言は、積層方向Zから見てお互いの中心が一直線上にある構成に加えて、積層方向Zから見てお互いの中心がわずかにずれる構成も含むことを意図している。
第2層間接続導体14bは、層間接続導体14として働き、例えば、第2樹脂層10bの内部側(裏側)から表側に向けて縮径したテーパ形状をしている。この第2層間接続導体14bは、表側に位置して第1内部電極24aに電気的に接続される表側接続面14xと、表側接続面14xと反対側(裏側)に位置して第2内部電極24bに電気的に接続される裏側接続面14yとを有する。積層方向Zから見て、第2層間接続導体14bの表側接続面14xおよび裏側接続面14yは、それぞれ、例えば円形状をしている。第2層間接続導体14bの表側接続面14xの外形は、第2層間接続導体14bの裏側接続面14yの外形内に収まっている。表側接続面14xのX軸方向の長さおよびY軸方向の長さは、それぞれ、裏側接続面14yよりも短い。言い換えると、第2層間接続導体14bは、断面視で台形形状をしており、表側接続面14xが台形の短辺側に相当し、裏側接続面14yが台形の長辺側に相当する。さらに言えば、第2層間接続導体14bの表側接続面14xの面積は、裏側接続面14yの面積よりも小さい。
積層方向Zから見て、第1内部電極24aは、上記のように例えば円形状をしているとともに、第2内部電極24bは、第2層間接続導体14bの裏側接続面14yを覆う形状を有していて、例えば第2層間接続導体14bの裏側接続面14yに相似する形状、さらに言えば、例えば円形状をしている。第2内部電極24bは、実質的に第1内部電極24aと同じ形状を有していて、第2層間接続導体14bの裏側接続面14yに対応しているので、第2内部電極24bの領域は、表面電極7の領域よりも大きい。第1層間接続導体14aおよび第2層間接続導体14bが、積層方向Zから見て大略一直線に重なる位置にあるとともに、表面電極7の領域は、積層方向Zから見て、第2内部電極24bよりも小さくて且つ第2内部電極24bの領域の外縁内に収まっている。したがって、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第2層間接続導体14bの裏側接続面14yを覆う第2内部電極24bの領域よりも小さくなるので、表面電極7および第2内部電極24bの間で形成される静電容量を抑制できる。
〔第3実施形態〕
図5および図6を参照しながら、第3実施形態に係る樹脂多層基板1を説明する。図5は、第3実施形態に係る樹脂多層基板1を模式的に示す断面図である。図6は、図5に示した樹脂多層基板1の平面図である。第3実施形態は、第1樹脂層10aの表側の表面を覆う保護層31が設けられていることを特徴としている。
図5および図6において、第1樹脂層10aの表側には、保護層31が設けられている。保護層31は、例えば、電気絶縁性のカバーレイフィルムまたはソルダーレジスト膜である。保護層31は、第1樹脂層10aの表側の表面を覆うとともに、表面電極7の一部を露出させるための開口32を有する。開口32は、複数の表面電極7の並び方向であるY軸方向に延在して、表面電極7を部分的に露出させるように設けられている。電子部品4の端子5は、はんだ等の導電性接合材8を介して、開口32から露出した表面電極7に接合され、表面電極7に電気的に接続される。
積層方向Zから見て、表面電極7が例えば円形状している場合、保護層31によって表面電極7の一側および他側の円弧部分が覆い隠され、例えば長円形状の表面電極7が露出する。したがって、表面電極7の領域が小さくなる。これにより、表面電極7および端子5の間で形成される静電容量を抑制できる。なお、表面電極7は、矩形状であってもよい。
隣り合う端子5,5の間には、保護層31が形成されていない。これにより、隣り合う端子5,5の間で形成される静電容量を抑制できる。
〔第4実施形態〕
図7を参照しながら、第4実施形態に係る樹脂多層基板1を説明する。図7は、第4実施形態に係る樹脂多層基板1を模式的に示す断面図である。第4実施形態は、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3が、積層体2の表側に設けられているともに、裏面電極9が積層方向Zから見て第1内部電極24aの外縁内に収まっていることを特徴としている。
図7において、樹脂多層基板1は、第2層間接続導体14bと、裏側層間接続導体として働く第3層間接続導体14cとを備える。第1層間接続導体14aと第2層間接続導体14bと第3層間接続導体14cとは、積層方向Zに直列に配設されていて、積層方向Zから見て大略一直線に重なる位置にある。
第2層間接続導体14bは、或る樹脂層(或る絶縁層)として働く第2樹脂層10bを積層方向Zに貫通して、積層体2の内部側(裏側)から表側に向けて縮径したテーパ形状をしている。この第2層間接続導体14bは、或る層間接続導体として働き、表側に位置して第1内部電極24aに電気的に接続される表側接続面14xと、表側接続面14xと反対側(裏側)に位置する裏側接続面14yとを有する。積層方向Zから見て、第2層間接続導体14bの表側接続面14xおよび裏側接続面14yは、それぞれ、例えば円形状をしている。第2層間接続導体14bの表側接続面14xの外形は、第2層間接続導体14bの裏側接続面14yの外形内に収まっている。表側接続面14xのX軸方向の長さおよびY軸方向の長さは、裏側接続面14yよりも短い。言い換えると、第2層間接続導体14bは、断面視で台形形状をしており、表側接続面14xが台形の短辺側に相当し、裏側接続面14yが台形の長辺側に相当する。さらに言えば、第2層間接続導体14bの表側接続面14xの面積は、裏側接続面14yの面積よりも小さい。
第3層間接続導体14cは、別の樹脂層(別の絶縁層)および裏側樹脂層(裏側絶縁層)として働く第3樹脂層10cを積層方向Zに貫通して、積層体2の内部側(裏側)から裏面側に向けて縮径したテーパ形状をしている。この第3層間接続導体14cは、別の層間接続導体および裏側層間接続導体として働き、裏面側に位置して裏面電極9に電気的に接続される表側接続面14xと、表側接続面14xと反対側(表側)に位置する裏側接続面14yとを有する。積層方向Zから見て、第3層間接続導体14cの表側接続面14xおよび裏側接続面14yは、それぞれ、例えば円形状をしている。第3層間接続導体14cの表側接続面14xの外形は、第3層間接続導体14cの裏側接続面14yの外形内に収まっている。表側接続面14xのX軸方向の長さおよびY軸方向の長さは、裏側接続面14yよりも短い。言い換えると、第3層間接続導体14cは、断面視で逆台形形状をしており、表側接続面14xが台形の短辺側に相当し、裏側接続面14yが台形の長辺側に相当する。さらに言えば、第3層間接続導体14cの表側接続面14xの面積は、裏側接続面14yの面積よりも小さい。
或る層間接続導体として働く第2層間接続導体14bと、別の層間接続導体および裏側層間接続導体として働く第3層間接続導体14cとが、積層方向Zに直列に接合される連接構造をなしている。第2層間接続導体14bの裏側接続面14yと、第3層間接続導体14cの裏側接続面14yとが、直接的に接合されて、電気的に接続されている。これにより、接合領域の大きい、或る層間接続導体14bの裏側接続面14yと、別の層間接続導体14cの裏側接続面14yとが接合するので、第2層間接続導体14bと第3層間接続導体14cとの間での接合が安定する。上記の連接構造を言い換えると、第2層間接続導体14bと第3層間接続導体14cとが、内部電極24を介さずに電気的に接続されている。これにより、他の様々な電極(他の内部電極24や表面電極7や裏面電極9)に対する意図しない静電容量の形成を抑制できる。
積層体2の裏側の表面すなわち第3樹脂層10cの裏側の表面には、導電層20としての裏面電極9が形成されている。電子部品4の端子5は、図示しない導電性接合材を介して、裏面電極9に接合されて、裏面電極9に電気的に接続される。したがって、第3樹脂層10cの裏側の表面に形成された裏面電極9は、電子部品4を実装するための実装電極として働く。裏側の裏面電極9は、積層方向Zから見て、例えば円形状をしている。裏側に実装される電子部品4は、例えば、ICチップである。したがって、第4実施形態に係る樹脂多層基板1は、表側および裏側の両側で電子部品4を実装可能である。
積層方向Zから見て、第1内部電極24aは、上記のように例えば円形状をしているとともに、裏側の裏面電極9は、第3層間接続導体14cの表側接続面14xを覆う形状を有していて、例えば表側接続面14xに相似する形状、さらに言えば、例えば円形状をしている。裏側の裏面電極9は、実質的に、表側の表面電極7と同じ形状をしている。第1層間接続導体14a、第2層間接続導体14bおよび第3層間接続導体14cが、積層方向Zから見て大略一直線に重なる位置にあるとともに、表側の表面電極7の領域および裏側の裏面電極9の領域は、積層方向Zから見て第1内部電極24aの領域の外縁内に収まっている。そして、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3に加えて、裏面電極9が積層方向Zから見て第1内部電極24aの外縁内に収まっている。したがって、表側および裏側の両側で電子部品4を実装可能な樹脂多層基板1において、表面電極7および第1内部電極24aの間で形成される静電容量、および、裏面電極9および第1内部電極24aの間で形成される静電容量をそれぞれ抑制できる。
〔第5実施形態〕
図8を参照しながら、第5実施形態に係る樹脂多層基板1を説明する。図8は、第5実施形態に係る樹脂多層基板1を模式的に示す断面図である。第5実施形態は、隣り合う信号用表面電極7a,7aの間には、グランド用表面電極7bが配設されることを特徴としている。
図8において、第1樹脂層10aの表側には、複数の表面電極7が設けられており、複数の表面電極7は、信号用表面電極7aおよびグランド用表面電極7bとして構成されており、隣り合う信号用表面電極7a,7aの間には、グランド用表面電極7bが配設されている。これにより、隣り合う信号用の端子5,5の間でのアイソレーションが向上し、クロストークを抑制できる。
信号用表面電極7aに関しては、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3が適用されている。グランド用表面電極7bは、積層方向Zから見てグランド用表面電極7bが第1内部電極24aと実質的に同じ形状であるという構造にすることもできる。この場合、第1樹脂層10aの表側の表面に対するグランド用表面電極7bの固着強度を大きくでき、電子部品4と樹脂多層基板1との間での接続強度を大きくできる。グランド用表面電極7bの面積は、信号用表面電極7aの面積よりも大きい。当該構成によれば、第1樹脂層10aの表側の表面に対するグランド用表面電極7bの固着強度を大きくでき、電子部品4と樹脂多層基板1との間での接続強度を大きくできる。また、グランド用表面電極7bは、積層方向Zから見てグランド用表面電極7bが第1内部電極24aの外縁内に収まるという電極構造3を適用することもできる。この場合、信号用表面電極7aおよびグランド用表面電極7bの間で形成される静電容量を抑制できる。
〔第6実施形態〕
図9を参照しながら、第6実施形態に係る樹脂多層基板1を説明する。図9は、第6実施形態に係る樹脂多層基板1を模式的に示す断面図である。第6実施形態は、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まるという電極構造3が、積層体2の表側に設けられているとともに、グランド電極層27が、積層体2の裏側に設けられていることを特徴としている。
図9において、樹脂多層基板1は、図7に示した第4実施形態との比較で、第3層間接続導体14cに電気的に接続される第3内部電極24cと、第4樹脂層(第4絶縁層)10dと、第4樹脂層10dの裏側の表面(積層体2の裏側の表面)に設けられるグランド電極層27とをさらに備える。
第3層間接続導体14cは、第3樹脂層10cを積層方向Zに貫通して、積層体2の内部側(表側)から裏側に向けて縮径したテーパ形状を有していて、裏側に位置する表側接続面14xと、表側接続面14xと反対側(表側)に位置する裏側接続面14yとを有する。第3層間接続導体14cの表側接続面14xには、第3内部電極24cが電気的に接続されている。
積層方向Zから見て、第3内部電極24cは、第3層間接続導体14cの表側接続面14xを覆う形状を有していて、例えば表側接続面14xに相似する形状、さらに言えば、例えば円形状をしている。第3内部電極24cは、実質的に、表側の表面電極7と同じ形状をしている。第3内部電極24cは、グランド電極層27に対面している。第3樹脂層10cおよび第4樹脂層10dの間には、積層方向Zに直交する面方向に延在する導電層20が設けられている。導電層20は、第3内部電極24cと、第3内部電極24cに連通する信号線路22とを有する。積層方向Zから見て、信号線路22は、例えば矩形状をしている。
第4樹脂層10dの裏側の表面(積層体2の裏側の表面)には、グランド電極層27が設けられている。グランド電極層27は、積層体2の積層方向Zと直交する面方向に延在している。グランド電極層27は、金属箔、例えば銅箔である。グランド電極層27は、第4樹脂層10dの裏側の表面(積層体2の裏側の表面)を覆うとともに、必要に応じて開口を有することができる。
第3内部電極24cは、第3層間接続導体14cの表側接続面14xを覆うとともに、第3層間接続導体14cの表側接続面14xに対応して小径であるので、第3内部電極24cの領域が小さくなる。これにより、第3内部電極24cおよびグランド電極層27の間で形成される静電容量を抑制できる。
また、表面電極7が形成される第1樹脂層10aの表側の表面(積層体2の表側の表面)には、グランド電極層27を設けることができる。グランド電極層27は、積層体2の積層方向Zと直交する面方向に延在している。積層体2の表側の表面に形成されるグランド電極層27は、金属箔、例えば銅箔であり、第1樹脂層10aの表側の表面を覆うとともに、積層方向Zから見て内部電極24と重ならないように構成される開口を有する。これにより、積層体2の表側の表面に形成されるグランド電極層27と内部電極24との間で形成される静電容量を抑制できる。
樹脂多層基板1は、電子部品4に隣接して(図9の右側に)、グランド電極層と複数の層間接続導体と複数の内部電極とグランド電極層とが積層されて電気的に接続される積層構造を有することができる。当該積層構造は、表面側から順に、表側のグランド電極層27と、第1層間接続導体14aと、第1内部電極24aと、第2層間接続導体14bと、第3層間接続導体14cと、第3内部電極24cと、第4層間接続導体14dと、裏側のグランド電極層27と有する。例えば、第1層間接続導体14aおよび第2層間接続導体14bは、積層体2の裏側から表側に向けて縮径したテーパ形状を有し、第3層間接続導体14cおよび第4層間接続導体14dは、積層体2の表側から裏側に向けて縮径したテーパ形状を有する。図9において左側にある表側のグランド電極27と右側にある表側のグランド電極27とは、電気的に接続されてもよい。左側および右側の表側のグランド電極層27によって、電子部品4が取り囲まれるように構成することができる。
〔第7実施形態〕
図10を参照しながら、第7実施形態に係る樹脂多層基板1を説明する。図10は、第7実施形態に係る樹脂多層基板1を模式的に示す断面図である。第7実施形態は、樹脂層10が、或る副樹脂層10xおよび別の副樹脂層10yを含む多層構造を有することを特徴としている。
図10では、第1樹脂層10aが、或る副樹脂層(或る副絶縁層)10xと、別の副樹脂層(別の副絶縁層)10yとを含む多層構造を有する。或る副樹脂層10xは、表側に位置し、別の副樹脂層10yは内部側(裏側)に位置する。別の副樹脂層10yは、或る副樹脂層10xよりも比誘電率が低い樹脂である。或る副樹脂層10xは、例えば、LCP樹脂(液晶ポリマー樹脂)である。別の副樹脂層10yは、例えば、PTFE樹脂(ポリテトラフルオロエチレン樹脂)やPFA樹脂(パーフルオロアルコキシアルカン樹脂)などの熱可塑性フッ素系樹脂である。第2樹脂層10bは、例えば、LCP樹脂(液晶ポリマー樹脂)である。第3樹脂層10cは、例えば、LCP樹脂(液晶ポリマー樹脂)である。
樹脂層10が、比誘電率が低い別の副樹脂層10yを含むので、不必要な静電容量を下げることができる。図10に示した配置では、比誘電率が低い別の副樹脂層10yが、信号線路22に接するため、信号線路22の周囲に形成される電場を緩和でき、信号線路22の線路幅を大きくすることができるので、高周波帯域における信号線路22の導体損失の増加を抑制できる。また、別の副樹脂層10yの誘電正接が低いと、さらに、誘電体損失も減らすことができる。
図10に示した配置と逆の配置にすることができる。すなわち、比誘電率が低い別の副樹脂層10yを表側に配置するとともに、別の副樹脂層10yよりも比誘電率が高い或る副樹脂層10xを内部側(裏側)に配置することができる。この場合、比誘電率が低い別の副樹脂層10yが、表面電極7に接するので、隣り合う表面電極7,7の間で形成される静電容量を抑制できる。
第7実施形態では、或る副樹脂層10xと別の副樹脂層10yとを含む多層構造の樹脂層10は、積層体2の表側に位置する第1樹脂層10aに用いられているが、積層体2の内部に位置する第2樹脂層10bや第3樹脂層10c、積層体2の裏側に位置する第4樹脂層10dなどの様々な樹脂層10にも適宜に用いられる。樹脂層10の多層構造は、或る副樹脂層10xと別の副樹脂層10yとを含む二層構造を例示したが、或る副樹脂層10xおよび別の副樹脂層10yと同じであるかまたは異なるさらなる副樹脂層を備える三層構造や四層構造などにすることもできる。
〔樹脂多層基板の製造方法〕
図11を参照しながら、樹脂多層基板1の製造方法を説明する。図11は、樹脂多層基板1の製造方法を説明する図である。
上述した樹脂多層基板1は、例えば、次に説明する製造方法によって製造される。
図11の(A)に示すように、導電層20付きの樹脂層10を複数個準備する(複数の樹脂層10を準備する工程)。導電層20付き樹脂層10は、樹脂層10の片面に導電層20として働く導体箔がラミネートされたシートである。樹脂層10は、熱可塑性樹脂からなり、例えばLCP樹脂(液晶ポリマー樹脂)である。導電層20は、金属箔であり、例えば銅箔である。
図11の(B)に示すように、導電層20付き樹脂層10の樹脂層10側からレーザ光を照射することによって、樹脂層10を貫通する層間接続孔12を形成する(層間接続孔12を形成する工程)。層間接続孔12は、樹脂層10を貫通するが、導電層20を貫通しない。レーザ光の照射によって層間接続孔12を形成するため、層間接続孔12は、樹脂層10の側から導電層20の側に向けて縮径したテーパ形状をしている。層間接続孔12は、表面電極7や第1内部電極24aに対応する位置に形成される。導電層20をフォトリソグラフィでパターニングすることにより、樹脂層10の一方の面に所望の導体パターンが形成される。例えば、積層体2の表側に位置することになる第1樹脂層10aでは、導体パターンとして、表面電極7が形成される(表面電極7を形成する工程)。積層体2の内部側(裏側)に位置することになる第2樹脂層10bでは、導体パターンとして、信号線路22および第1内部電極24aが形成される(第1内部電極24aを形成する工程)。
図11の(C)に示すように、層間接続孔12に対して、スクリーン印刷などにより導電性ペーストを充填する。これにより、樹脂層10の側から導電層20の側に向けて縮径したテーパ形状の第1層間接続導体14aが形成される(第1層間接続導体14aを形成する工程)。
テーパ形状の第1層間接続導体14aは、導電層20の側に位置して表面電極7に電気的に接続される表側接続面14xと、表側接続面14xと反対側に位置する裏側接続面14yとを有する。積層方向Zから見て、第1層間接続導体14aの表側接続面14xおよび裏側接続面14yは、それぞれ、例えば円形状をしている。第1層間接続導体14aの表側接続面14xの外形は、第1層間接続導体14aの裏側接続面14yの外形内に収まっている。第1層間接続導体14aの表側接続面14xの位置は、表面電極7の位置と一致している。上述した表面電極7は、第1層間接続導体14aの表側接続面14xを覆うので、第1内部電極24aよりも小径である。上述した第1内部電極24aは、第1層間接続導体14aの裏側接続面14yを覆うので、表面電極7よりも大径である。なお、第1層間接続導体14aを先に形成してから、表面電極7や第1内部電極24aなどの導体パターンを形成するようにしてもよい。
図11の(D)に示すように、表面電極7を有する第1樹脂層10aと、信号線路22および第1内部電極24aを有する第2樹脂層10bとを含む複数の樹脂層10が、積層方向Zに積み重ねられる(樹脂層10を積み重ねる工程)。積層方向から見て、第1層間接続導体14aの裏側接続面14yが第1内部電極24aと重なるように、第1樹脂層10aおよび第2樹脂層10bが位置決めされる。複数の樹脂層10を積層した状態で熱および圧力が加えられることにより、積層体2が熱圧着される(積層体2を熱圧着する工程)。このとき、層間接続孔12に充填された導電性ペーストは固化し、第1層間接続導体14aの裏側接続面14yは、第1内部電極24aに接合され、第1内部電極24aと電気的に接続される。
図11の(E)に示すように、熱圧着された積層体2は、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まっている電極構造3を備える。必要に応じて、第1樹脂層10aの表側の表面に保護層31を設けることもできる。表面電極7に導電性接合材を塗布し、電子部品4を表面電極7の上に配置し、リフロー処理を行なうことによって、電子部品4が樹脂多層基板1に表面実装される。
上記製造方法によれば、表面電極7が積層方向Zから見て、第1内部電極24aよりも小さくて且つ第1内部電極24aの外縁内に収まる電極構造3が積層体2に形成されている。したがって、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第1層間接続導体14aの裏側接続面14yを覆う第1内部電極24aの領域よりも小さくなるので、表面電極7および第1内部電極24aの間で形成される静電容量を抑制できる。
この発明の具体的な実施の形態について説明したが、この発明は、上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
第1層間接続導体14a、第2層間接続導体14bおよび第3層間接続導体14cなどの層間接続導体14は、断面視で、理想的には台形のテーパ形状を有するが、現実的には、長方形状を有したり、側辺が不連続になったりすることがあるので、これらの様々な形状を含む。
表面電極7、内部電極24、表側接続面14xおよび裏側接続面14yの各形状は、円形状だけでなく、楕円形状や長円形状や矩形状であってもよい。
この発明および実施形態をまとめると、次のようになる。
この発明の一態様に係る多層基板1は、
複数の絶縁層10が積層方向Zに積層される積層体2と、
前記絶縁層10のうち、前記積層体2の表側に位置する第1絶縁層10aの表側に設けられる表面電極7と、
前記第1絶縁層10aの裏側に設けられる第1内部電極24aと、
前記第1絶縁層10aを前記積層方向Zに貫通して、前記表面電極7および前記第1内部電極24aを電気的に接続する第1層間接続導体14aとを備える多層基板1であって、
前記第1層間接続導体14aは、前記表面電極7に電気的に接続される表側接続面14xと、前記第1内部電極24aに電気的に接続される裏側接続面14yとを有し、
前記第1層間接続導体14aの前記表側接続面14xの外形は、前記第1層間接続導体14aの前記裏側接続面14yの外形内に収まり、
前記表面電極7は前記第1層間接続導体14aの前記表側接続面14xを覆う形状を有するとともに、前記第1内部電極24aは前記第1層間接続導体14aの前記裏側接続面14yを覆う形状を有しており、
前記積層体2は、前記表面電極7が前記積層方向Zから見て前記第1内部電極24aよりも小さくて且つ前記第1内部電極24aの外縁内に収まる電極構造を備えることを特徴とする。
上記構成によれば、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第1層間接続導体14aの裏側接続面14yを覆う第1内部電極24aの領域よりも小さくなるので、表面電極7および第1内部電極24aの間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記第1層間接続導体14aの前記表側接続面14xは、前記積層方向Zから見て円形状を有し、
前記第1層間接続導体14aの前記裏側接続面14yは、前記積層方向Zから見て円形状を有し、
前記表側接続面14xの径は、前記裏側接続面14yの径よりも小さい。
上記実施形態によれば、不要な静電容量の形成を抑制できるとともに、表側接続面14xと表面電極7との間、および裏側接続面14yと第1内部電極24aとの間での各位置合わせが容易になる。
また、一実施形態の多層基板1では、
前記第1層間接続導体14aにおいて、前記表側接続面14xの面積は、前記裏側接続面14yの面積よりも小さい。
上記実施形態によれば、不要な静電容量の形成を抑制できるとともに、表側接続面14xと表面電極7との間、および裏側接続面14yと第1内部電極24aとの間での各位置合わせが容易になる。
また、一実施形態の多層基板1では、
前記表面電極7は、電子部品4の端子5を電気的に接続するための電極であり、
前記第1内部電極24aは、前記積層方向Zに直交する面方向に延在する信号線路22と連通しており、
前記信号線路22は、前記積層方向Zから見て前記端子5と重ならないように延在している。
上記実施形態によれば、電子部品4の端子5および信号線路22の間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記端子5の先端部5aは、前記積層方向Zから見て前記表面電極7の外縁内に収まる。
上記実施形態によれば、電子部品4の端子5および第1内部電極24aの間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記第1絶縁層10aの裏側に隣接配置される第2絶縁層10bと、
前記第2絶縁層10bの裏側に設けられる第2内部電極24bと、
前記第2絶縁層10bを前記積層方向Zに貫通して、前記第1内部電極24aおよび前記第2内部電極24bを電気的に接続する第2層間接続導体14bとをさらに備え、
前記第2層間接続導体14bは、前記第1内部電極24aに電気的に接続される表側接続面14xと、前記第2内部電極24bに電気的に接続される裏側接続面14yとを有し、
前記第2層間接続導体14bの前記表側接続面14xの外形は、前記第2層間接続導体14bの前記裏側接続面14yの外形内に収まり、
前記第2内部電極24bは第2層間接続導体14bの前記裏側接続面14yを覆う形状を有しており、
前記表面電極7は、前記積層方向Zから見て、前記第2内部電極24bよりも小さくて且つ前記第2内部電極24bの外縁内に収まる。
上記実施形態によれば、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第2層間接続導体14bの裏側接続面14yを覆う第2内部電極24bの領域よりも小さくなるので、表面電極7および第2内部電極24bの間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記第2絶縁層10bの裏側に隣接配置される第3絶縁層10cと、
第3絶縁層10cを前記積層方向Zに貫通して前記第2層間接続導体14bに電気的に接続される第3層間接続導体14cと、
前記第3層間接続導体14cの表側接続面14xに電気的に接続される第3内部電極24cと、
前記積層体2の裏側に設けられるグランド電極層27とをさらに備え、
前記第3内部電極24cが、前記グランド電極層27に対面し、
前記第3内部電極24cは、前記第3層間接続導体14cの前記表側接続面14xを覆う形状を有しており、
前記第3内部電極24cは、前記積層方向Zから見て、前記第1内部電極24aよりも小さくて且つ前記第1内部電極24aの外縁内に収まる。
上記実施形態によれば、第3内部電極24cの領域が小さくなるので、第3内部電極24cおよびグランド電極層27の間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記第1絶縁層10aの表側の表面を覆うとともに、前記表面電極7の一部を露出させるための開口32を有する電気絶縁性の保護層31をさらに備える。
上記実施形態によれば、表面電極7の領域が小さくなるので、表面電極7および端子5の間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記保護層31は、隣り合う前記表面電極7,7の間には形成されていない。
上記実施形態によれば、隣り合う端子5,5の間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記積層体2の裏側に位置する裏側絶縁層10cの裏側に設けられる裏面電極9と、
前記裏側絶縁層10cを前記積層方向Zに貫通して、前記裏面電極9に電気的に接続される裏側接続面14yを有する裏側層間接続導体14cとをさらに備え、
前記裏面電極9は前記裏側層間接続導体14cの前記表側接続面14xを覆う形状を有しており、
前記表側接続面14xは、前記積層方向Zから見て、前記第1内部電極24aよりも小さくて且つ前記第1内部電極24aの外縁内に収まる。
上記実施形態によれば、表側および裏側の両側で電子部品4を実装可能な多層基板1において、表面電極7および第1内部電極24aの間で形成される静電容量、および、裏面電極9および第1内部電極24aの間で形成される静電容量をそれぞれ抑制できる。
また、一実施形態の多層基板1では、
前記積層体2を構成する或る絶縁層10bを前記積層方向Zに貫通する或る層間接続導体14bであって、前記積層体2の表側に位置する前記或る層間接続導体14bの表側接続面14xの外形が、前記積層体2の裏側に位置する前記或る層間接続導体14bの裏側接続面14yの外形内に収まる或る層間接続導体14bと、或る絶縁層10bに隣接する別の絶縁層10cを前記積層方向Zに貫通する別の層間接続導体14cであって、前記積層体2の裏側に位置する前記別の層間接続導体14cの表側接続面14xの外形が、前記積層体2の表側に位置する前記別の層間接続導体14cの裏側接続面14yの外形内に収まる別の層間接続導体14cとが、前記積層方向Zに直列に接合される連接構造をなす場合、前記或る層間接続導体14bの前記裏側接続面14yと、前記別の層間接続導体14cの前記裏側接続面14yとが接合される。
上記実施形態によれば、接合領域の大きい、或る層間接続導体14bの裏側接続面14yと、別の層間接続導体14cの表側接続面14xとが接合するので、或る層間接続導体14bと別の層間接続導体14cとの間での接合が安定する。
また、一実施形態の多層基板1では、
前記第1絶縁層10aの表側には、複数の前記表面電極7が設けられており、
前記複数の前記表面電極7は、信号用表面電極7aおよびグランド用表面電極7bとして構成されており、隣り合う前記信号用表面電極7a,7aの間には、前記グランド用表面電極7bが配設される。
上記実施形態によれば、隣り合う信号用の端子5,5の間でのアイソレーションが向上し、クロストークを抑制できる。
また、一実施形態の多層基板1では、
前記グランド用表面電極7bの面積は、前記信号用表面電極7aの面積よりも大きい。
上記実施形態によれば、電子部品4と多層基板1との間での接続強度を大きくできる。
また、一実施形態の多層基板1では、
前記絶縁層10が、或る副絶縁層10xと、前記或る副絶縁層10xよりも比誘電率が低い別の副絶縁層10yとを含む多層構造を有する。
上記実施形態によれば、絶縁層10が、比誘電率が低い別の副絶縁層10yを含むので、不必要な静電容量を下げることができる。
また、一実施形態の多層基板1では、
前記或る副絶縁層10xよりも比誘電率が低い前記別の副絶縁層10yは、前記表面電極7の側に配置される。
上記実施形態によれば、比誘電率が低い別の副絶縁層10yが、表面電極7に接するので、隣り合う表面電極7,7の間で形成される静電容量を抑制できる。
また、一実施形態の多層基板1では、
前記或る副絶縁層10xよりも比誘電率が低い前記別の副絶縁層10yは、前記第1内部電極24aの側に配置される。
上記実施形態によれば、別の副絶縁層10yが信号線路22に接するため、信号線路22の周囲に形成される電場を緩和でき、信号線路22の線路幅を大きくすることができるので、高周波帯域における信号線路22の導体損失の増加を抑制できる。
また、一実施形態の多層基板1では、
前記絶縁層10が、或る副絶縁層10xと、前記或る副絶縁層10xよりも誘電正接が低い別の副絶縁層10yとを含む多層構造を有し、前記或る副絶縁層10xよりも誘電正接が低い前記別の副絶縁層10yは、前記第1内部電極24aの側に配置される。
上記実施形態によれば、誘電体損失も減らすことができる。
また、一実施形態の多層基板1では、
前記多層構造を有する前記絶縁層10が、前記第1絶縁層10aに用いられる。
上記実施形態によれば、高周波帯域における信号線路22の導体損失の増加を抑制したり、隣り合う表面電極7,7の間で形成される静電容量を抑制できる。
この発明の別の局面に係る多層基板1の製造方法は、
導電層20付きの第1絶縁層10aと、前記第1絶縁層10aの裏側に隣接配置される導電層20付きの第2絶縁層10bとを含む複数の絶縁層10を準備する工程と、
前記第1絶縁層10aに層間接続孔12を形成する工程と、
導電性ペーストを前記層間接続孔12に充填して、第1層間接続導体14aを形成する工程と、
前記第1絶縁層10aの前記導電層20のパターニングによって、前記第1層間接続導体14aに対応する位置に表面電極7を形成する工程と、
前記第2絶縁層10bの前記導電層20のパターニングによって、第1内部電極24aを形成する工程と、
前記第1層間接続導体14aに重なる位置に前記第1内部電極24aが位置するように、前記第1絶縁層10aおよび前記第2絶縁層10bを積層方向Zに積み重ねる工程と、
積み重ねられた前記第1絶縁層10aおよび前記第2絶縁層10bを熱圧着する工程とを含み、
前記第1層間接続導体14aは、前記表面電極7に電気的に接続される表側接続面14xと、前記第1内部電極24aに電気的に接続される裏側接続面14yとを有し、
前記第1層間接続導体14aの前記表側接続面14xの外形は、前記第1層間接続導体14aの前記裏側接続面14yの外形内に収まり、
前記表面電極7は前記第1層間接続導体14aの前記表側接続面14xを覆う形状を有するとともに、前記第1内部電極24aは前記第1層間接続導体14aの前記裏側接続面14yを覆う形状を有しており、
前記積層体2には、前記表面電極7が前記積層方向Zから見て前記第1内部電極24aよりも小さくて且つ前記第1内部電極24aの外縁内に収まる電極構造3が形成される。
上記製造方法によれば、表面電極7が積層方向Zから見て第1内部電極24aの外縁内に収まる電極構造3が積層体2に形成されている。したがって、第1層間接続導体14aの表側接続面14xを覆う表面電極7の領域が、第1層間接続導体14aの裏側接続面14yを覆う第1内部電極24aの領域よりも小さくなるので、表面電極7および第1内部電極24aの間で形成される静電容量を抑制できる。
1…樹脂多層基板(多層基板)
2…積層体
3…電極構造
4…電子部品
5…端子
5a…先端部
7…表面電極
7a…信号用表面電極
7b…グランド用表面電極
7p…縮径張出部
8…導電性接合材
9…裏面電極
10…樹脂層(絶縁層)
10a…第1樹脂層(第1絶縁層)
10b…第2樹脂層(第2絶縁層、或る絶縁層)
10c…第3樹脂層(第3絶縁層、別の絶縁層、裏側絶縁層)
10d…第4樹脂層(第4絶縁層)
10x…或る副樹脂層(或る副絶縁層)
10y…別の副樹脂層(別の副絶縁層)
12…層間接続孔
14…層間接続導体
14a…第1層間接続導体
14b…第2層間接続導体(或る層間接続導体)
14c…第3層間接続導体(別の層間接続導体、裏側層間接続導体)
14d…第4層間接続導体
14x…表側接続面
14y…裏側接続面
20…導電層
22…信号線路
24…内部電極
24a…第1内部電極
24b…第2内部電極
24c…第3内部電極
24p…拡径張出部
27…グランド電極層
31…保護層
32…開口
P…導体中心
R…線分
Q…仮想円
Z…積層方向

Claims (17)

  1. 複数の絶縁層が積層方向に積層される積層体と、
    前記絶縁層のうち、前記積層体の表側に位置する第1絶縁層の表側に設けられる表面電極と、
    前記第1絶縁層の裏側に設けられる第1内部電極と、
    前記第1絶縁層を前記積層方向に貫通して、前記表面電極および前記第1内部電極を電気的に接続する第1層間接続導体とを備える多層基板であって、
    前記第1層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第1内部電極に電気的に接続される裏側接続面とを有し、
    前記第1層間接続導体の前記表側接続面の外形は、前記第1層間接続導体の前記裏側接続面の外形内に収まり、
    前記表面電極は前記第1層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第1内部電極は前記第1層間接続導体の前記裏側接続面を覆う形状を有しており、
    前記積層体は、前記表面電極が前記積層方向から見て前記第1内部電極よりも小さくて且つ前記第1内部電極の外縁内に収まる電極構造を備え
    前記第1絶縁層の表側には、複数の前記表面電極が設けられており、
    前記複数の前記表面電極は、信号用表面電極およびグランド用表面電極として構成されており、隣り合う前記信号用表面電極の間には、前記グランド用表面電極が配設され、
    前記グランド用表面電極の面積は、前記信号用表面電極の面積よりも大きい、多層基板。
  2. 前記第1層間接続導体の前記表側接続面は、前記積層方向から見て円形状を有し、
    前記第1層間接続導体の前記裏側接続面は、前記積層方向から見て円形状を有し、
    前記表側接続面の径は、前記裏側接続面の径よりも小さい、請求項1に記載の多層基板。
  3. 前記第1層間接続導体において、前記表側接続面の面積は、前記裏側接続面の面積よりも小さい、請求項1または請求項2に記載の多層基板。
  4. 前記表面電極は、電子部品の端子を電気的に接続するための電極であり、
    前記第1内部電極は、前記積層方向に直交する面方向に延在する信号線路と連通しており、
    前記信号線路は、前記積層方向から見て前記端子と重ならないように延在している、請求項1から請求項3のいずれか1項に記載の多層基板。
  5. 前記端子の先端部は、前記積層方向から見て前記表面電極の外縁内に収まる、請求項4に記載の多層基板。
  6. 前記第1絶縁層の裏側に隣接配置される第2絶縁層と、
    前記第2絶縁層の裏側に設けられる第2内部電極と、
    前記第2絶縁層を前記積層方向に貫通して、前記第1内部電極および前記第2内部電極を電気的に接続する第2層間接続導体とをさらに備え、
    前記第2層間接続導体は、前記第1内部電極に電気的に接続される表側接続面と、前記第2内部電極に電気的に接続される裏側接続面とを有し、
    前記第2層間接続導体の前記表側接続面の外形は、前記第2層間接続導体の前記裏側接続面の外形内に収まり、
    前記第2内部電極は前記第2層間接続導体の前記裏側接続面を覆う形状を有しており、
    前記表面電極は、前記積層方向から見て、前記第2内部電極よりも小さくて且つ前記第2内部電極の外縁内に収まる、請求項1から請求項5のいずれか1項に記載の多層基板。
  7. 前記第2絶縁層の裏側に隣接配置される第3絶縁層と、
    第3絶縁層を前記積層方向に貫通して前記第2層間接続導体に電気的に接続される第3層間接続導体と、
    前記第3層間接続導体の表側接続面に電気的に接続される第3内部電極と、
    前記積層体の裏側に設けられるグランド電極層とをさらに備え、
    前記第3内部電極が、前記グランド電極層に対面し、
    前記第3内部電極は、前記第3層間接続導体の前記表側接続面を覆う形状を有しており、
    前記第3内部電極は、前記積層方向から見て、前記第1内部電極よりも小さくて且つ前記第1内部電極の外縁内に収まる、請求項6に記載の多層基板。
  8. 前記第1絶縁層の表側の表面を覆うとともに、前記表面電極の一部を露出させるための開口を有する電気絶縁性の保護層をさらに備える、請求項1から請求項7のいずれか1項に記載の多層基板。
  9. 前記保護層は、隣り合う前記表面電極の間には形成されていない、請求項8に記載の多層基板。
  10. 前記積層体の裏側に位置する裏側絶縁層の裏側に設けられる裏面電極と、
    前記裏側絶縁層を前記積層方向に貫通して、前記裏面電極に電気的に接続される表側接続面を有する裏側層間接続導体とをさらに備え、
    前記裏面電極は前記裏側層間接続導体の前記表側接続面を覆う形状を有しており、
    前記裏面電極は、前記積層方向から見て、前記第1内部電極よりも小さくて且つ前記第1内部電極の外縁内に収まる、請求項1から請求項7のいずれか1項に記載の多層基板。
  11. 前記積層体を構成する或る絶縁層を前記積層方向に貫通する或る層間接続導体であって、前記積層体の表側に位置する前記或る層間接続導体の表側接続面の外形が、前記積層体の裏側に位置する前記或る層間接続導体の裏側接続面の外形内に収まる或る層間接続導体と、或る絶縁層に隣接する別の絶縁層を前記積層方向に貫通する別の層間接続導体であって、前記積層体の裏側に位置する前記別の層間接続導体の表側接続面の外形が、前記積層体の表側に位置する前記別の層間接続導体の裏側接続面の外形内に収まる別の層間接続導体とが、前記積層方向に直列に接合される連接構造をなす場合、前記或る層間接続導体の前記裏側接続面と、前記別の層間接続導体の前記裏側接続面とが接合される、請求項1から請求項10のいずれか1項に記載の多層基板。
  12. 前記絶縁層が、或る副絶縁層と、前記或る副絶縁層よりも比誘電率が低い別の副絶縁層とを含む多層構造を有する、請求項1から請求項11のいずれか1項に記載の多層基板。
  13. 前記或る副絶縁層よりも比誘電率が低い前記別の副絶縁層は、前記表面電極の側に配置される、請求項12に記載の多層基板。
  14. 前記或る副絶縁層よりも比誘電率が低い前記別の副絶縁層は、前記第1内部電極の側に配置される、請求項12に記載の多層基板。
  15. 前記絶縁層が、或る副絶縁層と、前記或る副絶縁層よりも誘電正接が低い別の副絶縁層とを含む多層構造を有し、前記或る副絶縁層よりも誘電正接が低い前記別の副絶縁層は、前記第1内部電極の側に配置される、請求項1から請求項11のいずれか1項に記載の多層基板。
  16. 前記多層構造を有する前記絶縁層が、前記第1絶縁層に用いられる、請求項12から請求項15のいずれか1項に記載の多層基板。
  17. 導電層付きの第1絶縁層と、前記第1絶縁層の裏側に隣接配置される導電層付きの第2絶縁層とを含む複数の絶縁層を準備する工程と、
    前記第1絶縁層に層間接続孔を形成する工程と、
    導電性ペーストを前記層間接続孔に充填して、第1層間接続導体を形成する工程と、
    前記第1絶縁層の前記導電層のパターニングによって、前記第1層間接続導体に対応する位置に表面電極を形成する工程と、
    前記第2絶縁層の前記導電層のパターニングによって、第1内部電極を形成する工程と、
    前記第1層間接続導体に重なる位置に前記第1内部電極が位置するように、前記第1絶縁層および前記第2絶縁層を積層方向に積み重ねる工程と、
    積み重ねられた前記第1絶縁層および前記第2絶縁層を熱圧着する工程とを含み、
    前記第1層間接続導体は、前記表面電極に電気的に接続される表側接続面と、前記第1内部電極に電気的に接続される裏側接続面とを有し、
    前記第1層間接続導体の前記表側接続面の外形は、前記第1層間接続導体の前記裏側接続面の外形内に収まり、
    前記表面電極は前記第1層間接続導体の前記表側接続面を覆う形状を有するとともに、前記第1内部電極は前記第1層間接続導体の前記裏側接続面を覆う形状を有しており、
    前記積層体には、前記表面電極が前記積層方向から見て前記第1内部電極よりも小さくて且つ前記第1内部電極の外縁内に収まる電極構造が形成されており、
    前記第1絶縁層の表側には、複数の前記表面電極が設けられており、
    前記複数の前記表面電極は、信号用表面電極およびグランド用表面電極として構成されており、隣り合う前記信号用表面電極の間には、前記グランド用表面電極が配設され、
    前記グランド用表面電極の面積は、前記信号用表面電極の面積よりも大きい、多層基板の製造方法。
JP2022514044A 2020-04-07 2021-04-02 多層基板およびその製造方法 Active JP7294530B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020069181 2020-04-07
JP2020069181 2020-04-07
PCT/JP2021/014329 WO2021206019A1 (ja) 2020-04-07 2021-04-02 多層基板およびその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021206019A1 JPWO2021206019A1 (ja) 2021-10-14
JPWO2021206019A5 true JPWO2021206019A5 (ja) 2022-10-14
JP7294530B2 JP7294530B2 (ja) 2023-06-20

Family

ID=78023274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022514044A Active JP7294530B2 (ja) 2020-04-07 2021-04-02 多層基板およびその製造方法

Country Status (4)

Country Link
US (1) US20220418102A1 (ja)
JP (1) JP7294530B2 (ja)
CN (1) CN218587412U (ja)
WO (1) WO2021206019A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP4462473B2 (ja) * 2002-07-01 2010-05-12 富士通株式会社 高周波回路基板及びそれを用いた半導体装置
JP4323231B2 (ja) * 2003-06-20 2009-09-02 富士通マイクロエレクトロニクス株式会社 高周波伝送線路基板
CN101049058B (zh) * 2004-10-29 2012-10-10 株式会社村田制作所 陶瓷多层基板及其制造方法
JP4254860B2 (ja) * 2004-10-29 2009-04-15 株式会社村田製作所 チップ型電子部品を内蔵した多層基板及びその製造方法
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP5293060B2 (ja) * 2008-10-02 2013-09-18 株式会社デンソー 多層回路基板およびその製造方法
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
JP5741975B2 (ja) * 2011-03-17 2015-07-01 株式会社村田製作所 樹脂多層基板
JP2018014387A (ja) * 2016-07-20 2018-01-25 住友電工ファインポリマー株式会社 基板、フレキシブルプリント配線板用基材、フレキシブルプリント配線板及び基板の製造方法

Similar Documents

Publication Publication Date Title
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
TWI778189B (zh) 高頻傳輸用印刷線路板
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US11540393B2 (en) Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device
US9444126B2 (en) High-frequency signal line
US10993329B2 (en) Board joint structure
TWI608770B (zh) 柔性電路板及其製作方法
JP7294530B2 (ja) 多層基板およびその製造方法
JPWO2021206019A5 (ja)
US20220151065A1 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
WO2021230226A1 (ja) 回路基板、回路基板の接続構造、および、回路基板の接続構造の製造方法
TWI760832B (zh) 天線電路板的製作方法
US20230053211A1 (en) Multilayer board and method of manufacturing the same
US20230284381A1 (en) Multilayer substrate and method for manufacturing multilayer substrate
CN112566390B (zh) 多层柔性线路板及其制备方法
WO2022230883A1 (ja) 半導体パッケージ及び半導体電子装置
JP7197057B2 (ja) 伝送線路
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module
WO2022249600A1 (ja) 電子回路モジュール
JP5232467B2 (ja) 多層プリント配線板の製造方法
US20220141966A1 (en) Method for manufacturing multilayer substrate and multilayer substrate
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
US20230268256A1 (en) Electronic package structure and manufacturing method thereof
JP2004087945A (ja) 多層プリント基板およびその接続方法
JP2021136328A (ja) 多層配線基板