TW202348104A - 半導體複合裝置及半導體複合裝置之製造方法 - Google Patents

半導體複合裝置及半導體複合裝置之製造方法 Download PDF

Info

Publication number
TW202348104A
TW202348104A TW112128195A TW112128195A TW202348104A TW 202348104 A TW202348104 A TW 202348104A TW 112128195 A TW112128195 A TW 112128195A TW 112128195 A TW112128195 A TW 112128195A TW 202348104 A TW202348104 A TW 202348104A
Authority
TW
Taiwan
Prior art keywords
capacitor
composite device
semiconductor composite
capacitor array
hole conductor
Prior art date
Application number
TW112128195A
Other languages
English (en)
Inventor
北村達矢
姫田髙志
古川剛史
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202348104A publication Critical patent/TW202348104A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Abstract

本發明提供可小型化且自電容器至負載之連接距離短之半導體複合裝置。 半導體複合裝置1，具備：主動元件10及被動元件20，配置於複數個通道之每一個中，構成電壓調節器；負載30，被供給由上述電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。配置於通道中之複數個電容器（例如輸出電容器C1及C2）包含電容器陣列50，其包含經平面配置之複數個電容器部而一體成型。電容器陣列50具有複數個貫通孔導體TH1及TH2，其於相對於配線基板40之構裝面而垂直之方向貫通電容器陣列50。自配線基板40之構裝面來看，電容器陣列50之至少一部分配置於與負載30重疊之位置。

Description

半導體複合裝置及半導體複合裝置之製造方法
本發明係關於半導體複合裝置及半導體複合裝置之製造方法。
專利文獻1揭示一種半導體裝置，包含：埋入有如電感器或電容器般之被動元件（受動元件）之一部分或全部的封裝基板、以及包含如開關元件般之主動元件（能動元件）之電壓控制裝置。專利文獻1所記載之半導體裝置中，電壓控制裝置、以及應供給電源電壓之負載構裝於封裝基板上。由電壓調整部所調整之直流電壓藉由封裝基板內之被動元件而平滑化來供給至負載。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利申請公開第2011/0050334號說明書
[發明所欲解決之問題]
如專利文獻1所記載之具有電壓控制裝置之半導體裝置，例如應用於行動電話或者智慧型手機等電子機器。近年來，電子機器之小型化及薄型化正在推進，隨之期望半導體裝置本身之小型化。進而，於智慧型手機所代表之高功能行動終端之電源電路部等，使用多通道之DC-DC轉換器IC（Integrated Circuit，積體電路）、或者搭載有低消耗電力功能等之PMIC（Power Management Integrated Circuit，電力管理積體電路）等。該等IC中，由低電壓及大電流所致之高速驅動化、低消耗電力化正在推進。
圖1係示意性表示構成多通道電源之半導體複合裝置之一例的俯視圖。圖1中，示出通道數為2個之情形之例。
圖1所示之半導體複合裝置100，具備：主動元件10及被動元件20，構成電壓調節器（Voltage Regulator）；負載（Load）30，被供給由電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。
主動元件10及被動元件20配置於每個通道中。第1通道CH1構成電源電路為1個之單相電源，第2通道CH2構成複數個電源電路並聯連接之多相電源。
構成電壓調節器的主動元件10，包含開關元件SW1、SW2、SW3及SW4。其中，開關元件SW1配置於第1通道CH1，開關元件SW2、SW3及SW4配置於第2通道CH2。
構成電壓調節器的被動元件20包含輸出電容器C1及C2。其中，輸出電容器C1配置於第1通道CH1，輸出電容器C2配置於第2通道CH2。此處所示之輸出電容器為了簡化說明，而僅例示與開關元件之開關頻率對應之電壓平滑用之電容器，亦包含將用以對於各個通道抑制雜訊或使高頻短路之去耦用途之電容器分流連接於輸出線者，其等亦可並聯連接。
構成電壓調節器的被動元件20進一步包含電感器L1、L2、L3及L4。其中，電感器L1配置於第1通道CH1，電感器L2、L3及L4配置於第2通道CH2。
此外，構成電壓調節器的被動元件20只要至少包含輸出電容器C1及C2即可，電感器L1、L2、L3及L4亦可未必包含。
如圖1所示之半導體複合裝置100般，若輸出電容器等電容器配置於配線基板之一個構裝面，則需要用以配置電容器之構裝面積，因此半導體複合裝置之小型化變得困難。電容器配置於每個通道中，因此通道數越多，構裝面積越大。
又，若自輸出電容器等電容器至負載之連接距離變長，則因配線而引起之電感器成分及電阻成分，由等效串聯電感（ESL）及等效串聯電阻（ESR）所引起之損失變大。因此，期望電容器配置於負載之近處。
本發明之目的在於提供可小型化且自電容器至負載之連接距離短之半導體複合裝置。進而，本發明之目的在於提供上述半導體複合裝置之製造方法。 [解決課題之手段]
本發明之半導體複合裝置，具備：主動元件及被動元件，配置於複數個通道之每一個中，構成電壓調節器；負載，被供給由上述電壓調節器所調整之直流電壓，且包含半導體元件；以及配線基板，與上述主動元件、上述被動元件及上述負載電氣連接。構成上述電壓調節器之上述主動元件包含開關元件。構成上述電壓調節器之上述被動元件包含用以使電源驅動之電容器。配置於上述通道中之複數個上述電容器包含電容器陣列，其包含經平面配置之複數個電容器部而一體成型。上述電容器陣列包含複數個貫通孔導體，其於相對於上述配線基板之構裝面而垂直之方向貫通上述電容器陣列。自上述配線基板之構裝面來看，上述電容器陣列之至少一部分配置於與上述負載重疊之位置。此外，亦可存在藉由與一體成型之電容器陣列不同之其他電容器來驅動電源之通道，電容器陣列內之複數個電容器亦可於同一通道中並聯連接，又，亦可存在相對於電容器陣列而並聯連接之其他電容器。
本發明之半導體複合裝置之製造方法，係電容器陣列內設於配線基板中之上述半導體複合裝置之製造方法，包含：於配線基板中形成腔室之步驟；將電容器陣列配置於上述腔室之內部之步驟；將上述配線基板與上述電容器陣列電氣連接之步驟；以及將上述腔室加以密封，將上述電容器陣列內設於上述配線基板中之步驟。 [發明之效果]
根據本發明，可提供可小型化且自電容器至負載之連接距離短之半導體複合裝置。
以下，對本發明之半導體複合裝置及半導體複合裝置之製造方法進行說明。 然而，本發明並不限定於以下之構成，可於不變更本發明之主旨之範圍內適當變更而應用。此外，將以下所記載之本發明之各個理想構成組合2個以上而成者亦為本發明。
[半導體複合裝置] 本發明之半導體複合裝置，具備：主動元件及被動元件，配置於複數個通道之每一個中，構成電壓調節器；負載，被供給由上述電壓調節器所調整之直流電壓；以及配線基板，與上述主動元件、上述被動元件及上述負載電氣連接。構成上述電壓調節器之上述主動元件包含開關元件。構成上述電壓調節器之上述被動元件包含用以使電源驅動之電容器。
本發明之半導體複合裝置中，用以使電源驅動之電容器可為輸出側之電容器，亦可為輸入側之電容器。本發明之半導體複合裝置可具備輸出側之電容器及輸入側之電容器中之任一者來作為用以使電源驅動之電容器，亦可具備兩者。
以下所示之各實施形態為例示，當然可將不同實施形態中所示之構成進行部分性之置換或組合。於第2實施形態以下，關於與第1實施形態共通之事項之記述省略，僅對不同點進行說明。尤其關於由同樣之構成所產生之同樣之作用效果，未於每個實施形態中逐次提及。
以下之說明中，於未將各實施形態特別區分之情形時，僅稱為「本發明之半導體複合裝置」。
以下所示之圖式為示意性者，其尺寸或縱橫比之比例尺等存在與實際製品不同之情形。
（第1實施形態） 圖2係示意性表示本發明之第1實施形態之半導體複合裝置之一例的剖面圖。圖3係自配線基板之一個構裝面來看圖2所示之半導體複合裝置的俯視圖。圖4係示意性表示構成圖2及圖3所示之半導體複合裝置之電容器陣列之一例的俯視圖。圖5係圖2及圖3所示之半導體複合裝置之電路構成圖。圖3中，示出通道數為2個之情形之例，但通道數亦可為3個以上。
圖2及圖3所示之半導體複合裝置1，具備：主動元件10及被動元件20，構成電壓調節器；負載30，被供給由電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。
主動元件10及被動元件20配置於每個通道中。第1通道CH1構成電源電路為1個之單相電源，第2通道CH2構成複數個電源電路並聯連接之多相電源。第2通道CH2中，示出3個電源電路並聯連接之多相電源之例，但並聯連接之電源電路之數量並無特別限定。
此外，第1通道CH1及第2通道CH2兩者亦可構成單相電源。或者，第1通道CH1及第2通道CH2兩者亦可構成多相電源。於該情形時，並聯連接之電源電路之數量可相同，亦可不同。
構成電壓調節器的主動元件10包含開關元件SW1、SW2、SW3及SW4。其中，開關元件SW1配置於第1通道CH1，開關元件SW2、SW3及SW4配置於第2通道CH2。
圖2及圖3所示之例中，配置於第1通道CH1中之開關元件SW1與配置於第2通道CH2中之開關元件SW2、SW3及SW4配置於配線基板40之一個構裝面。
構成電壓調節器的被動元件20包含輸出電容器C1及C2。其中，輸出電容器C1配置於第1通道CH1，輸出電容器C2配置於第2通道CH2。此處所示之輸出電容器與圖1同樣，為簡化說明，而僅例示與開關元件之開關頻率對應之電壓平滑用之電容器，但亦包含將用以對各個通道抑制雜訊或使高頻短路之去耦用途之電容器分流連接於輸出線者，其等亦可並聯連接。以下之圖式中亦同樣。
輸出電容器C1及C2係用以使電源穩定驅動之電容器之一例，用以使輸出電壓平滑化之輸出電容器。如圖2、圖3及圖4所示，配置於第1通道CH1中之輸出電容器C1、以及配置於第2通道CH2中之輸出電容器C2包含電容器陣列50，其包含經平面配置之複數個電容器部而一體成型。構成輸出電容器C1之電容器部之大小可與構成輸出電容器C2之電容器部之大小相同，亦可不同。
電容器陣列50具有複數個貫通孔導體TH1及TH2，其於相對於配線基板40之構裝面而垂直之方向貫通電容器陣列50。於貫通孔導體TH1或TH2之一個端部形成有第1連接端子61，於貫通孔導體TH1或TH2之另一個端部形成有第2連接端子62。
如圖2及圖3所示，自配線基板40之構裝面來看，電容器陣列50之至少一部分配置於與負載30重疊之位置。圖2及圖3所示之例中，電容器陣列50內設於配線基板40中。
構成電壓調節器的被動元件20進一步包含電感器L1、L2、L3及L4。其中，電感器L1配置於第1通道CH1，電感器L2、L3及L4配置於第2通道CH2。電感器L1連接於開關元件SW1與負載30之間，電感器L2連接於開關元件SW2與負載30之間，電感器L3連接於開關元件SW3與負載30之間，電感器L4連接於開關元件SW4與負載30之間。
圖2及圖3所示之例中，配置於第1通道CH1中之電感器L1以及配置於第2通道CH2中之電感器L2、L3及L4配置於配線基板40之一個構裝面。
此外，構成電壓調節器的被動元件20若至少包含輸出電容器C1及C2即可，電感器L1、L2、L3及L4亦可未必包含。
負載30包含半導體元件。負載30例如可列舉邏輯運算電路或者記憶電路等半導體積體電路（IC）等。
圖2及圖3所示之例中，負載30配置於配線基板40之一個構裝面。
於配線基板40之一個構裝面形成有電路層45，其包含：用以構裝開關元件SW1、SW2、SW3及SW4、電感器L1、L2、L3及L4以及負載30等零件之連接盤；以及用以將其等連接之配線。經由電路層45，配線基板40與主動元件10、被動元件20及負載30電氣連接。
雖未圖示，但於配線基板40之構裝面，除主動元件10、被動元件20及負載30以外，亦可配置扼流電感器、突波保護用之二極體元件、以及分壓用之電阻元件等電子機器。
圖2及圖3所示之例中，對通道數為2個之半導體複合裝置進行說明。然而，本發明之第1實施形態之半導體複合裝置中，通道數若為2個以上，則並無特別限定。
本發明之第1實施形態之半導體複合裝置，其特徵在於：配置於通道中之複數個輸出電容器等電容器包含電容器陣列，其包含經平面配置之複數個電容器部而一體成型；電容器陣列包含複數個貫通孔導體，其於相對於配線基板之構裝面而垂直之方向貫通電容器陣列；並且自配線基板之構裝面來看，電容器陣列之至少一部分配置於與負載重疊之位置。
本發明之第1實施形態中，藉由半導體複合裝置具有上述特徵，複數個電容器未與負載配置於同一平面，因此可減小構裝面積。其結果為，可實現半導體複合裝置之小型化。
又，無需將自電容器至負載之配線分佈於同一平面中，因此可將自電容器至負載之連接距離縮短。其結果為，可減小由配線所引起之電感器成分及電阻成分。
本發明之第1實施形態之半導體複合裝置中，一體成型之電容器陣列可僅與複數個通道中之1個通道連接，但較佳為與2個以上之通道連接。本發明之第1實施形態之半導體複合裝置中，配置於所有通道中之複數個電容器亦可僅包含一體成型之電容器陣列。或者，可存在藉由與一體成型之電容器陣列不同之其他電容器而使電源穩定驅動之通道，電容器陣列內之複數個電容器亦可於同一通道中並聯連接，又，亦可存在相對於電容器陣列而並聯連接之其他電容器。
又，圖2及圖3所示之例中，對第1通道CH1構成單相電源且第2通道CH2構成多相電源之半導體複合裝置進行說明。然而，本發明之第1實施形態之半導體複合裝置中，可為所有通道構成單相電源，亦可為所有通道構成多相電源，亦可為構成單相電源之通道與構成多相電源之通道混合存在。於構成多相電源之通道存在複數個之情形時，並聯連接之電源電路之數量可於每個通道中相同，亦可不同。
本發明之第1實施形態之半導體複合裝置中，貫通孔導體形成於自電容器陣列之厚度方向之上表面貫通至底面之貫通孔之至少內壁面。貫通孔之內壁面藉由Cu、Au或Ag等低電阻之金屬而金屬化。就加工之容易度而言，例如可藉由無電解鍍Cu、電解鍍Cu而金屬化。此外，關於貫通孔導體之金屬化，並不限定於僅將貫通孔之內壁面進行金屬化之情形，亦可充填金屬或者金屬與樹脂之複合材料等。
此處，貫通孔導體分類為：A.電容器之陽極用、B.電容器之陰極及接地用、C.I/O線用。A.電容器之陽極用之貫通孔導體與電容器之陽極連接，B.電容器之陰極及接地用之貫通孔導體與電容器之陰極連接，C.I/O線用之貫通孔導體與電容器之陽極及陰極中之任一者均未連接。
A.電容器之陽極用之貫通孔導體可於貫通電容器之貫通孔與貫通孔導體之間充填絕緣材料，亦可不充填。於後者之情形時，成為後述電容器之陽極即陽極板之芯部與貫通孔導體直接連接之結構。B.電容器之陰極及接地用之貫通孔導體、以及C.I/O線用之貫通孔導體，於貫通電容器之貫通孔與貫通孔導體之間充填有絕緣材料。
本發明之第1實施形態之半導體複合裝置中，貫通電容器陣列之貫通孔導體中之至少一個貫通孔導體例如與輸出電容器等電容器之陽極連接。
圖6係示意性表示與電容器之陽極連接之貫通孔導體及其周邊之一例的剖面圖。圖7係沿著圖6之VII-VII線之投影剖面圖。圖6及圖7中，對與輸出電容器C1之陽極連接之第1貫通孔導體TH11進行說明。
圖6所示之輸出電容器C1包含：電容器部210、與第1貫通孔導體TH11電氣連接之導電部220、以及積層於電容器部210之表面之絕緣部230。導電部220形成於第1貫通孔導體TH11之表面，可作為連接端子來發揮功能。絕緣部230較佳為如圖6所示，包含：積層於電容器部210之表面之第1絕緣部230A、以及積層於第1絕緣部230A之表面之第2絕緣部230B。
本實施形態中，電容器部210包含由金屬構成之陽極板211。例如，陽極板211包含由閥作用金屬構成之芯部212。陽極板211較佳為包含設置於芯部212之至少一個主面上之多孔質部214。於多孔質部214之表面設置有介電體層（未圖示），且於介電體層之表面設置有陰極層216。藉此，本實施形態中，電容器部210形成電解電容。此外，圖6中，示出作為導電體層之碳層216A及銅層216B來作為陰極層216。圖6中雖未示出，但作為陰極層216，於介電體層之表面設置有固體電解質層，且於固體電解質層之表面設置有導電體層。
於電容器部210形成有電解電容之情形時，陽極板211由顯示出所謂閥作用之閥作用金屬所構成。閥作用金屬例如可列舉：鋁、鉭、鈮、鈦、鋯等金屬單體，或者包含至少1種該等金屬之合金等。該等之中，較佳為鋁或鋁合金。以下，將以鋁或鋁合金作為基材之電解電容稱為鋁元件。
陽極板211之形狀較佳為平板狀，更佳為箔狀。陽極板211若於芯部212之至少一個主面具有多孔質部214即可，亦可於芯部212之兩個主面具有多孔質部214。多孔質部214較佳為形成於芯部212之表面之多孔質層，更佳為蝕刻層。
設置於多孔質部214之表面之介電體層反映出多孔質部214之表面狀態而成為多孔質，具有微細之凹凸狀之表面形狀。介電體層較佳為由上述閥作用金屬之氧化皮膜所構成。例如，於使用鋁箔來作為陽極板211之情形時，藉由在包含己二酸銨等之水溶液中對鋁箔之表面進行陽極氧化處理（亦稱為化學處理），可形成由氧化皮膜構成之介電體層。
設置於介電體層之表面之陰極層216例如包含設置於介電體層之表面之固體電解質層。陰極層216較佳為進一步包含設置於固體電解質層之表面之導電體層。
構成固體電解質層之材料例如可列舉：聚吡咯類、聚噻吩類、聚苯胺類等導電性高分子等。該等之中，較佳為聚噻吩類，特佳為稱為PEDOT之聚(3,4-乙烯二氧噻吩)（poly(3,4-ethylene dioxythiophene)）。又，上述導電性高分子亦可包含聚苯乙烯磺酸（polystyrene sulfonic acid，PSS）等摻雜劑。此外，固體電解質層較佳為包含：將介電體層之細孔（凹部）進行充填之內層、以及被覆介電體層之外層。
導電體層包含導電性樹脂層及金屬層中之至少1層。導電體層可僅為導電性樹脂層，亦可僅為金屬層。導電體層較佳為被覆固體電解質層之整面。
導電性樹脂層例如可列舉：包含選自由銀填料、銅填料、鎳填料及碳填料所組成之群中的至少1種導電性填料之導電性黏接劑層等。
金屬層例如可列舉：金屬鍍敷膜、金屬箔等。金屬層較佳為包含選自由鎳、銅、銀及以該等金屬作為主成分之合金所組成之群中的至少一種金屬。此外，所謂「主成分」，係指元素之重量比率最大之元素成分。
導電體層例如包含：設置於固體電解質層之表面之碳層、以及設置於碳層之表面之銅層。
碳層係為了使固體電解質層與銅層電氣連接以及機械性連接而設置。碳層可藉由利用海綿轉印、網版印刷、分配器、噴墨印刷等，將碳膏塗布於固體電解質層上，而形成於既定之區域。
銅層可藉由利用海綿轉印、網版印刷、噴射塗布、分配器、噴墨印刷等，將銅膏印刷於碳層上而形成。
導電部220係以例如Ag、Au或Cu之類之低電阻之金屬作為主體而構成。作為層間之密合力提高之目的，亦可將混合有上述導電性填料及樹脂之導電性密合材設置為導電部。
絕緣部230係以環氧、酚或聚醯亞胺等樹脂，或者環氧、酚或聚醯亞胺等樹脂與二氧化矽或氧化鋁等無機填料之混合材料之類的絕緣材料構成。
此外，作為電容器部210，亦可利用：使用鈦酸鋇之陶瓷電容；或者使用氮化矽（SiN）、二氧化矽（SiO 2）、氟化氫（HF）等之薄膜電容。然而，就可形成更薄型且面積比較大之電容器部210、以及如電容器陣列50之剛性及柔軟性之類之機械特性之觀點而言，電容器部210較佳為以鋁等金屬作為基材之電容，更佳為以鋁等金屬作為基材之電解電容，尤佳為以鋁或鋁合金作為基材之電解電容。
第1貫通孔導體TH11係以於輸出電容器C1之厚度方向貫通電容器部210之方式來形成。具體而言，第1貫通孔導體TH11形成於在厚度方向貫通電容器部210之第1貫通孔h11之至少內壁面。
第1貫通孔導體TH11如圖6及圖7所示，與陽極板211之端面連接。即，第1貫通孔導體TH11於陽極板211之端面，與電容器部210之陽極即芯部212連接。
藉由將第1貫通孔導體TH11與電容器部210之陽極電氣連接，可實現輸出電容器C1之小型化，半導體複合裝置可進一步小型化。於該情形時，若第1貫通孔導體TH11與陽極板211之端面連接，則可同時實現以下功能，即，通過第1貫通孔導體TH11而將輸出電容器C1之上下連接之配線功能、以及將電容器部210之陽極與配線連接之功能，因此可實現半導體複合裝置之小型化。進而，藉由配線長度縮短，可降低輸出電容器C1之ESL及ESR。
在與第1貫通孔導體TH11連接之陽極板211之端面，芯部212及多孔質部214露出，藉由在多孔質部214中充填絕緣材料，而如圖6及圖7所示，於第1貫通孔導體TH11之周圍設置有第3絕緣部230C。
如圖6所示，較佳為在與第1貫通孔導體TH11連接之陽極板211之端面露出芯部212及多孔質部214。於該情形時，第1貫通孔導體TH11與多孔質部214之接觸面積增大，因此密合性提高，難以產生第1貫通孔導體TH11之剝落等不良情況。
於在與第1貫通孔導體TH11連接之陽極板211之端面露出芯部212及多孔質部214之情形時，較佳為於多孔質部214之空洞部分存在絕緣材料。即，較佳為於第1貫通孔導體TH11之周圍設置有第3絕緣部230C。藉由在第1貫通孔導體TH11之一定周圍之多孔質部214充填絕緣材料，可確保陽極板211之芯部212與陰極層216之間之絕緣性，可防止短路。進而，可抑制於用以形成導電部220等之藥液處理時所產生之陽極板211之端面之溶解，因此可防止藥液於電容器部210中之侵入，輸出電容器C1之可靠性提高。
從提高上述效果之觀點而言，第3絕緣部230C之厚度如圖6所示，較佳為比多孔質部214之厚度更厚。
此外，於在與第1貫通孔導體TH11連接之陽極板211之端面露出芯部212及多孔質部214之情形時，亦可於多孔質部214之空洞部分不存在絕緣材料。於該情形時，於陽極板211之端面露出多孔質部214之空洞部分。
如圖6及圖7所示，於第1貫通孔導體TH11與陽極板211之間設置有陽極連接層240，較佳為第1貫通孔導體TH11與陽極板211之端面經由陽極連接層240而連接。藉由在第1貫通孔導體TH11與陽極板211之間設置有陽極連接層240，陽極連接層240發揮作為對於陽極板211之芯部212及多孔質部214之阻隔層的功能。其結果為，由於可抑制於用以形成導電部220等之藥液處理時所產生之陽極板211之溶解，故而可防止藥液於電容器部210中之侵入，輸出電容器C1之可靠性提高。
於在第1貫通孔導體TH11與陽極板211之間設置有陽極連接層240之情形時，例如，陽極連接層240如圖6及圖7所示，自陽極板211起依序包含：以Zn作為主要材料之第1陽極連接層240A、以及以Ni或Cu作為主要材料之第2陽極連接層240B。例如，於藉由鋅酸鹽處理而使Zn置換析出，於陽極板211之端面形成第1陽極連接層240A後，藉由無電解鍍Ni處理或者無電解鍍Cu處理，而於第1陽極連接層240A上形成第2陽極連接層240B。此外，亦存在第1陽極連接層240A消失之情形，於該情形時，陽極連接層240亦可僅包含第2陽極連接層240B。
其中，陽極連接層240較佳為包含以Ni作為主要材料之層。藉由將Ni用於陽極連接層240，可減少對構成陽極板211之Al等之損傷，可提高阻隔性。
於在第1貫通孔導體TH11與陽極板211之間設置有陽極連接層240之情形時，較佳為如圖6所示，於自與厚度方向正交之方向來看剖面時，第1貫通孔導體TH11所延伸之方向之陽極連接層240之長度比第1貫通孔導體TH11所延伸之方向之陽極板211之長度更長。於該情形時，於陽極板211之端面露出之芯部212及多孔質部214被陽極連接層240完全被覆，因此可進而抑制上述陽極板211之溶解。
如圖7所示，當自厚度方向來俯視時，第1貫通孔導體TH11較佳為遍及第1貫通孔h11之全周而與陽極板211之端面連接。於該情形時，由於第1貫通孔導體TH11與陽極板211之接觸面積增大，故而與第1貫通孔導體TH11之連接電阻降低，可降低輸出電容器C1之ESR。進而，第1貫通孔導體TH11與陽極板211之密合性提高，由熱應力所引起之連接面之剝落等不良情況難以產生。
於第1貫通孔h11中，較佳為充填有包含樹脂之材料。即，如圖6及圖7所示，較佳為於第1貫通孔h11內設置有第1樹脂充填部242A。藉由在第1貫通孔h11內充填樹脂材料來消除空隙，可抑制形成於第1貫通孔h11之內壁面上之第1貫通孔導體TH11之分層之發生。
充填於第1貫通孔h11中之材料較佳為熱膨脹率大於構成第1貫通孔導體TH11之材料（例如銅）。於該情形時，藉由充填於第1貫通孔h11中之材料於高溫環境下膨脹，而將第1貫通孔導體TH11自第1貫通孔h11之內側向外側擠壓，可進而抑制第1貫通孔導體TH11之分層之發生。
充填於第1貫通孔h11中之材料之熱膨脹率可與構成第1貫通孔導體TH11之材料之熱膨脹率相同，亦可小於構成第1貫通孔導體TH11之材料之熱膨脹率。
本發明之第1實施形態之半導體複合裝置中，設置於至少1個通道中之電感器亦可電氣連接於與輸出電容器等電容器之陽極連接之貫通孔導體。於該情形時，較佳為配置於全部通道中之電感器電氣連接於與電容器之陽極連接之貫通孔導體。
本發明之第1實施形態之半導體複合裝置中，貫通電容器陣列之貫通孔導體中之至少1個貫通孔導體例如與輸出電容器等電容器之陰極連接。
圖8係示意性表示與電容器之陰極連接之貫通孔導體及其周邊之一例的剖面圖。圖9係沿著圖8之IX-IX線的投影剖面圖。圖8及圖9中，對與輸出電容器C1之陰極連接之第2貫通孔導體TH12進行說明。
圖8所示之輸出電容器C1包含：電容器部210、與第2貫通孔導體TH12電氣連接之導電部222、以及積層於電容器部210之表面之絕緣部230。導電部222形成於第2貫通孔導體TH12之表面，可作為連接端子而發揮功能。絕緣部230較佳為如圖8所示，包含：積層於電容器部210之表面之第1絕緣部230A、以及積層於第1絕緣部230A之表面之第2絕緣部230B。
如圖6中所說明，電容器部210包含由金屬構成之陽極板211。例如，陽極板211具有由閥作用金屬構成之芯部212。陽極板211較佳為具有設置於芯部212之至少一個主面之多孔質部214。於多孔質部214之表面設置有介電體層（未圖示），且於介電體層之表面設置有陰極層216。藉此，本實施形態中，電容器部210形成電解電容。
第2貫通孔導體TH12係以於輸出電容器C1之厚度方向貫通電容器部210之方式來形成。具體而言，第2貫通孔導體TH12形成於在厚度方向貫通電容器部210之第2貫通孔h12之至少內壁面。
第2貫通孔導體TH12如圖8所示，經由導電部222及通孔導體224而與陰極層216電氣連接。
於絕緣部230包含第1絕緣部230A及第2絕緣部230B之情形時，較佳為如圖8及圖9所示，第2絕緣部230B延伸存在於第2貫通孔導體TH12與陽極板211之間。藉由在第2貫通孔導體TH12與陽極板211之間存在第2絕緣部230B，可確保第2貫通孔導體TH12與陽極板211之芯部212之間的絕緣性。
在與第2絕緣部230B接觸之陽極板211之端面露出芯部212及多孔質部214，且於多孔質部214中充填絕緣材料，藉此如圖8及圖9所示，於第2貫通孔導體TH12之周圍設置有第4絕緣部230D。
於第2絕緣部230B延伸存在於第2貫通孔導體TH12與陽極板211之間的情形時，較佳為如圖8所示，在與第2絕緣部230B接觸之陽極板211之端面露出芯部212及多孔質部214。於該情形時，第2絕緣部230B與多孔質部214之接觸面積增大，因此密合性提高，難以產生剝落等不良情況。
於在與第2絕緣部230B接觸之陽極板211之端面露出芯部212及多孔質部214之情形時，較佳為於多孔質部214之空洞部分存在絕緣材料。即，較佳為如圖8及圖9所示，於第2貫通孔導體TH12之周圍設置有第4絕緣部230D。藉由在第2貫通孔導體TH12之一定周圍之多孔質部214中充填絕緣材料，可確保第2貫通孔導體TH12與陽極板211之芯部212之間的絕緣性，可防止短路。
從提高上述效果之觀點而言，較佳為如圖8所示，第4絕緣部230D之厚度比多孔質部214之厚度更厚。
此外，於在與第2絕緣部230B接觸之陽極板211之端面露出芯部212及多孔質部214之情形時，亦可於多孔質部214之空洞部分不存在絕緣材料。於該情形時，於陽極板211之端面露出多孔質部214之空洞部分。
於第2絕緣部230B延伸存在於第2貫通孔導體TH12與陽極板211之間的情形時，較佳為構成第2絕緣部230B之絕緣材料進入至多孔質部214之空洞部分中。藉此，可提高多孔質部214之機械強度。又，可抑制由多孔質部214之空隙所引起之分層之發生。
構成第2絕緣部230B之絕緣材料較佳為熱膨脹率大於構成第2貫通孔導體TH12之材料（例如銅）。於該情形時，藉由構成第2絕緣部230B之絕緣材料於高溫環境下膨脹，而將多孔質部214及第2貫通孔導體TH12進行擠壓，可進而抑制分層之發生。
構成第2絕緣部230B之絕緣材料之熱膨脹率可與構成第2貫通孔導體TH12之材料之熱膨脹率相同，亦可小於構成第2貫通孔導體TH12之材料之熱膨脹率。
於第2貫通孔h12中，較佳為充填有包含樹脂之材料。即，較佳為如圖8及圖9所示，於第2貫通孔h12內設置有第2樹脂充填部242B。藉由在第2貫通孔h12內充填樹脂材料來消除空隙，可抑制形成於第2貫通孔h12之內壁面之第2貫通孔導體TH12之分層之發生。
充填於第2貫通孔h12中之材料較佳為熱膨脹率大於構成第2貫通孔導體TH12之材料（例如銅）。於該情形時，藉由充填於第2貫通孔h12中之材料於高溫環境下膨脹，而將第2貫通孔導體TH12自第2貫通孔h12之內側向外側擠壓，可進而抑制第2貫通孔導體TH12之分層之發生。
充填於第2貫通孔h12中之材料之熱膨脹率可與構成第2貫通孔導體TH12之材料之熱膨脹率相同，亦可小於構成第2貫通孔導體TH12之材料之熱膨脹率。
本發明之第1實施形態之半導體複合裝置亦可包含與輸出電容器等電容器之陽極及陰極中之任一者均未連接之第3貫通孔導體。除與電容器之陽極連接之第1貫通孔導體以及與電容器之陰極連接之第2貫通孔導體以外，將與接地連接之線等經由相同之貫通孔導體而連接於配線基板之上下，藉此，半導體複合裝置之設計自由度提高，可實現半導體複合裝置之進一步小型化。
如上所述，貫通孔導體分類為：A.電容器之陽極用、B.電容器之陰極及接地用、C.I/O線用。第1貫通孔導體符合A.電容器之陽極用之貫通孔導體，第2貫通孔導體符合B.電容器之陰極及接地用之貫通孔導體，第3貫通孔導體符合C.I/O線用之貫通孔導體。
A.電容器之陽極用之貫通孔導體中的與陽極板之端面直接連接之貫通孔導體例如可利用以下之方法來形成。 1.於形成貫通孔導體之部分，藉由鑽孔加工或雷射加工等而形成貫通孔1。 2.藉由對於貫通孔1之內壁面，利用鍍敷等進行金屬化而形成貫通孔導體。
B.電容器之陰極及接地用之貫通孔導體、以及C.I/O線用之貫通孔導體例如可利用以下之方法來形成。 1.於形成貫通孔導體之部分，藉由鑽孔加工或雷射加工等而形成貫通孔1。 2.將貫通孔1以樹脂來充填。 3.對於充填於貫通孔1中之樹脂，藉由鑽孔加工或雷射加工等而形成貫通孔2。此時，藉由相對於樹脂之直徑來減小貫通孔2之直徑，而成為於貫通孔1與貫通孔2之間存在樹脂之狀態。 4.藉由對於貫通孔2之內壁面，利用鍍敷等來進行金屬化而形成貫通孔導體。
（第2實施形態） 本發明之第2實施形態中，與本發明之第1實施形態之不同之處在於：電感器與貫通電容器陣列之貫通孔導體電氣連接，且上述電感器配置於與電容器陣列重疊之位置。本發明之第2實施形態中，開關元件之配置可與本發明之第1實施形態相同，亦可不同。
圖10係示意性表示本發明之第2實施形態之半導體複合裝置之一例的剖面圖。圖11係自配線基板之一個構裝面來看圖10所示之半導體複合裝置的俯視圖。圖12係自配線基板之另一個構裝面來看圖10所示之半導體複合裝置的俯視圖。圖10中，示出通道數為2個之情形之例，但通道數亦可為3個以上。
圖10、圖11及圖12所示之半導體複合裝置2係與圖2及圖3所示之半導體複合裝置1同樣，具備：主動元件10及被動元件20，構成電壓調節器；負載30，被供給由電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。
圖10、圖11及圖12所示之半導體複合裝置2中，配置於第1通道CH1中之電感器L1以及配置於第2通道CH2中之電感器L2、L3及L4係與貫通電容器陣列50之貫通孔導體TH1電氣連接。
與貫通孔導體TH1電氣連接之電感器L1、L2、L3及L4自電容器陣列50來看，配置於與負載30相反之側，且自配線基板40之構裝面來看，其至少一部分配置於與電容器陣列50重疊之位置。圖10、圖11及圖12所示之例中，電感器L1、L2、L3及L4配置於配線基板40之另一個構裝面。
本發明之第2實施形態之半導體複合裝置，其特徵在於：配置於至少1個通道中之電感器與貫通電容器陣列之貫通孔導體電氣連接，且與貫通孔導體電氣連接之電感器自配線基板之構裝面來看，其至少一部分配置於與上述電容器陣列重疊之位置。電感器較佳為自電容器陣列來看配置於與負載相反之側，但亦可配置於電容器陣列與負載之間。
本發明之第2實施形態中，藉由半導體複合裝置具有上述特徵，電感器未與電容器配置於同一平面，因此可縮短自電感器至電容器之連接距離。其結果為，可降低由配線所引起之損耗。
本發明之第2實施形態之半導體複合裝置中，較佳為配置於全部通道中之電感器與貫通電容器陣列之貫通孔導體電氣連接。
本發明之第2實施形態之半導體複合裝置中，較佳為與電感器連接之貫通孔導體與輸出電容器等電容器之陽極連接。於該情形時，與電容器之陽極連接之通孔導體較佳為與本發明之第1實施形態中所說明之陽極板之端面連接。
（第3實施形態） 本發明之第3實施形態中，與本發明之第2實施形態之不同之處在於：與配置於構成多相電源之電源電路之每一個中的電感器連接之貫通孔導體與輸出電容器等電容器之陽極連接，與各個電感器連接之複數個貫通孔導體經由上述電容器之陽極而電氣連接。
圖13係示意性表示本發明之第3實施形態之半導體複合裝置之一例的剖面圖。圖14係自配線基板之一個構裝面來看圖13所示之半導體複合裝置的俯視圖。圖15係自配線基板之另一個構裝面來看圖13所示之半導體複合裝置的俯視圖。圖13中，示出通道數為2個之情形之例，但通道數亦可為3個以上。
圖13、圖14及圖15所示之半導體複合裝置3與圖2及圖3所示之半導體複合裝置1同樣，具備：主動元件10及被動元件20，構成電壓調節器；負載30，被供給由電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。
圖13、圖14及圖15所示之半導體複合裝置3中，配置於第1通道CH1中之電感器L1以及配置於第2通道CH2中之電感器L2、L3及L4係與貫通電容器陣列50之貫通孔導體TH1電氣連接。
與貫通孔導體TH1電氣連接之電感器L1、L2、L3及L4自電容器陣列50來看，配置於與負載30相反之側，且自配線基板40之構裝面來看，其至少一部分配置於與電容器陣列50重疊之位置。圖13、圖14及圖15所示之例中，電感器L1、L2、L3及L4配置於配線基板40之另一個構裝面。
於構成多相電源之第2通道CH2中，與配置於每個電源電路中之電感器L2連接之貫通孔導體TH1、與電感器L3連接之貫通孔導體TH2、以及與電感器L4連接之貫通孔導體TH1係與輸出電容器C2之陽極連接。而且，與各個電感器L2、L3及L4連接之複數個貫通孔導體TH1經由輸出電容器C2之陽極而電氣連接。
本發明之第3實施形態之半導體複合裝置，其特徵在於：於構成多相電源之通道中，與配置於每個電源電路中之電感器連接之貫通孔導體係與輸出電容器等電容器之陽極連接，且與各個電感器連接之複數個貫通孔導體經由電容器之陽極而電氣連接。
於構成多相電源之通道中，若自各個開關元件至負載之連接距離不同，則由配線所引起之電感產生變化，因此相設計變得困難。與此相對，本發明之第3實施形態中，並非藉由分佈而將複數個電感器連接於配線，而係經由電容器之陽極來連接，藉此可使配線之分佈成為最小限度。其結果為，可進而降低配線損耗，並且可防止相位偏移。
本發明之第3實施形態之半導體複合裝置中，與輸出電容器等電容器之陽極連接之貫通孔導體較佳為與本發明之第1實施形態中所說明之陽極板之端面連接。
本發明之第2實施形態及第3實施形態中，與貫通孔導體電氣連接之電感器較佳為自電容器陣列來看配置於與負載相反之側，但亦可配置於電容器陣列與負載之間。
圖16係示意性表示本發明之第2實施形態之半導體複合裝置之另一例的剖面圖。
圖16所示之半導體複合裝置2A中，電感器L1配置於電容器陣列50與負載30之間的配線基板40之一個構裝面。另一方面，電感器L2、L3及L4自電容器陣列50來看，配置於與負載30相反之側的配線基板40之另一個構裝面。
此外，電感器L1亦可自電容器陣列50來看，配置於與負載30相反之側的配線基板40之另一個構裝面，電感器L2、L3及L4亦可配置於電容器陣列50與負載30之間的配線基板40之一個構裝面。或者，電感器L1、L2、L3及L4亦可配置於電容器陣列50與負載30之間的配線基板40之一個構裝面。
本發明之第2實施形態及第3實施形態中，於與貫通孔導體電氣連接之電感器自電容器陣列來看配置於與負載相反之側的情形時，其電感器可配置於配線基板之構裝面，亦可內設於配線基板中。
圖17係示意性表示本發明之第2實施形態之半導體複合裝置之進而另一例的剖面圖。
圖17所示之半導體複合裝置2B中，電感器L1、L2、L3及L4自電容器陣列50來看配置於與負載30相反之側。電感器L1及L2內設於配線基板40中。另一方面，電感器L2及L4配置於配線基板40之另一個構裝面。
本發明之第2實施形態及第3實施形態中，於電感器與貫通孔導體電氣連接之通道中，開關元件較佳為自配線基板之構裝面來看，其至少一部分配置於與電容器陣列重疊之位置。於該情形時，可進而縮短自開關元件至負載之連接距離。開關元件較佳為自電容器陣列來看配置於與負載相反之側，但亦可配置於電容器陣列與負載之間。
[半導體複合裝置之製造方法] 以下，作為本發明之半導體複合裝置之製造方法之一例，對電容器陣列內設於配線基板中之半導體複合裝置之製造方法進行說明。如上所述之半導體複合裝置之製造方法亦為本發明之一。
本發明之半導體複合裝置之製造方法，包含：於配線基板上形成腔室之步驟；將電容器陣列配置於上述腔室之內部之步驟；將上述配線基板與上述電容器陣列電氣連接之步驟；以及將上述腔室加以密封，將上述電容器陣列內設於上述配線基板中之步驟。
本發明之半導體複合裝置之製造方法中，進行上述步驟之順序並無特別限定。
本發明之半導體複合裝置之製造方法中，將配置於腔室之內部之電容器陣列與配線基板電氣連接之方法並無特別限定，例如可列舉：通孔連接、凸塊連接、鍍敷連接、經由異向性導電膜等導電性膏之連接等。
本發明之半導體複合裝置之製造方法中，關於形成於配線基板中之腔室之深度，可形成貫通配線基板之腔室，亦可形成不貫通配線基板之腔室。
作為製造本發明之半導體複合裝置之第1方法，對形成貫通配線基板之腔室之例進行說明。
圖18A及圖18B係示意性表示於配線基板上形成腔室之步驟之一例的剖面圖。
如圖18A所示，準備於核心層410之兩面具有配線層420之配線基板400。然後，如圖18B所示，形成貫通配線基板400之腔室430。
圖19係示意性表示於配線基板上貼附膠帶之步驟之一例的剖面圖。
如圖19所示，於配線基板400之一個面上貼附膠帶440。
圖20係示意性表示將電容器陣列配置於腔室之內部之步驟之一例的剖面圖。
如圖20所示，藉由將電容器陣列500固定於膠帶440上，而將電容器陣列500配置於腔室430之內部。
電容器陣列500具有複數個貫通孔導體TH1及TH2，其於相對於配線基板400之構裝面而垂直之方向貫通電容器陣列500。於貫通孔導體TH1或TH2之一個端部形成有第1連接端子610，且於貫通孔導體TH1或TH2之另一個端部形成有第2連接端子620。圖20所示之例中，電容器陣列500之第2連接端子620側固定於膠帶440上。
圖21係示意性表示自電容器陣列之一個連接端子側進行樹脂密封之步驟之一例的剖面圖。
如圖21所示，使用絕緣層壓材，自電容器陣列500之一個連接端子側進行樹脂密封，形成絕緣層450。圖21所示之例中，自未貼附膠帶440之第1連接端子610側進行樹脂密封。
圖22係示意性表示自配線基板上剝離膠帶之步驟之一例的剖面圖。
如圖22所示，自配線基板400上剝離膠帶440。
圖23係示意性表示自電容器陣列之另一個連接端子側進行樹脂密封之步驟之一例的剖面圖。
如圖23所示，使用絕緣層壓材，自電容器陣列500之另一個連接端子側進行樹脂密封，形成絕緣層450。圖23所示之例中，自膠帶440被剝離之第2連接端子620側進行樹脂密封。藉此，電容器陣列500內設於配線基板400中。
圖24係示意性表示形成通孔洞之步驟之一例的剖面圖。
如圖24所示，於絕緣層450中形成通孔洞460，使第1連接端子610及第2連接端子620露出。
圖25係示意性表示實施鍍敷處理之步驟之一例的剖面圖。
如圖25所示，實施鍍敷處理，於通孔洞460之內部形成第1導體部470及第2導體部480。第1導體部470及第2導體部480亦形成於絕緣層450之表面。第1導體部470與第1連接端子610連接，第2導體部480與第2連接端子620連接。藉此，配線基板400與電容器陣列500電氣連接。
然後，配置包含開關元件之主動元件、包含半導體元件之負載等零件。此時，自配線基板之構裝面來看，配置為電容器陣列之至少一部分與負載重疊。藉由以上，獲得半導體複合裝置。
作為製造本發明之半導體複合裝置之第2方法，對形成未貫通配線基板之腔室之例進行說明。
圖26A及圖26B係示意性表示於配線基板上形成腔室之步驟之一例的剖面圖。
如圖26A所示，準備於核心層410之兩面具有配線層420之配線基板400。然後，如圖26B所示，形成未貫通配線基板400之腔室430A。
圖27係示意性表示形成貫通孔之步驟之一例的剖面圖。
如圖27所示，於未形成腔室430A之核心層410及配線層420中形成貫通孔490。圖27所示之例中，貫通孔490形成於與電容器陣列500之第2連接端子620（參照圖29）連接之第2導體部480（參照圖28）所形成之部分。
圖28係示意性表示圖案化及實施鍍敷處理之步驟之一例的剖面圖。
如圖28所示，實施圖案化及鍍敷處理，於貫通孔490之內部形成第2導體部480。
圖29係示意性表示將電容器陣列配置於腔室之內部之步驟之一例的剖面圖。
如圖29所示，將電容器陣列500配置於腔室430之內部。
電容器陣列500具有複數個貫通孔導體TH1及TH2，其於相對於配線基板400之構裝面而垂直之方向貫通電容器陣列500。於貫通孔導體TH1或TH2之一個端部形成有第1連接端子610，且於貫通孔導體TH1或TH2之另一個端部形成有第2連接端子620。圖29所示之例中，藉由回流焊接合等，電容器陣列500之第2連接端子620與第2導體部480連接。
圖30係示意性表示進行樹脂密封之步驟之一例的剖面圖。
如圖30所示，使用絕緣層壓材，自電容器陣列500之一個連接端子側進行樹脂密封，形成絕緣層450。圖30所示之例中，自第1連接端子610側進行樹脂密封。
圖31係示意性表示形成通孔洞之步驟之一例的剖面圖。
如圖31所示，於絕緣層450中形成通孔洞460，使第1連接端子610露出。
圖32係示意性表示實施鍍敷處理之步驟之一例的剖面圖。
如圖32所示，實施鍍敷處理，於通孔洞460之內部形成第1導體部470。第1導體部470亦形成於絕緣層450之表面。第1導體部470與第1連接端子610連接。藉此，配線基板400與電容器陣列500電氣連接。
然後，配置包含開關元件之主動元件、包含半導體元件之負載等零件。此時，自配線基板之構裝面來看，配置為電容器陣列之至少一部分與負載重疊。藉由以上，獲得半導體複合裝置。
[其他實施形態] 本發明之半導體複合裝置並不限定於上述實施形態，關於半導體複合裝置之構成、製造條件等，可於本發明之範圍內施加各種應用、變形。
本發明之半導體複合裝置中，構成電壓調節器的被動元件若至少包含電容器即可，亦可未必包含電感器。
本發明之半導體複合裝置中，電容器陣列較佳為包含將由1片鋁元件構成之電容器片分割而成之複數個電容器部。於該情形時，對於電容器部之配置的自由度提高，因此於半導體複合裝置之小型化等中獲得更高之效果。
本發明之半導體複合裝置中，電容器陣列較佳為內設於配線基板中。若電容器陣列內設於配線基板中，則可減小構裝面積。
本發明之半導體複合裝置中，電容器陣列亦可作為負載、電感器或開關元件之中介層來使用。於該情形時，亦只要自配線基板之構裝面來看，電容器陣列之至少一部分配置於與負載重疊之位置即可。
圖33係示意性表示本發明之半導體複合裝置之第1變形例的剖面圖。
圖33所示之半導體複合裝置4A，具備：主動元件10及被動元件20，構成電壓調節器；負載30，被供給由電壓調節器所調整之直流電壓；以及配線基板40，與主動元件10、被動元件20及負載30電氣連接。
構成電壓調節器的主動元件10包含開關元件SW。開關元件SW配置於配線基板40之一個構裝面。
構成電壓調節器的被動元件20包含電容器陣列50以及電感器L。電容器陣列50及電感器L配置於配線基板40之一個構裝面。
負載30與配線基板40上之電容器陣列50連接。自配線基板40之構裝面來看，電容器陣列50之至少一部分配置於與負載30重疊之位置。
圖33所示之半導體複合裝置4A除了電容器陣列50作為負載30之中介層來使用之方面以外，具有與圖2所示之半導體複合裝置1相同之構成。
圖34係示意性表示本發明之半導體複合裝置之第2變形例的剖面圖。
圖34所示之半導體複合裝置4B除了電容器陣列50作為負載30之中介層來使用之方面以外，具有與圖13所示之半導體複合裝置3相同之構成。
同樣，圖10所示之半導體複合裝置2、圖16所示之半導體複合裝置2A、圖17所示之半導體複合裝置2B中，電容器陣列50亦可作為負載30之中介層來使用。
圖35係示意性表示本發明之半導體複合裝置之第3變形例的剖面圖。
圖35所示之半導體複合裝置4C除了電容器陣列50作為電感器L之中介層來使用之方面以外，具有與圖13所示之半導體複合裝置3相同之構成。
同樣，圖10所示之半導體複合裝置2、圖16所示之半導體複合裝置2A、圖17所示之半導體複合裝置2B中，電容器陣列50亦可作為電感器L之中介層來使用。
本發明之半導體複合裝置亦可具備複數個電容器陣列。例如，於本發明之半導體複合裝置具備2個電容器陣列之情形時，自配線基板之構裝面來看，可為僅一個電容器陣列配置於與負載重疊之位置，亦可為兩者之電容器陣列配置於與負載重疊之位置。
圖36係示意性表示本發明之半導體複合裝置之第4變形例的剖面圖。
圖36所示之半導體複合裝置4D具備第1電容器陣列51及第2電容器陣列52。第1電容器陣列51配置於配線基板40之一個構裝面。另一方面，第2電容器陣列52內設於配線基板40中。
負載30與配線基板40上之第1電容器陣列51連接。自配線基板40之構裝面來看，第1電容器陣列51之至少一部分配置於與負載30重疊之位置。進而，自配線基板40之構裝面來看，第2電容器陣列52之至少一部分配置於與負載30重疊之位置。
圖36所示之半導體複合裝置4D中，第1電容器陣列51及第2電容器陣列52例如均作為用以使輸出電壓平滑化之輸出電容器來使用。
圖36所示之半導體複合裝置4D具有於圖34所示之半導體複合裝置4B之配線基板40中內設有電容器陣列之構成。其他構成例如亦可為於圖35所示之半導體複合裝置4C之配線基板40中內設有電容器陣列之構成。或者，亦可為將圖34所示之半導體複合裝置4B與圖35所示之半導體複合裝置4C組合而成之構成，即，將作為負載30之中介層來使用之電容器陣列與作為電感器L之中介層來使用之電容器陣列組合而成之構成。進而，亦可於配線基板40中內設有電容器陣列。
例如，於具備2個電容器陣列之半導體複合裝置中，僅一個電容器陣列配置於與負載重疊之位置的情形時，另一個電容器陣列亦可配置於開關元件之近處。於該情形時，另一個電容器陣列例如可作為用以使輸入電壓平滑化之輸入電容器來使用。
圖37係示意性表示本發明之半導體複合裝置之第5變形例的剖面圖。圖38係具備輸入電容器之半導體複合裝置之電路構成圖。
圖37所示之半導體複合裝置4E具備第1電容器陣列51及第2電容器陣列52。第1電容器陣列51及第2電容器陣列52均內設於配線基板40中。
負載30配置於配線基板40之一個構裝面。自配線基板40之構裝面來看，第1電容器陣列51之至少一部分配置於與負載30重疊之位置。另一方面，第2電容器陣列52配置於開關元件SW之近處，自配線基板40之構裝面來看，未配置於與負載30重疊之位置。
圖37所示之半導體複合裝置4E中，第1電容器陣列51例如作為用以使輸出電壓平滑化之輸出電容器來使用，另一方面，第2電容器陣列52例如作為用以使輸入電壓平滑化之輸入電容器來使用（參照圖38）。
此外，第1電容器陣列51亦可不內設於配線基板40中。同樣，第2電容器陣列52亦可不內設於配線基板40中。
本發明之半導體複合裝置中，負載亦可包含半導體元件、以及構裝有上述半導體元件之封裝基板。
圖39係示意性表示本發明之半導體複合裝置之第6變形例的剖面圖。
圖39所示之半導體複合裝置4F中，負載30A包含半導體元件31、以及構裝有半導體元件31之封裝基板32。圖39所示之半導體複合裝置4F除了負載之構成不同以外，具有與圖2所示之半導體複合裝置1相同之構成。
本發明之半導體複合裝置中，亦可於構裝有半導體元件之封裝基板中內設有電容器陣列。內設於封裝基板中之電容器陣列若配置於與負載重疊之位置即可。進而，其他電容器陣列亦可構裝或者內設於配線基板。於該情形時，其他電容器陣列可作為輸出電容器而配置於與負載重疊之位置，亦可作為輸入電容器而配置於開關元件之近處。
圖40係示意性表示本發明之半導體複合裝置之第7變形例的剖面圖。
圖40所示之半導體複合裝置4G具備第1電容器陣列51及第2電容器陣列52。負載30A包含半導體元件31、以及構裝有半導體元件31之封裝基板32。第1電容器陣列51內設於封裝基板32中。另一方面，第2電容器陣列52內設於配線基板40中。
自配線基板40之構裝面來看，第1電容器陣列51之至少一部分配置於與負載30A重疊之位置。進而，自配線基板40之構裝面來看，第2電容器陣列52之至少一部分配置於與負載30A重疊之位置。
圖40所示之半導體複合裝置4G中，第1電容器陣列51及第2電容器陣列52例如均作為用以使輸出電壓平滑化之輸出電容器來使用。
圖41係示意性表示本發明之半導體複合裝置之第8變形例的剖面圖。
圖41所示之半導體複合裝置4H與圖40所示之半導體複合裝置4G之不同之處在於，第2電容器陣列52配置於開關元件SW之近處。
圖41所示之半導體複合裝置4H中，第1電容器陣列51例如作為用以使輸出電壓平滑化之輸出電容器來使用，另一方面，第2電容器陣列52例如作為用以使輸入電壓平滑化之輸入電容器來使用（參照圖38）。
1、2、2A、2B、3、4A、4B、4C、4D、4E、4F、4G、4H、100:半導體複合裝置 10:主動元件 20:被動元件 30、30A:負載（Load） 31:半導體元件 32:封裝基板 40、400:配線基板 45:電路層 50、500:電容器陣列 51:第1電容器陣列 52:第2電容器陣列 61、610:第1連接端子 62、620:第2連接端子 210:電容器部 211:陽極板 212:芯部 214:多孔質部 216:陰極層 216A:碳層 216B:銅層 220、222:導電部 224:通孔導體 230:絕緣部 230A:第1絕緣部 230B:第2絕緣部 230C:第3絕緣部 230D:第4絕緣部 240:陽極連接層 240A:第1陽極連接層 240B:第2陽極連接層 242A:第1樹脂充填部 242B:第2樹脂充填部 410:核心層 420:配線層 430、430A:腔室 440:膠帶 450:絕緣層 460:通孔洞 470:第1導體部 480:第2導體部 490:貫通孔 CH1:第1通道 CH2:第2通道 C1、C2:輸出電容器 L1、L2、L3、L4、L:電感器 SW1、SW2、SW3、SW4、SW:開關元件 TH1、TH2:貫通孔導體 TH11:第1貫通孔導體 TH12:第2貫通孔導體 h11:第1貫通孔 h12:第2貫通孔
[圖1]係示意性表示構成多通道電源之半導體複合裝置之一例的俯視圖。 [圖2]係示意性表示本發明之第1實施形態之半導體複合裝置之一例的剖面圖。 [圖3]係自配線基板之一個構裝面來看圖2所示之半導體複合裝置的俯視圖。 [圖4]係示意性表示構成圖2及圖3所示之半導體複合裝置之電容器陣列之一例的俯視圖。 [圖5]係圖2及圖3所示之半導體複合裝置的電路構成圖。 [圖6]係示意性表示與電容器之陽極連接之貫通孔導體及其周邊之一例的剖面圖。 [圖7]係沿著圖6之VII-VII線之投影剖面圖。 [圖8]係示意性表示與電容器之陰極連接之貫通孔導體及其周邊之一例的剖面圖。 [圖9]係沿著圖8之IX-IX線之投影剖面圖。 [圖10]係示意性表示本發明之第2實施形態之半導體複合裝置之一例的剖面圖。 [圖11]係自配線基板之一個構裝面來看圖10所示之半導體複合裝置的俯視圖。 [圖12]係自配線基板之另一個構裝面來看圖10所示之半導體複合裝置的俯視圖。 [圖13]係示意性表示本發明之第3實施形態之半導體複合裝置之一例的剖面圖。 [圖14]係自配線基板之一個構裝面來看圖13所示之半導體複合裝置的俯視圖。 [圖15]係自配線基板之另一個構裝面來看圖13所示之半導體複合裝置的俯視圖。 [圖16]係示意性表示本發明之第2實施形態之半導體複合裝置之另一例的剖面圖。 [圖17]係示意性表示本發明之第2實施形態之半導體複合裝置之進而另一例的剖面圖。 [圖18A及圖18B]係示意性表示於配線基板中形成腔室之步驟之一例的剖面圖。 [圖19]係示意性表示於配線基板上貼附膠帶之步驟之一例的剖面圖。 [圖20]係示意性表示將電容器陣列配置於腔室之內部之步驟之一例的剖面圖。 [圖21]係示意性表示自電容器陣列之一個連接端子側進行樹脂密封之步驟之一例的剖面圖。 [圖22]係示意性表示自配線基板上剝離膠帶之步驟之一例的剖面圖。 [圖23]係示意性表示自電容器陣列之另一個連接端子側進行樹脂密封之步驟之一例的剖面圖。 [圖24]係示意性表示形成通孔洞之步驟之一例的剖面圖。 [圖25]係示意性表示實施鍍敷處理之步驟之一例的剖面圖。 [圖26A及圖26B]係示意性表示於配線基板中形成腔室之步驟之一例的剖面圖。 [圖27]係示意性表示形成貫通孔之步驟之一例的剖面圖。 [圖28]係示意性表示實施圖案化及鍍敷處理之步驟之一例的剖面圖。 [圖29]係示意性表示將電容器陣列配置於腔室之內部之步驟之一例的剖面圖。 [圖30]係示意性表示進行樹脂密封之步驟之一例的剖面圖。 [圖31]係示意性表示形成通孔洞之步驟之一例的剖面圖。 [圖32]係示意性表示實施鍍敷處理之步驟之一例的剖面圖。 [圖33]係示意性表示本發明之半導體複合裝置之第1變形例的剖面圖。 [圖34]係示意性表示本發明之半導體複合裝置之第2變形例的剖面圖。 [圖35]係示意性表示本發明之半導體複合裝置之第3變形例的剖面圖。 [圖36]係示意性表示本發明之半導體複合裝置之第4變形例的剖面圖。 [圖37]係示意性表示本發明之半導體複合裝置之第5變形例的剖面圖。 [圖38]係具備輸入電容器之半導體複合裝置的電路構成圖。 [圖39]係示意性表示本發明之半導體複合裝置之第6變形例的剖面圖。 [圖40]係示意性表示本發明之半導體複合裝置之第7變形例的剖面圖。 [圖41]係示意性表示本發明之半導體複合裝置之第8變形例的剖面圖。
1:半導體複合裝置
10:主動元件
20:被動元件
30:負載(Load)
40:配線基板
45:電路層
50:電容器陣列
61:第1連接端子
62:第2連接端子
L1:電感器
SW1:開關元件
TH1、TH2:貫通孔導體

Claims (13)

  1. 一種半導體複合裝置，具備： 主動元件及被動元件，以對應於複數個通道之方式配置，構成電壓調節器； 負載，被供給由上述電壓調節器所調整之直流電壓，且包含半導體元件；以及 配線基板，與上述主動元件、上述被動元件及上述負載電氣連接； 構成上述電壓調節器之上述主動元件包含開關元件； 構成上述電壓調節器之上述被動元件包含第1電容器及第2電容器； 上述第1電容器及上述第2電容器，作為並排配置為相同平面狀之電容器陣列而一體成型； 上述電容器陣列具有複數個貫通孔導體，其於相對於上述配線基板之構裝面而垂直之方向貫通上述電容器陣列； 自上述配線基板之構裝面來看，上述電容器陣列之至少一部分配置於與上述負載重疊之位置； 上述第2電容器，與上述第1電容器相比具有較大的面積。
  2. 如請求項1之半導體複合裝置，其中， 上述一體成型之電容器陣列與上述複數個通道中的2個以上之通道連接。
  3. 如請求項1或2之半導體複合裝置，其中， 與上述貫通孔導體電氣連接之上述電感器自上述電容器陣列來看，配置於與上述負載相反之側。
  4. 如請求項3之半導體複合裝置，其中， 與上述貫通孔導體電氣連接之上述電感器配置於上述配線基板之構裝面。
  5. 如請求項1至4中任一項之半導體複合裝置，其中， 於上述電感器與上述貫通孔導體電氣連接之通道中，上述開關元件自上述配線基板之構裝面來看，其至少一部分配置於與上述電容器陣列重疊之位置。
  6. 如請求項1至5中任一項之半導體複合裝置，其中， 上述電容器包含由金屬構成之陽極板； 與上述電容器之陽極連接之上述貫通孔導體與上述陽極板之端面連接。
  7. 如請求項1至6中任一項之半導體複合裝置，其中， 於貫通上述電容器陣列之上述貫通孔導體中，至少一個貫通孔導體與上述電容器之陰極連接。
  8. 如請求項1至7中任一項之半導體複合裝置，其中， 上述電容器陣列包含將由1片鋁元件構成之電容器片分割而成之複數個上述電容器部。
  9. 如請求項1至8中任一項之半導體複合裝置，其中， 上述電容器陣列內設於上述配線基板中。
  10. 如請求項1之半導體複合裝置，其具備電感器。
  11. 如請求項1之半導體複合裝置，其具備複數個電感器； 與上述第2電容器連接之上述電感器，較與上述第1電容器連接之上述電感器數量更多。
  12. 如請求項11之半導體複合裝置，其中， 於俯視上述電容器陣列時，複數個上述電感器分別和與其連接之上述第1電容器或上述第2電容器重疊。
  13. 一種半導體複合裝置之製造方法，其係製造如請求項9之半導體複合裝置之方法，包含： 於配線基板中形成腔室之步驟； 將電容器陣列配置於上述腔室之內部之步驟； 將上述配線基板與上述電容器陣列電氣連接之步驟；以及 將上述腔室加以密封，將上述電容器陣列內設於上述配線基板中之步驟。
TW112128195A 2020-09-01 2021-06-09 半導體複合裝置及半導體複合裝置之製造方法 TW202348104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2020-146929 2020-09-01
JP2020146929 2020-09-01

Publications (1)

Publication Number Publication Date
TW202348104A true TW202348104A (zh) 2023-12-01

Family

ID=80491028

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110120972A TWI811697B (zh) 2020-09-01 2021-06-09 半導體複合裝置及半導體複合裝置之製造方法
TW112128195A TW202348104A (zh) 2020-09-01 2021-06-09 半導體複合裝置及半導體複合裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110120972A TWI811697B (zh) 2020-09-01 2021-06-09 半導體複合裝置及半導體複合裝置之製造方法

Country Status (6)

Country Link
US (1) US20230109290A1 (zh)
JP (3) JP7173418B2 (zh)
CN (1) CN115918279A (zh)
DE (1) DE112021003511T5 (zh)
TW (2) TWI811697B (zh)
WO (1) WO2022050167A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692284B2 (en) * 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
CN103098359B (zh) * 2011-01-25 2015-04-29 株式会社村田制作所 Dc-dc 变换器模块以及多层基板
JP2013030528A (ja) * 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
CN105075405B (zh) * 2012-12-31 2018-01-30 宜普电源转换公司 多层半导体器件的寄生电感减小电路板布局设计
JP6988919B2 (ja) * 2017-12-27 2022-01-05 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板
US10790740B2 (en) * 2018-05-02 2020-09-29 Analog Devices Global Unlimited Company Techniques for switch capacitor regulator power savings
US11133256B2 (en) * 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device

Also Published As

Publication number Publication date
JP7173418B2 (ja) 2022-11-16
TW202211741A (zh) 2022-03-16
JP2023024986A (ja) 2023-02-21
DE112021003511T5 (de) 2023-05-11
WO2022050167A1 (ja) 2022-03-10
JP2023182709A (ja) 2023-12-26
CN115918279A (zh) 2023-04-04
JPWO2022050167A1 (zh) 2022-03-10
JP7364010B2 (ja) 2023-10-18
TWI811697B (zh) 2023-08-11
US20230109290A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
US9852979B2 (en) Conductive through-polymer vias for capacitative structures integrated with packaged semiconductor chips
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
JP7384251B2 (ja) モジュール
JP2004055794A (ja) 固体電解コンデンサ及びその製造方法
US6785147B2 (en) Circuit module
KR100623804B1 (ko) 고체 전해질 캐패시터 및 그 제조방법
JP2005005642A (ja) チップ型固体電解コンデンサ及びその製造方法
CN111755251B (zh) 电容器阵列以及复合电子部件
TWI811697B (zh) 半導體複合裝置及半導體複合裝置之製造方法
WO2023095654A1 (ja) モジュール及び半導体複合装置
JP4558257B2 (ja) 固体電解コンデンサ
WO2023218801A1 (ja) コンデンサ
TWI831226B (zh) 電容器
WO2023157705A1 (ja) 固体電解コンデンサ及びコンデンサアレイ
US20230120573A1 (en) Capacitor array
JP2004288793A (ja) 直流電源回路内蔵基板およびその製造方法
JP2005236090A (ja) 固体電解コンデンサ及び伝送線路素子とそれらの製造方法とそれらを用いた複合電子部品
JP2003272957A (ja) 固体電解コンデンサ
JP2009259883A (ja) 固体電解コンデンサ