WO2022050167A1 - 半導体複合装置および半導体複合装置の製造方法 - Google Patents

半導体複合装置および半導体複合装置の製造方法 Download PDF

Info

Publication number
WO2022050167A1
WO2022050167A1 PCT/JP2021/031336 JP2021031336W WO2022050167A1 WO 2022050167 A1 WO2022050167 A1 WO 2022050167A1 JP 2021031336 W JP2021031336 W JP 2021031336W WO 2022050167 A1 WO2022050167 A1 WO 2022050167A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
composite device
semiconductor composite
capacitor array
wiring board
Prior art date
Application number
PCT/JP2021/031336
Other languages
English (en)
French (fr)
Inventor
達矢 北村
▲高▼志 姫田
剛史 古川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to DE112021003511.8T priority Critical patent/DE112021003511T5/de
Priority to JP2022546277A priority patent/JP7173418B2/ja
Priority to CN202180042515.6A priority patent/CN115918279A/zh
Publication of WO2022050167A1 publication Critical patent/WO2022050167A1/ja
Priority to JP2022176347A priority patent/JP7364010B2/ja
Priority to US18/064,558 priority patent/US20230109290A1/en
Priority to JP2023170448A priority patent/JP2023182709A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Definitions

  • the present invention relates to a semiconductor composite device and a method for manufacturing a semiconductor composite device.
  • Patent Document 1 describes a semiconductor having a package substrate in which a part or all of a passive element (passive element) such as an inductor or a capacitor is embedded, and a voltage control device including an active element (active element) such as a switching element. Disclose the device.
  • a voltage control device and a load to be supplied with a power supply voltage are mounted on a package substrate.
  • the DC voltage adjusted by the voltage adjusting unit is smoothed by the passive element in the package substrate and supplied to the load.
  • a semiconductor device having a voltage control device as described in Patent Document 1 is applied to an electronic device such as a mobile phone or a smartphone, for example.
  • an electronic device such as a mobile phone or a smartphone
  • the miniaturization and thinning of electronic devices have been promoted, and along with this, the miniaturization of semiconductor devices themselves is desired.
  • multi-channel DC-DC converter ICs Integrated Circuits
  • PMICs Power Management Integrated Circuits
  • FIG. 1 is a plan view schematically showing an example of a semiconductor composite device constituting a multi-channel power supply.
  • FIG. 1 shows an example when the number of channels is two.
  • the semiconductor composite device 100 shown in FIG. 1 includes an active element 10 and a passive element 20 constituting a voltage regulator, a load 30 to which a DC voltage adjusted by the voltage regulator is supplied, and an active element 10.
  • the passive element 20 and the wiring board 40 electrically connected to the load 30 are provided.
  • the active element 10 and the passive element 20 are arranged for each channel.
  • the first channel CH1 constitutes a single-phase power supply having one power supply circuit
  • the second channel CH2 constitutes a multi-phase power supply in which a plurality of power supply circuits are connected in parallel.
  • the active element 10 constituting the voltage regulator includes switching elements SW1, SW2, SW3 and SW4. Of these, the switching element SW1 is arranged on the first channel CH1, and the switching elements SW2, SW3 and SW4 are arranged on the second channel CH2.
  • the passive element 20 constituting the voltage regulator includes output capacitors C1 and C2. Of these, the output capacitor C1 is arranged on the first channel CH1, and the output capacitor C2 is arranged on the second channel CH2.
  • the output capacitor shown here for the sake of brevity, only the capacitor for voltage smoothing corresponding to the switching frequency of the switching element is exemplified, but for noise suppression and short-circuiting of high frequency for each channel.
  • Capacitors for decoupling use may be shunt-connected to the output line, and they may be connected in parallel.
  • the passive element 20 constituting the voltage regulator further includes inductors L1, L2, L3 and L4. Of these, the inductor L1 is arranged on the first channel CH1, and the inductors L2, L3 and L4 are arranged on the second channel CH2.
  • the passive element 20 constituting the voltage regulator may include at least the output capacitors C1 and C2, and may not necessarily include the inductors L1, L2, L3 and L4.
  • a mounting area for arranging the capacitor is required. It becomes difficult to miniaturize. Since the capacitors are arranged for each channel, the mounting area increases as the number of channels increases.
  • An object of the present invention is to provide a semiconductor composite device that can be miniaturized and has a short connection distance from a capacitor to a load. Furthermore, an object of the present invention is to provide a method for manufacturing the above-mentioned semiconductor composite device.
  • the semiconductor composite device of the present invention is arranged so as to correspond to a plurality of channels, and is supplied with an active element and a passive element constituting a voltage regulator and a DC voltage adjusted by the voltage regulator, and a load including the semiconductor element.
  • the active element constituting the voltage regulator includes a switching element.
  • the passive element constituting the voltage regulator includes a capacitor.
  • the plurality of capacitors arranged in the channel include a capacitor array integrally molded including a plurality of planarly arranged capacitor portions.
  • the capacitor array has a plurality of through-hole conductors that penetrate the capacitor array in a direction perpendicular to the mounting surface of the wiring board. When viewed from the mounting surface of the wiring board, at least a part of the capacitor array is arranged at a position where it overlaps with the load.
  • the passive element constituting the voltage regulator includes, for example, a capacitor for driving a power supply.
  • a capacitor for driving a power supply there may be a channel in which the power supply is driven by a capacitor different from the integrally molded capacitor array, and a plurality of capacitors in the capacitor array may be connected in parallel to the same channel, or the capacitor array may have.
  • the method for manufacturing a semiconductor composite device of the present invention is a method for manufacturing the semiconductor composite device in which a capacitor array is built in a wiring board, and is a step of forming a cavity in the wiring board and a capacitor array inside the cavity. It includes a step of arranging, a step of electrically connecting the wiring board and the capacitor array, and a step of sealing the cavity and incorporating the capacitor array in the wiring board.
  • the present invention it is possible to provide a semiconductor composite device that can be miniaturized and has a short connection distance from a capacitor to a load.
  • FIG. 1 is a plan view schematically showing an example of a semiconductor composite device constituting a multi-channel power supply.
  • FIG. 2 is a cross-sectional view schematically showing an example of a semiconductor composite device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the semiconductor composite device shown in FIG. 2 as viewed from one mounting surface of the wiring board.
  • FIG. 4 is a plan view schematically showing an example of a capacitor array constituting the semiconductor composite device shown in FIGS. 2 and 3.
  • FIG. 5 is a circuit configuration diagram of the semiconductor composite device shown in FIGS. 2 and 3.
  • FIG. 6 is a cross-sectional view schematically showing an example of a through-hole conductor connected to the anode of a capacitor and its surroundings.
  • FIG. 1 is a plan view schematically showing an example of a semiconductor composite device constituting a multi-channel power supply.
  • FIG. 2 is a cross-sectional view schematically showing an example of a semiconductor composite device according to the first embodiment of
  • FIG. 7 is a projected cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 8 is a cross-sectional view schematically showing an example of a through-hole conductor connected to the cathode of a capacitor and its surroundings.
  • FIG. 9 is a projected cross-sectional view taken along the line IX-IX of FIG.
  • FIG. 10 is a cross-sectional view schematically showing an example of the semiconductor composite device according to the second embodiment of the present invention.
  • FIG. 11 is a plan view of the semiconductor composite device shown in FIG. 10 as viewed from one mounting surface of the wiring board.
  • FIG. 12 is a plan view of the semiconductor composite device shown in FIG. 10 as viewed from the other mounting surface of the wiring board.
  • FIG. 13 is a cross-sectional view schematically showing an example of the semiconductor composite device according to the third embodiment of the present invention.
  • FIG. 14 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from one mounting surface of the wiring board.
  • FIG. 15 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from the other mounting surface of the wiring board.
  • FIG. 16 is a cross-sectional view schematically showing another example of the semiconductor composite device according to the second embodiment of the present invention.
  • FIG. 17 is a cross-sectional view schematically showing still another example of the semiconductor composite device according to the second embodiment of the present invention.
  • 18A and 18B are cross-sectional views schematically showing an example of a process of forming a cavity in a wiring board.
  • FIG. 14 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from one mounting surface of the wiring board.
  • FIG. 15 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from the
  • FIG. 19 is a cross-sectional view schematically showing an example of a process of attaching a tape to a wiring board.
  • FIG. 20 is a cross-sectional view schematically showing an example of a process of arranging a capacitor array inside a cavity.
  • FIG. 21 is a cross-sectional view schematically showing an example of a process of sealing a resin from one connection terminal side of a capacitor array.
  • FIG. 22 is a cross-sectional view schematically showing an example of a process of peeling the tape from the wiring board.
  • FIG. 23 is a cross-sectional view schematically showing an example of a process of sealing the resin from the other connection terminal side of the capacitor array.
  • FIG. 24 is a cross-sectional view schematically showing an example of a process of forming a via hole.
  • FIG. 25 is a cross-sectional view schematically showing an example of a process of performing a plating process.
  • 26A and 26B are cross-sectional views schematically showing an example of a process of forming a cavity in a wiring board.
  • FIG. 27 is a cross-sectional view schematically showing an example of a process of forming a through hole.
  • FIG. 28 is a cross-sectional view schematically showing an example of a process of performing patterning and plating treatment.
  • FIG. 29 is a cross-sectional view schematically showing an example of a process of arranging the capacitor array inside the cavity.
  • FIG. 30 is a cross-sectional view schematically showing an example of a process of sealing a resin.
  • FIG. 31 is a cross-sectional view schematically showing an example of a process of forming a via hole.
  • FIG. 32 is a cross-sectional view schematically showing an example of a process of performing a plating process.
  • FIG. 33 is a cross-sectional view schematically showing a first modification of the semiconductor composite device of the present invention.
  • FIG. 34 is a cross-sectional view schematically showing a second modification of the semiconductor composite device of the present invention.
  • FIG. 35 is a cross-sectional view schematically showing a third modification of the semiconductor composite device of the present invention.
  • FIG. 36 is a cross-sectional view schematically showing a fourth modification of the semiconductor composite device of the present invention.
  • FIG. 37 is a cross-sectional view schematically showing a fifth modification of the semiconductor composite device of the present invention.
  • FIG. 38 is a circuit configuration diagram of a semiconductor composite device including an input capacitor.
  • FIG. 39 is a cross-sectional view schematically showing a sixth modification of the semiconductor composite device of the present invention.
  • FIG. 40 is a cross-sectional view schematically showing a seventh modification of the semiconductor composite device of the present invention.
  • FIG. 41 is a cross-sectional view schematically showing an eighth modification of the semiconductor composite device of the present invention.
  • FIG. 42 is an example of a circuit configuration diagram of a semiconductor composite device in which a power supply circuit including a transformer is configured.
  • FIG. 43 is a cross-sectional view schematically showing an example of a semiconductor composite device including a power supply module.
  • FIG. 44 is an example of a circuit configuration diagram of a semiconductor composite device including a power supply module.
  • FIG. 45 is another example of a circuit configuration diagram of a semiconductor composite device including a power supply module.
  • FIG. 46 is a cross-sectional view schematically showing another example of a semiconductor composite device including a power supply module.
  • FIG. 47 is a cross-sectional view schematically showing an example of a semiconductor composite device in which a capacitor array is included in a substrate of a power supply module.
  • FIG. 48 is a cross-sectional view schematically showing another example of a semiconductor composite device in which a capacitor array is included in a substrate of a power supply module.
  • FIG. 49 is a cross-sectional view schematically showing an example of a semiconductor composite device including an inductor array.
  • FIG. 50 is a plan view of the semiconductor composite device shown in FIG. 49 as viewed from the other mounting surface of the wiring board.
  • FIG. 51 is an example of a circuit configuration diagram of a semiconductor composite device including
  • the semiconductor composite device of the present invention and the method for manufacturing the semiconductor composite device will be described.
  • the present invention is not limited to the following configuration, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual desirable configurations of the present invention described below is also the present invention.
  • the semiconductor composite device of the present invention is arranged so as to correspond to a plurality of channels, and comprises an active element and a passive element constituting a voltage regulator, a load to which a DC voltage adjusted by the voltage regulator is supplied, and the active element. , The passive element and a wiring board electrically connected to the load.
  • the active element constituting the voltage regulator includes a switching element.
  • the passive element constituting the voltage regulator includes a capacitor.
  • the passive element constituting the voltage regulator includes, for example, a capacitor for driving a power supply.
  • the capacitor for driving the power supply may be a capacitor on the output side or a capacitor on the input side.
  • the semiconductor composite device of the present invention may include either a capacitor on the output side or a capacitor on the input side as a capacitor for driving a power source, or may include both.
  • semiconductor composite device of the present invention when each embodiment is not particularly distinguished, it is simply referred to as “semiconductor composite device of the present invention".
  • FIG. 2 is a cross-sectional view schematically showing an example of a semiconductor composite device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the semiconductor composite device shown in FIG. 2 as viewed from one mounting surface of the wiring board.
  • FIG. 4 is a plan view schematically showing an example of a capacitor array constituting the semiconductor composite device shown in FIGS. 2 and 3.
  • FIG. 5 is a circuit configuration diagram of the semiconductor composite device shown in FIGS. 2 and 3.
  • FIG. 3 shows an example in the case where the number of channels is two, the number of channels may be three or more.
  • the semiconductor composite device 1 shown in FIGS. 2 and 3 includes an active element 10 and a passive element 20 constituting a voltage regulator, a load 30 to which a DC voltage adjusted by the voltage regulator is supplied, an active element 10 and a passive element 20. And a wiring board 40 that is electrically connected to the load 30.
  • the active element 10 and the passive element 20 are arranged for each channel.
  • the first channel CH1 constitutes a single-phase power supply having one power supply circuit
  • the second channel CH2 constitutes a multi-phase power supply in which a plurality of power supply circuits are connected in parallel.
  • the second channel CH2 shows an example of a multi-phase power supply in which three power supply circuits are connected in parallel, but the number of power supply circuits connected in parallel is not particularly limited.
  • both the first channel CH1 and the second channel CH2 may form a single-phase power supply.
  • both the first channel CH1 and the second channel CH2 may form a multi-phase power supply. In that case, the number of power supply circuits connected in parallel may be the same or different.
  • the active element 10 constituting the voltage regulator includes switching elements SW1, SW2, SW3 and SW4. Of these, the switching element SW1 is arranged on the first channel CH1, and the switching elements SW2, SW3 and SW4 are arranged on the second channel CH2.
  • the switching element SW1 arranged in the first channel CH1 and the switching elements SW2, SW3 and SW4 arranged in the second channel CH2 are mounted on one mounting surface of the wiring board 40. Have been placed.
  • the passive element 20 constituting the voltage regulator includes output capacitors C1 and C2. Of these, the output capacitor C1 is arranged on the first channel CH1, and the output capacitor C2 is arranged on the second channel CH2. As for the output capacitor shown here, as in FIG. 1, for simplification of the explanation, only the capacitor for voltage smoothing corresponding to the switching frequency of the switching element is illustrated, but noise suppression and noise suppression are performed for each channel. Capacitors for decoupling for short-circuiting high frequencies may be shunt-connected to the output line, and they may be connected in parallel. The same applies to the following drawings.
  • the output capacitors C1 and C2 are examples of capacitors for stably driving the power supply, and are output capacitors for smoothing the output voltage.
  • the output capacitor C1 arranged in the first channel CH1 and the output capacitor C2 arranged in the second channel CH2 include a plurality of planarly arranged capacitor portions. It is composed of a capacitor array 50 integrally molded with.
  • the size of the capacitor portion constituting the output capacitor C1 may be the same as or different from the size of the capacitor portion constituting the output capacitor C2.
  • the capacitor array 50 has a plurality of through-hole conductors TH1 and TH2 that penetrate the capacitor array 50 in a direction perpendicular to the mounting surface of the wiring board 40.
  • a first connection terminal 61 is formed at one end of the through-hole conductor TH1 or TH2, and a second connection terminal 62 is formed at the other end of the through-hole conductor TH1 or TH2.
  • the capacitor array 50 is arranged at a position where it overlaps with the load 30 when viewed from the mounting surface of the wiring board 40.
  • the capacitor array 50 is built in the wiring board 40.
  • the passive element 20 constituting the voltage regulator further includes inductors L1, L2, L3 and L4.
  • the inductor L1 is arranged on the first channel CH1, and the inductors L2, L3 and L4 are arranged on the second channel CH2.
  • the inductor L1 is connected between the switching element SW1 and the load 30, the inductor L2 is connected between the switching element SW2 and the load 30, and the inductor L3 is connected between the switching element SW3 and the load 30. Is connected between the switching element SW4 and the load 30.
  • the inductor L1 arranged on the first channel CH1 and the inductors L2, L3, and L4 arranged on the second channel CH2 are arranged on one mounting surface of the wiring board 40. ing.
  • the passive element 20 constituting the voltage regulator may include at least the output capacitors C1 and C2, and may not necessarily include the inductors L1, L2, L3 and L4.
  • the load 30 includes a semiconductor element.
  • Examples of the load 30 include semiconductor integrated circuits (ICs) such as logical operation circuits and storage circuits.
  • ICs semiconductor integrated circuits
  • the load 30 is arranged on one mounting surface of the wiring board 40.
  • a land for mounting components such as switching elements SW1, SW2, SW3 and SW4, inductors L1, L2, L3 and L4, and a load 30, and wiring for connecting them are provided.
  • the including circuit layer 45 is formed.
  • the wiring board 40 is electrically connected to the active element 10, the passive element 20, and the load 30 via the circuit layer 45.
  • electronic devices such as a choke inductor, a diode element for surge protection, and a resistance element for voltage division are arranged on the mounting surface of the wiring board 40 in addition to the active element 10, the passive element 20, and the load 30. May be done.
  • the number of channels is not particularly limited as long as it is two or more.
  • a capacitor such as a plurality of output capacitors arranged in a channel includes a capacitor array integrally molded including a plurality of capacitor portions arranged in a plane, and is a capacitor array.
  • it has a plurality of through-hole conductors that penetrate the capacitor array in a direction perpendicular to the mounting surface of the wiring board, and is arranged at a position where at least a part of the capacitor array overlaps the load when viewed from the mounting surface of the wiring board. It is characterized by being done.
  • the semiconductor composite device since the semiconductor composite device has the above-mentioned characteristics, a plurality of capacitors are not arranged in the same plane as the load, so that the mounting area can be reduced. As a result, the size of the semiconductor composite device can be reduced.
  • the connection distance from the capacitor to the load can be shortened.
  • the inductor component and the resistance component due to wiring can be reduced.
  • the integrally molded capacitor array may be connected to only one channel among a plurality of channels, but is connected to two or more channels. Is preferable.
  • a plurality of capacitors arranged in all channels may be composed of only an integrally molded capacitor array.
  • there may be a channel in which the power supply is stably driven by a capacitor different from the integrally molded capacitor array a plurality of capacitors in the capacitor array may be connected in parallel to the same channel, or the capacitor array may be connected in parallel. There may be another capacitor connected in parallel to.
  • all channels may form a single-phase power supply
  • all channels may form a multi-phase power supply
  • all channels may form a single-phase power supply.
  • Channels and channels constituting a multi-phase power supply may be mixed.
  • the number of power supply circuits connected in parallel may be the same or different for each channel.
  • the through-hole conductor is formed on at least the inner wall surface of the through hole penetrating from the upper surface to the bottom surface in the thickness direction of the capacitor array.
  • the inner wall of the through hole is metallized with a low resistance metal such as Cu, Au or Ag. Because of the ease of processing, it can be metallized by, for example, electroless Cu plating or electrolytic Cu plating.
  • the metallization of the through-hole conductor is not limited to the case where only the inner wall surface of the through hole is metallized, and a metal or a composite material of a metal and a resin may be filled.
  • the through-hole conductor is A.
  • B. For cathode and ground of capacitors, C.I. It is classified as for I / O line.
  • the through-hole conductor for the anode of the capacitor is connected to the anode of the capacitor and B.I.
  • the cathode of the capacitor and the through-hole conductor for the ground are connected to the cathode of the capacitor.
  • Through-hole conductors for the I / O line are not connected to either the anode or cathode of the capacitor.
  • the through-hole conductor for the anode of the capacitor may or may not be filled with an insulating material between the through hole penetrating the capacitor and the through-hole conductor.
  • the structure is such that the core of the anode plate, which is the anode of the capacitor described later, and the through-hole conductor are directly connected.
  • the through-hole conductor for the I / O line is filled with an insulating material between the through hole penetrating the capacitor and the through-hole conductor.
  • At least one through-hole conductor among the through-hole conductors penetrating the capacitor array is connected to the anode of a capacitor such as an output capacitor.
  • FIG. 6 is a cross-sectional view schematically showing an example of a through-hole conductor connected to the anode of a capacitor and its surroundings.
  • FIG. 7 is a projected cross-sectional view taken along the line VII-VII of FIG. 6 and 7 show a first through-hole conductor TH11 connected to the anode of the output capacitor C1.
  • the output capacitor C1 shown in FIG. 6 includes a capacitor portion 210, a conductive portion 220 electrically connected to the first through-hole conductor TH11, and an insulating portion 230 laminated on the surface of the capacitor portion 210.
  • the conductive portion 220 is formed on the surface of the first through-hole conductor TH11 and can function as a connection terminal.
  • the insulating portion 230 includes a first insulating portion 230A laminated on the surface of the capacitor portion 210 and a second insulating portion 230B laminated on the surface of the first insulating portion 230A. It is preferable to include it.
  • the capacitor portion 210 includes an anode plate 211 made of metal.
  • the anode plate 211 has a core portion 212 made of a valve acting metal.
  • the anode plate 211 preferably has a porous portion 214 provided on at least one main surface of the core portion 212.
  • a dielectric layer (not shown) is provided on the surface of the porous portion 214, and a cathode layer 216 is provided on the surface of the dielectric layer.
  • the capacitor portion 210 forms an electrolytic capacitor.
  • FIG. 6 shows the carbon layer 216A and the copper layer 216B, which are conductor layers, as the cathode layer 216.
  • a solid electrolyte layer is provided on the surface of the dielectric layer, and a conductor layer is provided on the surface of the solid electrolyte layer.
  • the anode plate 211 is made of a valve acting metal exhibiting a so-called valve acting.
  • the valve acting metal include elemental metals such as aluminum, tantalum, niobium, titanium, and zirconium, and alloys containing at least one of these metals. Of these, aluminum or aluminum alloys are preferred.
  • an electrolytic capacitor based on aluminum or an aluminum alloy is also referred to as an aluminum element.
  • the shape of the anode plate 211 is preferably flat plate-like, and more preferably foil-like.
  • the anode plate 211 may have the porous portion 214 on at least one main surface of the core portion 212, and may have the porous portion 214 on both main surfaces of the core portion 212.
  • the porous portion 214 is preferably a porous layer formed on the surface of the core portion 212, and more preferably an etching layer.
  • the dielectric layer provided on the surface of the porous portion 214 is porous reflecting the surface state of the porous portion 214, and has a fine uneven surface shape.
  • the dielectric layer is preferably made of an oxide film of the valve acting metal.
  • anodizing treatment also referred to as chemical conversion treatment
  • a dielectric layer made of an oxide film is formed by performing anodizing treatment (also referred to as chemical conversion treatment) on the surface of the aluminum foil in an aqueous solution containing ammonium adipate or the like. Can be formed.
  • the cathode layer 216 provided on the surface of the dielectric layer includes, for example, a solid electrolyte layer provided on the surface of the dielectric layer.
  • the cathode layer 216 preferably further includes a conductor layer provided on the surface of the solid electrolyte layer.
  • the material constituting the solid electrolyte layer examples include conductive polymers such as polypyrroles, polythiophenes, and polyanilines. Among these, polythiophenes are preferable, and poly (3,4-ethylenedioxythiophene) called PEDOT is particularly preferable. Further, the conductive polymer may contain a dopant such as polystyrene sulfonic acid (PSS).
  • PSD polystyrene sulfonic acid
  • the solid electrolyte layer preferably includes an inner layer that fills the pores (recesses) of the dielectric layer and an outer layer that covers the dielectric layer.
  • the conductor layer includes at least one of the conductive resin layer and the metal layer.
  • the conductor layer may be only a conductive resin layer or only a metal layer.
  • the conductor layer preferably covers the entire surface of the solid electrolyte layer.
  • the conductive resin layer examples include a conductive adhesive layer containing at least one conductive filler selected from the group consisting of silver filler, copper filler, nickel filler and carbon filler.
  • the metal layer examples include a metal plating film and a metal foil.
  • the metal layer is preferably made of at least one metal selected from the group consisting of nickel, copper, silver and alloys containing these metals as main components.
  • the "main component” means an elemental component having the largest weight ratio of an element.
  • the conductor layer includes, for example, a carbon layer provided on the surface of the solid electrolyte layer and a copper layer provided on the surface of the carbon layer.
  • the carbon layer is provided to electrically and mechanically connect the solid electrolyte layer and the copper layer.
  • the carbon layer can be formed in a predetermined region by applying the carbon paste on the solid electrolyte layer by sponge transfer, screen printing, dispenser, inkjet printing, or the like.
  • the copper layer can be formed by printing a copper paste on the carbon layer by sponge transfer, screen printing, spray coating, dispenser, inkjet printing, or the like.
  • the conductive portion 220 is mainly composed of a low resistance metal such as Ag, Au or Cu.
  • a conductive adhesive material in which the above conductive filler and a resin are mixed may be provided as a conductive portion.
  • the insulating portion 230 is composed of an insulating material such as a resin such as epoxy, phenol or polyimide, or a mixed material of a resin such as epoxy, phenol or polyimide and an inorganic filler such as silica or alumina.
  • a resin such as epoxy, phenol or polyimide
  • a mixed material of a resin such as epoxy, phenol or polyimide and an inorganic filler such as silica or alumina.
  • the capacitor portion 210 it is also possible to use a ceramic capacitor using barium titanate or a thin film capacitor using silicon nitride (SiN), silicon dioxide (SiO 2 ), hydrogen fluoride (HF), or the like. ..
  • the capacitor portion 210 is made of a metal such as aluminum as a base material. It is preferably a capacitor, more preferably an electrolytic capacitor based on a metal such as aluminum, and even more preferably an electrolytic capacitor based on aluminum or an aluminum alloy.
  • the first through-hole conductor TH11 is formed so as to penetrate the capacitor portion 210 in the thickness direction of the output capacitor C1. Specifically, the first through-hole conductor TH11 is formed on at least the inner wall surface of the first through hole h11 that penetrates the capacitor portion 210 in the thickness direction.
  • the first through-hole conductor TH11 is connected to the end face of the anode plate 211 as shown in FIGS. 6 and 7. That is, the first through-hole conductor TH11 is connected to the core portion 212 which is the anode of the capacitor portion 210 at the end face of the anode plate 211.
  • the output capacitor C1 By electrically connecting the first through-hole conductor TH11 to the anode of the capacitor unit 210, the output capacitor C1 can be miniaturized, and the semiconductor composite device can be further miniaturized.
  • the wiring function for connecting the upper and lower parts of the output capacitor C1 through the first through-hole conductor TH11 and the anode of the capacitor portion 210 Since the function of connecting the wiring can be realized at the same time, the size of the semiconductor composite device can be reduced. Further, by shortening the wiring length, the ESL and ESR of the output capacitor C1 can be reduced.
  • the core portion 212 and the porous portion 214 are exposed on the end face of the anode plate 211 connected to the first through-hole conductor TH11, and the porous portion 214 is filled with an insulating material to form FIG. 6 and FIG. As shown in FIG. 7, a third insulating portion 230C is provided around the first through-hole conductor TH11.
  • the core portion 212 and the porous portion 214 are exposed on the end surface of the anode plate 211 connected to the first through-hole conductor TH11.
  • the contact area between the first through-hole conductor TH11 and the porous portion 214 becomes large, the adhesion becomes high, and problems such as peeling of the first through-hole conductor TH11 are less likely to occur.
  • the insulating material may be present in the hollow portion of the porous portion 214.
  • the third insulating portion 230C is provided around the first through-hole conductor TH11.
  • the chemical liquid can be prevented from entering the capacitor portion 210, and the reliability of the output capacitor C1 is improved.
  • the thickness of the third insulating portion 230C is preferably thicker than that of the porous portion 214, as shown in FIG.
  • the insulating material does not exist in the hollow portion of the porous portion 214. May be good. In this case, the hollow portion of the porous portion 214 is exposed on the end face of the anode plate 211.
  • an anode connecting layer 240 is provided between the first through-hole conductor TH11 and the anode plate 211, and the first through-hole conductor is provided via the anode connecting layer 240. It is preferable that the TH 11 is connected to the end face of the anode plate 211.
  • the anode connection layer 240 functions as a barrier layer for the core portion 212 and the porous portion 214 of the anode plate 211. Fulfill.
  • the dissolution of the anode plate 211 that occurs during the chemical treatment for forming the conductive portion 220 and the like can be suppressed, so that the chemical liquid can be prevented from entering the capacitor portion 210, and the reliability of the output capacitor C1 is improved.
  • the anode connecting layer 240 is in order from the anode plate 211, for example, as shown in FIGS. 6 and 7.
  • a first anode connection layer 240A whose main material is Zn
  • a second anode connection layer 240B whose main material is Ni or Cu.
  • Zn is substituted and precipitated by zincate treatment to form a first anode connection layer 240A on the end face of the anode plate 211, and then electroless Ni plating treatment or electroless Cu plating treatment is performed on the first anode connection layer 240A.
  • a second anode connection layer 240B is formed on the surface.
  • the first anode connection layer 240A may disappear, and in this case, the anode connection layer 240 may include only the second anode connection layer 240B.
  • the anode connection layer 240 includes a layer whose main material is Ni.
  • Ni for the anode connection layer 240, damage to Al or the like constituting the anode plate 211 can be reduced, and barrier properties can be improved.
  • the first through-hole conductor is viewed in cross section from a direction orthogonal to the thickness direction as shown in FIG.
  • the length of the anode connection layer 240 in the direction in which the hole conductor TH11 extends is preferably longer than the length of the anode plate 211 in the direction in which the first through-hole conductor TH11 extends. In this case, since the core portion 212 and the porous portion 214 exposed on the end face of the anode plate 211 are completely covered with the anode connection layer 240, the dissolution of the anode plate 211 described above can be further suppressed.
  • the first through-hole conductor TH11 is connected to the end surface of the anode plate 211 over the entire circumference of the first through hole h11.
  • the contact area between the first through-hole conductor TH11 and the anode plate 211 becomes large, the connection resistance with the first through-hole conductor TH11 can be reduced, and the ESR of the output capacitor C1 can be lowered.
  • the adhesion between the first through-hole conductor TH11 and the anode plate 211 is improved, and problems such as peeling on the connecting surface due to thermal stress are less likely to occur.
  • the first through hole h11 is filled with a material containing a resin. That is, as shown in FIGS. 6 and 7, it is preferable that the first resin filling portion 242A is provided in the first through hole h11.
  • a resin material to eliminate the voids, it is possible to suppress the occurrence of delamination of the first through-hole conductor TH11 formed on the inner wall surface of the first through hole h11. can.
  • the material filled in the first through hole h11 has a larger coefficient of thermal expansion than the material (for example, copper) constituting the first through-hole conductor TH11.
  • the material filled in the first through hole h11 expands in a high temperature environment, so that the first through-hole conductor TH11 is pressed from the inside to the outside of the first through hole h11, and the first through hole conductor TH11 is pressed from the inside to the outside. The occurrence of delamination of the through-hole conductor TH11 can be further suppressed.
  • the coefficient of thermal expansion of the material filled in the first through hole h11 may be the same as the coefficient of thermal expansion of the material constituting the first through-hole conductor TH11, and constitutes the first through-hole conductor TH11. It may be smaller than the coefficient of thermal expansion of the material.
  • the inductor arranged in at least one channel may be electrically connected to a through-hole conductor connected to the anode of a capacitor such as an output capacitor. ..
  • the inductors arranged in all channels are electrically connected to the through-hole conductor connected to the anode of the capacitor.
  • At least one through-hole conductor among the through-hole conductors penetrating the capacitor array is connected to the cathode of a capacitor such as an output capacitor.
  • FIG. 8 is a cross-sectional view schematically showing an example of a through-hole conductor connected to the cathode of a capacitor and its surroundings.
  • FIG. 9 is a projected cross-sectional view taken along the line IX-IX of FIG. 8 and 9 show a second through-hole conductor TH12 connected to the cathode of the output capacitor C1.
  • the output capacitor C1 shown in FIG. 8 includes a capacitor portion 210, a conductive portion 222 electrically connected to the second through-hole conductor TH12, and an insulating portion 230 laminated on the surface of the capacitor portion 210.
  • the conductive portion 222 is formed on the surface of the second through-hole conductor TH12 and can function as a connection terminal.
  • the insulating portion 230 includes a first insulating portion 230A laminated on the surface of the capacitor portion 210 and a second insulating portion 230B laminated on the surface of the first insulating portion 230A. It is preferable to include it.
  • the capacitor portion 210 includes an anode plate 211 made of metal.
  • the anode plate 211 has a core portion 212 made of a valve acting metal.
  • the anode plate 211 preferably has a porous portion 214 provided on at least one main surface of the core portion 212.
  • a dielectric layer (not shown) is provided on the surface of the porous portion 214, and a cathode layer 216 is provided on the surface of the dielectric layer.
  • the capacitor portion 210 forms an electrolytic capacitor.
  • the second through-hole conductor TH12 is formed so as to penetrate the capacitor portion 210 in the thickness direction of the output capacitor C1. Specifically, the second through-hole conductor TH12 is formed on at least the inner wall surface of the second through hole h12 that penetrates the capacitor portion 210 in the thickness direction.
  • the second through-hole conductor TH12 is electrically connected to the cathode layer 216 via the conductive portion 222 and the via conductor 224.
  • the insulating portion 230 includes the first insulating portion 230A and the second insulating portion 230B, as shown in FIGS. 8 and 9, a second through-hole conductor TH12 and the anode plate 211 are located between the insulating portion 230 and the anode plate 211. It is preferable that the insulating portion 230B of 2 is extended. The presence of the second insulating portion 230B between the second through-hole conductor TH12 and the anode plate 211 ensures the insulating property between the second through-hole conductor TH12 and the core portion 212 of the anode plate 211. can do.
  • the core portion 212 and the porous portion 214 are exposed on the end face of the anode plate 211 in contact with the second insulating portion 230B, and the porous portion 214 is filled with the insulating material, so that FIGS. 8 and 9 show.
  • a fourth insulating portion 230D is provided around the second through-hole conductor TH12.
  • the second insulating portion 230B extends between the second through-hole conductor TH12 and the anode plate 211, as shown in FIG. 8, on the end surface of the anode plate 211 in contact with the second insulating portion 230B, It is preferable that the core portion 212 and the porous portion 214 are exposed. In this case, since the contact area between the second insulating portion 230B and the porous portion 214 becomes large, the adhesion becomes high and problems such as peeling are less likely to occur.
  • the insulating material is present in the hollow portion of the porous portion 214. That is, as shown in FIGS. 8 and 9, it is preferable that the fourth insulating portion 230D is provided around the second through-hole conductor TH12.
  • the thickness of the fourth insulating portion 230D is preferably thicker than the thickness of the porous portion 214, as shown in FIG.
  • the insulating material may not be present in the hollow portion of the porous portion 214.
  • the hollow portion of the porous portion 214 is exposed on the end face of the anode plate 211.
  • the insulating material constituting the second insulating portion 230B has entered the hollow portion of the porous portion 214. Is preferable. Thereby, the mechanical strength of the porous portion 214 can be improved. In addition, it is possible to suppress the occurrence of delamination due to the voids in the porous portion 214.
  • the insulating material constituting the second insulating portion 230B has a larger coefficient of thermal expansion than the material constituting the second through-hole conductor TH12 (for example, copper).
  • the insulating material constituting the second insulating portion 230B expands in a high temperature environment, so that the porous portion 214 and the second through-hole conductor TH12 can be pressed down, and the occurrence of delamination can be further suppressed. ..
  • the thermal expansion coefficient of the insulating material constituting the second insulating portion 230B may be the same as the thermal expansion coefficient of the material constituting the second through-hole conductor TH12, and constitutes the second through-hole conductor TH12. It may be smaller than the thermal expansion rate of the material.
  • the second through hole h12 is filled with a material containing a resin. That is, as shown in FIGS. 8 and 9, it is preferable that the second resin filling portion 242B is provided in the second through hole h12.
  • a resin material to eliminate the voids, it is possible to suppress the occurrence of delamination of the second through-hole conductor TH12 formed on the inner wall surface of the second through hole h12. can.
  • the material filled in the second through hole h12 has a larger coefficient of thermal expansion than the material (for example, copper) constituting the second through-hole conductor TH12.
  • the material filled in the second through hole h12 expands in a high temperature environment, so that the second through-hole conductor TH12 is pressed from the inside to the outside of the second through hole h12, and the second through hole conductor TH12 is pressed from the inside to the outside. The occurrence of delamination of the through-hole conductor TH12 can be further suppressed.
  • the coefficient of thermal expansion of the material filled in the second through hole h12 may be the same as the coefficient of thermal expansion of the material constituting the second through-hole conductor TH12, and constitutes the second through-hole conductor TH12. It may be smaller than the coefficient of thermal expansion of the material.
  • the semiconductor composite device may include a third through-hole conductor which is not connected to either the anode or the cathode of a capacitor such as an output capacitor.
  • a third through-hole conductor which is not connected to either the anode or the cathode of a capacitor such as an output capacitor.
  • lines connecting to the ground and the like are also placed above and below the wiring board via the through-hole conductor.
  • the through-hole conductor is A.
  • B. For cathode and ground of capacitors, C.I. It is classified as for I / O line.
  • the first through-hole conductor corresponds to the through-hole conductor for the anode of the capacitor, and B.I.
  • the second through-hole conductor corresponds to the through-hole conductor for the cathode and ground of the capacitor, and C.I.
  • the third through-hole conductor corresponds to the through-hole conductor for the I / O line.
  • the through-hole conductor directly connected to the end face of the anode plate can be formed by, for example, the following method. 1.
  • Through-hole 1 is formed in the portion where the through-hole conductor is formed by drilling, laser machining, or the like. 2.
  • a through-hole conductor is formed by metallizing the inner wall surface of the through hole 1 by plating or the like.
  • the through-hole conductor for the I / O line can be formed by, for example, the following method. 1.
  • Through-hole 1 is formed in the portion where the through-hole conductor is formed by drilling, laser machining, or the like. 2.
  • the through hole 1 is filled with resin.
  • the through hole 2 is formed in the resin filled in the through hole 1 by drilling, laser processing, or the like. At this time, by making the diameter of the through hole 2 smaller than the diameter of the resin, the resin is made to exist between the through hole 1 and the through hole 2.
  • a through-hole conductor is formed by metallizing the inner wall surface of the through hole 2 by plating or the like.
  • the inductor is electrically connected to the through-hole conductor penetrating the capacitor array, and the inductor is arranged at a position overlapping with the capacitor array in the first embodiment of the present invention.
  • the arrangement of the switching elements may be the same as or different from the first embodiment of the present invention.
  • FIG. 10 is a sectional view schematically showing an example of a semiconductor composite device according to the second embodiment of the present invention.
  • FIG. 11 is a plan view of the semiconductor composite device shown in FIG. 10 as viewed from one mounting surface of the wiring board.
  • FIG. 12 is a plan view of the semiconductor composite device shown in FIG. 10 as viewed from the other mounting surface of the wiring board.
  • FIG. 10 shows an example in the case where the number of channels is two, the number of channels may be three or more.
  • the semiconductor composite device 2 shown in FIGS. 10, 11 and 12 is adjusted by the active element 10 and the passive element 20 constituting the voltage regulator and the voltage regulator. It includes a load 30 to which a DC voltage is supplied, an active element 10, a passive element 20, and a wiring board 40 electrically connected to the load 30.
  • the inductor L1 arranged in the first channel CH1 and the inductors L2, L3 and L4 arranged in the second channel CH2 penetrate the capacitor array 50. It is electrically connected to the through-hole conductor TH1.
  • the inductors L1, L2, L3 and L4 electrically connected to the through-hole conductor TH1 are arranged on the side opposite to the load 30 when viewed from the capacitor array 50, and at least the inductors thereof when viewed from the mounting surface of the wiring board 40. A part of the capacitor array 50 is arranged so as to overlap with the capacitor array 50. In the examples shown in FIGS. 10, 11 and 12, the inductors L1, L2, L3 and L4 are arranged on the other mounting surface of the wiring board 40.
  • the inductor arranged in at least one channel is electrically connected to the through-hole conductor penetrating the capacitor array, and is electrically connected to the through-hole conductor.
  • the inductor to be connected is characterized in that at least a part thereof is arranged at a position overlapping with the capacitor array when viewed from the mounting surface of the wiring board.
  • the inductor is preferably arranged on the opposite side of the load from the capacitor array, but may be arranged between the capacitor array and the load.
  • the inductor is not arranged in the same plane as the capacitor, so that the connection distance from the inductor to the capacitor can be shortened. As a result, the loss due to wiring can be reduced.
  • the inductors arranged in all channels are electrically connected to the through-hole conductor penetrating the capacitor array.
  • the through-hole conductor connected to the inductor is connected to the anode of a capacitor such as an output capacitor.
  • the through-hole conductor connected to the anode of the capacitor is connected to the end face of the anode plate described in the first embodiment of the present invention.
  • a through-hole conductor connected to an inductor arranged for each power supply circuit constituting the multi-phase power supply is connected to the anode of a capacitor such as an output capacitor, and the anode of the capacitor is used. It differs from the second embodiment of the present invention in that a plurality of through-hole conductors connected to the respective inductors are electrically connected via the same.
  • FIG. 13 is a cross-sectional view schematically showing an example of the semiconductor composite device according to the third embodiment of the present invention.
  • FIG. 14 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from one mounting surface of the wiring board.
  • FIG. 15 is a plan view of the semiconductor composite device shown in FIG. 13 as viewed from the other mounting surface of the wiring board.
  • FIG. 13 shows an example when the number of channels is two, but the number of channels may be three or more.
  • the semiconductor composite device 3 shown in FIGS. 13, 14 and 15 is adjusted by the active element 10 and the passive element 20 constituting the voltage regulator and the voltage regulator. It includes a load 30 to which a DC voltage is supplied, an active element 10, a passive element 20, and a wiring board 40 electrically connected to the load 30.
  • the inductor L1 arranged in the first channel CH1 and the inductors L2, L3 and L4 arranged in the second channel CH2 penetrate the capacitor array 50. It is electrically connected to the through-hole conductor TH1.
  • the inductors L1, L2, L3 and L4 electrically connected to the through-hole conductor TH1 are arranged on the side opposite to the load 30 when viewed from the capacitor array 50, and at least the inductors thereof when viewed from the mounting surface of the wiring board 40. A part of the capacitor array 50 is arranged so as to overlap with the capacitor array 50. In the examples shown in FIGS. 13, 14 and 15, the inductors L1, L2, L3 and L4 are arranged on the other mounting surface of the wiring board 40.
  • the through-hole conductor TH1 connected to the inductor L2 arranged for each power supply circuit, the through-hole conductor TH2 connected to the inductor L3, and the through hole conductor TH2 connected to the inductor L4.
  • the hole conductor TH1 is connected to the anode of the output capacitor C2.
  • a plurality of through-hole conductors TH1 connected to the respective inductors L2, L3 and L4 are electrically connected via the anode of the output capacitor C2.
  • a through-hole conductor connected to an inductor arranged for each power supply circuit is connected to an anode of a capacitor such as an output capacitor. It is characterized in that a plurality of through-hole conductors connected to each inductor are electrically connected via the anode of the capacitor.
  • the wiring can be minimized by connecting a plurality of inductors through the anode of the capacitor instead of connecting the plurality of inductors to the wiring. .. As a result, wiring loss can be further reduced and phase shift can be prevented.
  • the through-hole conductor connected to the anode of the capacitor such as the output capacitor is connected to the end face of the anode plate described in the first embodiment of the present invention. Is preferable.
  • the inductor electrically connected to the through-hole conductor is preferably arranged on the side opposite to the load when viewed from the capacitor array, but the capacitor array and the load It may be arranged between and.
  • FIG. 16 is a cross-sectional view schematically showing another example of the semiconductor composite device according to the second embodiment of the present invention.
  • the inductor L1 is arranged on one mounting surface of the wiring board 40 between the capacitor array 50 and the load 30.
  • the inductors L2, L3 and L4 are arranged on the other mounting surface of the wiring board 40 on the side opposite to the load 30 when viewed from the capacitor array 50.
  • the inductor L1 is arranged on the other mounting surface of the wiring board 40 on the opposite side of the load 30 from the capacitor array 50, and the inductors L2, L3 and L4 are wiring boards between the capacitor array 50 and the load 30. It may be arranged on one of the mounting surfaces of 40. Alternatively, the inductors L1, L2, L3 and L4 may be arranged on one mounting surface of the wiring board 40 between the capacitor array 50 and the load 30.
  • the inductor electrically connected to the through-hole conductor when the inductor electrically connected to the through-hole conductor is arranged on the side opposite to the load when viewed from the capacitor array, the inductor is the mounting surface of the wiring board. It may be arranged in the wiring board or may be built in the wiring board.
  • FIG. 17 is a cross-sectional view schematically showing still another example of the semiconductor composite device according to the second embodiment of the present invention.
  • the inductors L1, L2, L3 and L4 are arranged on the side opposite to the load 30 when viewed from the capacitor array 50.
  • the inductors L1 and L2 are built in the wiring board 40.
  • the inductors L2 and L4 are arranged on the other mounting surface of the wiring board 40.
  • the switching element in the channel in which the inductor is electrically connected to the through-hole conductor, at least a part of the switching element is a capacitor array when viewed from the mounting surface of the wiring board. It is preferable that it is arranged at a position overlapping with. In this case, the connection distance from the switching element to the load can be further shortened.
  • the switching element is preferably arranged on the side opposite to the load when viewed from the capacitor array, but may be arranged between the capacitor array and the load.
  • the method for manufacturing a semiconductor composite device of the present invention includes a step of forming a cavity in a wiring board, a step of arranging a capacitor array inside the cavity, and a step of electrically connecting the wiring board and the capacitor array.
  • the present invention comprises a step of sealing the cavity and incorporating the capacitor array into the wiring board.
  • the order in which the above steps are performed is not particularly limited.
  • the method for electrically connecting the capacitor array arranged inside the cavity to the wiring board is not particularly limited, and for example, via connection, bump connection, plating connection, and anisotropicity are not particularly limited. Examples thereof include connection via a conductive paste such as a conductive film.
  • a cavity that penetrates the wiring board may be formed or a cavity that does not penetrate the wiring board may be formed with respect to the depth of the cavity formed in the wiring board.
  • 18A and 18B are cross-sectional views schematically showing an example of a process of forming a cavity in a wiring board.
  • a wiring board 400 having wiring layers 420 on both sides of the core layer 410 is prepared. After that, as shown in FIG. 18B, a cavity 430 penetrating the wiring board 400 is formed.
  • FIG. 19 is a cross-sectional view schematically showing an example of a process of attaching a tape to a wiring board.
  • the tape 440 is attached to one surface of the wiring board 400.
  • FIG. 20 is a cross-sectional view schematically showing an example of a process of arranging a capacitor array inside a cavity.
  • the capacitor array 500 is arranged inside the cavity 430 by fixing the capacitor array 500 on the tape 440.
  • the capacitor array 500 has a plurality of through-hole conductors TH1 and TH2 that penetrate the capacitor array 500 in a direction perpendicular to the mounting surface of the wiring board 400.
  • a first connection terminal 610 is formed at one end of the through-hole conductor TH1 or TH2, and a second connection terminal 620 is formed at the other end of the through-hole conductor TH1 or TH2. There is. In the example shown in FIG. 20, the second connection terminal 620 side of the capacitor array 500 is fixed on the tape 440.
  • FIG. 21 is a cross-sectional view schematically showing an example of a process of sealing a resin from one connection terminal side of a capacitor array.
  • the insulating laminated material is used to seal the resin from one connection terminal side of the capacitor array 500 to form the insulating layer 450.
  • the resin is sealed from the first connection terminal 610 side to which the tape 440 is not attached.
  • FIG. 22 is a cross-sectional view schematically showing an example of a process of peeling the tape from the wiring board.
  • the tape 440 is peeled off from the wiring board 400.
  • FIG. 23 is a cross-sectional view schematically showing an example of a process of sealing a resin from the other connection terminal side of the capacitor array.
  • the insulating laminated material is used to seal the resin from the other connection terminal side of the capacitor array 500 to form the insulating layer 450.
  • the resin is sealed from the second connection terminal 620 side from which the tape 440 is peeled off.
  • the capacitor array 500 is built in the wiring board 400.
  • FIG. 24 is a cross-sectional view schematically showing an example of a process of forming a via hole.
  • a via hole 460 is formed in the insulating layer 450 to expose the first connection terminal 610 and the second connection terminal 620.
  • FIG. 25 is a cross-sectional view schematically showing an example of a process of performing a plating process.
  • plating is performed to form the first conductor portion 470 and the second conductor portion 480 inside the via hole 460.
  • the first conductor portion 470 and the second conductor portion 480 are also formed on the surface of the insulating layer 450.
  • the first conductor portion 470 is connected to the first connection terminal 610, and the second conductor portion 480 is connected to the second connection terminal 620.
  • the wiring board 400 and the capacitor array 500 are electrically connected.
  • 26A and 26B are cross-sectional views schematically showing an example of a process of forming a cavity in a wiring board.
  • a wiring board 400 having wiring layers 420 on both sides of the core layer 410 is prepared. After that, as shown in FIG. 26B, a cavity 430A that does not penetrate the wiring board 400 is formed.
  • FIG. 27 is a cross-sectional view schematically showing an example of a process of forming a through hole.
  • through holes 490 are formed in the core layer 410 and the wiring layer 420 in which the cavity 430A is not formed.
  • the through hole 490 is formed in a portion where the second conductor portion 480 (see FIG. 28) connected to the second connection terminal 620 (see FIG. 29) of the capacitor array 500 is formed.
  • FIG. 28 is a cross-sectional view schematically showing an example of a process of performing patterning and plating treatment.
  • patterning and plating are performed to form a second conductor portion 480 inside the through hole 490.
  • FIG. 29 is a cross-sectional view schematically showing an example of a process of arranging a capacitor array inside a cavity.
  • the capacitor array 500 is arranged inside the cavity 430.
  • the capacitor array 500 has a plurality of through-hole conductors TH1 and TH2 that penetrate the capacitor array 500 in a direction perpendicular to the mounting surface of the wiring board 400.
  • a first connection terminal 610 is formed at one end of the through-hole conductor TH1 or TH2, and a second connection terminal 620 is formed at the other end of the through-hole conductor TH1 or TH2.
  • the second connection terminal 620 of the capacitor array 500 is connected to the second conductor portion 480 by reflow joining or the like.
  • FIG. 30 is a cross-sectional view schematically showing an example of a process of sealing a resin.
  • resin sealing is performed from one connection terminal side of the capacitor array 500 to form an insulating layer 450.
  • resin sealing is performed from the first connection terminal 610 side.
  • FIG. 31 is a cross-sectional view schematically showing an example of a process of forming a via hole.
  • a via hole 460 is formed in the insulating layer 450 to expose the first connection terminal 610.
  • FIG. 32 is a cross-sectional view schematically showing an example of a process of performing a plating process.
  • plating is performed to form a first conductor portion 470 inside the via hole 460.
  • the first conductor portion 470 is also formed on the surface of the insulating layer 450.
  • the first conductor portion 470 is connected to the first connection terminal 610.
  • the wiring board 400 and the capacitor array 500 are electrically connected.
  • the semiconductor composite device of the present invention is not limited to the above embodiment, and various applications and modifications can be added within the scope of the present invention with respect to the configuration, manufacturing conditions, and the like of the semiconductor composite device.
  • the passive element constituting the voltage regulator may include at least a capacitor, and does not necessarily have to include an inductor.
  • the capacitor array includes a plurality of capacitor portions in which a capacitor sheet made of one aluminum element is divided.
  • the degree of freedom in arranging the capacitor portion is improved, a higher effect can be obtained in miniaturization of the semiconductor composite device and the like.
  • the capacitor array is built in the wiring board. If the capacitor array is built in the wiring board, the mounting area can be reduced.
  • the capacitor array may be used as an interposer for a load, an inductor or a switching element. Even in that case, it is sufficient that at least a part of the capacitor array is arranged at a position where it overlaps with the load when viewed from the mounting surface of the wiring board.
  • FIG. 33 is a cross-sectional view schematically showing a first modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4A shown in FIG. 33 includes an active element 10 and a passive element 20 constituting a voltage regulator, a load 30 to which a DC voltage adjusted by the voltage regulator is supplied, and an active element 10, a passive element 20 and a load 30.
  • a wiring board 40 electrically connected to the circuit board 40 is provided.
  • the active element 10 constituting the voltage regulator includes a switching element SW.
  • the switching element SW is arranged on one mounting surface of the wiring board 40.
  • the passive element 20 constituting the voltage regulator includes a capacitor array 50 and an inductor L.
  • the capacitor array 50 and the inductor L are arranged on one mounting surface of the wiring board 40.
  • the load 30 is connected to the capacitor array 50 on the wiring board 40.
  • the capacitor array 50 When viewed from the mounting surface of the wiring board 40, at least a part of the capacitor array 50 is arranged at a position where it overlaps with the load 30.
  • the semiconductor composite device 4A shown in FIG. 33 has the same configuration as the semiconductor composite device 1 shown in FIG. 2, except that the capacitor array 50 is used as an interposer for the load 30.
  • FIG. 34 is a cross-sectional view schematically showing a second modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4B shown in FIG. 34 has the same configuration as the semiconductor composite device 3 shown in FIG. 13, except that the capacitor array 50 is used as an interposer for the load 30.
  • the capacitor array 50 may be used as an interposer for the load 30.
  • FIG. 35 is a cross-sectional view schematically showing a third modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4C shown in FIG. 35 has the same configuration as the semiconductor composite device 3 shown in FIG. 13, except that the capacitor array 50 is used as an interposer for the inductor L.
  • the capacitor array 50 may be used as an interposer for the inductor L.
  • the semiconductor composite device of the present invention may include a plurality of capacitor arrays.
  • the semiconductor composite device of the present invention includes two capacitor arrays, only one capacitor array may be arranged at a position where it overlaps the load when viewed from the mounting surface of the wiring board, and both capacitor arrays are loaded. It may be arranged at a position overlapping with.
  • FIG. 36 is a cross-sectional view schematically showing a fourth modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4D shown in FIG. 36 includes a first capacitor array 51 and a second capacitor array 52.
  • the first capacitor array 51 is arranged on one mounting surface of the wiring board 40.
  • the second capacitor array 52 is built in the wiring board 40.
  • the load 30 is connected to the first capacitor array 51 on the wiring board 40.
  • the first capacitor array 51 When viewed from the mounting surface of the wiring board 40, at least a part of the first capacitor array 51 is arranged at a position where it overlaps with the load 30. Further, when viewed from the mounting surface of the wiring board 40, at least a part of the second capacitor array 52 is arranged at a position where it overlaps with the load 30.
  • the first capacitor array 51 and the second capacitor array 52 are both used as output capacitors for smoothing the output voltage, for example.
  • the semiconductor composite device 4D shown in FIG. 36 has a configuration in which a capacitor array is built in the wiring board 40 of the semiconductor composite device 4B shown in FIG. 34.
  • the capacitor array may be built in the wiring board 40 of the semiconductor composite device 4C shown in FIG. 35.
  • the configuration in which the semiconductor composite device 4B shown in FIG. 34 and the semiconductor composite device 4C shown in FIG. 35 are combined that is, the capacitor array used as the interposer of the load 30 and the capacitor used as the interposer of the inductor L. It may be configured in combination with an array.
  • the wiring board 40 may have a built-in capacitor array.
  • the other capacitor array when only one capacitor array is arranged at a position where it overlaps with a load, the other capacitor array may be arranged near a switching element.
  • the other capacitor array can be used, for example, as an input capacitor for smoothing the input voltage.
  • FIG. 37 is a cross-sectional view schematically showing a fifth modification of the semiconductor composite device of the present invention.
  • FIG. 38 is a circuit configuration diagram of a semiconductor composite device including an input capacitor.
  • the semiconductor composite device 4E shown in FIG. 37 includes a first capacitor array 51 and a second capacitor array 52. Both the first capacitor array 51 and the second capacitor array 52 are built in the wiring board 40.
  • the load 30 is arranged on one mounting surface of the wiring board 40.
  • the first capacitor array 51 When viewed from the mounting surface of the wiring board 40, at least a part of the first capacitor array 51 is arranged at a position where it overlaps with the load 30.
  • the second capacitor array 52 is arranged near the switching element SW, and is not arranged at a position overlapping with the load 30 when viewed from the mounting surface of the wiring board 40.
  • the first capacitor array 51 is used, for example, as an output capacitor for smoothing the output voltage, while the second capacitor array 52, for example, smoothes the input voltage. It is used as an input capacitor for conversion (see FIG. 38).
  • the first capacitor array 51 does not have to be built in the wiring board 40.
  • the second capacitor array 52 may not be built in the wiring board 40.
  • the load may include a semiconductor element and a package substrate on which the semiconductor element is mounted.
  • FIG. 39 is a cross-sectional view schematically showing a sixth modification of the semiconductor composite device of the present invention.
  • the load 30A includes the semiconductor element 31 and the package substrate 32 on which the semiconductor element 31 is mounted.
  • the semiconductor composite device 4F shown in FIG. 39 has the same configuration as the semiconductor composite device 1 shown in FIG. 2, except that the load configuration is different.
  • the capacitor array may be built in the package substrate on which the semiconductor element is mounted.
  • the capacitor array built in the package substrate may be arranged at a position where it overlaps with the load.
  • another capacitor array may be mounted or built into the wiring board.
  • another capacitor array may be arranged as an output capacitor at a position overlapping the load, or may be arranged as an input capacitor near the switching element.
  • FIG. 40 is a cross-sectional view schematically showing a seventh modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4G shown in FIG. 40 includes a first capacitor array 51 and a second capacitor array 52.
  • the load 30A includes a semiconductor element 31 and a package substrate 32 on which the semiconductor element 31 is mounted.
  • the first capacitor array 51 is built in the package substrate 32.
  • the second capacitor array 52 is built in the wiring board 40.
  • At least a part of the first capacitor array 51 is arranged at a position where it overlaps with the load 30A. Further, when viewed from the mounting surface of the wiring board 40, at least a part of the second capacitor array 52 is arranged at a position where it overlaps with the load 30A.
  • the first capacitor array 51 and the second capacitor array 52 are both used as output capacitors for smoothing the output voltage, for example.
  • FIG. 41 is a cross-sectional view schematically showing an eighth modification of the semiconductor composite device of the present invention.
  • the semiconductor composite device 4H shown in FIG. 41 is different from the semiconductor composite device 4G shown in FIG. 40 in that the second capacitor array 52 is arranged near the switching element SW.
  • the first capacitor array 51 is used, for example, as an output capacitor for smoothing the output voltage, while the second capacitor array 52, for example, smoothes the input voltage. It is used as an input capacitor for conversion (see FIG. 38).
  • a power supply circuit including a transformer may be configured.
  • FIG. 42 is an example of a circuit configuration diagram of a semiconductor composite device in which a power supply circuit including a transformer is configured.
  • a power supply circuit including a transformer TR is configured in the second channel CH2.
  • the semiconductor composite device of the present invention may include a power supply module.
  • FIG. 43 is a cross-sectional view schematically showing an example of a semiconductor composite device including a power supply module.
  • FIG. 44 is an example of a circuit configuration diagram of a semiconductor composite device including a power supply module.
  • the semiconductor composite device 5A shown in FIG. 43 includes a power supply module 70 including an active element (not shown).
  • the load 30 is arranged on one mounting surface of the wiring board 40
  • the capacitor array 50 is built in the wiring board 40
  • the power supply module 70 is the wiring board 40. It is located on the other mounting surface of.
  • the power supply module 70 is arranged at a position where at least a part thereof overlaps with the load 30 and the capacitor array 50 when viewed from the mounting surface of the wiring board 40.
  • the inductor L may be mounted on the power supply module 70. Further, as shown in FIG. 44, the power supply module 70 may include a switching element SW.
  • FIG. 45 is another example of a circuit configuration diagram of a semiconductor composite device including a power supply module.
  • the power supply module 70 may include a transformer TR.
  • the power supply module 70 may not include the inductor L, and may not include the switching element SW in the front stage (left side in FIG. 45) of the transformer TR. Further, the switching element SW or the inductor L of the first channel CH1 may be included in the power supply module 70.
  • FIG. 46 is a cross-sectional view schematically showing another example of a semiconductor composite device including a power supply module.
  • the power supply module 70 is arranged on one mounting surface of the wiring board 40 at a position that does not overlap with the load 30 and the capacitor array 50 when viewed from the mounting surface of the wiring board 40.
  • the inductor L may be mounted on the power supply module 70.
  • the power supply module 70 may include a switching element SW. Further, the power supply module 70 may include a transformer TR.
  • the substrate of the power supply module may include a capacitor array.
  • FIG. 47 is a cross-sectional view schematically showing an example of a semiconductor composite device in which a capacitor array is included in a substrate of a power supply module.
  • FIG. 48 is a cross-sectional view schematically showing another example of a semiconductor composite device in which a capacitor array is included in a substrate of a power supply module.
  • the capacitor array 50 is included in the substrate of the power supply module 70.
  • the substrate of the power supply module 70 includes the first capacitor array 51, and the wiring board 40 contains the second capacitor array 52.
  • the passive element constituting the voltage regulator may include an inductor array including a plurality of inductors arranged in a plane.
  • FIG. 49 is a cross-sectional view schematically showing an example of a semiconductor composite device including an inductor array.
  • FIG. 50 is a plan view of the semiconductor composite device shown in FIG. 49 as viewed from the other mounting surface of the wiring board.
  • FIG. 51 is an example of a circuit configuration diagram of a semiconductor composite device including an inductor array.
  • the passive element 20 includes an inductor array 80.
  • the inductor array 80 is arranged on the second channel CH2.
  • the inductor array 80 may or may not be mounted on the power supply module 70.
  • the semiconductor composite device 6 does not have to include the power supply module 70.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半導体複合装置１は、複数のチャネルに対応するように配置され、電圧レギュレータを構成するアクティブ素子１０およびパッシブ素子２０と、上記電圧レギュレータによって調整された直流電圧が供給される負荷３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。チャネルに配置される複数のキャパシタ（例えば、出力キャパシタＣ１およびＣ２）は、平面配置された複数のキャパシタ部を含んで一体成型されたキャパシタアレイ５０を含む。キャパシタアレイ５０は、配線基板４０の実装面に対して垂直な方向にキャパシタアレイ５０を貫通する複数のスルーホール導体ＴＨ１およびＴＨ２を有する。配線基板４０の実装面から見て、キャパシタアレイ５０の少なくとも一部が負荷３０と重なる位置に配置されている。

Description

半導体複合装置および半導体複合装置の製造方法
　本発明は、半導体複合装置および半導体複合装置の製造方法に関する。
　特許文献１は、インダクタあるいはキャパシタのようなパッシブ素子（受動素子）の一部または全部が埋め込まれたパッケージ基板、および、スイッチング素子のようなアクティブ素子（能動素子）を含む電圧制御装置を有する半導体装置を開示する。特許文献１に記載の半導体装置においては、電圧制御装置、および、電源電圧を供給すべき負荷が、パッケージ基板上に実装されている。電圧調整部で調整された直流電圧は、パッケージ基板内のパッシブ素子で平滑化されて負荷に供給される。
米国特許出願公開第２０１１／００５０３３４号明細書
　特許文献１に記載されているような電圧制御装置を有する半導体装置は、例えば、携帯電話またはスマートフォンなどの電子機器に適用される。近年、電子機器の小型化および薄型化が進められており、それに伴って半導体装置自体の小型化が望まれている。さらに、スマートフォンに代表される高機能携帯端末の電源回路部などでは、マルチチャネルのＤＣ－ＤＣコンバータＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、あるいは、低消費電力機能などを搭載したＰＭＩＣ（Ｐｏｗｅｒ　Ｍａｎａｇｅｍｅｎｔ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等が使用される。これらのＩＣでは、低電圧および大電流による高速駆動化、低消費電力化が進んでいる。
　図１は、マルチチャネル電源を構成する半導体複合装置の一例を模式的に示す平面図である。図１では、チャネル数が２個である場合の例を示している。
　図１に示す半導体複合装置１００は、電圧レギュレータ（Ｖｏｌｔａｇｅ　Ｒｅｇｕｌａｔｏｒ）を構成するアクティブ素子１０およびパッシブ素子２０と、電圧レギュレータによって調整された直流電圧が供給される負荷（Ｌｏａｄ）３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。
　アクティブ素子１０およびパッシブ素子２０は、チャネルごとに配置されている。第１チャネルＣＨ１は、電源回路が１個であるシングルフェーズ電源を構成し、第２チャネルＣＨ２は、複数個の電源回路が並列接続されたマルチフェーズ電源を構成している。
　電圧レギュレータを構成するアクティブ素子１０は、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４を含む。このうち、スイッチング素子ＳＷ１は第１チャネルＣＨ１に配置され、スイッチング素子ＳＷ２、ＳＷ３およびＳＷ４は第２チャネルＣＨ２に配置されている。
　電圧レギュレータを構成するパッシブ素子２０は、出力キャパシタＣ１およびＣ２を含む。このうち、出力キャパシタＣ１は第１チャネルＣＨ１に配置され、出力キャパシタＣ２は第２チャネルＣＨ２に配置されている。ここで示す出力キャパシタは、説明を簡略化するため、スイッチング素子のスイッチング周波数に対応した、電圧平滑用のキャパシタのみを例示しているが、それぞれのチャンネルに対し、ノイズ抑制や高周波を短絡するためのデカップリング用途のキャパシタを出力ラインにシャント接続されているものも含み、それらが並列で接続されていてもよい。
　電圧レギュレータを構成するパッシブ素子２０は、さらに、インダクタＬ１、Ｌ２、Ｌ３およびＬ４を含む。このうち、インダクタＬ１は第１チャネルＣＨ１に配置され、インダクタＬ２、Ｌ３およびＬ４は第２チャネルＣＨ２に配置されている。
　なお、電圧レギュレータを構成するパッシブ素子２０としては、少なくとも出力キャパシタＣ１およびＣ２が含まれていればよく、インダクタＬ１、Ｌ２、Ｌ３およびＬ４は必ずしも含まれていなくてもよい。
　図１に示す半導体複合装置１００のように、出力キャパシタなどのキャパシタが配線基板の一方の実装面に配置されていると、キャパシタを配置するための実装面積が必要となるため、半導体複合装置の小型化が困難となる。キャパシタはチャネルごとに配置されるため、チャネル数が多くなるほど、実装面積が大きくなってしまう。
　また、出力キャパシタなどのキャパシタから負荷までの接続距離が長くなると、配線によるインダクタ成分および抵抗成分により、等価直列インダクタンス（ＥＳＬ）および等価直列抵抗（ＥＳＲ）による損失が大きくなる。したがって、キャパシタは、負荷の近くに配置されることが望まれる。
　本発明は、小型化が可能で、かつ、キャパシタから負荷までの接続距離が短い半導体複合装置を提供することを目的とする。さらに、本発明は、上記半導体複合装置の製造方法を提供することを目的とする。
　本発明の半導体複合装置は、複数のチャネルに対応するように配置され、電圧レギュレータを構成するアクティブ素子およびパッシブ素子と、上記電圧レギュレータによって調整された直流電圧が供給され、半導体素子を含む負荷と、上記アクティブ素子、上記パッシブ素子および上記負荷に電気的に接続される配線基板と、を備える。上記電圧レギュレータを構成する上記アクティブ素子は、スイッチング素子を含む。上記電圧レギュレータを構成する上記パッシブ素子は、キャパシタを含む。上記チャネルに配置される複数の上記キャパシタは、平面配置された複数のキャパシタ部を含んで一体成型されたキャパシタアレイを含む。上記キャパシタアレイは、上記配線基板の実装面に対して垂直な方向に上記キャパシタアレイを貫通する複数のスルーホール導体を有する。上記配線基板の実装面から見て、上記キャパシタアレイの少なくとも一部が上記負荷と重なる位置に配置されている。
　本発明の半導体複合装置において、上記電圧レギュレータを構成する上記パッシブ素子は、例えば、電源を駆動させるためのキャパシタを含む。なお、一体成型されたキャパシタアレイとは別のキャパシタによって電源が駆動されるチャネルがあってもよく、キャパシタアレイ内の複数のキャパシタが同一チャネルに並列に接続されてもよく、また、キャパシタアレイに対して並列に接続される別のキャパシタがあってもよい。
　本発明の半導体複合装置の製造方法は、キャパシタアレイが配線基板に内蔵されている上記半導体複合装置の製造方法であって、配線基板にキャビティを形成する工程と、キャパシタアレイを上記キャビティの内部に配置する工程と、上記配線基板と上記キャパシタアレイを電気的に接続する工程と、上記キャビティを封止して、上記キャパシタアレイを上記配線基板に内蔵する工程と、を備える。
　本発明によれば、小型化が可能で、かつ、キャパシタから負荷までの接続距離が短い半導体複合装置を提供することができる。
図１は、マルチチャネル電源を構成する半導体複合装置の一例を模式的に示す平面図である。 図２は、本発明の第１実施形態に係る半導体複合装置の一例を模式的に示す断面図である。 図３は、図２に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。 図４は、図２および図３に示す半導体複合装置を構成するキャパシタアレイの一例を模式的に示す平面図である。 図５は、図２および図３に示す半導体複合装置の回路構成図である。 図６は、キャパシタの陽極と接続されるスルーホール導体およびその周辺の一例を模式的に示す断面図である。 図７は、図６のＶＩＩ－ＶＩＩ線に沿った投影断面図である。 図８は、キャパシタの陰極と接続されるスルーホール導体およびその周辺の一例を模式的に示す断面図である。 図９は、図８のＩＸ－ＩＸ線に沿った投影断面図である。 図１０は、本発明の第２実施形態に係る半導体複合装置の一例を模式的に示す断面図である。 図１１は、図１０に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。 図１２は、図１０に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。 図１３は、本発明の第３実施形態に係る半導体複合装置の一例を模式的に示す断面図である。 図１４は、図１３に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。 図１５は、図１３に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。 図１６は、本発明の第２実施形態に係る半導体複合装置の別の一例を模式的に示す断面図である。 図１７は、本発明の第２実施形態に係る半導体複合装置のさらに別の一例を模式的に示す断面図である。 図１８Ａおよび図１８Ｂは、配線基板にキャビティを形成する工程の一例を模式的に示す断面図である。 図１９は、配線基板にテープを貼り付ける工程の一例を模式的に示す断面図である。 図２０は、キャパシタアレイをキャビティの内部に配置する工程の一例を模式的に示す断面図である。 図２１は、キャパシタアレイの一方の接続端子側から樹脂封止を行う工程の一例を模式的に示す断面図である。 図２２は、配線基板からテープを剥がす工程の一例を模式的に示す断面図である。 図２３は、キャパシタアレイの他方の接続端子側から樹脂封止を行う工程の一例を模式的に示す断面図である。 図２４は、ビア穴を形成する工程の一例を模式的に示す断面図である。 図２５は、めっき処理を施す工程の一例を模式的に示す断面図である。 図２６Ａおよび図２６Ｂは、配線基板にキャビティを形成する工程の一例を模式的に示す断面図である。 図２７は、貫通孔を形成する工程の一例を模式的に示す断面図である。 図２８は、パターニングおよびめっき処理を施す工程の一例を模式的に示す断面図である。 図２９は、キャパシタアレイをキャビティの内部に配置する工程の一例を模式的に示す断面図である。 図３０は、樹脂封止を行う工程の一例を模式的に示す断面図である。 図３１は、ビア穴を形成する工程の一例を模式的に示す断面図である。 図３２は、めっき処理を施す工程の一例を模式的に示す断面図である。 図３３は、本発明の半導体複合装置の第１変形例を模式的に示す断面図である。 図３４は、本発明の半導体複合装置の第２変形例を模式的に示す断面図である。 図３５は、本発明の半導体複合装置の第３変形例を模式的に示す断面図である。 図３６は、本発明の半導体複合装置の第４変形例を模式的に示す断面図である。 図３７は、本発明の半導体複合装置の第５変形例を模式的に示す断面図である。 図３８は、入力キャパシタを備える半導体複合装置の回路構成図である。 図３９は、本発明の半導体複合装置の第６変形例を模式的に示す断面図である。 図４０は、本発明の半導体複合装置の第７変形例を模式的に示す断面図である。 図４１は、本発明の半導体複合装置の第８変形例を模式的に示す断面図である。 図４２は、トランスを含む電源回路が構成された半導体複合装置の回路構成図の一例である。 図４３は、電源モジュールを備える半導体複合装置の一例を模式的に示す断面図である。 図４４は、電源モジュールを備える半導体複合装置の回路構成図の一例である。 図４５は、電源モジュールを備える半導体複合装置の回路構成図の別の一例である。 図４６は、電源モジュールを備える半導体複合装置の別の一例を模式的に示す断面図である。 図４７は、電源モジュールの基板にキャパシタアレイが含まれる半導体複合装置の一例を模式的に示す断面図である。 図４８は、電源モジュールの基板にキャパシタアレイが含まれる半導体複合装置の別の一例を模式的に示す断面図である。 図４９は、インダクタアレイを含む半導体複合装置の一例を模式的に示す断面図である。 図５０は、図４９に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。 図５１は、インダクタアレイを含む半導体複合装置の回路構成図の一例である。
　以下、本発明の半導体複合装置および半導体複合装置の製造方法について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［半導体複合装置］
　本発明の半導体複合装置は、複数のチャネルに対応するように配置され、電圧レギュレータを構成するアクティブ素子およびパッシブ素子と、上記電圧レギュレータによって調整された直流電圧が供給される負荷と、上記アクティブ素子、上記パッシブ素子および上記負荷に電気的に接続される配線基板と、を備える。上記電圧レギュレータを構成する上記アクティブ素子は、スイッチング素子を含む。上記電圧レギュレータを構成する上記パッシブ素子は、キャパシタを含む。
　本発明の半導体複合装置において、上記電圧レギュレータを構成する上記パッシブ素子は、例えば、電源を駆動させるためのキャパシタを含む。電源を駆動させるためのキャパシタは、出力側のキャパシタでもよく、入力側のキャパシタでもよい。本発明の半導体複合装置は、電源を駆動させるためのキャパシタとして、出力側のキャパシタおよび入力側のキャパシタのいずれか一方を備えてもよく、両方を備えてもよい。
　以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態ごとには逐次言及しない。
　以下の説明において、各実施形態を特に区別しない場合、単に「本発明の半導体複合装置」という。
　以下に示す図面は模式的なものであり、その寸法や縦横比の縮尺などは実際の製品とは異なる場合がある。
（第１実施形態）
　図２は、本発明の第１実施形態に係る半導体複合装置の一例を模式的に示す断面図である。図３は、図２に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。図４は、図２および図３に示す半導体複合装置を構成するキャパシタアレイの一例を模式的に示す平面図である。図５は、図２および図３に示す半導体複合装置の回路構成図である。図３では、チャネル数が２個である場合の例を示しているが、チャネル数は３個以上であってもよい。
　図２および図３に示す半導体複合装置１は、電圧レギュレータを構成するアクティブ素子１０およびパッシブ素子２０と、電圧レギュレータによって調整された直流電圧が供給される負荷３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。
　アクティブ素子１０およびパッシブ素子２０は、チャネルごとに配置されている。第１チャネルＣＨ１は、電源回路が１個であるシングルフェーズ電源を構成し、第２チャネルＣＨ２は、複数個の電源回路が並列接続されたマルチフェーズ電源を構成している。第２チャネルＣＨ２では、３個の電源回路が並列接続されたマルチフェーズ電源の例を示しているが、並列接続される電源回路の数は特に限定されない。
　なお、第１チャネルＣＨ１および第２チャネルＣＨ２の両方がシングルフェーズ電源を構成してもよい。あるいは、第１チャネルＣＨ１および第２チャネルＣＨ２の両方がマルチフェーズ電源を構成してもよい。その場合、並列接続される電源回路の数は、同じでもよく、異なっていてもよい。
　電圧レギュレータを構成するアクティブ素子１０は、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４を含む。このうち、スイッチング素子ＳＷ１は第１チャネルＣＨ１に配置され、スイッチング素子ＳＷ２、ＳＷ３およびＳＷ４は第２チャネルＣＨ２に配置されている。
　図２および図３に示す例では、第１チャネルＣＨ１に配置されるスイッチング素子ＳＷ１と、第２チャネルＣＨ２に配置されるスイッチング素子ＳＷ２、ＳＷ３およびＳＷ４とは、配線基板４０の一方の実装面に配置されている。
　電圧レギュレータを構成するパッシブ素子２０は、出力キャパシタＣ１およびＣ２を含む。このうち、出力キャパシタＣ１は第１チャネルＣＨ１に配置され、出力キャパシタＣ２は第２チャネルＣＨ２に配置されている。ここで示す出力キャパシタは、図１と同様、説明を簡略化するため、スイッチング素子のスイッチング周波数に対応した、電圧平滑用のキャパシタのみを例示しているが、それぞれのチャンネルに対し、ノイズ抑制や高周波を短絡するためのデカップリング用途のキャパシタを出力ラインにシャント接続されているものも含み、それらが並列で接続されていてもよい。以下の図面においても同様である。
　出力キャパシタＣ１およびＣ２は、電源を安定駆動させるためのキャパシタの一例であり、出力電圧を平滑化するための出力キャパシタである。図２、図３および図４に示すように、第１チャネルＣＨ１に配置される出力キャパシタＣ１と、第２チャネルＣＨ２に配置される出力キャパシタＣ２とは、平面配置された複数のキャパシタ部を含んで一体成型されたキャパシタアレイ５０により構成されている。出力キャパシタＣ１を構成するキャパシタ部の大きさは、出力キャパシタＣ２を構成するキャパシタ部の大きさと同じでもよく、異なっていてもよい。
　キャパシタアレイ５０は、配線基板４０の実装面に対して垂直な方向にキャパシタアレイ５０を貫通する複数のスルーホール導体ＴＨ１およびＴＨ２を有する。スルーホール導体ＴＨ１またはＴＨ２の一方の端部には、第１の接続端子６１が形成されており、スルーホール導体ＴＨ１またはＴＨ２の他方の端部には、第２の接続端子６２が形成されている。
　図２および図３に示すように、配線基板４０の実装面から見て、キャパシタアレイ５０の少なくとも一部が負荷３０と重なる位置に配置されている。図２および図３に示す例では、キャパシタアレイ５０は、配線基板４０に内蔵されている。
　電圧レギュレータを構成するパッシブ素子２０は、さらに、インダクタＬ１、Ｌ２、Ｌ３およびＬ４を含む。このうち、インダクタＬ１は第１チャネルＣＨ１に配置され、インダクタＬ２、Ｌ３およびＬ４は第２チャネルＣＨ２に配置されている。インダクタＬ１はスイッチング素子ＳＷ１と負荷３０との間に接続され、インダクタＬ２はスイッチング素子ＳＷ２と負荷３０との間に接続され、インダクタＬ３はスイッチング素子ＳＷ３と負荷３０との間に接続され、インダクタＬ４はスイッチング素子ＳＷ４と負荷３０との間に接続されている。
　図２および図３に示す例では、第１チャネルＣＨ１に配置されるインダクタＬ１と、第２チャネルＣＨ２に配置されるインダクタＬ２、Ｌ３およびＬ４とは、配線基板４０の一方の実装面に配置されている。
　なお、電圧レギュレータを構成するパッシブ素子２０としては、少なくとも出力キャパシタＣ１およびＣ２が含まれていればよく、インダクタＬ１、Ｌ２、Ｌ３およびＬ４は必ずしも含まれていなくてもよい。
　負荷３０は、半導体素子を含む。負荷３０としては、例えば、論理演算回路あるいは記憶回路などの半導体集積回路（ＩＣ）等が挙げられる。
　図２および図３に示す例では、負荷３０は、配線基板４０の一方の実装面に配置されている。
　配線基板４０の一方の実装面には、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４、インダクタＬ１、Ｌ２、Ｌ３およびＬ４ならびに負荷３０などの部品を実装するためのランドおよびそれらを接続するための配線を含む回路層４５が形成されている。回路層４５を介して、配線基板４０は、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続されている。
　図示されていないが、配線基板４０の実装面には、アクティブ素子１０、パッシブ素子２０および負荷３０以外に、チョークインダクタ、サージ保護用のダイオード素子、および分圧用の抵抗素子などの電子機器が配置されてもよい。
　図２および図３に示す例では、チャネル数が２個である半導体複合装置について説明した。しかしながら、本発明の第１実施形態に係る半導体複合装置において、チャネル数は、２個以上であれば特に限定されない。
　本発明の第１実施形態に係る半導体複合装置では、チャネルに配置される複数の出力キャパシタなどのキャパシタが、平面配置された複数のキャパシタ部を含んで一体成型されたキャパシタアレイを含み、キャパシタアレイが、配線基板の実装面に対して垂直な方向にキャパシタアレイを貫通する複数のスルーホール導体を有し、配線基板の実装面から見て、キャパシタアレイの少なくとも一部が負荷と重なる位置に配置されていることを特徴とする。
　本発明の第１実施形態では、半導体複合装置が上記の特徴を有することで、複数のキャパシタが負荷と同一平面に配置されないため、実装面積を小さくすることができる。その結果、半導体複合装置の小型化を図ることができる。
　また、キャパシタから負荷までの配線を同一平面で引き回す必要がなくなるため、キャパシタから負荷までの接続距離を短くすることができる。その結果、配線によるインダクタ成分および抵抗成分を小さくすることができる。
　本発明の第１実施形態に係る半導体複合装置では、一体成型されたキャパシタアレイが、複数のチャネルのうち、１個のチャネルのみに接続されていてもよいが、２個以上のチャネルに接続されていることが好ましい。本発明の第１実施形態に係る半導体複合装置では、全てのチャネルに配置される複数のキャパシタが、一体成型されたキャパシタアレイのみから構成されてもよい。あるいは、一体成型されたキャパシタアレイとは別のキャパシタによって電源が安定駆動されるチャネルがあってもよく、キャパシタアレイ内の複数のキャパシタが同一チャネルに並列に接続されてもよく、また、キャパシタアレイに対して並列に接続される別のキャパシタがあってもよい。
　また、図２および図３に示す例では、第１チャネルＣＨ１がシングルフェーズ電源を構成し、第２チャネルＣＨ２がマルチフェーズ電源を構成する半導体複合装置について説明した。しかしながら、本発明の第１実施形態に係る半導体複合装置では、全てのチャネルがシングルフェーズ電源を構成してもよく、全てのチャネルがマルチフェーズ電源を構成してもよく、シングルフェーズ電源を構成するチャネルとマルチフェーズ電源を構成するチャネルとが混在してもよい。マルチフェーズ電源を構成するチャネルが複数個存在する場合、並列接続される電源回路の数は、チャネルごとに同じでもよく、異なっていてもよい。
　本発明の第１実施形態に係る半導体複合装置において、スルーホール導体は、キャパシタアレイの厚さ方向の上面から底面まで貫通する貫通孔の少なくとも内壁面に形成されている。貫通孔の内壁面は、Ｃｕ、ＡｕまたはＡｇなどの低抵抗の金属によってメタライズされる。加工の容易さから、例えば、無電解Ｃｕめっき、電解Ｃｕめっきによりメタライズすることができる。なお、スルーホール導体のメタライズについては、貫通孔の内壁面のみをメタライズする場合に限られず、金属あるいは金属と樹脂との複合材料などを充填してもよい。
　ここで、スルーホール導体は、Ａ．キャパシタの陽極用、Ｂ．キャパシタの陰極およびグランド用、Ｃ．Ｉ／Ｏライン用、に分類される。Ａ．キャパシタの陽極用のスルーホール導体はキャパシタの陽極に接続されており、Ｂ．キャパシタの陰極およびグランド用のスルーホール導体はキャパシタの陰極に接続されており、Ｃ．Ｉ／Ｏライン用のスルーホール導体はキャパシタの陽極および陰極のいずれにも接続されていない。
　Ａ．キャパシタの陽極用のスルーホール導体は、キャパシタを貫通する貫通孔とスルーホール導体との間に絶縁材料が充填されていてもよく、充填されていなくてもよい。後者の場合、後述するキャパシタの陽極である陽極板の芯部とスルーホール導体とが直接接続される構造となる。Ｂ．キャパシタの陰極およびグランド用のスルーホール導体、および、Ｃ．Ｉ／Ｏライン用のスルーホール導体は、キャパシタを貫通する貫通孔とスルーホール導体との間に絶縁材料が充填されている。
　本発明の第１実施形態に係る半導体複合装置において、キャパシタアレイを貫通するスルーホール導体のうち、少なくとも１つのスルーホール導体は、例えば、出力キャパシタなどのキャパシタの陽極と接続されている。
　図６は、キャパシタの陽極と接続されるスルーホール導体およびその周辺の一例を模式的に示す断面図である。図７は、図６のＶＩＩ－ＶＩＩ線に沿った投影断面図である。図６および図７では、出力キャパシタＣ１の陽極と接続される第１のスルーホール導体ＴＨ１１について説明する。
　図６に示す出力キャパシタＣ１は、キャパシタ部２１０と、第１のスルーホール導体ＴＨ１１に電気的に接続される導電部２２０と、キャパシタ部２１０の表面に積層された絶縁部２３０と、を含む。導電部２２０は、第１のスルーホール導体ＴＨ１１の表面に形成されており、接続端子として機能することができる。絶縁部２３０は、図６に示されるように、キャパシタ部２１０の表面に積層された第１の絶縁部２３０Ａと、第１の絶縁部２３０Ａの表面に積層された第２の絶縁部２３０Ｂとを含むことが好ましい。
　本実施形態では、キャパシタ部２１０は、金属からなる陽極板２１１を含む。例えば、陽極板２１１は、弁作用金属からなる芯部２１２を有する。陽極板２１１は、芯部２１２の少なくとも一方の主面に設けられた多孔質部２１４を有することが好ましい。多孔質部２１４の表面には誘電体層（図示せず）が設けられており、誘電体層の表面に陰極層２１６が設けられている。これにより、本実施形態では、キャパシタ部２１０は、電解コンデンサを形成している。なお、図６には、陰極層２１６として、導電体層であるカーボン層２１６Ａおよび銅層２１６Ｂが示されている。図６には示されていないが、陰極層２１６として、誘電体層の表面に固体電解質層が設けられており、固体電解質層の表面に導電体層が設けられている。
　キャパシタ部２１０が電解コンデンサを形成している場合、陽極板２１１は、いわゆる弁作用を示す弁作用金属からなる。弁作用金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウムなどの金属単体、または、これらの金属を少なくとも１種含む合金などが挙げられる。これらの中では、アルミニウムまたはアルミニウム合金が好ましい。以下、アルミニウムまたはアルミニウム合金を基材とする電解コンデンサをアルミニウム素子ともいう。
　陽極板２１１の形状は、平板状であることが好ましく、箔状であることがより好ましい。陽極板２１１は、芯部２１２の少なくとも一方の主面に多孔質部２１４を有していればよく、芯部２１２の両方の主面に多孔質部２１４を有していてもよい。多孔質部２１４は、芯部２１２の表面に形成された多孔質層であることが好ましく、エッチング層であることがより好ましい。
　多孔質部２１４の表面に設けられる誘電体層は、多孔質部２１４の表面状態を反映して多孔質になっており、微細な凹凸状の表面形状を有している。誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。例えば、陽極板２１１としてアルミニウム箔が用いられる場合、アジピン酸アンモニウムなどを含む水溶液中でアルミニウム箔の表面に対して陽極酸化処理（化成処理ともいう）を行うことにより、酸化皮膜からなる誘電体層を形成することができる。
　誘電体層の表面に設けられる陰極層２１６は、例えば、誘電体層の表面に設けられた固体電解質層を含む。陰極層２１６は、さらに、固体電解質層の表面に設けられた導電体層を含むことが好ましい。
　固体電解質層を構成する材料としては、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類などの導電性高分子などが挙げられる。これらの中では、ポリチオフェン類が好ましく、ＰＥＤＯＴと呼ばれるポリ（３，４－エチレンジオキシチオフェン）が特に好ましい。また、上記導電性高分子は、ポリスチレンスルホン酸（ＰＳＳ）などのドーパントを含んでいてもよい。なお、固体電解質層は、誘電体層の細孔（凹部）を充填する内層と、誘電体層を被覆する外層とを含むことが好ましい。
　導電体層は、導電性樹脂層および金属層のうち、少なくとも１層を含む。導電体層は、導電性樹脂層のみでもよく、金属層のみでもよい。導電体層は、固体電解質層の全面を被覆することが好ましい。
　導電性樹脂層としては、例えば、銀フィラー、銅フィラー、ニッケルフィラーおよびカーボンフィラーからなる群より選択される少なくとも１種の導電性フィラーを含む導電性接着剤層などが挙げられる。
　金属層としては、例えば、金属めっき膜、金属箔などが挙げられる。金属層は、ニッケル、銅、銀およびこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属からなることが好ましい。なお、「主成分」とは、元素の重量比率が最も大きい元素成分をいう。
　導電体層は、例えば、固体電解質層の表面に設けられたカーボン層と、カーボン層の表面に設けられた銅層とを含む。
　カーボン層は、固体電解質層と銅層とを電気的および機械的に接続させるために設けられている。カーボン層は、カーボンペーストをスポンジ転写、スクリーン印刷、ディスペンサ、インクジェット印刷などによって固体電解質層上に塗布することにより、所定の領域に形成することができる。
　銅層は、銅ペーストをスポンジ転写、スクリーン印刷、スプレー塗布、ディスペンサ、インクジェット印刷などによってカーボン層上に印刷することにより形成することができる。
　導電部２２０は、例えばＡｇ、ＡｕまたはＣｕのような低抵抗の金属を主体として構成される。層間の密着力向上を目的として、上記導電性フィラーと樹脂とを混合した導電性密着材を導電部として設けてもよい。
　絶縁部２３０は、エポキシ、フェノールまたはポリイミドなどの樹脂、あるいは、エポキシ、フェノールまたはポリイミドなどの樹脂とシリカまたはアルミナなどの無機フィラーとの混合材料のような絶縁材料で構成される。
　なお、キャパシタ部２１０として、チタン酸バリウムを用いたセラミックコンデンサ、あるいは、窒化ケイ素（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）、フッ化水素（ＨＦ）などを用いた薄膜コンデンサを用いることも可能である。しかしながら、より薄型で比較的大きな面積のキャパシタ部２１０を形成できること、および、キャパシタアレイ５０の剛性および柔軟性のような機械特性の観点から、キャパシタ部２１０は、アルミニウムなどの金属を基材とするコンデンサであることが好ましく、アルミニウムなどの金属を基材とする電解コンデンサであることがより好ましく、アルミニウムまたはアルミニウム合金を基材とする電解コンデンサであることがさらに好ましい。
　第１のスルーホール導体ＴＨ１１は、出力キャパシタＣ１の厚さ方向にキャパシタ部２１０を貫通するように形成されている。具体的には、第１のスルーホール導体ＴＨ１１は、キャパシタ部２１０を厚さ方向に貫通する第１の貫通孔ｈ１１の少なくとも内壁面に形成されている。
　第１のスルーホール導体ＴＨ１１は、図６および図７に示されるように、陽極板２１１の端面と接続されている。すなわち、第１のスルーホール導体ＴＨ１１は、陽極板２１１の端面において、キャパシタ部２１０の陽極である芯部２１２と接続されている。
　第１のスルーホール導体ＴＨ１１をキャパシタ部２１０の陽極と電気的に接続することで、出力キャパシタＣ１の小型化を図ることができ、半導体複合装置の更なる小型化が可能となる。この場合、第１のスルーホール導体ＴＨ１１が陽極板２１１の端面と接続されていると、第１のスルーホール導体ＴＨ１１を通じて、出力キャパシタＣ１の上下を接続する配線機能と、キャパシタ部２１０の陽極と配線を接続する機能とを同時に実現することができるため、半導体複合装置の小型化を図ることができる。さらに、配線長が短くなることで、出力キャパシタＣ１のＥＳＬおよびＥＳＲを低減できる。
　第１のスルーホール導体ＴＨ１１と接続される陽極板２１１の端面には、芯部２１２および多孔質部２１４が露出しており、多孔質部２１４に絶縁材料が充填されることで、図６および図７に示されるように、第１のスルーホール導体ＴＨ１１の周囲に第３の絶縁部２３０Ｃが設けられている。
　図６に示されるように、第１のスルーホール導体ＴＨ１１と接続される陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出していることが好ましい。この場合、第１のスルーホール導体ＴＨ１１と多孔質部２１４との接触面積が大きくなるため、密着性が高くなり、第１のスルーホール導体ＴＨ１１の剥がれ等の不具合が生じにくくなる。
　第１のスルーホール導体ＴＨ１１と接続される陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出している場合、多孔質部２１４の空洞部分に絶縁材料が存在していることが好ましい。すなわち、第１のスルーホール導体ＴＨ１１の周囲に第３の絶縁部２３０Ｃが設けられていることが好ましい。第１のスルーホール導体ＴＨ１１の一定周囲の多孔質部２１４に絶縁材料を充填することで、陽極板２１１の芯部２１２と陰極層２１６との間の絶縁性を確保でき、短絡を防止することができる。さらに、導電部２２０などを形成するための薬液処理時に生じる陽極板２１１の端面の溶解を抑制できるため、キャパシタ部２１０への薬液の侵入を防止でき、出力キャパシタＣ１の信頼性が向上する。
　上述した効果を高める観点から、第３の絶縁部２３０Ｃの厚さは、図６に示されるように、多孔質部２１４の厚さよりも厚いことが好ましい。
　なお、第１のスルーホール導体ＴＨ１１と接続される陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出している場合、多孔質部２１４の空洞部分に絶縁材料が存在しなくてもよい。この場合、陽極板２１１の端面には、多孔質部２１４の空洞部分が露出する。
　図６および図７に示されるように、第１のスルーホール導体ＴＨ１１と陽極板２１１との間に陽極接続層２４０が設けられており、陽極接続層２４０を介して、第１のスルーホール導体ＴＨ１１が陽極板２１１の端面と接続されていることが好ましい。第１のスルーホール導体ＴＨ１１と陽極板２１１との間に陽極接続層２４０が設けられていることで、陽極接続層２４０が陽極板２１１の芯部２１２および多孔質部２１４に対するバリア層としての機能を果たす。その結果、導電部２２０などを形成するための薬液処理時に生じる陽極板２１１の溶解を抑制できるため、キャパシタ部２１０への薬液の侵入を防止でき、出力キャパシタＣ１の信頼性が向上する。
　第１のスルーホール導体ＴＨ１１と陽極板２１１との間に陽極接続層２４０が設けられている場合、陽極接続層２４０は、例えば、図６および図７に示されるように、陽極板２１１から順に、Ｚｎを主たる材料とする第１の陽極接続層２４０Ａと、ＮｉまたはＣｕを主たる材料とする第２の陽極接続層２４０Ｂと、を含む。例えば、ジンケート処理によりＺｎを置換析出させて陽極板２１１の端面に第１の陽極接続層２４０Ａを形成した後、無電解Ｎｉめっき処理または無電解Ｃｕめっき処理により、第１の陽極接続層２４０Ａ上に第２の陽極接続層２４０Ｂを形成する。なお、第１の陽極接続層２４０Ａは消失する場合もあり、この場合、陽極接続層２４０は、第２の陽極接続層２４０Ｂのみを含んでもよい。
　中でも、陽極接続層２４０は、Ｎｉを主たる材料とする層を含むことが好ましい。陽極接続層２４０にＮｉを用いることで、陽極板２１１を構成するＡｌなどへのダメージを低減でき、バリア性を向上できる。
　第１のスルーホール導体ＴＨ１１と陽極板２１１との間に陽極接続層２４０が設けられている場合、図６に示されるように厚さ方向に直交する方向から断面視したとき、第１のスルーホール導体ＴＨ１１が延びる方向における陽極接続層２４０の長さは、第１のスルーホール導体ＴＨ１１が延びる方向における陽極板２１１の長さよりも長いことが好ましい。この場合、陽極板２１１の端面に露出した芯部２１２および多孔質部２１４は、陽極接続層２４０に完全に被覆されるため、上述した陽極板２１１の溶解をさらに抑制できる。
　図７に示されるように厚さ方向から平面視したとき、第１のスルーホール導体ＴＨ１１は、第１の貫通孔ｈ１１の全周にわたり、陽極板２１１の端面と接続されていることが好ましい。この場合、第１のスルーホール導体ＴＨ１１と陽極板２１１との接触面積が大きくなるため、第１のスルーホール導体ＴＨ１１との接続抵抗が低減し、出力キャパシタＣ１のＥＳＲを低くすることができる。さらに、第１のスルーホール導体ＴＨ１１と陽極板２１１との密着性が高くなり、熱応力による接続面での剥がれ等の不具合が生じにくくなる。
　第１の貫通孔ｈ１１には、樹脂を含む材料が充填されていることが好ましい。すなわち、図６および図７に示されるように、第１の貫通孔ｈ１１内に第１の樹脂充填部２４２Ａが設けられていることが好ましい。第１の貫通孔ｈ１１内に樹脂材料を充填して空隙を解消することで、第１の貫通孔ｈ１１の内壁面に形成された第１のスルーホール導体ＴＨ１１のデラミネーションの発生を抑えることができる。
　第１の貫通孔ｈ１１に充填される材料は、第１のスルーホール導体ＴＨ１１を構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第１の貫通孔ｈ１１に充填された材料が高温環境下で膨張することで、第１のスルーホール導体ＴＨ１１を第１の貫通孔ｈ１１の内側から外側へと押さえ付け、第１のスルーホール導体ＴＨ１１のデラミネーションの発生をさらに抑えることができる。
　第１の貫通孔ｈ１１に充填される材料の熱膨張率は、第１のスルーホール導体ＴＨ１１を構成する材料の熱膨張率と同じであってもよく、第１のスルーホール導体ＴＨ１１を構成する材料の熱膨張率よりも小さくてもよい。
　本発明の第１実施形態に係る半導体複合装置において、少なくとも１個のチャネルに配置されるインダクタは、出力キャパシタなどのキャパシタの陽極と接続されるスルーホール導体に電気的に接続されていてもよい。この場合、全てのチャネルに配置されるインダクタが、キャパシタの陽極と接続されるスルーホール導体に電気的に接続されていることが好ましい。
　本発明の第１実施形態に係る半導体複合装置において、キャパシタアレイを貫通するスルーホール導体のうち、少なくとも１つのスルーホール導体は、例えば、出力キャパシタなどのキャパシタの陰極と接続されている。
　図８は、キャパシタの陰極と接続されるスルーホール導体およびその周辺の一例を模式的に示す断面図である。図９は、図８のＩＸ－ＩＸ線に沿った投影断面図である。図８および図９では、出力キャパシタＣ１の陰極と接続される第２のスルーホール導体ＴＨ１２について説明する。
　図８に示す出力キャパシタＣ１は、キャパシタ部２１０と、第２のスルーホール導体ＴＨ１２に電気的に接続される導電部２２２と、キャパシタ部２１０の表面に積層された絶縁部２３０と、を含む。導電部２２２は、第２のスルーホール導体ＴＨ１２の表面に形成されており、接続端子として機能することができる。絶縁部２３０は、図８に示されるように、キャパシタ部２１０の表面に積層された第１の絶縁部２３０Ａと、第１の絶縁部２３０Ａの表面に積層された第２の絶縁部２３０Ｂとを含むことが好ましい。
　図６において説明したように、キャパシタ部２１０は、金属からなる陽極板２１１を含む。例えば、陽極板２１１は、弁作用金属からなる芯部２１２を有する。陽極板２１１は、芯部２１２の少なくとも一方の主面に設けられた多孔質部２１４を有することが好ましい。多孔質部２１４の表面には誘電体層（図示せず）が設けられており、誘電体層の表面に陰極層２１６が設けられている。これにより、本実施形態では、キャパシタ部２１０は、電解コンデンサを形成している。
　第２のスルーホール導体ＴＨ１２は、出力キャパシタＣ１の厚さ方向にキャパシタ部２１０を貫通するように形成されている。具体的には、第２のスルーホール導体ＴＨ１２は、キャパシタ部２１０を厚さ方向に貫通する第２の貫通孔ｈ１２の少なくとも内壁面に形成されている。
　第２のスルーホール導体ＴＨ１２は、図８に示されるように、導電部２２２およびビア導体２２４を介して陰極層２１６と電気的に接続されている。
　絶縁部２３０が第１の絶縁部２３０Ａと第２の絶縁部２３０Ｂとを含む場合、図８および図９に示されるように、第２のスルーホール導体ＴＨ１２と陽極板２１１との間に、第２の絶縁部２３０Ｂが延在することが好ましい。第２のスルーホール導体ＴＨ１２と陽極板２１１との間に第２の絶縁部２３０Ｂが存在することで、第２のスルーホール導体ＴＨ１２と陽極板２１１の芯部２１２との間の絶縁性を確保することができる。
　第２の絶縁部２３０Ｂに接する陽極板２１１の端面には、芯部２１２および多孔質部２１４が露出しており、多孔質部２１４に絶縁材料が充填されることで、図８および図９に示されるように、第２のスルーホール導体ＴＨ１２の周囲に第４の絶縁部２３０Ｄが設けられている。
　第２のスルーホール導体ＴＨ１２と陽極板２１１との間に第２の絶縁部２３０Ｂが延在する場合、図８に示されるように、第２の絶縁部２３０Ｂに接する陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出していることが好ましい。この場合、第２の絶縁部２３０Ｂと多孔質部２１４との接触面積が大きくなるため、密着性が高くなり、剥がれ等の不具合が生じにくくなる。
　第２の絶縁部２３０Ｂに接する陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出している場合、多孔質部２１４の空洞部分に絶縁材料が存在することが好ましい。すなわち、図８および図９に示されるように、第２のスルーホール導体ＴＨ１２の周囲に第４の絶縁部２３０Ｄが設けられていることが好ましい。第２のスルーホール導体ＴＨ１２の一定周囲の多孔質部２１４に絶縁材料を充填することで、第２のスルーホール導体ＴＨ１２と陽極板２１１の芯部２１２との間の絶縁性を確保でき、短絡を防止することができる。
　上述した効果を高める観点から、第４の絶縁部２３０Ｄの厚さは、図８に示されるように、多孔質部２１４の厚さよりも厚いことが好ましい。
　なお、第２の絶縁部２３０Ｂに接する陽極板２１１の端面に、芯部２１２および多孔質部２１４が露出している場合、多孔質部２１４の空洞部分に絶縁材料が存在しなくてもよい。この場合、陽極板２１１の端面には、多孔質部２１４の空洞部分が露出する。
　第２のスルーホール導体ＴＨ１２と陽極板２１１との間に第２の絶縁部２３０Ｂが延在する場合、第２の絶縁部２３０Ｂを構成する絶縁材料が多孔質部２１４の空洞部分に入り込んでいることが好ましい。これにより、多孔質部２１４の機械的強度を向上させることができる。また、多孔質部２１４の空隙に起因するデラミネーションの発生を抑えることができる。
　第２の絶縁部２３０Ｂを構成する絶縁材料は、第２のスルーホール導体ＴＨ１２を構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第２の絶縁部２３０Ｂを構成する絶縁材料が高温環境下で膨張することで、多孔質部２１４および第２のスルーホール導体ＴＨ１２を押さえ付け、デラミネーションの発生をさらに抑えることができる。
　第２の絶縁部２３０Ｂを構成する絶縁材料の熱膨張率は、第２のスルーホール導体ＴＨ１２を構成する材料の熱膨張率と同じであってもよく、第２のスルーホール導体ＴＨ１２を構成する材料の熱膨張率よりも小さくてもよい。
　第２の貫通孔ｈ１２には、樹脂を含む材料が充填されていることが好ましい。すなわち、図８および図９に示されるように、第２の貫通孔ｈ１２内に第２の樹脂充填部２４２Ｂが設けられていることが好ましい。第２の貫通孔ｈ１２内に樹脂材料を充填して空隙を解消することで、第２の貫通孔ｈ１２の内壁面に形成された第２のスルーホール導体ＴＨ１２のデラミネーションの発生を抑えることができる。
　第２の貫通孔ｈ１２に充填される材料は、第２のスルーホール導体ＴＨ１２を構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第２の貫通孔ｈ１２に充填された材料が高温環境下で膨張することで、第２のスルーホール導体ＴＨ１２を第２の貫通孔ｈ１２の内側から外側へと押さえ付け、第２のスルーホール導体ＴＨ１２のデラミネーションの発生をさらに抑えることができる。
　第２の貫通孔ｈ１２に充填される材料の熱膨張率は、第２のスルーホール導体ＴＨ１２を構成する材料の熱膨張率と同じであってもよく、第２のスルーホール導体ＴＨ１２を構成する材料の熱膨張率よりも小さくてもよい。
　本発明の第１実施形態に係る半導体複合装置は、出力キャパシタなどのキャパシタの陽極および陰極のいずれにも接続されていない第３のスルーホール導体を含んでもよい。キャパシタの陽極に接続される第１のスルーホール導体およびキャパシタの陰極に接続される第２のスルーホール導体に加えて、グランドに接続するラインなどを同じくスルーホール導体を介して配線基板の上下に接続することで、半導体複合装置の設計自由度が向上し、半導体複合装置の更なる小型化を図ることができる。
　上述のとおり、スルーホール導体は、Ａ．キャパシタの陽極用、Ｂ．キャパシタの陰極およびグランド用、Ｃ．Ｉ／Ｏライン用、に分類される。Ａ．キャパシタの陽極用のスルーホール導体としては第１のスルーホール導体が該当し、Ｂ．キャパシタの陰極およびグランド用のスルーホール導体としては第２のスルーホール導体が該当し、Ｃ．Ｉ／Ｏライン用のスルーホール導体としては第３のスルーホール導体が該当する。
　Ａ．キャパシタの陽極用のスルーホール導体のうち、陽極板の端面と直接接続されるスルーホール導体は、例えば、以下の方法により形成することができる。
　１．スルーホール導体が形成される部分に、ドリル加工あるいはレーザ加工などによって、貫通孔１を形成する。
　２．貫通孔１の内壁面に対して、めっきなどでメタライジングすることで、スルーホール導体を形成する。
　Ｂ．キャパシタの陰極およびグランド用のスルーホール導体、および、Ｃ．Ｉ／Ｏライン用のスルーホール導体は、例えば、以下の方法により形成することができる。
　１．スルーホール導体が形成される部分に、ドリル加工あるいはレーザ加工などによって、貫通孔１を形成する。
　２．貫通孔１を樹脂で充填する。
　３．貫通孔１に充填された樹脂に対して、ドリル加工あるいはレーザ加工などによって、貫通孔２を形成する。この際、樹脂の直径に対して貫通孔２の直径を小さくすることで、貫通孔１と貫通孔２との間に樹脂が存在する状態にする。
　４．貫通孔２の内壁面に対して、めっきなどでメタライジングすることで、スルーホール導体を形成する。
（第２実施形態）
　本発明の第２実施形態においては、キャパシタアレイを貫通するスルーホール導体にインダクタが電気的に接続されており、上記インダクタがキャパシタアレイと重なる位置に配置されている点が本発明の第１実施形態と異なる。本発明の第２実施形態において、スイッチング素子の配置は、本発明の第１実施形態と同じでもよく、異なっていてもよい。
　図１０は、本発明の第２実施形態に係る半導体複合装置の一例を模式的に示す断面図である。図１１は、図１０に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。図１２は、図１０に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。図１０では、チャネル数が２個である場合の例を示しているが、チャネル数は３個以上であってもよい。
　図１０、図１１および図１２に示す半導体複合装置２は、図２および図３に示す半導体複合装置１と同様に、電圧レギュレータを構成するアクティブ素子１０およびパッシブ素子２０と、電圧レギュレータによって調整された直流電圧が供給される負荷３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。
　図１０、図１１および図１２に示す半導体複合装置２では、第１チャネルＣＨ１に配置されるインダクタＬ１、および、第２チャネルＣＨ２に配置されるインダクタＬ２、Ｌ３およびＬ４は、キャパシタアレイ５０を貫通するスルーホール導体ＴＨ１に電気的に接続されている。
　スルーホール導体ＴＨ１に電気的に接続されるインダクタＬ１、Ｌ２、Ｌ３およびＬ４は、キャパシタアレイ５０から見て負荷３０と反対側に配置されており、配線基板４０の実装面から見て、その少なくとも一部がキャパシタアレイ５０と重なる位置に配置されている。図１０、図１１および図１２に示す例では、インダクタＬ１、Ｌ２、Ｌ３およびＬ４は、配線基板４０の他方の実装面に配置されている。
　本発明の第２実施形態に係る半導体複合装置では、少なくとも１個のチャネルに配置されるインダクタが、キャパシタアレイを貫通するスルーホール導体に電気的に接続されており、スルーホール導体に電気的に接続されるインダクタが、配線基板の実装面から見て、その少なくとも一部が前記キャパシタアレイと重なる位置に配置されていることを特徴とする。インダクタは、キャパシタアレイから見て負荷と反対側に配置されていることが好ましいが、キャパシタアレイと負荷との間に配置されていてもよい。
　本発明の第２実施形態では、半導体複合装置が上記の特徴を有することで、インダクタがキャパシタと同一平面に配置されないため、インダクタからキャパシタまでの接続距離を短くすることができる。その結果、配線によるロスを低減することができる。
　本発明の第２実施形態に係る半導体複合装置では、全てのチャネルに配置されるインダクタが、キャパシタアレイを貫通するスルーホール導体に電気的に接続されていることが好ましい。
　本発明の第２実施形態に係る半導体複合装置において、インダクタと接続されるスルーホール導体は、出力キャパシタなどのキャパシタの陽極と接続されていることが好ましい。この場合、キャパシタの陽極と接続されるスルーホール導体は、本発明の第１実施形態で説明した陽極板の端面と接続されていることが好ましい。
（第３実施形態）
　本発明の第３実施形態においては、マルチフェーズ電源を構成する電源回路ごとに配置されたインダクタと接続されるスルーホール導体が出力キャパシタなどのキャパシタの陽極と接続されており、上記キャパシタの陽極を介して、それぞれのインダクタと接続される複数のスルーホール導体が電気的に接続されている点が本発明の第２実施形態と異なる。
　図１３は、本発明の第３実施形態に係る半導体複合装置の一例を模式的に示す断面図である。図１４は、図１３に示す半導体複合装置を配線基板の一方の実装面から見た平面図である。図１５は、図１３に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。図１３では、チャネル数が２個である場合の例を示しているが、チャネル数は３個以上であってもよい。
　図１３、図１４および図１５に示す半導体複合装置３は、図２および図３に示す半導体複合装置１と同様に、電圧レギュレータを構成するアクティブ素子１０およびパッシブ素子２０と、電圧レギュレータによって調整された直流電圧が供給される負荷３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。
　図１３、図１４および図１５に示す半導体複合装置３では、第１チャネルＣＨ１に配置されるインダクタＬ１、および、第２チャネルＣＨ２に配置されるインダクタＬ２、Ｌ３およびＬ４は、キャパシタアレイ５０を貫通するスルーホール導体ＴＨ１に電気的に接続されている。
　スルーホール導体ＴＨ１に電気的に接続されるインダクタＬ１、Ｌ２、Ｌ３およびＬ４は、キャパシタアレイ５０から見て負荷３０と反対側に配置されており、配線基板４０の実装面から見て、その少なくとも一部がキャパシタアレイ５０と重なる位置に配置されている。図１３、図１４および図１５に示す例では、インダクタＬ１、Ｌ２、Ｌ３およびＬ４は、配線基板４０の他方の実装面に配置されている。
　マルチフェーズ電源を構成する第２チャネルＣＨ２において、電源回路ごとに配置されたインダクタＬ２と接続されるスルーホール導体ＴＨ１、インダクタＬ３と接続されるスルーホール導体ＴＨ２、および、インダクタＬ４と接続されるスルーホール導体ＴＨ１は、出力キャパシタＣ２の陽極と接続されている。そして、出力キャパシタＣ２の陽極を介して、それぞれのインダクタＬ２、Ｌ３およびＬ４と接続される複数のスルーホール導体ＴＨ１が電気的に接続されている。
　本発明の第３実施形態に係る半導体複合装置では、マルチフェーズ電源を構成するチャネルにおいて、電源回路ごとに配置されたインダクタと接続されるスルーホール導体が出力キャパシタなどのキャパシタの陽極と接続されており、キャパシタの陽極を介して、それぞれのインダクタと接続される複数のスルーホール導体が電気的に接続されていることを特徴とする。
　マルチフェーズ電源を構成するチャネルにおいて、個々のスイッチング素子から負荷までの接続距離が異なると、配線によるインダクタンスが変化するため、フェーズ設計が困難になる。これに対して、本発明の第３実施形態では、配線に引き回しによって複数のインダクタを接続するのではなく、キャパシタの陽極を介して接続することで、配線の引き回しを最小限にすることができる。その結果、配線ロスをさらに低減できるとともに、フェーズずれを防止することができる。
　本発明の第３実施形態に係る半導体複合装置において、出力キャパシタなどのキャパシタの陽極と接続されるスルーホール導体は、本発明の第１実施形態で説明した陽極板の端面と接続されていることが好ましい。
　本発明の第２実施形態および第３実施形態において、スルーホール導体に電気的に接続されるインダクタは、キャパシタアレイから見て負荷と反対側に配置されていることが好ましいが、キャパシタアレイと負荷との間に配置されていてもよい。
　図１６は、本発明の第２実施形態に係る半導体複合装置の別の一例を模式的に示す断面図である。
　図１６に示す半導体複合装置２Ａでは、インダクタＬ１は、キャパシタアレイ５０と負荷３０との間の、配線基板４０の一方の実装面に配置されている。一方、インダクタＬ２、Ｌ３およびＬ４は、キャパシタアレイ５０から見て負荷３０と反対側の、配線基板４０の他方の実装面に配置されている。
　なお、インダクタＬ１がキャパシタアレイ５０から見て負荷３０と反対側の、配線基板４０の他方の実装面に配置され、インダクタＬ２、Ｌ３およびＬ４がキャパシタアレイ５０と負荷３０との間の、配線基板４０の一方の実装面に配置されていてもよい。あるいは、インダクタＬ１、Ｌ２、Ｌ３およびＬ４がキャパシタアレイ５０と負荷３０との間の、配線基板４０の一方の実装面に配置されていてもよい。
　本発明の第２実施形態および第３実施形態において、スルーホール導体に電気的に接続されるインダクタがキャパシタアレイから見て負荷と反対側に配置される場合、そのインダクタは、配線基板の実装面に配置されていてもよく、配線基板に内蔵されていてもよい。
　図１７は、本発明の第２実施形態に係る半導体複合装置のさらに別の一例を模式的に示す断面図である。
　図１７に示す半導体複合装置２Ｂでは、インダクタＬ１、Ｌ２、Ｌ３およびＬ４は、キャパシタアレイ５０から見て負荷３０と反対側に配置されている。インダクタＬ１およびＬ２は、配線基板４０に内蔵されている。一方、インダクタＬ２およびＬ４は、配線基板４０の他方の実装面に配置されている。
　本発明の第２実施形態および第３実施形態では、インダクタがスルーホール導体に電気的に接続されているチャネルにおいて、スイッチング素子は、配線基板の実装面から見て、その少なくとも一部がキャパシタアレイと重なる位置に配置されていることが好ましい。この場合、スイッチング素子から負荷までの接続距離をさらに短くすることができる。スイッチング素子は、キャパシタアレイから見て負荷と反対側に配置されていることが好ましいが、キャパシタアレイと負荷との間に配置されていてもよい。
［半導体複合装置の製造方法］
　以下、本発明の半導体複合装置の製造方法の一例として、キャパシタアレイが配線基板に内蔵されている半導体複合装置の製造方法について説明する。このような半導体複合装置の製造方法も、本発明の１つである。
　本発明の半導体複合装置の製造方法は、配線基板にキャビティを形成する工程と、キャパシタアレイを上記キャビティの内部に配置する工程と、上記配線基板と上記キャパシタアレイを電気的に接続する工程と、上記キャビティを封止して、上記キャパシタアレイを上記配線基板に内蔵する工程と、を備える。
　本発明の半導体複合装置の製造方法において、上記の工程を行う順序は特に限定されない。
　本発明の半導体複合装置の製造方法において、キャビティの内部に配置されたキャパシタアレイを配線基板と電気的に接続する方法は特に限定されず、例えば、ビア接続、バンプ接続、めっき接続、異方性導電膜などの導電性ペーストを介した接続などが挙げられる。
　本発明の半導体複合装置の製造方法において、配線基板に形成されるキャビティの深さに関して、配線基板を貫通するキャビティを形成してもよく、配線基板を貫通しないキャビティを形成してもよい。
　本発明の半導体複合装置を製造する第１の方法として、配線基板を貫通するキャビティを形成する例について説明する。
　図１８Ａおよび図１８Ｂは、配線基板にキャビティを形成する工程の一例を模式的に示す断面図である。
　図１８Ａに示すように、コア層４１０の両面に配線層４２０を有する配線基板４００を用意する。その後、図１８Ｂに示すように、配線基板４００を貫通するキャビティ４３０を形成する。
　図１９は、配線基板にテープを貼り付ける工程の一例を模式的に示す断面図である。
　図１９に示すように、配線基板４００の一方の面にテープ４４０を貼り付ける。
　図２０は、キャパシタアレイをキャビティの内部に配置する工程の一例を模式的に示す断面図である。
　図２０に示すように、キャパシタアレイ５００をテープ４４０上に固定することで、キャパシタアレイ５００をキャビティ４３０の内部に配置する。
　キャパシタアレイ５００は、配線基板４００の実装面に対して垂直な方向にキャパシタアレイ５００を貫通する複数のスルーホール導体ＴＨ１およびＴＨ２を有する。スルーホール導体ＴＨ１またはＴＨ２の一方の端部には、第１の接続端子６１０が形成されており、スルーホール導体ＴＨ１またはＴＨ２の他方の端部には、第２の接続端子６２０が形成されている。図２０に示す例では、キャパシタアレイ５００の第２の接続端子６２０側がテープ４４０上に固定される。
　図２１は、キャパシタアレイの一方の接続端子側から樹脂封止を行う工程の一例を模式的に示す断面図である。
　図２１に示すように、絶縁ラミネート材を用いて、キャパシタアレイ５００の一方の接続端子側から樹脂封止を行って、絶縁層４５０を形成する。図２１に示す例では、テープ４４０が貼り付けられていない第１の接続端子６１０側から樹脂封止を行う。
　図２２は、配線基板からテープを剥がす工程の一例を模式的に示す断面図である。
　図２２に示すように、配線基板４００からテープ４４０を剥がす。
　図２３は、キャパシタアレイの他方の接続端子側から樹脂封止を行う工程の一例を模式的に示す断面図である。
　図２３に示すように、絶縁ラミネート材を用いて、キャパシタアレイ５００の他方の接続端子側から樹脂封止を行って、絶縁層４５０を形成する。図２３に示す例では、テープ４４０が剥がされた第２の接続端子６２０側から樹脂封止を行う。これにより、キャパシタアレイ５００が配線基板４００に内蔵される。
　図２４は、ビア穴を形成する工程の一例を模式的に示す断面図である。
　図２４に示すように、絶縁層４５０にビア穴４６０を形成し、第１の接続端子６１０および第２の接続端子６２０を露出させる。
　図２５は、めっき処理を施す工程の一例を模式的に示す断面図である。
　図２５に示すように、めっき処理を施して、ビア穴４６０の内部に第１の導体部４７０および第２の導体部４８０を形成する。第１の導体部４７０および第２の導体部４８０は、絶縁層４５０の表面にも形成される。第１の導体部４７０は第１の接続端子６１０と接続され、第２の導体部４８０は第２の接続端子６２０と接続される。これにより、配線基板４００とキャパシタアレイ５００が電気的に接続される。
　その後、スイッチング素子を含むアクティブ素子、半導体素子を含む負荷などの部品を配置する。このとき、配線基板の実装面から見て、キャパシタアレイの少なくとも一部が負荷と重なるように配置する。以上により、半導体複合装置が得られる。
　本発明の半導体複合装置を製造する第２の方法として、配線基板を貫通しないキャビティを形成する例について説明する。
　図２６Ａおよび図２６Ｂは、配線基板にキャビティを形成する工程の一例を模式的に示す断面図である。
　図２６Ａに示すように、コア層４１０の両面に配線層４２０を有する配線基板４００を用意する。その後、図２６Ｂに示すように、配線基板４００を貫通しないキャビティ４３０Ａを形成する。
　図２７は、貫通孔を形成する工程の一例を模式的に示す断面図である。
　図２７に示すように、キャビティ４３０Ａが形成されていないコア層４１０および配線層４２０に貫通孔４９０を形成する。図２７に示す例では、貫通孔４９０は、キャパシタアレイ５００の第２の接続端子６２０（図２９参照）と接続される第２の導体部４８０（図２８参照）が形成される部分に形成される。
　図２８は、パターニングおよびめっき処理を施す工程の一例を模式的に示す断面図である。
　図２８に示すように、パターニングおよびめっき処理を施して、貫通孔４９０の内部に第２の導体部４８０を形成する。
　図２９は、キャパシタアレイをキャビティの内部に配置する工程の一例を模式的に示す断面図である。
　図２９に示すように、キャパシタアレイ５００をキャビティ４３０の内部に配置する。
　キャパシタアレイ５００は、配線基板４００の実装面に対して垂直な方向にキャパシタアレイ５００を貫通する複数のスルーホール導体ＴＨ１およびＴＨ２を有する。スルーホール導体ＴＨ１またはＴＨ２の一方の端部には、第１の接続端子６１０が形成されており、スルーホール導体ＴＨ１またはＴＨ２の他方の端部には、第２の接続端子６２０が形成されている。図２９に示す例では、リフロー接合などによって、キャパシタアレイ５００の第２の接続端子６２０が第２の導体部４８０と接続される。
　図３０は、樹脂封止を行う工程の一例を模式的に示す断面図である。
　図３０に示すように、絶縁ラミネート材を用いて、キャパシタアレイ５００の一方の接続端子側から樹脂封止を行って、絶縁層４５０を形成する。図３０に示す例では、第１の接続端子６１０側から樹脂封止を行う。
　図３１は、ビア穴を形成する工程の一例を模式的に示す断面図である。
　図３１に示すように、絶縁層４５０にビア穴４６０を形成し、第１の接続端子６１０を露出させる。
　図３２は、めっき処理を施す工程の一例を模式的に示す断面図である。
　図３２に示すように、めっき処理を施して、ビア穴４６０の内部に第１の導体部４７０を形成する。第１の導体部４７０は、絶縁層４５０の表面にも形成される。第１の導体部４７０は第１の接続端子６１０と接続される。これにより、配線基板４００とキャパシタアレイ５００が電気的に接続される。
　その後、スイッチング素子を含むアクティブ素子、半導体素子を含む負荷などの部品を配置する。このとき、配線基板の実装面から見て、キャパシタアレイの少なくとも一部が負荷と重なるように配置する。以上により、半導体複合装置が得られる。
［その他の実施形態］
　本発明の半導体複合装置は、上記実施形態に限定されるものではなく、半導体複合装置の構成、製造条件などに関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
　本発明の半導体複合装置において、電圧レギュレータを構成するパッシブ素子は、少なくともキャパシタを含んでいればよく、必ずしもインダクタを含んでいなくてもよい。
　本発明の半導体複合装置において、キャパシタアレイは、１枚のアルミニウム素子からなるキャパシタシートが分割された複数のキャパシタ部を含むことが好ましい。この場合、キャパシタ部の配置に対する自由度が向上するため、半導体複合装置の小型化などにおいて、より高い効果が得られる。
　本発明の半導体複合装置において、キャパシタアレイは、配線基板に内蔵されていることが好ましい。キャパシタアレイが配線基板に内蔵されていると、実装面積を小さくすることができる。
　本発明の半導体複合装置において、キャパシタアレイは、負荷、インダクタまたはスイッチング素子のインターポーザーとして使用されてもよい。その場合も、配線基板の実装面から見て、キャパシタアレイの少なくとも一部が負荷と重なる位置に配置されていればよい。
　図３３は、本発明の半導体複合装置の第１変形例を模式的に示す断面図である。
　図３３に示す半導体複合装置４Ａは、電圧レギュレータを構成するアクティブ素子１０およびパッシブ素子２０と、電圧レギュレータによって調整された直流電圧が供給される負荷３０と、アクティブ素子１０、パッシブ素子２０および負荷３０に電気的に接続される配線基板４０と、を備える。
　電圧レギュレータを構成するアクティブ素子１０は、スイッチング素子ＳＷを含む。スイッチング素子ＳＷは、配線基板４０の一方の実装面に配置されている。
　電圧レギュレータを構成するパッシブ素子２０は、キャパシタアレイ５０とインダクタＬとを含む。キャパシタアレイ５０およびインダクタＬは、配線基板４０の一方の実装面に配置されている。
　負荷３０は、配線基板４０上のキャパシタアレイ５０と接続されている。配線基板４０の実装面から見て、キャパシタアレイ５０の少なくとも一部が負荷３０と重なる位置に配置されている。
　図３３に示す半導体複合装置４Ａは、キャパシタアレイ５０が負荷３０のインターポーザーとして使用されていることを除いて、図２に示す半導体複合装置１と同様の構成を有している。
　図３４は、本発明の半導体複合装置の第２変形例を模式的に示す断面図である。
　図３４に示す半導体複合装置４Ｂは、キャパシタアレイ５０が負荷３０のインターポーザーとして使用されていることを除いて、図１３に示す半導体複合装置３と同様の構成を有している。
　同様に、図１０に示す半導体複合装置２、図１６に示す半導体複合装置２Ａ、図１７に示す半導体複合装置２Ｂにおいて、キャパシタアレイ５０が負荷３０のインターポーザーとして使用されてもよい。
　図３５は、本発明の半導体複合装置の第３変形例を模式的に示す断面図である。
　図３５に示す半導体複合装置４Ｃは、キャパシタアレイ５０がインダクタＬのインターポーザーとして使用されていることを除いて、図１３に示す半導体複合装置３と同様の構成を有している。
　同様に、図１０に示す半導体複合装置２、図１６に示す半導体複合装置２Ａ、図１７に示す半導体複合装置２Ｂにおいて、キャパシタアレイ５０がインダクタＬのインターポーザーとして使用されてもよい。
　本発明の半導体複合装置は、複数個のキャパシタアレイを備えてもよい。例えば、本発明の半導体複合装置が２個のキャパシタアレイを備える場合、配線基板の実装面から見て、一方のキャパシタアレイのみが負荷と重なる位置に配置されてもよく、両方のキャパシタアレイが負荷と重なる位置に配置されてもよい。
　図３６は、本発明の半導体複合装置の第４変形例を模式的に示す断面図である。
　図３６に示す半導体複合装置４Ｄは、第１のキャパシタアレイ５１および第２のキャパシタアレイ５２を備える。第１のキャパシタアレイ５１は、配線基板４０の一方の実装面に配置されている。一方、第２のキャパシタアレイ５２は、配線基板４０に内蔵されている。
　負荷３０は、配線基板４０上の第１のキャパシタアレイ５１と接続されている。配線基板４０の実装面から見て、第１のキャパシタアレイ５１の少なくとも一部が負荷３０と重なる位置に配置されている。さらに、配線基板４０の実装面から見て、第２のキャパシタアレイ５２の少なくとも一部が負荷３０と重なる位置に配置されている。
　図３６に示す半導体複合装置４Ｄにおいて、第１のキャパシタアレイ５１および第２のキャパシタアレイ５２は、例えば、いずれも、出力電圧を平滑化するための出力キャパシタとして使用される。
　図３６に示す半導体複合装置４Ｄは、図３４に示す半導体複合装置４Ｂの配線基板４０にキャパシタアレイが内蔵された構成を有している。その他の構成として、例えば、図３５に示す半導体複合装置４Ｃの配線基板４０にキャパシタアレイが内蔵された構成でもよい。あるいは、図３４に示す半導体複合装置４Ｂと図３５に示す半導体複合装置４Ｃとが組み合わされた構成、すなわち、負荷３０のインターポーザーとして使用されるキャパシタアレイとインダクタＬのインターポーザーとして使用されるキャパシタアレイとが組み合わされた構成でもよい。さらに、配線基板４０にキャパシタアレイが内蔵されていてもよい。
　例えば、２個のキャパシタアレイを備える半導体複合装置において、一方のキャパシタアレイのみが負荷と重なる位置に配置される場合、他方のキャパシタアレイはスイッチング素子の近くに配置されてもよい。その場合、他方のキャパシタアレイは、例えば、入力電圧を平滑化するための入力キャパシタとして使用することが可能である。
　図３７は、本発明の半導体複合装置の第５変形例を模式的に示す断面図である。図３８は、入力キャパシタを備える半導体複合装置の回路構成図である。
　図３７に示す半導体複合装置４Ｅは、第１のキャパシタアレイ５１および第２のキャパシタアレイ５２を備える。第１のキャパシタアレイ５１および第２のキャパシタアレイ５２は、いずれも、配線基板４０に内蔵されている。
　負荷３０は、配線基板４０の一方の実装面に配置されている。配線基板４０の実装面から見て、第１のキャパシタアレイ５１の少なくとも一部が負荷３０と重なる位置に配置されている。一方、第２のキャパシタアレイ５２は、スイッチング素子ＳＷの近くに配置されており、配線基板４０の実装面から見て、負荷３０と重なる位置に配置されていない。
　図３７に示す半導体複合装置４Ｅにおいて、第１のキャパシタアレイ５１は、例えば、出力電圧を平滑化するための出力キャパシタとして使用され、一方、第２のキャパシタアレイ５２は、例えば、入力電圧を平滑化するための入力キャパシタとして使用される（図３８参照）。
　なお、第１のキャパシタアレイ５１は、配線基板４０に内蔵されていなくてもよい。同様に、第２のキャパシタアレイ５２は、配線基板４０に内蔵されていなくてもよい。
　本発明の半導体複合装置において、負荷は、半導体素子と、上記半導体素子が実装されたパッケージ基板とを含んでもよい。
　図３９は、本発明の半導体複合装置の第６変形例を模式的に示す断面図である。
　図３９に示す半導体複合装置４Ｆにおいて、負荷３０Ａは、半導体素子３１と、半導体素子３１が実装されたパッケージ基板３２とを含む。図３９に示す半導体複合装置４Ｆは、負荷の構成が異なることを除いて、図２に示す半導体複合装置１と同様の構成を有している。
　本発明の半導体複合装置においては、半導体素子が実装されたパッケージ基板にキャパシタアレイが内蔵されてもよい。パッケージ基板に内蔵されたキャパシタアレイは、負荷と重なる位置に配置されればよい。さらに、別のキャパシタアレイが配線基板に実装または内蔵されてもよい。この場合、別のキャパシタアレイは、出力キャパシタとして負荷と重なる位置に配置されてもよく、入力キャパシタとしてスイッチング素子の近くに配置されてもよい。
　図４０は、本発明の半導体複合装置の第７変形例を模式的に示す断面図である。
　図４０に示す半導体複合装置４Ｇは、第１のキャパシタアレイ５１および第２のキャパシタアレイ５２を備える。負荷３０Ａは、半導体素子３１と、半導体素子３１が実装されたパッケージ基板３２とを含む。第１のキャパシタアレイ５１は、パッケージ基板３２に内蔵されている。一方、第２のキャパシタアレイ５２は、配線基板４０に内蔵されている。
　配線基板４０の実装面から見て、第１のキャパシタアレイ５１の少なくとも一部が負荷３０Ａと重なる位置に配置されている。さらに、配線基板４０の実装面から見て、第２のキャパシタアレイ５２の少なくとも一部が負荷３０Ａと重なる位置に配置されている。
　図４０に示す半導体複合装置４Ｇにおいて、第１のキャパシタアレイ５１および第２のキャパシタアレイ５２は、例えば、いずれも、出力電圧を平滑化するための出力キャパシタとして使用される。
　図４１は、本発明の半導体複合装置の第８変形例を模式的に示す断面図である。
　図４１に示す半導体複合装置４Ｈは、第２のキャパシタアレイ５２がスイッチング素子ＳＷの近くに配置されている点において、図４０に示す半導体複合装置４Ｇと異なる。
　図４１に示す半導体複合装置４Ｈにおいて、第１のキャパシタアレイ５１は、例えば、出力電圧を平滑化するための出力キャパシタとして使用され、一方、第２のキャパシタアレイ５２は、例えば、入力電圧を平滑化するための入力キャパシタとして使用される（図３８参照）。
　本発明の半導体複合装置においては、トランスを含む電源回路が構成されてもよい。
　図４２は、トランスを含む電源回路が構成された半導体複合装置の回路構成図の一例である。
　図４２に示す例では、第２チャネルＣＨ２において、トランスＴＲを含む電源回路が構成されている。
　本発明の半導体複合装置は、電源モジュールを備えてもよい。
　図４３は、電源モジュールを備える半導体複合装置の一例を模式的に示す断面図である。図４４は、電源モジュールを備える半導体複合装置の回路構成図の一例である。
　図４３に示す半導体複合装置５Ａは、アクティブ素子（図示せず）を含む電源モジュール７０を備えている。図４３に示す半導体複合装置５Ａでは、負荷３０は、配線基板４０の一方の実装面に配置されており、キャパシタアレイ５０は、配線基板４０に内蔵されており、電源モジュール７０は、配線基板４０の他方の実装面に配置されている。図４３に示すように、電源モジュール７０は、配線基板４０の実装面から見て、その少なくとも一部が負荷３０およびキャパシタアレイ５０と重なる位置に配置されていることが好ましい。
　図４３および図４４に示すように、電源モジュール７０にインダクタＬが搭載されていてもよい。また、図４４に示すように、電源モジュール７０は、スイッチング素子ＳＷを含んでもよい。
　図４５は、電源モジュールを備える半導体複合装置の回路構成図の別の一例である。
　図４５に示すように、電源モジュール７０は、トランスＴＲを含んでもよい。電源モジュール７０には、インダクタＬが含まれていなくてもよく、トランスＴＲの前段（図４５では左側）のスイッチング素子ＳＷが含まれていなくてもよい。また、第１チャネルＣＨ１のスイッチング素子ＳＷまたはインダクタＬが電源モジュール７０に含まれていてもよい。
　図４６は、電源モジュールを備える半導体複合装置の別の一例を模式的に示す断面図である。
　図４６に示す半導体複合装置５Ｂでは、電源モジュール７０は、配線基板４０の実装面から見て負荷３０およびキャパシタアレイ５０と重ならない位置で、配線基板４０の一方の実装面に配置されている。電源モジュール７０にはインダクタＬが搭載されていてもよい。電源モジュール７０は、スイッチング素子ＳＷを含んでもよい。また、電源モジュール７０は、トランスＴＲを含んでもよい。
　本発明の半導体複合装置が電源モジュールを備える場合、電源モジュールの基板にキャパシタアレイが含まれていてもよい。
　図４７は、電源モジュールの基板にキャパシタアレイが含まれる半導体複合装置の一例を模式的に示す断面図である。図４８は、電源モジュールの基板にキャパシタアレイが含まれる半導体複合装置の別の一例を模式的に示す断面図である。
　図４７に示す半導体複合装置５Ｃでは、電源モジュール７０の基板にキャパシタアレイ５０が含まれている。
　図４８に示す半導体複合装置５Ｄでは、電源モジュール７０の基板に第１のキャパシタアレイ５１が含まれており、配線基板４０に第２のキャパシタアレイ５２が内蔵されている。
　本発明の半導体複合装置において、電圧レギュレータを構成するパッシブ素子は、平面配置された複数のインダクタを含むインダクタアレイを含んでもよい。
　図４９は、インダクタアレイを含む半導体複合装置の一例を模式的に示す断面図である。図５０は、図４９に示す半導体複合装置を配線基板の他方の実装面から見た平面図である。図５１は、インダクタアレイを含む半導体複合装置の回路構成図の一例である。
　図４９および図５０に示す半導体複合装置６では、パッシブ素子２０は、インダクタアレイ８０を含む。図５０および図５１に示す例では、インダクタアレイ８０は、第２チャネルＣＨ２に配置されている。インダクタアレイ８０は、電源モジュール７０に搭載されていてもよく、搭載されていなくてもよい。半導体複合装置６は、電源モジュール７０を備えていなくてもよい。
　１、２、２Ａ、２Ｂ、３、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、４Ｇ、４Ｈ、５Ａ、５Ｂ、５Ｃ、５Ｄ、６、１００　半導体複合装置
　１０　アクティブ素子
　２０　パッシブ素子
　３０、３０Ａ　負荷
　３１　半導体素子
　３２　パッケージ基板
　４０、４００　配線基板
　４５　回路層
　５０、５００　キャパシタアレイ
　５１　第１のキャパシタアレイ
　５２　第２のキャパシタアレイ
　６１、６１０　第１の接続端子
　６２、６２０　第２の接続端子
　７０　電源モジュール
　８０　インダクタアレイ
　２１０　キャパシタ部
　２１１　陽極板
　２１２　芯部
　２１４　多孔質部
　２１６　陰極層
　２１６Ａ　カーボン層
　２１６Ｂ　銅層
　２２０、２２２　導電部
　２２４　ビア導体
　２３０　絶縁部
　２３０Ａ　第１の絶縁部
　２３０Ｂ　第２の絶縁部
　２３０Ｃ　第３の絶縁部
　２３０Ｄ　第４の絶縁部
　２４０　陽極接続層
　２４０Ａ　第１の陽極接続層
　２４０Ｂ　第２の陽極接続層
　２４２Ａ　第１の樹脂充填部
　２４２Ｂ　第２の樹脂充填部
　４１０　コア層
　４２０　配線層
　４３０、４３０Ａ　キャビティ
　４４０　テープ
　４５０　絶縁層
　４６０　ビア穴
　４７０　第１の導体部
　４８０　第２の導体部
　４９０　貫通孔
　ＣＨ１　第１チャネル
　ＣＨ２　第２チャネル
　ＣＨ３　第３チャネル
　Ｃ１、Ｃ２　出力キャパシタ
　Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ　インダクタ
　ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ　スイッチング素子
　ＴＨ１、ＴＨ２　スルーホール導体
　ＴＨ１１　第１のスルーホール導体
　ＴＨ１２　第２のスルーホール導体
　ＴＲ　トランス
　ｈ１１　第１の貫通孔
　ｈ１２　第２の貫通孔

 

Claims (15)

  1. 　複数のチャネルに対応するように配置され、電圧レギュレータを構成するアクティブ素子およびパッシブ素子と、
    　前記電圧レギュレータによって調整された直流電圧が供給され、半導体素子を含む負荷と、
    　前記アクティブ素子、前記パッシブ素子および前記負荷に電気的に接続される配線基板と、を備え、
    　前記電圧レギュレータを構成する前記アクティブ素子は、スイッチング素子を含み、
    　前記電圧レギュレータを構成する前記パッシブ素子は、キャパシタを含み、前記チャネルに配置される複数の前記キャパシタは、平面配置された複数のキャパシタ部を含んで一体成型されたキャパシタアレイを含み、
    　前記キャパシタアレイは、前記配線基板の実装面に対して垂直な方向に前記キャパシタアレイを貫通する複数のスルーホール導体を有し、
    　前記配線基板の実装面から見て、前記キャパシタアレイの少なくとも一部が前記負荷と重なる位置に配置されている、半導体複合装置。
  2. 　前記一体成型されたキャパシタアレイは、前記複数のチャネルのうち、２個以上のチャネルに接続されている、請求項１に記載の半導体複合装置。
  3. 　前記電圧レギュレータを構成する前記パッシブ素子は、前記スイッチング素子と前記負荷との間に接続されるインダクタをさらに含み、
    　少なくとも１個のチャネルに配置される前記インダクタは、前記キャパシタアレイを貫通する前記スルーホール導体に電気的に接続されており、
    　前記スルーホール導体に電気的に接続される前記インダクタは、前記配線基板の実装面から見て、その少なくとも一部が前記キャパシタアレイと重なる位置に配置されている、請求項１または２に記載の半導体複合装置。
  4. 　前記インダクタと接続される前記スルーホール導体は、前記キャパシタの陽極と接続されている、請求項３に記載の半導体複合装置。
  5. 　前記インダクタが前記スルーホール導体に電気的に接続されているチャネルは、複数個の電源回路が並列接続されたマルチフェーズ電源を構成し、
    　前記マルチフェーズ電源を構成する前記電源回路ごとに配置された前記インダクタと接続される前記スルーホール導体は、前記キャパシタの陽極と接続されており、
    　前記キャパシタの陽極を介して、それぞれの前記インダクタと接続される複数の前記スルーホール導体が電気的に接続されている、請求項３に記載の半導体複合装置。
  6. 　前記スルーホール導体に電気的に接続される前記インダクタは、前記キャパシタアレイから見て前記負荷と反対側に配置されている、請求項３～５のいずれか１項に記載の半導体複合装置。
  7. 　前記スルーホール導体に電気的に接続される前記インダクタは、前記配線基板の実装面に配置されている、請求項６に記載の半導体複合装置。
  8. 　前記インダクタが前記スルーホール導体に電気的に接続されているチャネルにおいて、前記スイッチング素子は、前記配線基板の実装面から見て、その少なくとも一部が前記キャパシタアレイと重なる位置に配置されている、請求項３～７のいずれか１項に記載の半導体複合装置。
  9. 　前記キャパシタアレイを貫通する前記スルーホール導体のうち、少なくとも１つのスルーホール導体は、前記キャパシタの陽極と接続されている、請求項１～８のいずれか１項に記載の半導体複合装置。
  10. 　前記キャパシタは、金属からなる陽極板を含み、
    　前記キャパシタの陽極と接続される前記スルーホール導体は、前記陽極板の端面と接続されている、請求項９に記載の半導体複合装置。
  11. 　前記電圧レギュレータを構成する前記パッシブ素子は、前記スイッチング素子と前記負荷との間に接続されるインダクタをさらに含み、
    　少なくとも１個のチャネルに配置される前記インダクタは、前記キャパシタの陽極と接続される前記スルーホール導体に電気的に接続されている、請求項９または１０に記載の半導体複合装置。
  12. 　前記キャパシタアレイを貫通する前記スルーホール導体のうち、少なくとも１つのスルーホール導体は、前記キャパシタの陰極と接続されている、請求項１～１１のいずれか１項に記載の半導体複合装置。
  13. 　前記キャパシタアレイは、１枚のアルミニウム素子からなるキャパシタシートが分割された複数の前記キャパシタ部を含む、請求項１～１２のいずれか１項に記載の半導体複合装置。
  14. 　前記キャパシタアレイは、前記配線基板に内蔵されている、請求項１～１３のいずれか１項に記載の半導体複合装置。
  15. 　請求項１４に記載の半導体複合装置を製造する方法であって、
    　配線基板にキャビティを形成する工程と、
    　キャパシタアレイを前記キャビティの内部に配置する工程と、
    　前記配線基板と前記キャパシタアレイを電気的に接続する工程と、
    　前記キャビティを封止して、前記キャパシタアレイを前記配線基板に内蔵する工程と、を備える、半導体複合装置の製造方法。

     
PCT/JP2021/031336 2020-09-01 2021-08-26 半導体複合装置および半導体複合装置の製造方法 WO2022050167A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE112021003511.8T DE112021003511T5 (de) 2020-09-01 2021-08-26 Halbleiterverbundvorrichtung und verfahren zur herstellung einer halbleiterverbundvorrichtung
JP2022546277A JP7173418B2 (ja) 2020-09-01 2021-08-26 半導体複合装置および半導体複合装置の製造方法
CN202180042515.6A CN115918279A (zh) 2020-09-01 2021-08-26 半导体复合装置以及半导体复合装置的制造方法
JP2022176347A JP7364010B2 (ja) 2020-09-01 2022-11-02 半導体複合装置および半導体複合装置の製造方法
US18/064,558 US20230109290A1 (en) 2020-09-01 2022-12-12 Semiconductor composite device and method for manufacturing semiconductor composite device
JP2023170448A JP2023182709A (ja) 2020-09-01 2023-09-29 半導体複合装置および半導体複合装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-146929 2020-09-01
JP2020146929 2020-09-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/064,558 Continuation US20230109290A1 (en) 2020-09-01 2022-12-12 Semiconductor composite device and method for manufacturing semiconductor composite device

Publications (1)

Publication Number Publication Date
WO2022050167A1 true WO2022050167A1 (ja) 2022-03-10

Family

ID=80491028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/031336 WO2022050167A1 (ja) 2020-09-01 2021-08-26 半導体複合装置および半導体複合装置の製造方法

Country Status (6)

Country Link
US (1) US20230109290A1 (ja)
JP (3) JP7173418B2 (ja)
CN (1) CN115918279A (ja)
DE (1) DE112021003511T5 (ja)
TW (2) TW202348104A (ja)
WO (1) WO2022050167A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130746A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板
US20190304915A1 (en) * 2019-06-20 2019-10-03 Intel Corporation Embedded bridge substrate having an integral device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692284B2 (en) 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
WO2012101858A1 (ja) 2011-01-25 2012-08-02 株式会社村田製作所 Ｄｃ－ｄｃコンバータモジュールおよび多層基板
JP2013030528A (ja) * 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2014105887A1 (en) 2012-12-31 2014-07-03 Efficient Power Conversion Corporation Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices
US10790740B2 (en) * 2018-05-02 2020-09-29 Analog Devices Global Unlimited Company Techniques for switch capacitor regulator power savings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130746A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板
US20190304915A1 (en) * 2019-06-20 2019-10-03 Intel Corporation Embedded bridge substrate having an integral device

Also Published As

Publication number Publication date
TW202348104A (zh) 2023-12-01
TW202211741A (zh) 2022-03-16
JP7364010B2 (ja) 2023-10-18
JP7173418B2 (ja) 2022-11-16
DE112021003511T5 (de) 2023-05-11
CN115918279A (zh) 2023-04-04
US20230109290A1 (en) 2023-04-06
TWI811697B (zh) 2023-08-11
JP2023182709A (ja) 2023-12-26
JPWO2022050167A1 (ja) 2022-03-10
JP2023024986A (ja) 2023-02-21

Similar Documents

Publication Publication Date Title
JP4019837B2 (ja) 固体電解コンデンサ及びその製造方法
US7898795B2 (en) Solid-state electrolytic capacitor
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
JP7384251B2 (ja) モジュール
US6785147B2 (en) Circuit module
US11972909B2 (en) Capacitor, connection structure, and method for manufacturing capacitor
CN111755251B (zh) 电容器阵列以及复合电子部件
WO2022050167A1 (ja) 半導体複合装置および半導体複合装置の製造方法
JP2003124067A (ja) 固体電解コンデンサ
TW202420909A (zh) 半導體複合裝置及半導體複合裝置之製造方法
JP4558257B2 (ja) 固体電解コンデンサ
WO2023095654A1 (ja) モジュール及び半導体複合装置
WO2023218801A1 (ja) コンデンサ
JP2004288793A (ja) 直流電源回路内蔵基板およびその製造方法
JP2005236090A (ja) 固体電解コンデンサ及び伝送線路素子とそれらの製造方法とそれらを用いた複合電子部品
JP2003272957A (ja) 固体電解コンデンサ
JP2002299162A (ja) 電源用レギュレータ
JP2009259883A (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21864225

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022546277

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21864225

Country of ref document: EP

Kind code of ref document: A1