CN115918279A - 半导体复合装置以及半导体复合装置的制造方法 - Google Patents

半导体复合装置以及半导体复合装置的制造方法 Download PDF

Info

Publication number
CN115918279A
CN115918279A CN202180042515.6A CN202180042515A CN115918279A CN 115918279 A CN115918279 A CN 115918279A CN 202180042515 A CN202180042515 A CN 202180042515A CN 115918279 A CN115918279 A CN 115918279A
Authority
CN
China
Prior art keywords
capacitor
composite device
semiconductor composite
capacitor array
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042515.6A
Other languages
English (en)
Inventor
北村达矢
姫田高志
古川刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115918279A publication Critical patent/CN115918279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明的半导体复合装置(1)具备构成为与多个通道对应且构成稳压器的有源元件(10)和无源元件(20)、被供给由上述稳压器调整后的直流电压的负载(30)、以及与有源元件(10)、无源元件(20)及负载(30)电连接的布线基板(40)。配置于通道的多个电容器(例如，输出电容器(C1)和(C2))包含电容器阵列(50)，该电容器阵列(50)包含平面配置的多个电容器部且一体成型。电容器阵列(50)具有在相对于布线基板(40)的安装面垂直的方向上贯通电容器阵列(50)的多个通孔导体(TH1)和(TH2)。从布线基板(40)的安装面观察，电容器阵列(50)的至少一部分配置在与负载(30)重叠的位置。

Description

半导体复合装置以及半导体复合装置的制造方法
技术领域
本发明涉及半导体复合装置以及半导体复合装置的制造方法。
背景技术
专利文献1公开了一种具有电压控制装置的半导体装置，其中，该电压控制装置包含嵌入有如电感器或者电容器那样的无源元件(Passiveelement)的一部分或者全部的封装基板、以及如开关元件那样的有源元件(Active devices)。在专利文献1所记载的半导体装置中，电压控制装置以及应供给电源电压的负载安装在封装基板上。由电压调整部调整后的直流电压被封装基板内的无源元件平滑化并被供给至负载。
专利文献1:美国专利申请公开第2011/0050334号说明书
专利文献1所记载的具有电压控制装置的半导体装置例如应用于移动电话或者智能手机等电子设备。近年来，推进电子设备的小型化以及轻薄化，伴随于此期望半导体装置本身的小型化。并且，在以智能手机为代表的高功能移动终端的电源电路部等中，使用多通道的DC－DC转换器IC(Integrated Circuit：集成电路)、或者搭载有低功耗功能等的PMIC(PowerManagement Integrated Circuit：电源管理集成电路)等。在这些IC中，基于低电压以及大电流的高速驱动化、低功耗化取得进展。
图1是示意性地表示构成多通道电源的半导体复合装置的一个例子的俯视图。在图1中，示出了通道数为2个的情况的例子。
图1所示的半导体复合装置100具备构成稳压器(Voltage Regulator)的有源元件10和无源元件20、供给由稳压器调整后的直流电压的负载(Load)30、以及与有源元件10、无源元件20及负载30电连接的布线基板40。
按每个通道配置有有源元件10以及无源元件20。第一通道CH1构成电源电路为一个的单相电源，第二通道CH2构成多个电源电路并联连接而成的多相电源。
构成稳压器的有源元件10包含开关元件SW1、SW2、SW3以及SW4。其中，开关元件SW1配置于第一通道CH1，开关元件SW2、SW3以及SW4配置于第二通道CH2。
构成稳压器的无源元件20包含输出电容器C1和C2。其中，输出电容器C1配置于第一通道CH1，输出电容器C2配置于第二通道CH2。为了简化说明，这里所示的输出电容器仅例示出与开关元件的开关频率对应的电压平滑用的电容器，但也可以对于各个信道，也包含将用于抑制噪声、短路高频的去耦用的电容器分流连接到输出线的电容器，它们并联连接。
构成稳压器的无源元件20还包含电感器L1、L2、L3以及L4。其中，电感器L1配置于第一通道CH1，电感器L2、L3以及L4配置于第二通道CH2。
此外，作为构成稳压器的无源元件20，至少包含输出电容器C1和C2即可，可以不必包含电感器L1、L2、L3以及L4。
若如图1所示的半导体复合装置100那样，将输出电容器等电容器配置于布线基板的一个安装面，则需要用于配置电容器的安装面积，因此难以进行半导体复合装置的小型化。由于按每个通道配置电容器，所以通道数越多，安装面积越大。
另外，若从输出电容器等电容器到负载的连接距离变长，则由于布线的电感器成分以及电阻成分，等效串联电感(ESL)以及等效串联电阻(ESR)的损失增大。因此，希望将电容器配置在负载的附近。
发明内容
本发明的目的在于提供一种能够进行小型化，并且，从电容器到负载的连接距离较短的半导体复合装置。并且，本发明的目的在于提供一种上述半导体复合装置的制造方法。
本发明的半导体复合装置具备：有源元件和无源元件，与多个通道对应地配置，且构成稳压器；负载，被供给由上述稳压器调整后的直流电压，且包含半导体元件；以及布线基板，与上述有源元件、上述无源元件及上述负载电连接。构成上述稳压器的上述有源元件包含开关元件。构成上述稳压器的上述无源元件包含电容器。配置于上述通道的多个上述电容器包含电容器阵列，该电容器阵列包含平面配置的多个电容器部且一体成型。上述电容器阵列具有在相对于上述布线基板的安装面垂直的方向上贯通上述电容器阵列的多个通孔导体。从上述布线基板的安装面观察，上述电容器阵列的至少一部分配置在与上述负载重叠的位置。
在本发明的半导体复合装置中，构成上述稳压器的上述无源元件例如包含用于驱动电源的电容器。此外，也可以存在由与一体成型的电容器阵列不同的电容器驱动电源的通道，也可以电容器阵列内的多个电容器并联连接在同一通道，另外，也可以存在与电容器阵列并联连接的其他电容器。
本发明的半导体复合装置的制造方法是将电容器阵列内置于布线基板的上述半导体复合装置的制造方法，具备：在布线基板形成空腔的工序；将电容器阵列配置在上述空腔的内部的工序；将上述布线基板和上述电容器阵列电连接的工序；以及密封上述空腔，将上述电容器阵列内置于上述布线基板的工序。
根据本发明，能够提供一种能够进行小型化，并且，从电容器到负载的连接距离较短的半导体复合装置。
附图说明
图1是示意性地表示构成多通道电源的半导体复合装置的一个例子的俯视图。
图2是示意性地表示本发明的第一实施方式的半导体复合装置的一个例子的剖视图。
图3是从布线基板的一个安装面观察图2所示的半导体复合装置的俯视图。
图4是示意性地表示构成图2以及图3所示的半导体复合装置的电容器阵列的一个例子的俯视图。
图5是表示图2以及图3所示的半导体复合装置的电路结构图。
图6是示意性地表示与电容器的阳极连接的通孔导体及其周边的一个例子的剖视图。
图7是沿着图6的VII－VII线的投影剖视图。
图8是示意性地表示与电容器的阴极连接的通孔导体及其周边的一个例子的剖视图。
图9是沿着图8的IX－IX射线的投影剖视图。
图10是示意性地表示本发明的第二实施方式的半导体复合装置的一个例子的剖视图。
图11是从布线基板的一个安装面观察图10所示的半导体复合装置的俯视图。
图12是从布线基板的另一个安装面观察图10所示的半导体复合装置的俯视图。
图13是示意性地表示本发明的第三实施方式的半导体复合装置的一个例子的剖视图。
图14是从布线基板的一个安装面观察图13所示的半导体复合装置的俯视图。
图15是从布线基板的另一个安装面观察图13所示的半导体复合装置的俯视图。
图16是示意性地表示本发明的第二实施方式的半导体复合装置的另一个例子的剖视图。
图17是示意性地表示本发明的第二实施方式的半导体复合装置的又一个例子的剖视图。
图18的A以及图18的B是示意性地表示在布线基板形成空腔的工序的一个例子的剖视图。
图19是示意性地表示在布线基板粘贴胶带的工序的一个例子的剖视图。
图20是示意性地表示将电容器阵列配置于空腔的内部的工序的一个例子的剖视图。
图21是示意性地表示从电容器阵列的一个连接端子侧开始进行树脂密封的工序的一个例子的剖视图。
图22是示意性地表示从布线基板剥离胶带的工序的一个例子的剖视图。
图23是示意性地表示从电容器阵列的另一个连接端子侧开始进行树脂密封的工序的一个例子的剖视图。
图24是示意性地表示形成导通孔的工序的一个例子的剖视图。
图25是示意性地表示实施电镀处理的工序的一个例子的剖视图。
图26的A以及图26的B是示意性地表示在布线基板形成空腔的工序的一个例子的剖视图。
图27是示意性地表示形成通孔的工序的一个例子的剖视图。
图28是示意性地表示实施图案化以及电镀处理的工序的一个例子的剖视图。
图29是示意性地表示将电容器阵列配置于空腔的内部的工序的一个例子的剖视图。
图30是示意性地表示进行树脂密封的工序的一个例子的剖视图。
图31是示意性地表示形成导通孔的工序的一个例子的剖视图。
图32是示意性地表示实施电镀处理的工序的一个例子的剖视图。
图33是示意性地表示本发明的半导体复合装置的第一变形例的剖视图。
图34是示意性地表示本发明的半导体复合装置的第二变形例的剖视图。
图35是示意性地表示本发明的半导体复合装置的第三变形例的剖视图。
图36是示意性地表示本发明的半导体复合装置的第四变形例的剖视图。
图37是示意性地表示本发明的半导体复合装置的第五变形例的剖视图。
图38是具备输入电容器的半导体复合装置的电路结构图。
图39是示意性地表示本发明的半导体复合装置的第六变形例的剖视图。
图40是示意性地表示本发明的半导体复合装置的第七变形例的剖视图。
图41是示意性地表示本发明的半导体复合装置的第八变形例的剖视图。
图42是构成有包含变压器的电源电路的半导体复合装置的电路结构图的一个例子。
图43是示意性地表示具备电源模块的半导体复合装置的一个例子的剖视图。
图44是具备电源模块的半导体复合装置的电路结构图的一个例子。
图45是具备电源模块的半导体复合装置的电路结构图的另一个例子。
图46是示意性地表示具备电源模块的半导体复合装置的另一个例子的剖视图。
图47是示意性地表示电源模块的基板包含电容器阵列的半导体复合装置的一个例子的剖视图。
图48是示意性地表示电源模块的基板包含电容器阵列的半导体复合装置的另一个例子的剖视图。
图49是示意性地表示包含电感器阵列的半导体复合装置的一个例子的剖视图。
图50是从布线基板的另一个安装面观察图49所示的半导体复合装置的俯视图。
图51是包含电感器阵列的半导体复合装置的电路结构图的一个例子。
具体实施方式
以下，对本发明的半导体复合装置以及半导体复合装置的制造方法进行说明。
然而，本发明并不限定于以下的结构，能够在不变更本发明的主旨的范围内适当地变更并应用。此外，组合两个以上的以下记载的本发明的各个优选的结构而成的结构也是本发明。
[半导体复合装置]
本发明的半导体复合装置具备有源元件和无源元件、负载以及布线基板，其中，上述有源元件和无源元件配置为与多个通道对应，构成稳压器，上述负载被供给由上述稳压器调整后的直流电压，上述布线基板与上述有源元件、上述无源元件及上述负载电连接。构成上述稳压器的上述有源元件包含开关元件。构成上述稳压器的上述无源元件包含电容器。
在本发明的半导体复合装置中，构成上述稳压器的上述无源元件例如包含用于驱动电源的电容器。用于驱动电源的电容器可以是输出侧的电容器，也可以是输入侧的电容器。本发明的半导体复合装置可以具备输出侧的电容器和输入侧的电容器中的任意一个电容器，也可以具备两个电容器，来作为用于驱动电源的电容器。
以下所示的各实施方式是例示，当然可以进行在不同的实施方式中示出的结构的部分置换或者组合。在第二实施方式及其后面的实施方式中，省略与第一实施方式共用的事项的描述，仅对不同点进行说明。特别是，对于由同样的结构起到的同样的作用效果，不在每个实施方式中依次提及。
在以下的说明中，在不特别区分各实施方式的情况下，仅称为“本发明的半导体复合装置”。
以下所示的附图是示意性的，存在其尺寸、纵横比的比例尺等与实际的产品不同的情况。
(第一实施方式)
图2是示意性地表示本发明的第一实施方式的半导体复合装置的一个例子的剖视图。图3是从布线基板的一个安装面观察图2所示的半导体复合装置的俯视图。图4是示意性地表示构成图2以及图3所示的半导体复合装置的电容器阵列的一个例子的俯视图。图5是表示图2以及图3所示的半导体复合装置的电路结构图。在图3中，示出通道数为两个的情况的例子，但通道数也可以为三个以上。
图2和图3所示的半导体复合装置1具备：构成稳压器的有源元件10和无源元件20、被供给由稳压器调整后的直流电压的负载30、以及与有源元件10、无源元件20及负载30电连接的布线基板40。
有源元件10和无源元件20按每个通道来配置。第一通道CH1构成电源电路为一个的单相电源，第二通道CH2构成多个电源电路并联连接而成的多相电源。在第二通道CH2中，示出了三个电源电路并联连接而成的多相电源的例子，但对于并联连接的电源电路的数量并不特别限定。
此外，也可以第一通道CH1和第二通道CH2双方构成单相电源。或者，也可以第一通道CH1和第二通道CH2双方构成多相电源。在该情况下，并联连接的电源电路的数量可以相同，也可以不同。
构成稳压器的有源元件10包含开关元件SW1、SW2、SW3以及SW4。其中，开关元件SW1配置于第一通道CH1，开关元件SW2、SW3以及SW4配置于第二通道CH2。
在图2和图3所示的例子中，配置于第一通道CH1的开关元件SW1和配置于第二通道CH2的开关元件SW2、SW3以及SW4配置在布线基板40的一个安装面。
构成稳压器的无源元件20包含输出电容器C1和C2。其中，输出电容器C1配置于第一通道CH1，输出电容器C2配置于第二通道CH2。这里所示的输出电容器与图1同样，为了简化说明，仅例示出与开关元件的开关频率对应的电压平滑用的电容器，但也可以对于各个信道，也包含将用于抑制噪声、使高频短路的去耦用的电容器分流连接到输出线的结构，且它们并联连接。在以下的附图中也相同。
输出电容器C1和C2是用于稳定驱动电源的电容器的一个例子，是用于使输出电压平滑化的输出电容器。如图2、图3以及图4所示，配置于第一通道CH1的输出电容器C1和配置于第二通道CH2的输出电容器C2由包含平面配置的多个电容器部且一体成型的电容器阵列50构成。构成输出电容器C1的电容器部的大小可以与构成输出电容器C2的电容器部的大小相同，也可以不同。
电容器阵列50具有在相对于布线基板40的安装面垂直的方向上贯通电容器阵列50的多个通孔导体TH1和TH2。在通孔导体TH1或者TH2的一个端部，形成有第一连接端子61，在通孔导体TH1或者TH2的另一个端部，形成有第二连接端子62。
如图2和图3所示，从布线基板40的安装面观察，电容器阵列50的至少一部分配置于与负载30重叠的位置。在图2和图3所示的例子中，电容器阵列50内置于布线基板40。
构成稳压器的无源元件20还包含电感器L1、L2、L3以及L4。其中，电感器L1配置于第一通道CH1，电感器L2、L3以及L4配置于第二通道CH2。电感器L1连接在开关元件SW1与负载30之间，电感器L2连接在开关元件SW2与负载30之间，电感器L3连接在开关元件SW3与负载30之间，电感器L4连接在开关元件SW4与负载30之间。
在图2和图3所示的例子中，配置于第一通道CH1的电感器L1和配置于第二通道CH2的电感器L2、L3以及L4配置在布线基板40的一个安装面。
此外，作为构成稳压器的无源元件20，至少包含输出电容器C1和C2即可，可以不必包含电感器L1、L2、L3以及L4。
负载30包含半导体元件。作为负载30，例如，可举出逻辑运算电路或者存储电路等半导体集成电路(IC)等。
在图2和图3所示的例子，负载30配置在布线基板40的一个安装面。
在布线基板40的一个安装面上形成有电路层45，该电路层45包含开关元件SW1、SW2、SW3及SW4、电感器L1、L2、L3及L4以及用于安装负载30等部件的焊盘和用于连接这些部件的布线。布线基板40经由电路层45与有源元件10、无源元件20以及负载30电连接。
虽然未图示，但在布线基板40的安装面上，也可以除了有源元件10、无源元件20以及负载30以外，还配置扼流圈电感器、电涌保护用的二极管元件以及分压用的电阻元件等电子设备。
在图2和图3所示的例子，对通道数为2个的半导体复合装置进行了说明。然而，在本发明的第一实施方式的半导体复合装置中，通道数只要为两个以上就不特别限定。
在本发明的第一实施方式的半导体复合装置中，其特征在于，配置于通道的多个输出电容器等电容器包含电容器阵列，该电容器阵列包含平面配置的多个电容器部且一体成型而成，电容器阵列具有在相对于布线基板的安装面垂直的方向上贯通电容器阵列的多个通孔导体，从布线基板的安装面观察，电容器阵列的至少一部分配置在与负载重叠的位置。
在本发明的第一实施方式中，通过半导体复合装置具有上述特征，由于多个电容器不与负载配置于同一平面，所以能够减小安装面积。其结果是，能够实现半导体复合装置的小型化。
另外，由于不需要迂回在同一平面上从电容器到负载的布线，所以能够缩短从电容器到负载的连接距离。其结果是，能够减小布线的电感器成分以及电阻成分。
在本发明的第一实施方式的半导体复合装置中，一体成型的电容器阵列也可以仅与多个通道中的一个通道连接，但优选与两个以上的通道连接。在本发明的第一实施方式的半导体复合装置中，也可以是配置于所有通道的多个电容器仅由一体成型的电容器阵列构成。或者，也可以有通过与一体成型的电容器阵列不同的电容器稳定驱动电源的通道，也可以电容器阵列内的多个电容器并联连接到同一通道，另外，也可以有与电容器阵列并联连接的其他电容器。
另外，在图2和图3所示的例子，对第一通道CH1构成单相电源，第二通道CH2构成多相电源的半导体复合装置进行了说明。然而，在本发明的第一实施方式的半导体复合装置中，也可以是所有通道构成单相电源，也可以所有通道构成多相电源，也可以混合存在构成单相电源的通道和构成多相电源的通道。在存在多个构成多相电源的通道的情况下，并联连接的电源电路的数量可以按每个通道相同，也可以不同。
在本发明的第一实施方式的半导体复合装置中，通孔导体形成于通孔的至少内壁面，其中，该通孔从电容器阵列的厚度方向的上表面贯通到底面。通孔的内壁面被Cu、Au或者Ag等低电阻的金属金属化。从加工的容易性考虑，例如，能够通过无电解镀Cu、电解镀Cu进行金属化。此外，对于通孔导体的金属化而言，并不限于仅对通孔的内壁面进行金属化的情况，也可以填充金属或者金属和树脂的复合材料等。
在这里，通孔导体被分类为：A.电容器的阳极用，B.电容器的阴极和接地用，C.I/O线用。A.电容器的阳极用的通孔导体与电容器的阳极连接，B.电容器的阴极和接地用的通孔导体与电容器的阴极连接，C.I/O线用的通孔导体与电容器的阳极以及阴极中的任何一个都不连接。
A.电容器的阳极用的通孔导体可以在贯通电容器的通孔与通孔导体之间填充绝缘材料，也可以不填充绝缘材料。在后者的情况下，为作为后述的电容器的阳极的阳极板的芯部与通孔导体直接连接的结构。B.电容器的阴极和接地用的通孔导体以及C.I/O线用的通孔导体在贯通电容器的通孔与通孔导体之间填充有绝缘材料。
在本发明的第一实施方式的半导体复合装置中，贯通电容器阵列的通孔导体中的至少一个通孔导体例如与输出电容器等电容器的阳极连接。
图6是示意性地表示与电容器的阳极连接的通孔导体及其周边的一个例子的剖视图。图7是沿着图6的VII－VII线的投影剖视图。在图6和图7中，对与输出电容器C1的阳极连接的第一通孔导体TH11进行说明。
图6所示的输出电容器C1包含电容器部210、与第一通孔导体TH11电连接的导电部220、以及层叠在电容器部210的表面的绝缘部230。导电部220形成在第一通孔导体TH11的表面，能够作为连接端子发挥功能。如图6所示，优选绝缘部230优选包含层叠在电容器部210的表面的第一绝缘部230A和层叠在第一绝缘部230A的表面的第二绝缘部230B。
在本实施方式中，电容器部210包含由金属构成的阳极板211。例如，阳极板211具有由阀作用金属构成的芯部212。阳极板211优选具有设置在芯部212的至少一个主面的多孔质部214。在多孔质部214的表面设置有电介质层(未图示)，在电介质层的表面设置有阴极层216。由此，在本实施方式中，电容器部210形成电解电容器。此外，在图6中，作为阴极层216，示出作为导电体层的碳层216A以及铜层216B。虽然在图6中未图示，但作为阴极层216，在电介质层的表面设置有固体电解质层，在固体电解质层的表面设置有导电体层。
在电容器部210形成电解电容器的情况下，阳极板211由表示所谓的阀作用的阀作用金属构成。作为阀作用金属，例如，可举出铝、钽、铌、钛、锆等金属单体、或者包含这些金属的至少1种的合金等。在这些金属中，优选铝或者铝合金。以下，也将以铝或者铝合金为基材的电解电容器称为铝元件。
阳极板211的形状优选是平板状，更为优选是箔状。阳极板211在芯部212的至少一个主面具有多孔质部214即可，也可以在芯部212的两个主面具有多孔质部214。多孔质部214优选是形成于芯部212的表面的多孔质层，更为优选是蚀刻层。
设置于多孔质部214的表面的电介质层反映多孔质部214的表面状态成为多孔质，具有微小的凹凸状的表面形状。电介质层优选由上述阀作用金属的氧化膜构成。例如，在作为阳极板211使用铝箔的情况下，通过在含有己二酸铵等的水溶液中对铝箔的表面进行阳极氧化处理(也称为化成处理)，能够形成由氧化膜构成的电介质层。
设置于电介质层的表面的阴极层216例如包含设置于电介质层的表面的固体电解质层。阴极层216进一步优选包含设置于固体电解质层的表面的导电体层。
作为构成固体电解质层的材料，例如，可举出聚吡咯类、聚噻吩类、聚苯胺类等导电性高分子等。在这些材料中，优选为聚噻吩类，特别优选是被称为PEDOT的聚(3，4－亚乙基二氧噻吩)。另外，上述导电性高分子也可以包含聚苯乙烯磺酸(PSS)等掺杂剂。此外，固体电解质层优选包含填充电介质层的细孔(凹部)的内层和覆盖电介质层的外层。
导电体层包含导电性树脂层以及金属层中的至少一层。导电体层可以仅是导电性树脂层，也可以仅是金属层。导电体层优选覆盖固体电解质层的整个面。
作为导电性树脂层，例如可举出导电性粘合剂层等，该导电性粘合剂层包含从由银填料、铜填料、镍填料以及碳填料构成的组中选择的至少一种导电性填料。
作为金属层，例如，可举出金属镀膜、金属箔等。金属层优选通过从由镍、铜、银以及以这些金属为主要成分的合金构成的组中选择的至少一种金属构成。此外，所谓的“主要成分”是指元素的重量比率最大的元素成分。
导电体层例如包含设置于固体电解质层的表面的碳层和设置于碳层的表面的铜层。
碳层为了使固体电解质层和铜层电连接以及机械连接而设置。碳层能够通过将碳糊利用海绵转印、丝网印刷、滴涂印刷(Dispenser)、喷墨印刷等涂覆在固体电解质层上，而形成在规定的区域。
铜层能够通过将铜浆料利用海绵转印、丝网印刷、喷涂、滴涂印刷、喷墨印刷等印刷在碳层上而形成。
导电部220例如将Ag、Au或者Cu这样的低电阻的金属构成为主体。以提高层间的粘合力为目的，也可以将混合上述导电性填料和树脂而成的导电性粘合材料设置为导电部。
绝缘部230由环氧树脂、苯酚树脂或聚酰亚胺树脂等树脂、或者环氧树脂、苯酚树脂或聚酰亚胺树脂等树脂与二氧化硅或氧化铝等无机填料的混合材料这样的绝缘材料构成。
此外，作为电容器部210，也能够使用采用了钛酸钡的陶瓷电容器、或者采用了氮化硅(SiN)、二氧化硅(SiO 2)、氟化氢(HF)等的薄膜电容器。然而，从能够形成更薄型且相对较大的面积的电容器部210、以及电容器阵列50的刚性和柔软性这样的机械特性的观点考虑，电容器部210优选是以铝等金属为基材的电容器，更为优选为以铝等金属为基材的电解电容器，更为优选为以铝或者铝合金为基材的电解电容器。
第一通孔导体TH11形成为在输出电容器C1的厚度方向上贯通电容器部210。具体而言，第一通孔导体TH11形成于在厚度方向上贯通电容器部210的第一通孔h11的至少内壁面。
如图6和图7所示，第一通孔导体TH11与阳极板211的端面连接。即，第一通孔导体TH11在阳极板211的端面上，与作为电容器部210的阳极的芯部212连接。
通过将第一通孔导体TH11与电容器部210的阳极电连接，能够实现输出电容器C1的小型化，并能够进行半导体复合装置的进一步小型化。在该情况下，若第一通孔导体TH11与阳极板211的端面连接，则能够通过第一通孔导体TH11同时实现连接输出电容器C1的上下的布线功能和连接电容器部210的阳极与布线的功能，所以能够实现半导体复合装置的小型化。并且，通过布线长度变短，能够减少输出电容器C1的ESL以及ESR。
在与第一通孔导体TH11连接的阳极板211的端面，芯部212以及多孔质部214露出，通过向多孔质部214填充绝缘材料，如图6和图7所示，在第一通孔导体TH11的周围设置有第三绝缘部230C。
如图6所示，优选芯部212以及多孔质部214在与第一通孔导体TH11连接的阳极板211的端面露出。在该情况下，由于第一通孔导体TH11与多孔质部214的接触面积增大，所以粘合性提高，难以产生第一通孔导体TH11的剥离等不良情况。
当芯部212以及多孔质部214在与第一通孔导体TH11连接的阳极板211的端面露出的情况下，优选在多孔质部214的空洞部分存在绝缘材料。即，优选在第一通孔导体TH11的周围设置有第三绝缘部230C。通过向第一通孔导体TH11的一定周围的多孔质部214填充绝缘材料，能够确保阳极板211的芯部212与阴极层216之间的绝缘性，并能够防止短路。并且，由于能够抑制在用于形成导电部220等的药液处理时产生的阳极板211的端面的溶解，所以能够防止药液向电容器部210的侵入，输出电容器C1的可靠性提高。
从提高上述效果的观点考虑，优选如图6所示，第三绝缘部230C的厚度比多孔质部214的厚度厚。
此外，当芯部212以及多孔质部214在与第一通孔导体TH11连接的阳极板211的端面露出的情况下，在多孔质部214的空洞部分也可以不存在绝缘材料。在该情况下，多孔质部214的空洞部分在阳极板211的端面露出。
如图6和图7所示，优选在第一通孔导体TH11与阳极板211之间设置有阳极连接层240，第一通孔导体TH11经由阳极连接层240与阳极板211的端面连接。通过在第一通孔导体TH11与阳极板211之间设置有阳极连接层240，阳极连接层240起到作为针对阳极板211的芯部212以及多孔质部214的阻挡层的功能。其结果是，由于能够抑制在用于形成导电部220等的药液处理时所产生的阳极板211的溶解，所以能够防止药液向电容器部210的侵入，输出电容器C1的可靠性提高。
当在第一通孔导体TH11与阳极板211之间设置有阳极连接层240的情况下，例如，如图6和图7所示，阳极连接层240从阳极板211起依次包含以Zn为主要材料的第一阳极连接层240A和以Ni或者Cu为主要材料的第二阳极连接层240B。例如，当通过锌酸盐处理置换析出Zn在阳极板211的端面形成了第一阳极连接层240A后，通过无电解镀Ni处理或者无电解镀Cu处理，在第一阳极连接层240A上形成第二阳极连接层240B。此外，也有第一阳极连接层240A消失的情况，在该情况下，阳极连接层240也可以仅包含第二阳极连接层240B。
其中，优选阳极连接层240包含以Ni为主要材料的层。通过阳极连接层240采用Ni，能够减少对构成阳极板211的Al等的损伤，并能够提高阻隔性。
当在第一通孔导体TH11与阳极板211之间设置有阳极连接层240的情况下，优选在如图6所示从与厚度方向正交的方向剖视时，第一通孔导体TH11所延伸的方向上的阳极连接层240的长度比第一通孔导体TH11所延伸的方向上的阳极板211的长度长。在该情况下，由于在阳极板211的端面露出的芯部212以及多孔质部214被阳极连接层240完全覆盖，所以能够进一步抑制上述的阳极板211的溶解。
在从图7所示厚度方向俯视时，优选第一通孔导体TH11遍及第一通孔h11的整周，与阳极板211的端面连接。在该情况下，由于第一通孔导体TH11与阳极板211的接触面积增大，所以与第一通孔导体TH11的连接电阻减少，能够降低输出电容器C1的ESR。并且，第一通孔导体TH11与阳极板211的粘合性升高，不易产生由热应力引起的连接面上的剥离等不良情况。
优选在第一通孔h11，填充有包含树脂的材料。即，如图6和图7所示，优选在第一通孔h11内设置有第一树脂填充部242A。通过向第一通孔h11内填充树脂材料来消除空隙，能够抑制形成于第一通孔h11的内壁面的第一通孔导体TH11的脱层的产生。
被填充至第一通孔h11的材料优选热膨胀率大于构成第一通孔导体TH11的材料(例如铜)的热膨胀率。在该情况下，通过被填充至第一通孔h11的材料在高温环境下膨胀，将第一通孔导体TH11从第一通孔h11的内侧向外侧按压，能够进一步抑制第一通孔导体TH11的脱层的产生。
被填充至第一通孔h11的材料的热膨胀率可以与构成第一通孔导体TH11的材料的热膨胀率相同，也可以小于构成第一通孔导体TH11的材料的热膨胀率。
在本发明的第一实施方式的半导体复合装置中，配置于至少一个通道的电感器也可以与通孔导体电连接，其中，该通孔导体与输出电容器等电容器的阳极连接。在该情况下，优选配置于所有通道的电感器与通孔导体电连接，其中，该通孔导体与电容器的阳极连接。
在本发明的第一实施方式的半导体复合装置中，贯通电容器阵列的通孔导体中的至少一个通孔导体例如与输出电容器等电容器的阴极连接。
图8是示意性地表示与电容器的阴极连接的通孔导体及其周边的一个例子的剖视图。图9是沿着图8的IX－IX射线的投影剖视图。在图8和图9中，对与输出电容器C1的阴极连接的第二通孔导体TH12进行说明。
图8所示的输出电容器C1包含电容器部210、与第二通孔导体TH12电连接的导电部222、以及层叠在电容器部210的表面的绝缘部230。导电部222形成于第二通孔导体TH12的表面，能够作为连接端子发挥作用。如图8所示，绝缘部230优选包含层叠在电容器部210的表面的第一绝缘部230A和层叠在第一绝缘部230A的表面的第二绝缘部230B。
如在图6中说明的那样，电容器部210包含由金属构成的阳极板211。例如，阳极板211具有由阀作用金属构成的芯部212。阳极板211优选具有设置于芯部212的至少一个主面的多孔质部214。在多孔质部214的表面设置有电介质层(未图示)，在电介质层的表面设置有阴极层216。由此，在本实施方式中，电容器部210形成电解电容器。
第二通孔导体TH12形成为在输出电容器C1的厚度方向上贯通电容器部210。具体而言，第二通孔导体TH12形成于在厚度方向上贯通电容器部210的第二通孔h12的至少内壁面。
如图8所示，第二通孔导体TH12经由导电部222以及导通导体224与阴极层216电连接。
在绝缘部230包含第一绝缘部230A和第二绝缘部230B的情况下，如图8和图9所示，优选第二绝缘部230B在第二通孔导体TH12与阳极板211之间延伸。通过在第二通孔导体TH12与阳极板211之间存在第二绝缘部230B，能够确保第二通孔导体TH12与阳极板211的芯部212之间的绝缘性。
芯部212以及多孔质部214在与第二绝缘部230B接触的阳极板211的端面露出，通过向多孔质部214填充绝缘材料，如图8和图9所示，在第二通孔导体TH12的周围设置有第四绝缘部230D。
当第二绝缘部230B在第二通孔导体TH12与阳极板211之间延伸的情况下，如图8所示，优选芯部212以及多孔质部214在与第二绝缘部230B接触的阳极板211的端面露出。在该情况下，由于第二绝缘部230B与多孔质部214的接触面积增大，所以粘合性升高，不易产生剥离等不良情况。
当芯部212以及多孔质部214在与第二绝缘部230B接触的阳极板211的端面露出的情况下，优选在多孔质部214的空洞部分存在绝缘材料。即，如图8和图9所示，优选在第二通孔导体TH12的周围设置有第四绝缘部230D。通过向第二通孔导体TH12的一定周围的多孔质部214填充绝缘材料，能够确保第二通孔导体TH12与阳极板211的芯部212之间的绝缘性，并能够防止短路。
从提高上述效果的观点考虑，优选如图8所示，第四绝缘部230D的厚度比多孔质部214的厚度厚。
此外，当芯部212以及多孔质部214在与第二绝缘部230B接触的阳极板211的端面露出的情况下，在多孔质部214的空洞部分也可以不存在绝缘材料。在该情况下，多孔质部214的空洞部分在阳极板211的端面露出。
当第二绝缘部230B在第二通孔导体TH12与阳极板211之间延伸的情况下，优选构成第二绝缘部230B的绝缘材料进入到多孔质部214的空洞部分。由此，能够提高多孔质部214的机械强度。另外，能够抑制由多孔质部214的空隙引起的脱层的产生。
构成第二绝缘部230B的绝缘材料优选热膨胀率大于构成第二通孔导体TH12的材料(例如铜)的热膨胀率。在该情况下，通过构成第二绝缘部230B的绝缘材料在高温环境下膨胀，而按压多孔质部214以及第二通孔导体TH12，能够进一步抑制脱层的产生。
构成第二绝缘部230B的绝缘材料的热膨胀率可以与构成第二通孔导体TH12的材料的热膨胀率相同，也可以小于构成第二通孔导体TH12的材料的热膨胀率。
优选在第二通孔h12中，填充有包含树脂的材料。即，如图8和图9所示，优选在第二通孔h12内设置有第二树脂填充部242B。通过向第二通孔h12内填充树脂材料来消除空隙，能够抑制形成于第二通孔h12的内壁面的第二通孔导体TH12的脱层的产生。
被填充至第二通孔h12的材料优选热膨胀率大于构成第二通孔导体TH12的材料(例如铜)的热膨胀率。在该情况下，通过被填充至第二通孔h12的材料在高温环境下膨胀，将第二通孔导体TH12从第二通孔h12的内侧向外侧按压，能够进一步抑制第二通孔导体TH12的脱层的产生。
被填充至第二通孔h12的材料的热膨胀率可以与构成第二通孔导体TH12的材料的热膨胀率相同，也可以小于构成第二通孔导体TH12的材料的热膨胀率。
本发明的第一实施方式的半导体复合装置也可以包含第三通孔导体，该第三通孔导体不与输出电容器等电容器的阳极以及阴极中的任何一极连接。通过除了与电容器的阳极连接的第一通孔导体以及与电容器的阴极连接的第二通孔导体之外，将与接地连接的线等同样地经由通孔导体连接到布线基板的上下，能够提高半导体复合装置的设计自由度，并实现半导体复合装置的进一步的小型化。
如上所述，通孔导体被分类为：A.电容器的阳极用，B.电容器的阴极和接地用，C.I/O线用。作为A.电容器的阳极用的通孔导体，相当于第一通孔导体，作为B.电容器的阴极和接地用的通孔导体，相当于第二通孔导体，作为C.I/O线用的通孔导体，相当于第三通孔导体。
A.电容器的阳极用的通孔导体中的与阳极板的端面直接连接的通孔导体例如能够通过以下的方法来形成。
1.在形成通孔导体的部分，通过钻孔加工或激光加工等形成通孔1。
2.通过电镀等对通孔1的内壁面进行金属喷镀，来形成通孔导体。
B.电容器的阴极和接地用的通孔导体、以及C.I/O线用的通孔导体例如能够通过以下的方法来形成。
1.在形成通孔导体的部分，通过钻孔加工或激光加工等形成通孔1。
2.用树脂填充通孔1。
3.通过钻孔加工或激光加工等，对被填充至通孔1的树脂形成通孔2。此时，通过相对于树脂的直径减小通孔2的直径，成为在通孔1与通孔2之间存在树脂的状态。
4.通过电镀等对通孔2的内壁面进行金属喷镀，来形成通孔导体。
(第二实施方式)
在本发明的第二实施方式中，在电感器与贯通电容器阵列的通孔导体电连接，上述电感器配置于与电容器阵列重叠的位置的点，与本发明的第一实施方式不同。在本发明的第二实施方式中，开关元件的配置可以与本发明的第一实施方式相同，也可以不同。
图10是示意性地表示本发明的第二实施方式的半导体复合装置的一个例子的剖视图。图11是从布线基板的一个安装面观察图10所示的半导体复合装置的俯视图。图12是从布线基板的另一个安装面观察图10所示的半导体复合装置的俯视图。在图10中，示出了通道数为两个的情况的例子，但通道数也可以为三个以上。
图10、图11以及图12所示的半导体复合装置2与图2以及图3所示的半导体复合装置1相同，具备：构成稳压器的有源元件10和无源元件20、被供给由稳压器调整后的直流电压的负载30、以及与有源元件10、无源元件20及负载30电连接的布线基板40。
在图10、图11以及图12所示的半导体复合装置2中，配置于第一通道CH1的电感器L1、以及配置于第二通道CH2的电感器L2、L3以及L4与贯通电容器阵列50的通孔导体TH1电连接。
与通孔导体TH1电连接的电感器L1、L2、L3以及L4配置在从电容器阵列50观察与负载30相反的一侧，从布线基板40的安装面观察，配置在其至少一部分与电容器阵列50重叠的位置。在图10、图11以及图12所示的例子中，电感器L1、L2、L3以及L4配置在布线基板40的另一个安装面。
在本发明的第二实施方式的半导体复合装置中，其特征在于，配置于至少一个通道的电感器与贯通电容器阵列的通孔导体电连接，从布线基板的安装面观察，与通孔导体电连接的电感器配置在其至少一部分与上述电容器阵列重叠的位置。电感器优选配置在从电容器阵列观察与负载相反的一侧，但也可以配置在电容器阵列与负载之间。
在本发明的第二实施方式中，通过半导体复合装置具有上述特征，由于电感器不与电容器配置于同一平面，所以能够缩短从电感器到电容器的连接距离。其结果是，能够减少由布线引起的损耗。
在本发明的第二实施方式的半导体复合装置中，优选配置于所有通道的电感器与贯通电容器阵列的通孔导体电连接。
在本发明的第二实施方式的半导体复合装置中，与电感器连接的通孔导体优选与输出电容器等电容器的阳极连接。在该情况下，与电容器的阳极连接的通孔导体与在本发明的第一实施方式中说明的阳极板的端面连接。
(第三实施方式)
在本发明的第三实施方式中，在与按构成多相电源的每个电源电路配置的电感器连接的通孔导体与输出电容器等电容器的阳极连接，经由上述电容器的阳极与各个电感器连接的多个通孔导体电连接的点，与本发明的第二实施方式不同。
图13是示意性地表示本发明的第三实施方式的半导体复合装置的一个例子的剖视图。图14是从布线基板的一个安装面观察图13所示的半导体复合装置的俯视图。图15是从布线基板的另一个安装面观察图13所示的半导体复合装置的俯视图。在图13中，示出了通道数为两个的情况的例子，但通道数也可以为三个以上。
图13、图14以及图15所示的半导体复合装置3与图2以及图3所示的半导体复合装置1同样地，具备：构成稳压器的有源元件10和无源元件20、被供给由稳压器调整后的直流电压的负载30、以及与有源元件10、无源元件20及负载30电连接的布线基板40。
在图13、图14以及图15所示的半导体复合装置3中，配置于第一通道CH1的电感器L1、以及配置于第二通道CH2的电感器L2、L3以及L4与贯通电容器阵列50的通孔导体TH1电连接。
从电容器阵列50观察，与通孔导体TH1电连接的电感器L1、L2、L3以及L4配置在与负载30相反的一侧，从布线基板40的安装面观察，其至少一部分配置于与电容器阵列50重叠的位置。在图13、图14以及图15所示的例子中，电感器L1、L2、L3以及L4配置于布线基板40的另一个安装面。
在构成多相电源的第二通道CH2中，与按每个电源电路配置的电感器L2连接的通孔导体TH1、与电感器L3连接的通孔导体TH2、以及与电感器L4连接的通孔导体TH1与输出电容器C2的阳极连接。而且，与各个电感器L2、L3以及L4连接的多个通孔导体TH1经由输出电容器C2的阳极电连接。
在本发明的第三实施方式的半导体复合装置中，其特征在于，在构成多相电源的通道中，与按每个电源电路配置的电感器连接的通孔导体与输出电容器等电容器的阳极连接，与各个电感器连接的多个通孔导体经由电容器的阳极电连接。
在构成多相电源的通道中，由于若使从各个开关元件到负载的连接距离不同，则布线的电感发生变化，所以相位设计变得困难。与此相对，在本发明的第三实施方式中，通过经由电容器的阳极连接，而不是通过布线的迂回来连接多个电感器，能够使布线的迂回成为最小限度。其结果是，能够进一步减少布线损耗，并且能够防止相位偏移。
在本发明的第三实施方式的半导体复合装置中，优选与输出电容器等电容器的阳极连接的通孔导体与在本发明的第一实施方式中说明的阳极板的端面连接。
在本发明的第二实施方式以及第三实施方式中，优选与通孔导体电连接的电感器配置在从电容器阵列观察与负载相反的一侧，但也可以配置在电容器阵列与负载之间。
图16是示意性地表示本发明的第二实施方式的半导体复合装置的另一个例子的剖视图。
在图16所示的半导体复合装置2A中，电感器L1配置在电容器阵列50与负载30之间的布线基板40的一个安装面。另一方面，电感器L2、L3以及L4配置在从电容器阵列50观察与负载30相反的一侧的、布线基板40的另一个安装面。
此外，也可以电感器L1配置在从电容器阵列50观察与负载30相反的一侧的、布线基板40的另一个安装面，电感器L2、L3以及L4配置在电容器阵列50与负载30之间的布线基板40的一个安装面。或者，也可以电感器L1、L2、L3以及L4配置在电容器阵列50与负载30之间的布线基板40的一个安装面。
在本发明的第二实施方式以及第三实施方式中，在与通孔导体电连接的电感器配置在从电容器阵列观察与负载相反的一侧的情况下，该电感器可以配置于布线基板的安装面，也可以内置于布线基板。
图17是示意性地表示本发明的第二实施方式的半导体复合装置的又一个例子的剖视图。
在图17所示的半导体复合装置2B中，电感器L1、L2、L3以及L4配置在从电容器阵列50观察与负载30相反的一侧。电感器L1和L2内置于布线基板40。另一方面，电感器L2和L4配置于布线基板40的另一个安装面。
在本发明的第二实施方式以及第三实施方式中，优选在电感器与通孔导体电连接的通道中，从布线基板的安装面观察，开关元件配置在其至少一部分与电容器阵列重叠的位置。在该情况下，能够进一步缩短从开关元件到负载的连接距离。开关元件优选配置在从电容器阵列观察与负载相反的一侧，但也可以配置在电容器阵列与负载之间。
[半导体复合装置的制造方法]
以下，作为本发明的半导体复合装置的制造方法的一个例子，对将电容器阵列内置于布线基板的半导体复合装置的制造方法进行说明。这样的半导体复合装置的制造方法也是本发明之一。
本发明的半导体复合装置的制造方法具备：在布线基板形成空腔的工序；将电容器阵列配置在上述空腔的内部的工序；将上述布线基板和上述电容器阵列电连接的工序；以及密封上述空腔，将上述电容器阵列内置于上述布线基板的工序。
在本发明的半导体复合装置的制造方法中，对于进行上述工序的顺序并不特别限定。
在本发明的半导体复合装置的制造方法中，并不对将配置于空腔的内部的电容器阵列与布线基板电连接的方法进行特别限定，例如，可举出过孔连接、凸点连接、电镀连接、经由各向异性导电膜等导电性浆料的连接等。
在本发明的半导体复合装置的制造方法中，关于形成于布线基板的空腔的深度，可以形成贯通布线基板的空腔，也可以形成不贯通布线基板的空腔。
作为制造本发明的半导体复合装置的第一方法，对形成贯通布线基板的空腔的例子进行说明。
图18的A以及图18的B是示意性地表示在布线基板形成空腔的工序的一个例子的剖视图。
如图18的A所示，准备在芯层410的两面具有布线层420的布线基板400。之后，如图18的B所示，形成贯通布线基板400的空腔430。
图19是示意性地表示在布线基板粘贴胶带的工序的一个例子的剖视图。
如图19所示，在布线基板400的一个面粘贴胶带440。
图20是示意性地表示将电容器阵列配置于空腔的内部的工序的一个例子的剖视图。
如图20所示，通过将电容器阵列500固定于胶带440上，将电容器阵列500配置于空腔430的内部。
电容器阵列500具有在相对于布线基板400的安装面垂直的方向上贯通电容器阵列500的多个通孔导体TH1和TH2。在通孔导体TH1或者TH2的一个端部，形成有第一连接端子610，在通孔导体TH1或者TH2的另一个端部，形成有第二连接端子620。在图20所示的例子中，电容器阵列500的第二连接端子620侧固定在胶带440上。
图21是示意性地表示从电容器阵列的一个连接端子侧开始进行树脂密封的工序的一个例子的剖视图。
如图21所示，使用绝缘层压材料，从电容器阵列500的一个连接端子侧开始进行树脂密封，形成绝缘层450。在图21所示的例子中，从未粘贴胶带440的第一连接端子610侧开始进行树脂密封。
图22是示意性地表示从布线基板剥离胶带的工序的一个例子的剖视图。
如图22所示，从布线基板400剥离胶带440。
图23是示意性地表示从电容器阵列的另一个连接端子侧开始进行树脂密封的工序的一个例子的剖视图。
如图23所示，使用绝缘层压材料，从电容器阵列500的另一个连接端子侧开始进行树脂密封，形成绝缘层450。在图23所示的例子中，从剥离胶带440后的第二连接端子620侧开始进行树脂密封。由此，电容器阵列500内置于布线基板400。
图24是示意性地表示形成导通孔的工序的一个例子的剖视图。
如图24所示，在绝缘层450形成导通孔460，使第一连接端子610以及第二连接端子620露出。
图25是示意性地表示实施电镀处理的工序的一个例子的剖视图。
如图25所示，实施电镀处理，在导通孔460的内部形成第一导体部470以及第二导体部480。第一导体部470以及第二导体部480也形成在绝缘层450的表面。第一导体部470与第一连接端子610连接，第二导体部480与第二连接端子620连接。由此，布线基板400与电容器阵列500电连接。
之后，配置包含开关元件的有源元件、包含半导体元件的负载等部件。此时，从布线基板的安装面观察，配置为电容器阵列的至少一部分与负载重叠。由此，得到半导体复合装置。
作为制造本发明的半导体复合装置的第二方法，对形成不贯通布线基板的空腔的例子进行说明。
图26的A和图26的B是示意性地表示在布线基板形成空腔的工序的一个例子的剖视图。
如图26的A所示，准备在芯层410的两面具有布线层420的布线基板400。之后，如图26的B所示，形成不贯通布线基板400的空腔430A。
图27是示意性地表示形成通孔的工序的一个例子的剖视图。
如图27所示，在未形成空腔430A的芯层410以及布线层420形成通孔490。在图27所示的例子中，通孔490形成在形成第二导体部480(参照图28)的部分，其中，该第二导体部480与电容器阵列500的第二连接端子620(参照图29)连接。
图28是示意性地表示实施图案化以及电镀处理的工序的一个例子的剖视图。
如图28所示，实施图案化以及电镀处理，在通孔490的内部形成第二导体部480。
图29是示意性地表示将电容器阵列配置于空腔的内部的工序的一个例子的剖视图。
如图29所示，将电容器阵列500配置于空腔430的内部。
电容器阵列500具有在相对于布线基板400的安装面垂直的方向上贯通电容器阵列500的多个通孔导体TH1和TH2。在通孔导体TH1或者TH2的一个端部形成有第一连接端子610，在通孔导体TH1或者TH2的另一个端部形成有第二连接端子620。在图29所示的例子中，通过回流接合等，电容器阵列500的第二连接端子620与第二导体部480连接。
图30是示意性地表示进行树脂密封的工序的一个例子的剖视图。
如图30所示，使用绝缘层压材料，从电容器阵列500的一个连接端子侧开始进行树脂密封，形成绝缘层450。在图30所示的例子中，从第一连接端子610侧开始进行树脂密封。
图31是示意性地表示形成导通孔的工序的一个例子的剖视图。
如图31所示，在绝缘层450形成导通孔460，使第一连接端子610露出。
图32是示意性地表示实施电镀处理的工序的一个例子的剖视图。
如图32所示，实施电镀处理，在导通孔460的内部形成第一导体部470。第一导体部470也形成在绝缘层450的表面。第一导体部470与第一连接端子610连接。由此，布线基板400和电容器阵列500电连接。
之后，配置包含开关元件的有源元件、包含半导体元件的负载等部件。此时，从布线基板的安装面观察，配置为电容器阵列的至少一部分与负载重叠。由此，得到半导体复合装置。
[其他实施方式]
本发明的半导体复合装置并不限定于上述实施方式，关于半导体复合装置的结构、制造条件等，能够在本发明的范围内，施加各种应用、变形。
在本发明的半导体复合装置中，构成稳压器的无源元件至少包含电容器即可，也可以不必包含电感器。
在本发明的半导体复合装置中，优选电容器阵列包含对由一片铝元件构成的电容器片材分割而成的多个电容器部。在该情况下，由于提高针对电容器部的配置的自由度，所以在半导体复合装置的小型化等方面，可得到更高的效果。
在本发明的半导体复合装置中，优选电容器阵列内置于布线基板。若将电容器阵列内置于布线基板，则能够减小安装面积。
在本发明的半导体复合装置中，电容器阵列也可以被用作负载、电感器或者开关元件的内插器。在该情况下，从布线基板的安装面观察，电容器阵列的至少一部分也配置为与负载重叠的位置即可。
图33是示意性地表示本发明的半导体复合装置的第一变形例的剖视图。
图33所示的半导体复合装置4A具备：构成稳压器的有源元件10和无源元件20、被供给由稳压器调整后的直流电压的负载30、以及与有源元件10、无源元件20及负载30电连接的布线基板40。
构成稳压器的有源元件10包含开关元件SW。开关元件SW配置于布线基板40的一个安装面。
构成稳压器的无源元件20包含电容器阵列50和电感器L。电容器阵列50和电感器L配置于布线基板40的一个安装面。
负载30与布线基板40上的电容器阵列50连接。从布线基板40的安装面观察，电容器阵列50的至少一部分配置于与负载30重叠的位置。
图33所示的半导体复合装置4A除了电容器阵列50被用作负载30的内插器(Interposer)以外，具有与图2所示的半导体复合装置1同样的结构。
图34是示意性地表示本发明的半导体复合装置的第二变形例的剖视图。
图34所示的半导体复合装置4B除了电容器阵列50被用作负载30的内插器以外，具有与图13所示的半导体复合装置3同样的结构。
同样地，在图10所示的半导体复合装置2、图16所示的半导体复合装置2A、图17所示的半导体复合装置2B中，也可以将电容器阵列50用作负载30的内插器。
图35是示意性地表示本发明的半导体复合装置的第三变形例的剖视图。
图35所示的半导体复合装置4C除了电容器阵列50被用作电感器L的内插器以外，具有与图13所示的半导体复合装置3同样的结构。
同样地，在图10所示的半导体复合装置2、图16所示的半导体复合装置2A、图17所示的半导体复合装置2B中，也可以将电容器阵列50用作电感器L的内插器。
本发明的半导体复合装置也可以具备多个电容器阵列。例如，在本发明的半导体复合装置具备两个电容器阵列的情况下，从布线基板的安装面观察，可以仅将一个电容器阵列配置在与负载重叠的位置，也可以将两个电容器阵列配置在与负载重叠的位置。
图36是示意性地表示本发明的半导体复合装置的第四变形例的剖视图。
图36所示的半导体复合装置4D具备第一电容器阵列51和第二电容器阵列52。第一电容器阵列51配置于布线基板40的一个安装面。另一方面，第二电容器阵列52内置于布线基板40。
负载30与布线基板40上的第一电容器阵列51连接。从布线基板40的安装面观察，第一电容器阵列51的至少一部分配置于与负载30重叠的位置。并且，从布线基板40的安装面观察，第二电容器阵列52的至少一部分配置于与负载30重叠的位置。
在图36所示的半导体复合装置4D中，第一电容器阵列51和第二电容器阵列52例如均被用作用于使输出电压平滑化的输出电容器。
图36所示的半导体复合装置4D具备在图34所示的半导体复合装置4B的布线基板40中内置有电容器阵列的结构。作为其他结构，例如，也可以是在图35所示的半导体复合装置4C的布线基板40中内置有电容器阵列的结构。或者，也可以是组合图34所示的半导体复合装置4B和图35所示的半导体复合装置4C而成的结构，即，组合被用作负载30的内插器的电容器阵列和被用作电感器L的内插器的电容器阵列而成的结构。并且，也可以将电容器阵列内置于布线基板40。
例如，在具备两个电容器阵列的半导体复合装置中，在仅一个电容器阵列配置在与负载重叠的位置的情况下，另一个电容器阵列也可以配置在开关元件的附近。在该情况下，另一个电容器阵列例如能够作为用于使输入电压平滑化的输入电容器来使用。
图37是示意性地表示本发明的半导体复合装置的第五变形例的剖视图。图38是具备输入电容器的半导体复合装置的电路结构图。
图37所示的半导体复合装置4E具备第一电容器阵列51和第二电容器阵列52。第一电容器阵列51和第二电容器阵列52均内置于布线基板40。
负载30配置于布线基板40的一个安装面。从布线基板40的安装面观察，第一电容器阵列51的至少一部分配置于与负载30重叠的位置。另一方面，第二电容器阵列52配置在开关元件SW的附近，从布线基板40的安装面观察，不配置在与负载30重叠的位置。
在图37所示的半导体复合装置4E中，第一电容器阵列51例如被用作用于使输出电压平滑化的输出电容器，另一方面，第二电容器阵列52例如被用作用于使输入电压平滑化的输入电容器(参照图38)。
此外，第一电容器阵列51也可以不内置于布线基板40。同样地，第二电容器阵列52也可以不内置于布线基板40。
在本发明的半导体复合装置中，负载也可以包含半导体元件和安装有上述半导体元件的封装基板。
图39是示意性地表示本发明的半导体复合装置的第六变形例的剖视图。
在图39所示的半导体复合装置4F中，负载30A包含半导体元件31和安装有半导体元件31的封装基板32。图39所示的半导体复合装置4F除了负载的结构不同以外，具有与图2所示的半导体复合装置1相同的结构。
在本发明的半导体复合装置中，也可以将电容器阵列内置于安装有半导体元件的封装基板。内置于封装基板的电容器阵列配置于与负载重叠的位置即可。并且，也可以将其他电容器阵列安装或者内置于布线基板。在该情况下，其他电容器阵列也可以作为输出电容器配置于与负载重叠的位置，也可以作为输入电容器配置在开关元件的附近。
图40是示意性地表示本发明的半导体复合装置的第七变形例的剖视图。
图40所示的半导体复合装置4G具备第一电容器阵列51以及第二电容器阵列52。负载30A包含半导体元件31和安装有半导体元件31的封装基板32。第一电容器阵列51内置于封装基板32。另一方面，第二电容器阵列52内置于布线基板40。
从布线基板40的安装面观察，第一电容器阵列51的至少一部分配置于与负载30A重叠的位置。并且，从布线基板40的安装面观察，第二电容器阵列52的至少一部分配置于与负载30A重叠的位置。
在图40所示的半导体复合装置4G中，第一电容器阵列51以及第二电容器阵列52例如均被用作用于使输出电压平滑化的输出电容器。
图41是示意性地表示本发明的半导体复合装置的第八变形例的剖视图。
图41所示的半导体复合装置4H在将第二电容器阵列52配置在开关元件SW的附近的点，与图40所示的半导体复合装置4G不同。
在图41所示的半导体复合装置4H中，第一电容器阵列51例如被用作用于使输出电压平滑化的输出电容器，另一方面，第二电容器阵列52例如被用作用于使输入电压平滑化的输入电容器(参照图38)。
在本发明的半导体复合装置中，也可以构成包含变压器的电源电路。
图42是构成包含变压器的电源电路的半导体复合装置的电路结构图的一个例子。
在图42所示的例子中，在第二通道CH2中，构成包含变压器TR的电源电路。
本发明的半导体复合装置也可以具备电源模块。
图43是示意性地表示具备电源模块的半导体复合装置的一个例子的剖视图。图44是具备电源模块的半导体复合装置的电路结构图的一个例子。
图43所示的半导体复合装置5A具备包含有源元件(未图示)的电源模块70。在图43所示的半导体复合装置5A中，负载30配置于布线基板40的一个安装面，电容器阵列50内置于布线基板40，电源模块70配置于布线基板40的另一个安装面。如图43所示，优选电源模块70配置于从布线基板40的安装面观察，其至少一部分与负载30以及电容器阵列50重叠的位置。
如图43和图44所示，也可以将电感器L搭载于电源模块70。另外，如图44所示，电源模块70也可以包含开关元件SW。
图45是具备电源模块的半导体复合装置的电路结构图的另一个例子。
如图45所示，电源模块70也可以包含变压器TR。在电源模块70中，也可以不包含电感器L，也可以不包含变压器TR的前级(在图45中为左侧)的开关元件SW。另外，第一通道CH1的开关元件SW或者电感器L也可以包含于电源模块70。
图46是示意性地表示具备电源模块的半导体复合装置的另一个例子的剖视图。
在图46所示的半导体复合装置5B中，电源模块70在从布线基板40的安装面观察不与负载30以及电容器阵列50重叠的位置，配置于布线基板40的一个安装面。也可以在电源模块70搭载电感器L。电源模块70也可以包含开关元件SW。另外，电源模块70也可以包含变压器TR。
在本发明的半导体复合装置具备电源模块的情况下，也可以在电源模块的基板包含电容器阵列。
图47是示意性地表示电源模块的基板包含电容器阵列的半导体复合装置的一个例子的剖视图。图48是示意性地表示电源模块的基板包含电容器阵列的半导体复合装置的另一个例子的剖视图。
在图47所示的半导体复合装置5C中，在电源模块70的基板包含电容器阵列50。
在图48所示的半导体复合装置5D中，在电源模块70的基板包含第一电容器阵列51，在布线基板40内置有第二电容器阵列52。
在本发明的半导体复合装置中，构成稳压器的无源元件也可以包含包括平面配置的多个电感器的电感器阵列。
图49是示意性地表示包含电感器阵列的半导体复合装置的一个例子的剖视图。图50是从布线基板的另一个安装面观察图49所示的半导体复合装置的俯视图。图51是包含电感器阵列的半导体复合装置的电路结构图的一个例子。
在图49和图50所示的半导体复合装置6中，无源元件20包含电感器阵列80。在图50和图51所示的例子中，电感器阵列80配置于第二通道CH2。电感器阵列80可以搭载于电源模块70，也可以不搭载于电源模块70。半导体复合装置6也可以不具备电源模块70。
附图标记说明
1、2、2A、2B、3、4A、4B、4C、4D、4E、4F、4G、4H、5A、5B、5C、5D、6、100…半导体复合装置；10…有源元件；20…无源元件；30、30A…负载；31…半导体元件；32…封装基板；40、400…布线基板；45…电路层；50、500…电容器阵列；51…第一电容器阵列；52…第二电容器阵列；61、610…第一连接端子；62、620…第二连接端子；70…电源模块；80…电感器阵列；210…电容器部；211…阳极板；212…芯部；214…多孔质部；216…阴极层；216A…碳层；216B…铜层；220、222…导电部；224…导通导体；230…绝缘部；230A…第一绝缘部；230B…第二绝缘部；230C…第三绝缘部；230D…第四绝缘部；240…阳极连接层；240A…第一阳极连接层；240B…第二阳极连接层；242A…第一树脂填充部；242B…第二树脂填充部；410…芯层；420…布线层；430、430A…空腔；440…胶带；450…绝缘层；460…导通孔；470…第一导体部；480…第二导体部；490…通孔；CH1…第一通道；CH2…第二通道；CH3…第三通道；C1、C2…输出电容器；L1、L2、L3、L4、L…电感器；SW1、SW2、SW3、SW4、SW…开关元件；TH1、TH2…通孔导体；TH11…第一通孔导体；TH12…第二通孔导体；TR…变压器；h11…第一通孔；h12…第二通孔。

Claims (15)

1.一种半导体复合装置，具备：
有源元件和无源元件，与多个通道对应地配置，且构成稳压器；
负载，被供给由上述稳压器调整后的直流电压，且包含半导体元件；以及
布线基板，与上述有源元件、上述无源元件及上述负载电连接，
构成上述稳压器的上述有源元件包含开关元件，
构成上述稳压器的上述无源元件包含电容器，配置于上述通道的多个上述电容器包含电容器阵列，其中，上述电容器阵列包含平面配置的多个电容器部且一体成型，
上述电容器阵列具有在相对于上述布线基板的安装面垂直的方向上贯通上述电容器阵列的多个通孔导体，
从上述布线基板的安装面观察，上述电容器阵列的至少一部分配置在与上述负载重叠的位置。
2.根据权利要求1所述的半导体复合装置，其中，
上述一体成型的电容器阵列与上述多个通道中的两个以上的通道连接。
3.根据权利要求1或2所述的半导体复合装置，其中，
构成上述稳压器的上述无源元件还包含电感器，上述电感器连接在上述开关元件与上述负载之间，
配置于至少一个通道的上述电感器与贯通上述电容器阵列的上述通孔导体电连接，
从上述布线基板的安装面观察，与上述通孔导体电连接的上述电感器的至少一部分配置在与上述电容器阵列重叠的位置。
4.根据权利要求3所述的半导体复合装置，其中，
与上述电感器连接的上述通孔导体与上述电容器的阳极连接。
5.根据权利要求3所述的半导体复合装置，其中，
将上述电感器与上述通孔导体电连接的通道构成将多个电源电路并联连接的多相电源，
与上述电感器连接的上述通孔导体与上述电容器的阳极连接，其中，上述电感器按构成上述多相电源的每个上述电源电路来配置，
与各个上述电感器连接的多个上述通孔导体经由上述电容器的阳极电连接。
6.根据权利要求3～5中任一项所述的半导体复合装置，其中，
与上述通孔导体电连接的上述电感器配置在从上述电容器阵列观察与上述负载相反的一侧。
7.根据权利要求6所述的半导体复合装置，其中，
与上述通孔导体电连接的上述电感器配置于上述布线基板的安装面。
8.根据权利要求3～7中任一项所述的半导体复合装置，其中，
在上述电感器与上述通孔导体电连接的通道，从上述布线基板的安装面观察，上述开关元件的至少一部分配置在与上述电容器阵列重叠的位置。
9.根据权利要求1～8中任一项所述的半导体复合装置，其中，
贯通上述电容器阵列的上述通孔导体中的至少一个通孔导体与上述电容器的阳极连接。
10.根据权利要求9所述的半导体复合装置，其中，
上述电容器包含由金属构成的阳极板，
与上述电容器的阳极连接的上述通孔导体与上述阳极板的端面连接。
11.根据权利要求9或10所述的半导体复合装置，其中，
构成上述稳压器的上述无源元件还包含电感器，上述电感器连接在上述开关元件与上述负载之间，
配置于至少一个通道的上述电感器与和上述电容器的阳极连接的上述通孔导体电连接。
12.根据权利要求1～11中任一项所述的半导体复合装置，其中，
贯通上述电容器阵列的上述通孔导体中的至少一个通孔导体与上述电容器的阴极连接。
13.根据权利要求1～12中任一项所述的半导体复合装置，其中，
上述电容器阵列包含将由一片铝元件构成的电容器片材分割而成的多个上述电容器部。
14.根据权利要求1～13中任一项所述的半导体复合装置，其中，
上述电容器阵列内置于上述布线基板。
15.一种半导体复合装置的制造方法，是制造权利要求14所述的半导体复合装置的方法，具备：
在布线基板形成空腔的工序；
将电容器阵列配置在上述空腔的内部的工序；
将上述布线基板和上述电容器阵列电连接的工序；以及
通过密封上述空腔，将上述电容器阵列内置于上述布线基板的工序。
CN202180042515.6A 2020-09-01 2021-08-26 半导体复合装置以及半导体复合装置的制造方法 Pending CN115918279A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-146929 2020-09-01
JP2020146929 2020-09-01
PCT/JP2021/031336 WO2022050167A1 (ja) 2020-09-01 2021-08-26 半導体複合装置および半導体複合装置の製造方法

Publications (1)

Publication Number Publication Date
CN115918279A true CN115918279A (zh) 2023-04-04

Family

ID=80491028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042515.6A Pending CN115918279A (zh) 2020-09-01 2021-08-26 半导体复合装置以及半导体复合装置的制造方法

Country Status (6)

Country Link
US (1) US20230109290A1 (zh)
JP (3) JP7173418B2 (zh)
CN (1) CN115918279A (zh)
DE (1) DE112021003511T5 (zh)
TW (2) TW202348104A (zh)
WO (1) WO2022050167A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692284B2 (en) 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
WO2012101858A1 (ja) 2011-01-25 2012-08-02 株式会社村田製作所 Ｄｃ－ｄｃコンバータモジュールおよび多層基板
JP2013030528A (ja) * 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2014105887A1 (en) 2012-12-31 2014-07-03 Efficient Power Conversion Corporation Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices
JP6988919B2 (ja) * 2017-12-27 2022-01-05 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板
US10790740B2 (en) * 2018-05-02 2020-09-29 Analog Devices Global Unlimited Company Techniques for switch capacitor regulator power savings
US11133256B2 (en) 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device

Also Published As

Publication number Publication date
TW202348104A (zh) 2023-12-01
TW202211741A (zh) 2022-03-16
JP7364010B2 (ja) 2023-10-18
JP7173418B2 (ja) 2022-11-16
DE112021003511T5 (de) 2023-05-11
US20230109290A1 (en) 2023-04-06
WO2022050167A1 (ja) 2022-03-10
TWI811697B (zh) 2023-08-11
JP2023182709A (ja) 2023-12-26
JPWO2022050167A1 (zh) 2022-03-10
JP2023024986A (ja) 2023-02-21

Similar Documents

Publication Publication Date Title
US11121123B2 (en) Semiconductor composite device and package board used therein
US7898795B2 (en) Solid-state electrolytic capacitor
US7667977B2 (en) Mounting board, mounted body, and electronic equipment using the same
US6785147B2 (en) Circuit module
US20220278035A1 (en) Module
JP2004055794A (ja) 固体電解コンデンサ及びその製造方法
CN111755251B (zh) 电容器阵列以及复合电子部件
JP7173418B2 (ja) 半導体複合装置および半導体複合装置の製造方法
TW202420909A (zh) 半導體複合裝置及半導體複合裝置之製造方法
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP2004221176A (ja) 固体電解コンデンサ内蔵配線基板およびその製造方法
JP4985136B2 (ja) 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法
JP2014086481A (ja) シートキャパシタ一体半導体装置と、その製造方法
WO2023095654A1 (ja) モジュール及び半導体複合装置
JP2004288793A (ja) 直流電源回路内蔵基板およびその製造方法
JP2003297702A (ja) 固体電解コンデンサ及びその製造方法
JP2005236090A (ja) 固体電解コンデンサ及び伝送線路素子とそれらの製造方法とそれらを用いた複合電子部品
JP2003272957A (ja) 固体電解コンデンサ
JP2010219128A (ja) 固体電解コンデンサ
JP2009253136A (ja) コンデンサ内蔵基板とその製造方法およびこれを用いた電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination