DE112018006091T5 - Halbleiter-verbund-bauelement und darin verwendete package-platine - Google Patents

Halbleiter-verbund-bauelement und darin verwendete package-platine Download PDF

Info

Publication number
DE112018006091T5
DE112018006091T5 DE112018006091.8T DE112018006091T DE112018006091T5 DE 112018006091 T5 DE112018006091 T5 DE 112018006091T5 DE 112018006091 T DE112018006091 T DE 112018006091T DE 112018006091 T5 DE112018006091 T5 DE 112018006091T5
Authority
DE
Germany
Prior art keywords
layer
hole
package board
capacitor
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006091.8T
Other languages
English (en)
Inventor
Koshi HIMEDA
Tatsuya Kitamura
Chiharu Sakaki
Shinya KIYONO
Sho FUJITA
Atsushi Yamamoto
Takeshi Furukawa
Kenji Nishiyama
Tatsuya Funaki
Kinya Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE112018006091T5 publication Critical patent/DE112018006091T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

Ein Halbleiter-Verbund-Bauelement (10) weist einen Spannungsregler (VR) (100), eine Package-Platine (200) und eine Last (300) auf und wandelt eine Eingangsgleichspannung in eine unterschiedliche Gleichspannung um, um die Last (300) mit der umgewandelten Gleichspannung zu versorgen. Der VR (100) weist ein aktives Halbleiterelement auf. Die Package-Platine (200) weist eine C-Schicht (210), in der ein Kondensator (230) ausgebildet ist, und eine L-Schicht (250), in der eine Induktivität (252) ausgebildet ist, auf. Mehrere Durchgangslöcher (260, 262), die die C-Schicht (210) und die L-Schicht (250) in einer Richtung senkrecht zur Befestigungsfläche durchdringen, sind in der Package-Platine (200) ausgebildet. Der Kondensator (230) ist durch das Durchgangsloch (262) mit der Last (300) verbunden. Die Induktivität (252) ist durch das Durchgangsloch (262) mit der Last (300) und durch das Durchgangsloch (260) mit dem VR (100) verbunden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleiter-Verbund-Bauelement und eine darin verwendete Package-Platine und insbesondere auf eine Struktur eines Halbleiter-Verbund-Bauelements, das in einem Gleichspannungswandler verwendet wird.
  • STAND DER TECHNIK
  • Die US-Patentoffenlegungsschrift Nr. 2011/0050334 (Patentschrift 1) offenbart ein Halbleiterbauelement, das eine Package-Platine, bei der einige oder alle der passiven Elemente (passives Element), wie etwa Induktivitäten oder Kondensatoren, eingebettet sind, und eine Spannungsregelvorrichtung (im Folgenden auch als ein „Spannungsregler“ bezeichnet) aufweist, die aktive Elemente (aktives Element), wie etwa Schaltelemente, aufweist. Im Halbleiterbauelement aus Patentdokument 1 sind ein Spannungsregler und eine Last, die mit einer Versorgungsspannung versorgt werden soll, auf einer Package-Platine angebracht. Die mit einer Spannungsanpassungseinheit angepasste Gleichspannung wird durch ein passives Element in der Package-Platine geglättet und an eine Last geliefert.
  • DOKUMENT DES STAND DER TECHNIK
  • PATENTDOKUMENT
  • Patentdokument 1: US Patentoffenlegungsschrift Nr. 2011/0050334
  • KURZDARSTELLUNG DER ERFINDUNG
  • Durch die Erfindung zu lösende Aufgabe
  • Halbleiterbauelemente mit dem oben beschriebenen Spannungsregler werden beispielsweise bei elektronischen Geräten, wie etwa einem Mobiltelefon und einem Smartphone, eingesetzt. In letzten Jahren wurden die Verkleinerung und die Verdünnung von elektronischen Geräten vorangetrieben und dementsprechend ist die Verkleinerung der Halbleiterbauelemente selbst gewünscht.
  • Im Halbleiterbauelement aus Patentdokument 1 sind die Induktivität und der Kondensator in der gleichen Schicht der Package-Platine dargelegt und eingebettet. In diesem Fall, wenn der Bereich der Befestigungsfläche der Package-Platine verringert wird, um das Halbleiterbauelement zu verkleinern, kann die Induktivität der Spule und die Kapazität des Kondensators, die in der Package-Platine ausgebildet sind, nicht ausreichend sichergestellt werden und demzufolge wird davon ausgegangen, dass die gewünschten Eigenschaften nicht umgesetzt werden können.
  • Die vorliegende Offenbarung wurde erstellt, um die obige Aufgabe zu lösen, und es ist ein Ziel der vorliegenden Erfindung, ein Halbleiter-Verbund-Bauelement zu verkleinern, während eine Verschlechterung der Eigenschaften des Halbleiter-Verbund-Bauelements vermieden wird, wobei das Halbleiter-Verbund-Bauelement eine mit einer Induktivität oder einem Kondensator und einem Spannungsregler eingebettete Package-Platine aufweist.
  • Mittel zum Lösen der Aufgabe
  • Ein Halbleiter-Verbund-Bauelement gemäß der vorliegenden Offenbarung hat eine Funktion zum Umwandeln einer Eingangsgleichspannung in eine unterschiedliche Gleichspannung. Das Halbleiter-Verbund-Bauelement weist auf: einen Spannungsregler, der ein aktives Halbleiterelement aufweist, eine Last, die mit einer umgewandelten Gleichspannung versorgt wird, und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt ist. Die Package-Platine weist eine erste Schicht, in der ein Kondensator ausgebildet ist, und eine zweite Schicht, in der eine Spule bzw. Induktivität ausgebildet ist, auf, wobei sich die zweite Schicht von der ersten Schicht unterscheidet. Die Package-Platine weist mehrere Durchgangslöcher auf, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen. Der Kondensator ist durch ein erstes Durchgangsloch der mehreren Durchgangslöcher elektrisch mit der Last verbunden. Die Spule bzw. Induktivität ist durch ein zweites Durchgangsloch der mehreren Durchgangslöcher elektrisch mit der Last verbunden und ist durch ein drittes Durchgangsloch der mehreren Durchgangslöcher elektrisch mit dem Spannungsregler verbunden.
  • Vorzugsweise sind das erste Durchgangsloch und das zweite Durchgangsloch gemeinsam bzw. zusammenfallend.
    Vorzugsweise überlagern sich die Induktivität und der Kondensator wenigstens teilweise gegenseitig, wenn die Package-Platine in Draufsicht von der Richtung senkrecht zur Befestigungsfläche betrachtet wird.
  • Vorzugsweise weist die zweite Schicht Metallverdrahtung, die eine Spule ausbildet, und ein Komposit-Material bzw. Verbundmaterial auf, das die Metallverdrahtung umgibt und ein Harz und ein magnetisches Material aufweist.
  • Vorzugsweise ist der Kondensator ein Elektrolytkondensator.
  • Vorzugsweise bilden der Spannungsregler, die Induktivität und der Kondensator einen Chopper-artigen Abwärts-Schaltregler aus.
  • Vorzugsweise wirken die Induktivität und der Kondensator als ein LC-Filter, der den Ausgang des Spannungsreglers glättet.
  • Vorzugsweise weisen die mehreren Durchgangslöcher ferner wenigstens ein viertes Durchgangsloch auf, das weder mit der Induktivität noch mit dem Kondensator verbunden ist.
  • Vorzugsweise ist das vierte Durchgangsloch mit einem externen Erdleiter verbunden.
  • Vorzugsweise ist das vierte Durchgangsloch mit einer externen Signalleitung verbunden.
  • Vorzugsweise ist ein Innendurchmesser des vierten Durchgangslochs kleiner als Innendurchmesser des ersten bis dritten Durchgangslochs.
  • Vorzugsweise ist das vierte Durchgangsloch mit einem externen Kühlkörper verbunden.
  • Vorzugsweise weist das vierte Durchgangsloch mehrere vierte Durchgangslöcher auf. Die Package-Platine weist ferner eine Durchkontaktierung auf, die mit einem Isoliermaterial gefüllt ist, wobei die Durchkontaktierung ausgebildet ist, um die erste Schicht und die zweite Schicht zu durchdringen. Die vierten Durchgangslöcher sind in der Durchkontaktierung ausgebildet.
  • Vorzugsweise ist das vierte Durchgangsloch mit der Last unmittelbar unter der Last verbunden.
  • Vorzugsweise ist die Befestigungsfläche an einer ersten Fläche der ersten Schicht ausgebildet. Die zweite Schicht ist mit einer zweiten Fläche der ersten Schicht verbunden, wobei sich die zweite Fläche gegenüber der ersten Fläche befindet.
  • Vorzugsweise weist die Package-Platine ferner eine Schaltungsschicht auf, in der mehrere Verdrahtungsmuster ausgebildet sind. Die Schaltungsschicht ist auf einer ersten Fläche der ersten Schicht angeordnet. Die zweite Schicht ist auf einer zweiten Fläche der ersten Schicht angeordnet, wobei sich die zweite Fläche gegenüber der ersten Fläche befindet. Die Befestigungsfläche ist an einer Fläche der Schaltungsschicht ausgebildet, wobei die Fläche von der ersten Schicht entfernt ist.
  • Vorzugsweise weist die Schaltungsschicht ein Kernsubstrat auf.
  • Vorzugsweise ist der Spannungsregler in der zuvor genannten Schaltungsschicht ausgebildet.
  • Vorzugsweise überlagert sich die Last mit dem Spannungsregler in der Schaltungsschicht, wenn die Package-Platine in Draufsicht von der Richtung senkrecht zur Befestigungsfläche betrachtet wird.
  • Vorzugsweise weist die Package-Platine ferner eine Anschlussschicht auf, in der mehrere Verdrahtungsmuster ausgebildet sind. Die Anschlussschicht ist auf einer Fläche der zweiten Schicht angeordnet, wobei die Fläche von der ersten Schicht entfernt ist.
  • Vorzugsweise ist der Spannungsregler auf der Befestigungsfläche befestigt.
  • Ein Halbleiter-Verbund-Bauelement gemäß einem weiteren Aspekt der vorliegenden Offenbarung wandelt eine Eingangsgleichspannung in eine unterschiedliche Gleichspannung um, um eine Last mit einer umgewandelten Gleichspannung zu versorgen. Das Halbleiter-Verbund-Bauelement weist einen Spannungsregler, der ein aktives Halbleiterelement aufweist, und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt werden darf, auf. Die Package-Platine weist auf: eine erste Schicht, in der ein Kondensator ausgebildet ist, eine zweite Schicht, in der die Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, und einen Verbindungsanschluss, der auf der Befestigungsfläche angeordnet ist und zum elektrischen Verbinden mit der Last verwendet wird.
  • Die Package-Platine weist ein erstes Durchgangsloch und ein zweites Durchgangsloch auf, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen. Der Kondensator ist durch das erste Durchgangsloch elektrisch mit der Last verbunden. Die Induktivität ist durch das erste Durchgangsloch elektrisch mit der Last verbunden und ist durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden.
  • Ein Halbleiter-Verbund-Bauelement gemäß einem weiteren Aspekt der vorliegenden Offenbarung empfängt eine Gleichspannung, die durch einen Spannungsregler, der ein aktives Halbleiterelement aufweist, angepasst wird. Das Halbleiter-Verbund-Bauelement weist eine Last, die mit der Gleichspannung betrieben wird, und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt wird, auf. Die Package-Platine weist auf: eine erste Schicht, in der ein Kondensator ausgebildet ist, eine zweite Schicht, in der die Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, und einen Verbindungsanschluss, der auf der Befestigungsfläche angeordnet ist und zum elektrischen Verbinden mit einem Spannungsregler verwendet wird. Die Package-Platine weist ein erstes Durchgangsloch und ein zweites Durchgangsloch auf, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen. Der Kondensator ist durch das erste Durchgangsloch elektrisch mit der Last verbunden. Die Induktivität ist durch das erste Durchgangsloch elektrisch mit der Last verbunden und ist durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden.
  • Eine Package-Platine gemäß noch einem weiteren Aspekt der vorliegenden Offenbarung wird in einem Halbleiter-Verbund-Bauelement verwendet, das eine Last mit einer Gleichspannung versorgt, die durch einen Spannungsregler, der ein aktives Halbleiterelement aufweist, angepasst wird. Die Package-Platine weist auf: eine erste Schicht, in der ein Kondensator ausgebildet ist, eine zweite Schicht, in der die Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, und einen Verbindungsanschluss, der auf der Befestigungsfläche der Package-Platine angeordnet ist und zum elektrischen Verbinden mit dem Spannungsregler und der Last verwendet wird. Die Package-Platine weist ein erstes Durchgangsloch und ein zweites Durchgangsloch auf, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen. Der Kondensator ist durch das erste Durchgangsloch elektrisch mit der Last verbunden. Die Induktivität ist durch das erste Durchgangsloch elektrisch mit der Last verbunden und ist durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden.
  • Vorteilhafte Auswirkungen der Erfindung
  • In einem Halbleiter-Verbund-Bauelement gemäß der vorliegenden Offenbarung sind in einer Package-Platine eine erste Schicht, in der ein Kondensator ausgebildet ist, und eine zweite Schicht, in der eine Induktivität ausgebildet ist, als verschiedene Schichten kaschiert und ein Kondensator und/oder eine Induktivität und ein Spannungsregler oder eine Last sind durch ein Durchgangsloch elektrisch verbunden.
  • Infolgedessen wird es beim Verkleinern eines Halbleiter-Verbund-Bauelements einfach, Kapazität und Induktivität sicherzustellen, verglichen mit dem Fall, in dem Kondensatoren und Induktivitäten in der gleichen Schicht dargelegt sind. Daher ist es möglich, ein Halbleiter-Verbund-Bauelement zu verkleinern, während eine Verschlechterung der Eigenschaften des Halbleiter-Verbund-Bauelements vermieden wird.
  • Figurenliste
    • 1 ist eine Blockdarstellung eines Halbleiter-Verbund-Bauelements gemäß einer ersten Ausführungsform.
    • 2 ist eine Draufsicht des Halbleiter-Verbund-Bauelements gemäß der ersten Ausführungsform.
    • 3 ist eine Querschnittsansicht des Halbleiter-Verbund-Bauelements in 2 entlang der Linie III-III.
    • 4 ist eine Querschnittsansicht des Halbleiter-Verbund-Bauelements in 2 entlang der Linie IV-IV.
    • 5 ist eine Draufsicht eines Abschnitts einer C-Schicht in 2.
    • 6 ist eine Draufsicht eines Abschnitts einer L-Schicht in 2.
    • 7 ist ein Flussdiagramm, das einen Herstellungsvorgang des Halbleiter-Verbund-Bauelements veranschaulicht.
    • 8 ist eine Darstellung zum Beschreiben eines Ausbildungsvorgangs (S100) der C-Schicht.
    • 9 ist eine Darstellung zum Beschreiben eines Ausbildungsvorgangs (S110) der L-Schicht.
    • 10 ist eine Darstellung zum Beschreiben eines Haftvorgangs (S120) zwischen der C-Schicht und der L-Schicht.
    • 11 ist eine Darstellung zum Beschreiben eines Ausbildungsvorgangs (S130) eines Durchgangslochs.
    • 12 ist eine Darstellung zum Beschreiben eines Ausbildungsvorgangs (S140) eines Elektrodenmusters und eines Bauelementbefestigungsvorgangs (S150).
    • 13 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer zweiten Ausführungsform.
    • 14 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer dritten Ausführungsform.
    • 15 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer vierten Ausführungsform.
    • 16 ist eine Querschnittsansicht eines ersten Beispiels eines Halbleiter-Verbund-Bauelements gemäß einer fünften Ausführungsform.
    • 17 ist eine Querschnittsansicht eines zweiten Beispiels des Halbleiter-Verbund-Bauelements gemäß der fünften Ausführungsform.
    • 18 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer sechsten Ausführungsform.
    • 19 ist eine Draufsicht einer C-Schicht eines Halbleiter-Verbund-Bauelements gemäß einer siebten Ausführungsform.
    • 20 ist eine Querschnittsansicht des Halbleiter-Verbund-Bauelements in 19 entlang der Linie XIX-XIX.
    • 21 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer achten Ausführungsform.
    • 22 ist ein Flussdiagramm, das einen Herstellungsvorgang des Halbleiter-Verbund-Bauelements in 21 veranschaulicht.
    • 23 ist eine erste Darstellung zum Beschreiben der Details eines Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 21.
    • 24 ist eine zweite Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 21.
    • 25 ist eine dritte Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 21.
    • 26 ist eine vierte Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 21.
    • 27 ist eine fünfte Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 21.
    • 28 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß Modifikation 1 der achten Ausführungsform.
    • 29 ist ein Flussdiagramm, das einen Herstellungsvorgang des Halbleiter-Verbund-Bauelements in 28 veranschaulicht.
    • 30 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß Modifikation 2 der achten Ausführungsform.
    • 31 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer neunten Ausführungsform.
    • 32 ist ein Flussdiagramm, das einen Herstellungsvorgang des Halbleiter-Verbund-Bauelements in 31 veranschaulicht.
    • 33 ist eine erste Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 31.
    • 34 ist eine zweite Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 31.
    • 35 ist eine dritte Darstellung zum Beschreiben der Details des Herstellungsvorgangs des Halbleiter-Verbund-Bauelements in 31.
    • 36 ist eine Darstellung zum Beschreiben eines ersten Beispiels eines Plattierungsschritts für ein Durchgangsloch in dem Halbleiter-Verbund-Bauelement gemäß einer zehnten Ausführungsform.
    • 37 ist eine Darstellung zum Beschreiben eines zweiten Beispiels des Plattierungsschritts für das Durchgangsloch in dem Halbleiter-Verbund-Bauelement gemäß der zehnten Ausführungsform.
    • 38 ist eine Darstellung zum Beschreiben einer Modifikation eines Abschnitts des Durchgangslochs in dem Halbleiter-Verbund-Bauelement gemäß der zehnten Ausführungsform.
    • 39 ist eine Draufsicht einer C-Schicht in einem Halbleiter-Verbund-Bauelement gemäß einer elften Ausführungsform.
    • 40 ist eine Querschnittsansicht einer C-Schicht in 39.
    • 41 ist eine Darstellung, die Modifikation 1 eines Kernsubstrats in 39 veranschaulicht.
    • 42 ist eine Darstellung, die Modifikation 2 des Kernsubstrats in 39 veranschaulicht.
    • 43 ist eine Darstellung, die Modifikation 3 des Kernsubstrats in 39 veranschaulicht.
    • 44 ist eine Querschnittsansicht einer C-Schicht in einem Halbleiter-Verbund-Bauelement gemäß einer zwölften Ausführungsform.
    • 45 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer dreizehnten Ausführungsform.
    • 46 ist ein erstes Beispiel einer Querschnittsansicht eines Halbleiter-Verbund-Bauelements gemäß einer vierzehnten Ausführungsform.
    • 47 ist ein zweites Beispiel einer Querschnittsansicht des Halbleiter-Verbund-Bauelements gemäß der vierzehnten Ausführungsform.
  • AUSFÜHRUNGSFORM DER ERFINDUNG
  • Im Folgenden werden Ausführungsformen der vorliegenden Offenbarung in Bezug auf die Zeichnungen ausführlich beschrieben. In den Zeichnungen wurden den gleichen oder entsprechenden Abschnitten die gleichen Bezugszeichen zugewiesen und deren Beschreibung wird nicht wiederholt.
  • [Erste Ausführungsform]
  • (Konfiguration des Bauelements)
  • 1 ist eine Blockdarstellung eines Halbleiter-Verbund-Bauelements 10 gemäß einer ersten Ausführungsform.
  • Unter Bezugnahme auf 1 weist das Halbleiter-Verbund-Bauelement 10 eine Spannungsregelvorrichtung (Spannungsregler (voltage regulator - VR)) 100, eine Package-Platine 200 und eine Last 300 auf. Hier ist die Last 300 beispielsweise eine integrierte Halbleiterschaltung (integrated circuit - IC), wie etwa eine Schaltung zur logischen Operation oder eine Speicherschaltung.
  • Der Spannungsregler 100 weist ein aktives Element, wie etwa ein Halbleiterschaltelement (nicht dargestellt), auf und steuert die Einschaltdauer des aktiven Elements, um die von außen gelieferte Gleichspannung auf einen für die Last 300 geeigneten Spannungspegel anzupassen.
  • Der Spannungsregler 100 und die Last 300 sind auf der Oberfläche der Package-Platine 200 befestigt und das Halbleiter-Verbund-Bauelement 10 ist als eine Package-Komponente ausgelegt. Eine Induktivität L1 und ein Kondensator CP1 sind, wie in 2 und den darauffolgenden Figuren ausführlich veranschaulicht, in der Package-Platine 200 ausgebildet.
  • Die Induktivität L1 ist zwischen einem Eingangsanschluss IN und einem Ausgangsanschluss OUT der Package-Platine 200 angeschlossen. Die Induktivität L1 ist am Eingangsanschluss IN an den Spannungsregler 100 und am Ausgangsanschluss OUT an die Last 300 angeschlossen. Der Kondensator CP1 ist zwischen dem Ausgangsanschluss OUT und einem Masseanschluss GND angeschlossen. Der Spannungsregler 100 sowie die Induktivität L1 und der Kondensator CP1 in der Package-Platine 200 bilden einen Chopper-artigen Abwärts-Schaltregler aus. Die Induktivität L1 und der Kondensator CP1 wirken als ein Welligkeitsfilter des Abwärts-Schaltreglers. Mit dem Schaltregler wird beispielsweise eine Gleichspannung von 5 V Eingang von außen auf 1 V verringert und die verringerte Gleichspannung wird an die Last 300 geliefert.
  • Zusätzlich zum Spannungsregler 100 und der Last 300 können elektronische Geräte, wie etwa ein Entkopplungskondensator zum Unterdrücken von Störungen, eine Drosselspule, ein Diodenelement zum Überspannungsschutz und ein Widerstandselement zur Spannungsteilung, auf der Package-Platine 200 befestigt sein.
  • Als Nächstes wird die ausführliche Konfiguration des Halbleiter-Verbund-Bauelements 10 unter Bezugnahme auf 2 bis 6 beschrieben. 2 ist eine Draufsicht des Halbleiter-Komposit-Bauelements bzw. Halbleiter-Verbund-Bauelements 10 bei Betrachtung von der Befestigungsfläche der Package-Platine 200. 3 ist eine Querschnittsansicht entlang der Linie III-III aus 2 und 4 ist eine Querschnittsansicht entlang der Linie IV-IV aus 2. 5 ist eine Draufsicht eines Abschnitts einer C-Schicht 210, die den Kondensator CP1 ausmacht, und 6 ist eine Draufsicht eines Abschnitts einer L-Schicht 250, die die Spule bzw. Induktivität L1 ausbildet.
  • Unter Bezugnahme auf 2 sind ein Durchgangsloch 260, das dem Eingangsanschluss IN entspricht, ein Durchgangsloch 262, das dem Ausgangsanschluss OUT entspricht, und ein Durchgangsloch 264, das dem Masseanschluss GND entspricht, an den drei Ecken der Befestigungsfläche der Package-Platine 200 ausgebildet.
  • Die Durchgangslöcher 260, 262 und 264 dringen in der Dickenrichtung von der vorderen Fläche zur hinteren Fläche der Package-Platine 200 ein und die Innenfläche der Eindringlöcher wird mit einem Metall mit niedrigem Widerstand, wie etwa Kupfer (Cu), Gold (Au) oder Silber (Ag), metallisiert.
  • Zur einfachen Verarbeitung kann die Metallisierung durch stromloses Verkupfern oder elektrolytisches Verkupfern durchgeführt werden. Für die Metallisierung des Durchgangslochs kann nur die Innenfläche des Eindringlochs metallisiert werden oder das Eindringloch kann mit einem Metall oder einem Verbundmaterial aus einem Metall und einem Harz gefüllt werden.
  • Der Spannungsregler 100 ist an einer Position angeordnet, die sich mit dem Durchgangsloch 260 überlagert, und die Last 300 ist an einer Position angeordnet, die sich mit dem Durchgangsloch 262 überlagert. Das bedeutet, dass die Durchgangslöcher 260 und 262 an Positionen ausgebildet sind, die sich unmittelbar unter dem Spannungsregler 100 beziehungsweise der Last 300 befinden. Ferner, wie oben beschrieben, sind elektronische Geräte 350 abgesehen von dem Spannungsregler 100 und der Last 300 auf der Befestigungsfläche der Package-Platine 200 befestigt.
  • Unter Bezugnahme auf 3 bis 6 ist die Package-Platine 200 konfiguriert, die C-Schicht 210, die den Kondensator CP1 ausmacht, die L-Schicht 250, die die Spule bzw. Induktivität L1 ausmacht, und Harzschichten 226, 227 und 228 aufzuweisen.
  • Die Harzschichten 226, 227 und 228 werden als ein Haftmaterial zum Aneinanderhaften entsprechender Schichten verwendet und werden als eine Isolierschicht zum Isolieren der freiliegenden Flächen der C-Schicht 210 und der L-Schicht 250 verwendet. Die C-Schicht 210 und die L-Schicht 250 werden durch die Harzschicht 227 aneinandergefügt. Die Harzschicht 226 ist auf der vorderen Fläche der C-Schicht 210 ausgebildet und die Harzschicht 228 ist auf der unteren Fläche der L-Schicht 250 ausgebildet. Die Harzschichten 226, 227 und 228 sind aus einem Isoliermaterial, wie etwa Epoxidharz, oder einem Verbundmaterial aus Epoxidharz und einem anorganischen Füllstoff, wie etwa Siliciumdioxid, ausgebildet. Um das Haftvermögen der metallisierten Schicht des Durchgangslochs sicherzustellen, ist es bevorzugt, ein Material zu verwenden, das hauptsächlich aus Epoxidharz als Harzschicht gebildet ist. Alternativ dazu kann ein Prepreg, das ein faserartiges Verstärkungsmaterial, wie etwa Glasfasergewebe oder Kohlenstofffaser, enthält, als die Harzschichten 226, 227 und 228 verwendet werden. Insbesondere ist es durch Verwenden eines Prepregs mit einem kleinen linearen Ausdehnungskoeffizienten, wie etwa Glasfasergewebe, möglich, ein Verziehen der C-Schicht 210 und der L-Schicht 250 zu vermeiden, sodass das Verziehen der gesamten Package-Platine 200 vermieden werden kann.
  • Eine Schaltungsschicht 205, die Lötaugen zum Befestigen von Geräten, wie etwa dem Spannungsregler 100, und Verdrahtung zum Verbinden der Lötaugen aufweist, ist auf der Oberfläche der Harzschicht 226 ausgebildet. Die auf der Package-Platine 200 befestigten Geräte sind durch einen Löthügel 120 elektrisch mit Lötaugen oder Anschlüssen der Schaltungsschicht 205 verbunden.
  • Die Schaltungsschicht 205 ist aus einem Metallmaterial mit niedrigem Widerstand, wie etwa Cu, Au oder Ag, ausgebildet. Die Schaltungsschicht 205 ist nicht darauf beschränkt, nur auf der Oberfläche der Harzschicht 226 ausgebildet zu sein, und kann beispielsweise in Schichten in der Harzschicht 226 ausgebildet sein, wie nachfolgend beschrieben wird. Darüber hinaus wird zur leichteren Befestigung des Bauelements eine Oberflächenbehandlung, wie etwa Plattierung mit Nickel/Gold (Ni/Au), Plattierung mit Nickel/Blei/Gold (Ni/Pb/Au) oder eine Pre-Flux-Behandlung, auf die Oberfläche des auf der Befestigungsfläche der Schaltungsschicht 205 ausgebildeten Lötauges oder Anschlusses aufgebracht. Ferner kann eine Lötstoppschicht auf dem äußersten Schichtabschnitt der Schaltungsschicht 205 ausgebildet werden, um zum Zeitpunkt des Befestigens des Bauelements an der Oberfläche einen Lötmittelfluss zu verhindern.
  • Die C-Schicht 210 weist auf: einen Kondensatorabschnitt 230, der den Kondensator CP1 ausbildet, einen leitfähigen Abschnitt 220, der mit dem Durchgangsloch 262 des Ausgangsanschlusses OUT elektrisch verbunden ist, einen leitfähigen Abschnitt 240, der mit dem Durchgangsloch 264 des Masseanschlusses GND verbunden ist, und einen Isolierabschnitt 225, der um diese herum bereitgestellt ist. Der Kondensatorabschnitt 230 weist auf: eine Anodenelektrode 232, die aus einem Kernmaterial einer Ventilmetallbasis gebildet ist, eine poröse Schicht 234, die auf wenigstens einer Hauptfläche des Kernmaterials angeordnet ist und eine dielektrische Schicht und eine Festelektrolytschicht auf der Oberfläche hat, und eine Kathodenelektrode 236, die auf der Festelektrolytschicht bereitgestellt ist, wodurch ein Elektrolytkondensator ausgebildet wird. Die dielektrische Schicht ist auf der Oberfläche der porösen Schicht der Ventilmetallbasis ausgebildet. Die auf der Oberfläche der porösen Schicht ausgebildete dielektrische Schicht ist porös, reflektiert den Oberflächenzustand der porösen Schicht und hat eine feine unebene Oberflächenform. Die dielektrische Schicht ist vorzugsweise aus einem Oxidfilm des Ventilmetalls hergestellt. Im Elektrolytkondensator der vorliegenden Erfindung weisen Beispiele des Festelektrolytmaterials, das die Festelektrolytschicht ausmacht, leitfähige Polymere, wie etwa Polypyrrole, Polythiophene und Polyaniline, auf. Unter diesen leitfähigen Polymeren sind Polythiophene bevorzugt und ist Poly-(3,4-ethylendioxythiophen), PEDOT genannt, besonders bevorzugt. Ferner kann das leitfähige Polymer einen Dotierstoff, wie etwa Polystyrolsulfonsäure (PSS), enthalten. Die Festelektrolytschicht weist vorzugsweise eine Innenschicht, die Poren (Aussparungen) der dielektrischen Schicht ausfüllt, und eine Außenschicht, die die dielektrische Schicht bedeckt, auf.
  • Die leitfähigen Abschnitte 220 und 240 sind hauptsächlich aus einem Metall mit geringem Widerstand, wie etwa Ag, Au oder Cu, hergestellt. Zum Zweck des Verbesserns des Haftvermögens zwischen den Schichten kann ein leitfähiges Haftmaterial, das durch Mischen des leitfähigen Füllstoffs und des Harzes erhalten wird, als der Leiter bereitgestellt werden. Die poröse Schicht 234 ist beispielsweise aus Aluminiumoxid (AlO2) oder Tantaloxid (Ta2O5) hergestellt. Die poröse Schicht 234 ist durch Bedecken der Oberfläche eines porösen Substratmetalls (beispielsweise Al, Ta), das als die Anodenelektrode 232 wirkt, mit einem Oxidfilm ausgebildet. Die Kathodenelektrode 236 ist beispielsweise aus einem Metall mit geringem Widerstand, wie etwa Ag, Au oder Cu, ausgebildet.
  • Der Isolierabschnitt 225 ist aus einem Harz, wie etwa Epoxidharz, Phenol oder Polyimid, oder dem Harz und einem anorganischen Füllstoff, wie etwa Siliciumdioxid oder Aluminiumoxid, hergestellt.
  • Die Anodenelektrode 232 hat eine flache Plattenform und ist zwischen zwei flachen porösen Schichten 234 angeordnet. Die Kathodenelektrode 236 ist auf der Fläche jeder porösen Schicht 234 ausgebildet, an der die Fläche von der Anodenelektrode 232 entfernt ist.
  • Wie in 2 und 5 veranschaulicht, ist die poröse Schicht 234 auf der Seite der Befestigungsfläche des Bauelements teilweise abgeschnitten, sodass die Anodenelektrode 232 freiliegt, und die Anodenelektrode 232 im Ausnehmungsabschnitt 235 durch eine Durchkontaktierung 222 mit dem leitfähigen Abschnitt 220 verbunden ist. Ferner ist die Kathodenelektrode 236 durch eine Durchkontaktierung 242 elektrisch mit dem leitfähigen Abschnitt 240 verbunden.
  • Darüber hinaus ist es ferner möglich, einen Keramikkondensator, der Bariumtitanat aufweist, oder einen Dünnschichtkondensator, der Siliciumnitrid (SiN), Siliciumdioxid (SiO2), Fluorwasserstoff (HF) aufweist, oder Ähnliches als den Kondensatorabschnitt 230 zu verwenden. Jedoch ist es aus dem Gesichtspunkt der Fähigkeit zum Ausbilden eines Kondensatorabschnitts mit einem dünneren und vergleichsweise großen Bereich und mit mechanischen Eigenschaften, wie etwa der Festigkeit und Flexibilität der Package-Platine, bevorzugt, einen Elektrolytkondensator mit einem Substrat aus einem Metall, wie etwa Aluminium, zu verwenden.
  • Im Kondensatorabschnitt 230 sind Eindringlöcher in den Abschnitten ausgebildet, in denen die Durchgangslöcher 260, 262 und 264 ausgebildet sind, und ist ein Raum zwischen dem Eindringloch und dem Durchgangsloch mit dem Isoliermaterial des Isolierabschnitts 225 gefüllt.
  • In der ersten Ausführungsform beträgt die Dicke jeder der Anodenelektrode 232 und der porösen Schicht 234 etwa 50 µm, beträgt die Dicke der leitfähigen Abschnitte 220 und 240 etwa 15 µm, die Dicke des Isolierabschnitts 225 über und unter dem Kondensatorabschnitt 230 und beträgt die Dicke der gesamten C-Schicht 210 etwa 200 µm.
  • Wie in 6 veranschaulicht, weist die L-Schicht 250 einen Spulenabschnitt 252, der die Induktivität L1 ausbildet, und einen Isolierabschnitt 254, in dem der Rand des Spulenabschnitts 252 mit Harz geformt ist, auf.
  • Der Spulenabschnitt 252 ist Metallverdrahtung, ausgebildet durch Strukturieren eines Cu-Kernmaterials (Cu-Folie), ausgebildet, um eine Dicke von etwa 100 µm zu haben, durch Galvanoformen oder Aufwickeln in eine Spulenform unter Verwendung einer Fotoschicht oder Ähnlichem, und dann Abätzen des Cu-Kernmaterials. Ein Ende des Spulenabschnitts 252 ist elektrisch mit dem Durchgangsloch 260 verbunden und das andere Ende ist elektrisch mit dem Durchgangsloch 262 verbunden.
  • Es ist zu beachten, dass Aluminium (Al) als das Kernmaterial des Spulenabschnitts 252 verwendet werden kann.
  • Insbesondere in einem Fall, in dem der Kondensatorabschnitt 230 aus einem Elektrolytkondensator mit Aluminium als ein Substrat ausgebildet ist, wenn das Kernmaterial des Spulenabschnitts 252 aus Kupfer ausgebildet ist, kann sich die gesamte Package-Platine 200 aufgrund des Unterschieds des linearen Ausdehnungskoeffizienten zwischen Aluminium und Kupfer verziehen.
  • Daher kann in einem derartigen Fall das Verziehen der gesamten Platine durch Verringern des Unterschieds des linearen Ausdehnungskoeffizienten durch Verwendung von Aluminium als das Kernmaterial des Spulenabschnitts 252 vermieden werden.
  • Der Isolierabschnitt 254 ist beispielsweise aus einem Harz, wie etwa Epoxidharz, Phenol oder Polyimid, oder einem gemischten Material aus dem Harz und einem anorganischen Füllstoff, wie etwa Ferrit oder Siliciumstahl, ausgebildet. In dem Fall einer Schaltung zum Versorgen der Last 300 mit Gleichstrom, wie in der ersten Ausführungsform, ist es bevorzugt, einen Füllstoff aus einem metallischen magnetischen Material, wie etwa Siliciumstahl mit hervorragenden Gleichstrom-Überlagerungseigenschaften, zu verwenden.
  • Der anorganische magnetische Füllstoff kann derart konfiguriert sein, dass Füllstoffe mit verschiedenen durchschnittlichen Korndurchmessern dispergiert sind, um die magnetischen Eigenschaften zu verbessern, und die Dispersionskonzentration hat einen Gradienten, um magnetische Sättigung zu verhindern. Darüber hinaus kann ein flacher oder schuppenartiger Füllstoff verwendet werden, um den magnetischen Eigenschaften eine Direktionalität zu verleihen. Beim Verwenden eines metallischen Materials, wie etwa Siliciumstahl, als anorganischer magnetischer Füllstoff kann ein Oberflächenisolierfilm um den Füllstoff mit einem anorganischen Isolierfilm, einem organischen Isolierfilm oder Ähnlichem ausgebildet sein, um die Isolierung zu steigern.
  • Es ist zu beachten, dass ein anorganischer Füllstoff abgesehen von dem magnetischen Material und ein organischer Füllstoff zum Verringern des Unterschieds des linearen Ausdehnungskoeffizienten von dem Spulenabschnitt 252 und zum Verbessern der Wärmeableitung und Isolierung gemischt werden können.
  • Durch Anpassen der Dicke des Isolierabschnitts 254 kann die Induktivität angepasst werden. Im Beispiel der ersten Ausführungsform hat jeder der Isolierabschnitte 254 über und unter dem Spulenabschnitt 252 mit der Dicke von 100 µm eine Dicke von 100 µm und beträgt die Dicke der gesamten L-Schicht 250 etwa 300 µm.
  • Eine Anschlussschicht 270 zum Befestigen des Halbleiter-Verbund-Bauelements 10 auf einer Hauptplatine (nicht dargestellt) ist auf der Oberfläche der Harzschicht 228, die auf der unteren Fläche der L-Schicht 250 bereitgestellt ist, ausgebildet. Die Anschlussschicht 270 weist den Eingangsanschluss IN, den Ausgangsanschluss OUT und den Masseanschluss GND, die oben beschrieben werden, auf. Ferner kann, wie in der auf der C-Schicht 210 ausgebildeten Schaltungsschicht 205, die Anschlussschicht 270 zusätzlich zum Anschluss eine Verdrahtung, die eine Schaltung ausmacht, aufweisen und kann aus Schichten ausgebildet sein.
  • Es ist erforderlich, dass die Package-Platine 200 aus den Gesichtspunkten zum Verringern der Dicke des Systems und der Wärmeableitung der Last 300 im Allgemeinen eine Dicke von höchstens 2 mm hat. Im Beispiel der ersten Ausführungsform hat eine obere Schaltungsschicht, die die Harzschicht 226 und die Schaltungsschicht 205 aufweist, eine Dicke von 50 µm, hat die C-Schicht 210 eine Dicke von 200 µm, hat die Harzschicht 227 eine Dicke von 20 µm, hat die L-Schicht eine Dicke von 300 µm und hat eine untere Anschlussschicht, die die Harzschicht 228 und die Anschlussschicht 270 aufweist, eine Dicke von 50 µm und beträgt die Dicke des gesamten Halbleiter-Verbund-Bauelements 10 etwa 0,6 mm.
  • Da im Halbleiter-Verbund-Bauelement 10 mit der obigen Konfiguration die Induktivität L1 und der Kondensator CP1, die den Welligkeitsfilter ausmachen, in verschiedenen Schichten der Package-Platine 200 ausgebildet sind, kann der Bereich, der zum Ausbilden der Induktivität und des Kondensators verfügbar ist, im Vergleich zu einer herkömmlichen Konfiguration, bei der die Induktivität und der Kondensator in der gleichen Schicht ausgebildet sind, vergrößert sein. Dies macht es einfacher, Induktivität und Kapazität sicherzustellen, wenn das Bauelement eine kleinere Größe hat. Außerdem, wie in 5 und 6 veranschaulicht, wenn die Package-Platine 200 von einer Ebene senkrecht zur Befestigungsfläche der Package-Platine 200 in Draufsicht betrachtet wird, sind der Kondensatorabschnitt 230 in der C-Schicht 210 und der Spulenabschnitt 252 in der L-Schicht 250 so angeordnet, dass sie sich in verschiedenen Schichten wenigstens teilweise gegenseitig überlagern. Daher kann die Größe des Bauelements weiter verringert sein.
  • In der Konfiguration der ersten Ausführungsform werden die Verbindung zwischen dem Spannungsregler 100 und der Last 300, und der Induktivität L1 und dem Kondensator CP1 in der Package-Platine 200 und die Verbindung zwischen der Induktivität L1 und dem Kondensator CP1 unter Verwendung der Durchgangslöcher 260, 262 und 264, die die Package-Platine 200 durchdringen, ohne Verwendung einer planaren Verdrahtung auf der Platine hergestellt. Demzufolge kann der Verbindungsabstand verkürzt werden, sodass die Impedanz der Verdrahtung verkürzt werden kann und der Leistungsverlust verringert werden kann. Ferner kann das Schaltungsflächenlayout auf der Platine minimiert werden. Daher kann die Beschränkung der Verkleinerung des Bauelements ferner verringert werden.
  • Ferner kann durch Formen des Spulenabschnitts 252 mit dem Isolierabschnitt 254, der ein magnetisches Material in der L-Schicht 250 enthält, wo die Induktivität L1 ausgebildet ist, der Q-Wert der Induktivität L1 durch Erhöhen der erzeugten magnetischen Flussdichte verbessert werden. Dadurch kann der Verlust aufgrund der Induktivität L1 verringert werden. Ferner macht es die Verwendung des magnetischen Materials möglich, die Magnetkopplung zwischen der Induktivität L1 und dem Kondensator CP1 und zwischen der Induktivität L1 und dem aktiven Element des Spannungsreglers 100 zu verringern und demzufolge kann Schallausbreitung aufgrund von Magnetkopplung verhindert werden. Daher können die Bauelementeigenschaften ferner verbessert werden.
  • In der obigen Beschreibung ist die C-Schicht über der L-Schicht in der Package-Platine angeordnet. Die Reihenfolge, in der die L-Schicht und die C-Schicht angeordnet sind, kann umgekehrt sein, solange elektrische Verbindung aufrechterhalten wird.
  • Obwohl vorstehend ein Beispiel beschrieben wurde, bei dem die Merkmale der ersten Ausführungsform auf dem Chopper-artigen Abwärts-Schaltregler angewendet werden, können die Merkmale der ersten Ausführungsform ferner auf ein Halbleiter-Verbund-Bauelement angewendet werden, bei dem eine Stromübertragungsleitung, die eine Aufwärts-/Abwärtsschaltung aufweist, systematisiert wird.
  • (Herstellungsvorgang des Bauelements)
  • Als Nächstes wird ein Herstellungsvorgang des Halbleiter-Verbund-Bauelements 10 gemäß der ersten Ausführungsform unter Bezugnahme auf 7 bis 12 beschrieben. 7 ist ein Flussdiagramm zum Beschreiben der Übersicht des Herstellungsvorgangs und 8 bis 12 sind Darstellungen zum Beschreiben der Details jedes Schritts des Flussdiagramms in 7.
  • Unter Bezugnahme auf 7 werden in S100 und S110 die C-Schicht 210 und die L-Schicht 250 einzeln ausgebildet. Danach werden in S120 die ausgebildete C-Schicht 210 und die ausgebildete L-Schicht 250 unter Verwendung der Harzschichten 226, 227 und 228 aneinandergefügt und integriert. Als Nächstes wird in S130 das Durchgangsloch in der C-Schicht 210 und L-Schicht 250, die integriert sind, ausgebildet. Dann werden Elektrodenmuster und Verdrahtungsmuster auf der Befestigungsfläche ausgebildet (S140) und Geräte, wie etwa der Spannungsregler 100, werden auf der fertiggestellten Package-Platine 200 befestigt (S150).
  • 8 ist eine Darstellung zum Beschreiben des Ausbildungsvorgangs der C-Schicht 210 in S100. Unter Bezugnahme auf 8(a) werden zuerst beide Flächen aus Aluminium, die als die Anodenelektrode 232 wirken, in eine poröse Form verarbeitet und wird ein Oxidfilm auf die Oberflächen aufgebracht, um die porösen Schichten 234 auszubilden. Danach wird die Kathodenelektrode 236 durch Ausbilden eines gehärteten Films aus einer Leitpaste, wie etwa einer Cu-Paste, auf der Oberfläche der porösen Schicht 234 ausgebildet.
  • Zu diesem Zeitpunkt wird, wie in der C-Schicht 210 in 3, ein Teil der porösen Schicht 234 ausgeschnitten, bis das Aluminium der Anodenelektrode 232 freiliegt, beispielsweise durch einen Zerschneidevorgang, und wird Cu-Paste auf dem freiliegenden Aluminium eingebrannt. Dadurch wird der Kondensatorabschnitt 230 ausgebildet.
  • Danach wird ein Eindringloch in einem Abschnitt, in dem das Durchgangsloch ausgebildet werden soll, durch Bohren, Laserbearbeiten oder Ähnliches ausgebildet.
  • Als Nächstes wird, wie in 8(b) veranschaulicht, ein Harz, wie etwa Epoxidharz, Polyimid oder Phenol, oder das gemischte Material aus dem Harz und dem anorganischen Füllstoff auf den Kondensatorabschnitt 230 kaschiert und wird ferner der Kondensatorabschnitt 230 durch Warmhärten abgedichtet, um den Isolierabschnitt 225 auszubilden. Nach dem Abdichtungsvorgang wird eine leitfähige Schicht 212 zum Ausbilden der leitfähigen Abschnitte 220 und 240 zum Verbinden der Durchgangslöcher und der entsprechenden Elektroden des Kondensatorabschnitts 230 auf der Oberfläche des Isolierabschnitts 225 durch Plattierung-Verdrahtungs-Verarbeitung oder Ähnliches ausgebildet.
  • Danach werden die leitfähigen Abschnitte 220 und 240 durch Verarbeiten der leitfähigen Schicht 212 durch Ätzen oder Ähnliches ausgebildet. Ein Loch, das die Anodenelektrode 232 und die Kathodenelektrode 236 erreicht, wird durch Durchführen von Laserverarbeitung oder Ähnliches auf den leitfähigen Abschnitten 220 und 240 geöffnet. Die Öffnung wird mit einem Leiter, wie etwa Cu, gefüllt, sodass der leitfähige Abschnitt 220 und die Anodenelektrode 232 elektrisch verbunden werden, und der leitfähige Abschnitt 240 und die Kathodenelektrode 236 werden elektrisch verbunden (8(c)). Dadurch wird die C-Schicht 210 ausgebildet.
  • 9 ist eine Darstellung zum Beschreiben des Ausbildungsvorgangs der L-Schicht 250 in S110. Unter Bezugnahme auf 9(a) wird zuerst eine Strukturierung auf beiden Flächen der Cu-Folie 252#, die als der Kern dient, mit einer Fotoschicht oder Ähnlichem ausgeführt und die Fotoschichtöffnung wird geätzt, um den Spulenabschnitt 252 auszubilden (9(b)).
  • Danach wird ein Epoxidharz-Verbund-Bogen, bei dem ein magnetischer Metallfüllstoff, wie etwa Ferrit oder Siliciumstahl, dispergiert, auf die Oberfläche des Spulenabschnitts 252 unter Verwendung eines Vakuumlaminators oder Ähnlichem kaschiert und werden Abflachen und Wärmehärten der Epoxidharzschicht durch eine Heißpressemaschine durchgeführt, um den Isolierabschnitt 254 auszubilden ( 9(c)).
  • Dann wird ein Eindringloch in einem Abschnitt, in dem das Durchgangsloch ausgebildet werden soll, durch Bohren oder Laserbearbeiten oder Ähnliches ausgebildet, und das Eindringloch wird mit einem isolierenden Harz 265 gefüllt (9(d)). Somit wird die L-Schicht 250 ausgebildet.
  • 10 ist eine Darstellung zum Beschreiben des Haftvorgangs für die C-Schicht 210 und die L-Schicht 250 in S120.
  • Unter Bezugnahme auf 10(a) sind die Harzschichten 226, 227 und 228 in der Form einer Folie eines Harzes, wie etwa Epoxidharz, Polyimid oder Phenol, oder eines gemischten Materials aus dem Harz und einem anorganischen Füllstoff auf der oberen Fläche der in S100 ausgebildeten C-Schicht 210, der unteren Fläche der in S110 ausgebildeten L-Schicht 250 und der Zwischenflächen der C-Schicht 210 und der L-Schicht 250 angeordnet. Danach werden diese kaschierten Schichten durch Aneinanderhaften und Aushärten durch eine Vakuumpresse oder Ähnliches integriert, um die Package-Platine 200 auszubilden (10(b)).
  • 11 ist eine Darstellung zum Beschreiben eines Ausbildungsvorgangs eines Durchgangslochs S130.
  • Unter Bezugnahme auf 11(a) wird nach dem Ausbilden der Package-Platine 200 durch Integrieren der entsprechenden Schichten ein Eindringloch in einem Abschnitt ausgebildet, in dem das Durchgangsloch durch Bohren oder Laserverarbeiten ausgebildet werden soll. Dann werden das Innere des Eindringlochs und die Oberflächen der Harzschichten 226 und 228 durch stromloses Verkupfern oder Ähnliches metallisiert (11(b)).
  • Zu diesem Zeitpunkt kann durch weiteres Durchführen des elektrolytischen Verkupferungsvorgangs die Dicke einer Metallschicht 269 auf der Oberfläche der Harzschicht vergrößert werden oder kann das Innere des Durchgangslochs mit Cu gefüllt werden.
  • 12 ist eine Darstellung zum Beschreiben eines Vorgangs, der S140 und S150 entspricht. Unter Bezugnahme auf 12(a) werden in S140, durch Strukturieren der Metallschicht 269 auf der Harzschichtoberfläche unter Verwendung einer Fotoschicht, Durchführen von Ätzen und Entfernen von überflüssigem Cu, Verdrahtung, Lötaugen und Anschlüsse, die die Schaltungsschicht 205 und die Anschlussschicht 270 ausbilden, auf der Oberfläche der Harzschicht ausgebildet. Zu diesem Zeitpunkt wird zur leichteren Befestigung des Bauelements Oberflächenbehandlung, wie etwa Plattierung mit Ni/Au, Plattierung mit Ni/Pb/Au, oder Pre-Flux-Behandlung auf Metalloberflächen der Lötaugen, der Anschlüsse und Ähnliches durchgeführt. Ferner kann eine Lötstoppschicht auf dem äußersten Schichtabschnitt ausgebildet werden, um zum Zeitpunkt des Befestigens des Bauelements an der Oberfläche einen Lötmittelfluss zu verhindern.
  • In der dadurch ausgebildeten Package-Platine 200 werden der Spannungsregler 100, die Last 300 und andere elektronische Geräte 350 auf die Schaltungsschicht 205 auf der Oberfläche der C-Schicht 210 befestigt, um das Halbleiter-Verbund-Bauelement 10 gemäß der ersten Ausführungsform auszubilden (12(b)).
  • In der vorliegenden Ausführungsform sind die „C-Schicht 210“ und die „L-Schicht 250“ Beispiele einer „ersten Schicht“ und einer „zweiten Schicht“ in der vorliegenden Offenbarung.
  • [Zweite Ausführungsform]
  • In einer zweiten Ausführungsform wird zusätzlich zur Konfiguration der Package-Platine 200, die in der ersten Ausführungsform beschrieben wird, eine Konfiguration, in der ein Signalerdleiter eines auf einer Befestigungsfläche befestigten Bauelements durch ein Durchgangsloch ausgebildet wird, beschrieben.
  • 13 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10A gemäß der zweiten Ausführungsform. 13 ist eine Darstellung, die 4 der ersten Ausführungsform entspricht, und veranschaulicht einen Zustand, bei dem das Halbleiter-Verbund-Bauelement 10A auf einer Hauptplatine 400 befestigt ist.
  • Unter Bezugnahme auf 13 weist eine im Halbleiter-Verbund-Bauelement 10A enthaltene Package-Platine 200A ein Durchgangsloch 266 auf, das mit dem Anschluss des Signalerdleiters der Last 300 verbunden ist, wenn die Last 300 auf der Platine befestigt ist. Dieses Durchgangsloch 266 dringt in einem Zustand, in dem es mit dem Kondensatorabschnitt 230 und dem Spulenabschnitt 252, die in der C-Schicht 210 beziehungsweise der L-Schicht 250 enthalten sind, nicht verbunden ist, zur Anschlussschicht 270 an der unteren Fläche durch. Dann werden sie durch einen Löthügel 380 mit Anschlüssen 410, die mit den Erdleitern der Hauptplatine 400 verbunden sind, elektrisch verbunden.
  • Auf diese Weise, durch Verbinden des Erdleiters des befestigten Bauelements mit dem Erdleiter der Hauptplatine 400 im kürzesten Abstand durch das Durchgangsloch 266, kann die Masse verstärkt werden und kann Störfestigkeit verbessert werden. Ferner, da Durchgangslöcher verwendet werden, kann das Layout auf der Platine minimiert werden und kann die Auswirkung der Verkleinerung verringert werden.
  • Obwohl 13 das Durchgangsloch des Erdleiters der Last 300 beschreibt, kann die gleiche Konfiguration auf die Erdleiter anderer Befestigungsbauelemente angewendet werden.
  • [Dritte Ausführungsform]
  • Obwohl in der zweiten Ausführungsform die Konfiguration zum Verbinden des Signalerdleiters des befestigten Bauelements mit dem Erdleiter der Hauptplatine 400 unter Verwendung eines Durchgangslochs beschrieben worden ist, kann, wenn eine Signalleitung zwischen dem Bauelement und der Hauptplatine 400 erforderlich ist, die Signalleitung ferner unter Verwendung eines Durchgangslochs verbunden werden.
  • 14 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10E gemäß der vierten Ausführungsform. Unter Bezugnahme auf 14 weist eine im Halbleiter-Verbund-Bauelement 10E enthaltene Package-Platine 200E ein Durchgangsloch 267 auf, das als ein Anschluss einer Signalleitung der Last 300 oder des Spannungsreglers 100 dient, der auf der Befestigungsfläche angeordnet ist. Wie im Durchgangsloch 266 für einen Signalerdleiter in der zweiten Ausführungsform dringt dieses Durchgangsloch 267 in einem Zustand, in dem es mit dem Kondensatorabschnitt 230 und dem Spulenabschnitt 252, die in der C-Schicht 210 beziehungsweise der L-Schicht 250 enthalten sind, nicht verbunden ist, zur Anschlussschicht 270 an der unteren Fläche durch. Das Durchgangsloch 267 ist durch den Löthügel 380 und den Anschluss 410 mit einer Signalleitung zum Verbinden mit einem E/A-Anschluss eines Bauelements (nicht dargestellt), das auf der Befestigungsfläche der Hauptplatine 400 ausgebildet ist, elektrisch verbunden.
  • Da der Strom, der durch das Durchgangsloch 267 fließt, kleiner ist als der Strom, der durch die Leistungsdurchgangslöcher 260, 262 und 264 fließt, die mit dem Kondensatorabschnitt 230 und dem Spulenabschnitt 252 verbunden sind, kann der Innendurchmesser des Durchgangslochs 267 kleiner gemacht werden als die der Durchgangslöcher 260, 262 und 264.
  • Auf diese Weise, wenn eine Signalleitung zum Austauschen von Signalen zwischen dem befestigten Bauelement und der Hauptplatine 400 erforderlich ist, ist es möglich, das befestigte Bauelement mit der Hauptplatine 400 im kürzesten Abstand zu verbinden, indem sie durch das Durchgangsloch 267 verbunden werden. Ferner, indem das Signaldurchgangsloch kleiner gemacht wird als das Leistungsdurchgangsloch, kann das Layout auf der Platine minimiert werden und kann die Auswirkung der Verkleinerung verringert werden.
  • In 14 wird zusätzlich zum Durchgangsloch 267 für die Signalleitung ferner das in der zweiten Ausführungsform beschriebene Durchgangsloch 266 für den Erdleiter beschrieben, jedoch kann eine Konfiguration, in der das Durchgangsloch 266 nicht bereitgestellt wird und nur das Signalleitungsdurchgangsloch 267 bereitgestellt wird, eingesetzt werden.
  • [Vierte Ausführungsform]
  • In einer vierten Ausführungsform wird zusätzlich zur Konfiguration der Package-Platine 200, die in der ersten Ausführungsform beschrieben wird, eine Konfiguration mit einem Durchgangsloch, das mit einem externen Kühlkörper bzw. Wärmesenke verbunden ist, um die Wärmeableitung jedes auf der Befestigungsfläche befestigten Bauelements zu verbessern, beschrieben.
  • 15 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10B gemäß der vierten Ausführungsform. 15 ist eine Darstellung, die 4 der ersten Ausführungsform entspricht, und veranschaulicht einen Zustand, bei dem das Halbleiter-Verbund-Bauelement 10B auf der Hauptplatine 400 befestigt ist.
  • Unter Bezugnahme auf 15 weist eine Package-Platine 200B wenigstens ein Durchgangsloch 268 auf, das mit dem Anschluss der Last 300 verbunden ist und mit dem Kondensatorabschnitt 230 und dem Spulenabschnitt 252, die in der C-Schicht 210 beziehungsweise der L-Schicht 250 enthalten sind, nicht verbunden ist. Das Durchgangsloch 268 ist mit einem Anschluss der Last 300 unmittelbar unter der Last 300 verbunden. Ferner ist das Durchgangsloch 268 durch den Löthügel 380 auf der unteren Fläche der Package-Platine 200B mit einem Kühlkörper 450, der auf der Hauptplatine 400 bereitgestellt ist, verbunden.
  • Der Kühlkörper 450 ist aus einem Metall mit einer hohen Wärmeleitfähigkeit, wie etwa Al oder Cu, ausgebildet. Auf diese Weise kann durch Verbinden des Befestigungsbauelements, wie etwa der Last 300, und des Kühlkörpers 450 durch das Durchgangsloch 268 die durch die Last 300 erzeugte Wärme wirksam nach außen abgegeben werden Die Durchgangslöcher 268 können ferner in der Package-Platine 200B durch die Induktivität und Ähnliches erzeugte Wärme ableiten.
  • Es ist zu beachten, dass ein Durchgangsloch 268 zum Verbinden mit dem Kühlkörper 450 für ein Befestigungsbauelement abgesehen von der Last 300 bereitgestellt werden kann. Ferner ist die Anzahl von Durchgangslöchern 268 nicht auf die in 15 veranschaulichte Anzahl beschränkt und kann die Anzahl gemäß der Wärmeableitungsfähigkeit, die für das zu verbindende Befestigungsbauelement erforderlich ist, bestimmt werden.
  • [Fünfte Ausführungsform]
  • In den Beispielen der ersten bis vierten Ausführungsformen wurde die Konfiguration, bei der die Package-Platine eine C-Schicht und eine L-Schicht aufweist, beschrieben.
  • Jedoch kann der Bereich der Befestigungsfläche aufgrund von Größenbeschränkungen des Halbleiter-Verbund-Bauelements beschränkt sein. In einem derartigen Fall kann insbesondere ein ausreichender Bereich der Elektrode in der C-Schicht nicht sichergestellt werden und kann eine gewünschte Kapazität möglicherweise nicht erreicht werden.
  • Daher wird in einer fünften Ausführungsform eine Konfiguration beschrieben, bei der C-Schichten in einer Package-Platine bereitgestellt sind, um eine gewünschte Kapazität sicherzustellen.
  • 16 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10C gemäß der fünften Ausführungsform. 16 ist eine Darstellung, die 4 der ersten Ausführungsform entspricht. In einer Package-Platine 200C aus 16 sind zwei Schichten, eine Cl-Schicht 210A und eine C2-Schicht 210B, als Schichten, die den Kondensator CP1 ausmachen, bereitgestellt. Da die Konfiguration der Cl-Schicht 201A und der C2-Schicht 210B im Grunde gleich ist wie die der C-Schicht 210 der ersten Ausführungsform werden Details nicht wiederholt, aber die Cl-Schicht 210A und die C2-Schicht 210B teilen sich das gleiche Durchgangsloch und sind zwischen dem Ausgangsanschluss OUT und dem Masseanschluss GND elektrisch parallel geschaltet. Demzufolge, obwohl das Halbleiter-Verbund-Bauelement 10C in der Höhenrichtung des Halbleiter-Verbund-Bauelements 10C etwas höher ist, kann die Kapazität des Kondensators CP1 gesteigert werden, ohne den Befestigungsbereich der Package-Platine zu verändern.
  • In 16, obwohl die Cl-Schicht 210A und die C2-Schicht 210B über der L-Schicht 250 angeordnet sind, ist die Reihenfolge jeder Schicht nicht besonders beschränkt, solange das Verhältnis der elektrischen Verbindung gleich ist, und beispielsweise, wie in einer Package-Platine 200CA aus 17 veranschaulicht, kann die L-Schicht 250 zwischen der C1-Schicht 210A und der C2-Schicht 210B angeordnet sein. Alternativ dazu können die Cl-Schicht 210A und die C2-Schicht 210B unter der L-Schicht 250 angeordnet sein.
  • Da, wie in 17 dargestellt, die Konfiguration, bei der die L-Schicht 250 zwischen der Cl-Schicht 210A und der C2-Schicht 210B angeordnet ist, in der Kaschierrichtung eine vertikal symmetrische Struktur aufweist, kann das Verziehen der gesamten Package-Platine vermieden werden.
  • Im Beispiel in 16 sind C-Schichten bereitgestellt, um die Kapazität zu steigern, wenn jedoch ein Anstieg der Induktivität erforderlich ist, ist eine Konfiguration, bei der L-Schichten bereitgestellt sind, ebenso möglich.
  • [Sechste Ausführungsform]
  • In der fünften Ausführungsform wurde die Konfiguration, bei der die C-Schicht oder die L-Schicht aus mehreren Schichten gebildet ist, um die Kapazität und/oder die Induktivität zu steigern, beschrieben.
  • Dahingegen, wenn die Größe des Halbleiter-Verbund-Bauelements in der Höhenrichtung beschränkt ist, kann ein Fall auftreten, bei dem die Bildung von mehreren Schichten nicht wie in der vierten Ausführungsform durchgeführt werden kann.
  • In einer sechsten Ausführungsform, wenn die Kapazität und/oder die Induktivität unter der Bedingung, dass die Größenbeschränkung in der Höhenrichtung strikt ist, gesteigert werden muss, jedoch die Größenbeschränkung in einer Ebenenrichtung zu einem gewissen Grad frei ist, wird eine Konfiguration zum Sicherstellen einer gewünschten Kapazität und Induktivität durch Koppeln von C-Schichten und L-Schichten in einer Ebene beschrieben.
  • 18 ist eine Querschnittsansicht einer Package-Platine 200D des Halbleiter-Verbund-Bauelements gemäß der sechsten Ausführungsform. In der Package-Platine 200D aus 18 teilen sich zwei Package-Platinen 200D-1 und 200D-2, die der in der ersten Ausführungsform beschriebenen Package-Platine 200 entsprechen, ein mit dem Masseanschluss GND verbundenes Durchgangsloch und sind in einer Ebenenrichtung miteinander gekoppelt.
  • Mit einer derartigen Konfiguration können, obwohl der Befestigungsbereich der Package-Platine groß ist, Kapazität und Induktivität gesteigert werden, während die Abmessung in der Höhenrichtung beibehalten wird. Eine derartige Konfiguration kann wirksam sein, wenn der Bedarf an der Verringerung der Höhe besonders stark ist.
  • [Siebte Ausführungsform]
  • Die in 13 bis 15 veranschaulichten Durchgangslöcher 266 bis 268 können für jedes auf der Package-Platine befestigte Bauelement bereitgestellt werden. Beim Ausbilden eines Durchgangslochs ist es notwendig, das Durchgangsloch mit einem Isoliermaterial zu umgeben, um das Durchgangsloch gegen Leiter, wie etwa Spulen, Kondensatoren und Verdrahtungsmuster, die in der Package-Platine ausgebildet sind, zu isolieren. Daher, wenn die Durchgangslöcher 266 bis 268 um die Package-Platine herum einzeln ausgebildet sind, vergrößert sich ein von dem Isoliermaterial um die Löcher herum eingenommener Abschnitt. Aus diesem Grund besteht eine Möglichkeit, dass eine Verringerung des Bereichs der Befestigungsfläche der Package-Platine beschränkt ist, und demzufolge wird eine Verkleinerung behindert und können die gewünschte Kapazität und Induktivität nicht umgesetzt werden.
  • In einer siebten Ausführungsform wird eine Konfiguration beschrieben, bei der die Durchgangslöcher 266 bis 268, wie unter Bezugnahme auf 13 bis 15 beschrieben, mit Ausnahme der Durchgangslöcher 260, 262 und 264, durch die der Hauptstrom der Package-Platine fließt, nebeneinander angeordnet und werden von einem gemeinsamen Isoliermaterial umgeben.
  • 19 ist eine Draufsicht der C-Schicht 210 eines Halbleiter-Verbund-Bauelements 10F gemäß der siebten Ausführungsform und 20 ist eine Querschnittsansicht entlang der Linie XIX-XIX aus 19.
  • Unter Bezugnahme auf 19 und 20 ist eine mit einem Isoliermaterial gefüllte Durchkontaktierung 223 in einem Abschnitt ausgebildet, der sich mit den entsprechenden Elektroden des Kondensators der C-Schicht 210 und des Spulenabschnitts 252 der L-Schicht 250 nicht überlagert. Dann werden die Signaldurchgangslöcher 266 und 267 in der Durchkontaktierung 223 ausgebildet. 19 veranschaulicht ein Beispiel, bei dem ein Durchgangsloch mit Ausnahme der Durchgangslöcher 266 und 267 in der Durchkontaktierung 223 bereitgestellt ist.
  • Auf diese Weise, durch Ausbilden der Signaldurchgangslöcher für das Befestigungsbauelement in einer gemeinsamen Durchkontaktierung, die mit dem Isoliermaterial gefüllt ist, kann der Anteil des Isoliermaterials, der erforderlich ist, um die Durchgangslöcher 266 bis 268 auszubilden, auf der Befestigungsfläche verringert werden, sodass Faktoren, die die Verkleinerung behindern, reduziert werden können. Zusätzlich, da es nur notwendig ist, den Isoliervorgang auf der Innenseite der gemeinsamen Durchkontaktierung durchzuführen, kann die Anzahl von Verarbeitungsschritten im Vergleich zu dem Fall, in dem der Isoliervorgang an einzelnen Durchgangslöchern durchgeführt wird, verringert werden.
  • [Achte Ausführungsform]
  • In der oben beschriebenen ersten bis siebten Ausführungsform wurde eine Konfiguration beschrieben, bei der die Schaltungsschicht 205 zum Befestigen des Spannungsreglers 100 und der Last 300 und die Anschlussschicht 270 zum Befestigen des Halbleiter-Verbund-Bauelements 10 auf einer Hauptplatine als eine Schicht auf der vorderen und hinteren Fläche der Package-Platine 200 ausgebildet werden.
  • In einer achten Ausführungsform wird ein Beispiel, bei dem die Schaltungsschicht und/oder die Anschlussschicht eine mehrschichtige Struktur aufweist, beschrieben.
  • 21 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10G gemäß der achten Ausführungsform. In einer Package-Platine 200G des Halbleiter-Verbund-Bauelements 10G ist eine Schaltungsschicht 205A mit einer mehrschichtigen Struktur, die Verdrahtungsmuster aufweist, auf der Fläche der C-Schicht 210 auf der Seite, die der L-Schicht 250 nicht zugewandt ist, angeordnet und sind die Last 300 und andere elektronische Geräte 350 auf der Oberfläche der Schaltungsschicht 205A befestigt.
  • Zusätzlich ist eine Anschlussschicht 270A mit einer mehrschichtigen Struktur, die Verdrahtungsmuster aufweist, auf der Fläche der L-Schicht 250 auf der Seite, die der C-Schicht 210 nicht zugewandt ist, angeordnet.
  • In der Package-Platine 200G aus 21 durchdringen die Durchgangslöcher 262, 264, 266 und 267 die C-Schicht 210 und die L-Schicht 250, durchdringen jedoch die Schaltungsschicht 205A und die Anschlussschicht 270A nicht. Das bedeutet, dass die Durchgangslöcher 262, 264, 266 und 267 ausgebildet werden, nachdem die C-Schicht 210 und die L-Schicht 250 aneinandergefügt werden, und danach wird die Schaltungsschicht 205A auf der oberen Fläche der C-Schicht 210 ausgebildet und wird die Anschlussschicht 270A auf der unteren Fläche der L-Schicht ausgebildet.
  • Auf diese Weise, durch Ausbilden der Schaltungsschicht 205A und der Anschlussschicht 270A in einer mehrschichtigen Struktur, ist ein Verdrahtungsmuster, mit dem ein auf der Befestigungsfläche (die Oberfläche der Schaltungsschicht 205A) befestigtes Bauelement verbunden ist, auf einer Schicht in der Schaltungsschicht 205A ausgebildet, sodass auf der Befestigungsfläche ausgebildete Verdrahtungsmuster verringert werden können. Daher kann der Oberflächenbereich der Befestigungsfläche verringert werden, sodass die Kapazität des Kondensatorabschnitts 230 der C-Schicht 210 und die Induktivität des Spulenabschnitts 252 der L-Schicht 250 nicht behindert werden, sodass das Halbleiter-Verbund-Bauelement verkleinert werden kann, im Vergleich zu dem Fall, in dem die Schaltungsschicht und die Anschlussschicht als eine einzelne Schicht ausgebildet sind.
  • Der Herstellungsvorgang des Halbleiter-Verbund-Bauelements 10G gemäß der achten Ausführungsform wird unter Bezugnahme auf 22 bis 27 beschrieben. 22 ist ein Flussdiagramm zum Beschreiben der Übersicht des Herstellungsvorgangs und 23 bis 27 sind Darstellungen zum Beschreiben der Details der Schritte im Flussdiagramm in 22.
  • Im Flussdiagramm in 22 entsprechen Schritte S200 bis S230, S240 und S250 den Schritten S100 bis S130, S140 beziehungsweise S150 im Flussdiagramm, das in 7 veranschaulicht wird, und im Wesentlichen wird Schritt S235 zum Flussdiagramm in 7, das in der ersten Ausführungsform beschrieben wird, hinzugefügt.
  • Unter Bezugnahme auf 22 werden in S200 und S210 die C-Schicht 210 und die L-Schicht 250 einzeln ausgebildet ( 23(a)). Danach werden in S220 die ausgebildete C-Schicht 210 und die ausgebildete L-Schicht 250 unter Verwendung der Harzschichten 226, 227 und 228 aneinandergefügt und integriert (23(b) ).
  • Als Nächstes wird in S230 ein Durchgangsloch in der C-Schicht 210 und L-Schicht 250, die integriert sind, ausgebildet. Insbesondere wird zunächst, wie in 24(a) veranschaulicht, ein Eindringloch durch Bohren oder Laserverarbeiten an einer Position ausgebildet, an der das Durchgangsloch in der C-Schicht 210 und L-Schicht 250, die aneinandergefügt sind, ausgebildet werden soll.
  • Dann wird das Durchgangsloch durch Metallisieren der Innenseite der Eindringlöcher durch stromloses Verkupfern oder Ähnliches ausgebildet (24(b)).
  • Danach wird in S235 die Schaltungsschicht 205A auf der Harzschicht 226 ausgebildet und wird die Anschlussschicht 270A auf der Harzschicht 228 ausgebildet. Insbesondere wird zunächst die Metallschicht 269 auf der Oberfläche der Harzschichten 226 und 228 unter Verwendung einer Fotoschicht strukturiert, um ein Verdrahtungsmuster durch Entfernen von überflüssigem Cu durch Abätzen auszubilden (25(a)). Dann werden eine Harzschicht 229A und eine Metallschicht 269A darauf angeordnet (25(b)).
  • Ferner wird ein Verdrahtungsmuster durch Strukturieren der Metallschicht 269A (26(a)) ausgebildet und werden eine Harzschicht 229B und eine Metallschicht 269B ferner auf der strukturierten Metallschicht 269A angeordnet (26(b)).
  • Nachdem die gewünschte Anzahl an Verdrahtungsschichten durch Wiederholen der in 25 und 26 veranschaulichten Schritte ausgebildet wurden, wird die äußerste Metallschicht 269B strukturiert und geätzt, um ein Elektrodenmuster zum Befestigen des Bauelements und zum Verbinden dieses mit dem Löthügel auf der Befestigungsplatine und ein Verdrahtungsmuster zum Verbinden dieser Elektrodenmuster in S240 auszubilden. Somit werden die Schaltungsschicht 205A und die Anschlussschicht 270A ausgebildet und die Package-Platine 200G wird vervollständigt (27(a)).
  • Danach werden in S250 Bauelemente, wie etwa der Spannungsregler 100, auf der vervollständigten Package-Platine 200G befestigt (27(b)).
  • In der obigen Beschreibung, obwohl das Beispiel, bei dem sowohl die Schaltungsschicht 205A als auch die Anschlussschicht 270A eine mehrschichtige Struktur aufweisen, beschrieben worden ist, kann nur eine der Schaltungsschicht 205A und der Anschlussschicht 270A eine mehrschichtige Struktur aufweisen. Ferner können die Schaltungsschicht 205A und die Anschlussschicht 270A eine unterschiedliche Anzahl von Schichten haben.
  • Auf diese Weise, durch Verwenden von Schaltungsschichten und/oder Anschlussschichten mit einer mehrschichtigen Struktur auf der vorderen und der hinteren Fläche der Package-Platine, können die Verdrahtungsbreite und der Verdrahtungsabstand der Verdrahtung zwischen den zu befestigenden Bauelementen sichergestellt werden, sodass der Oberflächenbereich der Befestigungsfläche verringert werden kann und es möglich ist, den Anforderungen an eine weitere Verkleinerung gerecht zu werden.
  • (Modifikation 1)
  • 28 ist eine Querschnittsansicht der ersten Modifikation (Modifikation 1) des Halbleiter-Verbund-Bauelements, das die Schaltungsschicht mit der mehrschichtigen Struktur, veranschaulicht in der achten Ausführungsform, aufweist.
  • Unter Bezugnahme auf 28 ist in einem Halbleiter-Verbund-Bauelement 10H gemäß Modifikation 1 ein Kernsubstrat 280, das Glasfasergewebe enthält, in einer mehrschichtigen Schaltungsschicht 205B einer Package-Platine 200H angeordnet.
  • Im Herstellungsvorgang der Package-Platine kann, da eine Druckkraft aufgebracht wird, wenn die entsprechenden Schichten aneinandergefügt werden, Verzerrung aufgrund des Einflusses der Druckkraft auftreten und können Risse auftreten. Insbesondere, da die Schaltungsschicht kein starres Metallelement, wie die Elektroden 232 und 236 der C-Schicht 210 oder den Spulenabschnitt 252 der L-Schicht 250, aufweist, sodass Verzerrung aufgrund einer äußeren Kraft wahrscheinlich auftritt. Daher kann die Stärke der Schaltungsschicht durch Anordnen des Kernsubstrats 280 in der Schaltungsschicht sichergestellt werden.
  • Es ist zu beachten, dass das Material des Kernsubstrats 280 nicht auf Glasfasergewebe beschränkt ist, solange das Material Isoliereigenschaften und Starrheit aufweist. Beispielsweise kann ein Metallkern, der ein Metallelement (beispielsweise Cu) aufweist, dessen Oberfläche einer Isolierbehandlung unterzogen worden ist, als ein Material des Kernsubstrats 280 verwendet werden.
  • 29 ist ein Flussdiagramm, das einen Herstellungsvorgang des Halbleiter-Verbund-Bauelements 10H aus 28 veranschaulicht. Unter Bezugnahme auf 29 werden in S300 und S310 die C-Schicht 210 und die L-Schicht 250 einzeln ausgebildet. Ferner wird in der achten Ausführungsform in S315 ein Abschnitt, der das Kernsubstrat 280 der Schaltungsschicht 205B aufweist, ausgebildet. Hier wird in S315 nur ein Abschnitt der Schaltungsschicht 205B ausgebildet, wo das Durchgangsloch zusammen mit der C-Schicht 210 und der L-Schicht 250 ausgebildet wird.
  • Danach werden in S320 Teile der C-Schicht 210, der L-Schicht 250 und der Schaltungsschicht 205B, die in S300, 310 und 315 einzeln ausgebildet werden, unter Verwendung einer Harzschicht aneinandergefügt. Dann wird in S330 das Durchgangsloch in der C-Schicht 210, L-Schicht 250 und Schaltungsschicht, die integriert sind, ausgebildet.
  • Nach dem Ausbilden des Durchgangslochs in S335 werden bei Bedarf eine Harzschicht und eine Metallschicht auf der aneinandergefügten Schaltungsschicht angeordnet, um eine zusätzliche Verdrahtungsschicht auszubilden. Obwohl ein Beispiel, bei dem die Anschlussschicht eine einzelne Schicht ist, in der Package-Platine 200H in 28 veranschaulicht ist, kann die Anschlussschicht eine mehrschichtige Struktur wie in 21 der achten Ausführungsform aufweisen. In diesem Fall wird in S335 eine zusätzliche Verdrahtungsschicht ferner auf der Anschlussschicht ausgebildet.
  • Dann wird in S340 die Metallschicht auf der Oberfläche der Schaltungsschicht 205B und der Anschlussschicht 270 strukturiert, um ein Elektrodenmuster und ein Verdrahtungsmuster auszubilden.
  • Somit wird die Package-Platine 200H vervollständigt. In S350 wird das Halbleiter-Verbund-Bauelement 10H durch Befestigen von Bauelementen, wie etwa dem Spannungsregler 100 und der Last 300, auf der Befestigungsfläche der vervollständigten Package-Platine 200H vervollständigt.
  • (Modifikation 2)
  • 30 ist eine Querschnittsansicht einer zweiten Modifikation (Modifikation 2) des Halbleiter-Verbund-Bauelements mit der Schaltungsschicht mit der in der achten Ausführungsform veranschaulichten mehrschichtigen Struktur.
  • Unter Bezugnahme auf 30 hat ein Halbleiter-Verbund-Bauelement 10J gemäß Modifikation 2 eine Konfiguration, bei der ein aktives Halbleiterelement 105 des Spannungsreglers 100 in einer Schaltungsschicht 205C mit einer mehrschichtigen Struktur eingebettet ist. Das aktive Element 105 ist vorzugsweise auf der Schicht, auf der das in Modifikation 1 veranschaulichte Kernsubstrat 280 ausgebildet ist, um den Einfluss von Verzerrung (Verzug, Rissbildung) aufgrund einer äußeren Kraft oder Ähnlichem zu verringern.
  • Im Herstellungsvorgang, wenn eine Schaltungsschicht, die das Kernsubstrat 280 aufweist, in Schritt S315 in 29, beschrieben in Modifikation 1, ausgebildet wird, wird ein Teil des Kernsubstrats 280 entfernt und das aktive Element 105 wird am entfernten Abschnitt angeordnet. Es ist zu beachten, dass aus dem Gesichtspunkt der Verkleinerung das aktive Element 105 vorzugsweise so angeordnet wird, dass es sich mit der Last 300 überlagert, wenn die Package-Platine 200J in Draufsicht von der normalen Richtung der Befestigungsfläche betrachtet wird.
  • Auf diese Weise kann der Abstand des elektrischen Pfads vom Spannungsregler 100 zur Last 300 durch die L-Schicht 250 und die C-Schicht 210 durch Einbetten des aktiven Elements 105 des Spannungsreglers 100 in der Schaltungsschicht 205C verringert werden, sodass es möglich ist, den im elektrischen Pfad erzeugten Verlust zu verringern.
  • Es ist zu beachten, dass nicht nur das aktive Element 105, sondern auch der gesamte Spannungsregler 100 in der Schaltungsschicht 205C eingebettet werden kann.
  • [Neunte Ausführungsform]
  • In der ersten bis achten Ausführungsform wurde eine Konfiguration, in der das Durchgangsloch sowohl die C-Schicht 210 als auch die L-Schicht 250 durchdringt, beschrieben.
  • In einer neunten Ausführungsform wird ein Beispiel einer Konfiguration beschrieben, bei der eine Package-Platine ein Durchgangsloch, das nur eine der C-Schicht 210 und der L-Schicht 250 durchdringt, zusätzlich zu einem Durchgangsloch, das sowohl die C-Schicht 210 als auch die L-Schicht 250 durchdringt, aufweist.
  • 31 ist eine Querschnittsansicht eines Halbleiter-Verbund-Bauelements 10K gemäß der neunten Ausführungsform. In der Package-Platine 200K des Halbleiter-Verbund-Bauelements 10K wird ein Durchgangsloch 267A, das die C-Schicht 210 und einen Teil einer Schaltungsschicht 205D durchdringt, jedoch die L-Schicht 250 nicht durchdringt, ausgebildet. Ein derartiges Durchgangsloch wird zum Zweck des Herstellens einer Verbindung mit der C-Schicht ohne Beeinträchtigung der L-Schicht ausgebildet, beispielsweise wenn ein Kondensator in der Schaltung oder im Eingangsabschnitt des Spannungsreglers 100, der auf der Schaltungsschicht befestigt ist, erforderlich ist.
  • Als Nächstes wird ein Herstellungsvorgang des Halbleiter-Verbund-Bauelements 10K gemäß der neunten Ausführungsform unter Bezugnahme auf 32 bis 35 beschrieben. 32 ist ein Flussdiagramm zum Beschreiben der Übersicht des Herstellungsvorgangs und 33 bis 35 sind Darstellungen zum Beschreiben der Details der Schritte im Flussdiagramm in 32.
  • Unter Bezugnahme auf 32 wird die C-Schicht 210 in S400 ausgebildet und wird eine Schaltungsschicht 205E, die Teil der Schaltungsschicht 205D ist, in S410 ausgebildet. Dann werden in S420 die C-Schicht 210 und die Schaltungsschicht 205E, die in S400 beziehungsweise S410 ausgebildet werden, unter Verwendung einer Harzschicht 292 aneinandergefügt. Ferner wird eine Metallschicht 269C auf einer Fläche der C-Schicht 210, die sich gegenüber einer der Schaltungsschicht 205E zugewandten Fläche befindet, mit einer dazwischen angeordneten Harzschicht 291 ausgebildet, und wird die Metallschicht 269C auf einer Fläche der Schaltungsschicht 205E, die sich gegenüber einer der C-Schicht 210 zugewandten Fläche befindet, mit einer dazwischen angeordneten Harzschicht 293 ausgebildet (33(a)).
  • Danach wird in S430 das Durchgangsloch 267A in der C-Schicht 210 und der Schaltungsschicht 205E, die integriert sind, ausgebildet. Insbesondere wird ein Eindringloch an einer Position, an der das Durchgangsloch 267A ausgebildet werden soll, durch Bohren oder Laserbearbeiten ausgebildet ( 33(b)). Dann wird das Durchgangsloch 267A durch Metallisieren des Inneren des Eindringlochs durch stromloses Verkupfern oder Ähnliches ausgebildet (33(c)). In 33(c) wird die Metallschicht 269C auf die Oberfläche der Harzschichten 291 und 293 geätzt, um ein Verdrahtungsmuster auszubilden.
  • Wenn das Durchgangsloch 267A, das die C-Schicht 210 und die Schaltungsschicht 205E durchdringt, ausgebildet wird, wird als Nächstes die L-Schicht 250 in S440 einzeln ausgebildet (34(a)), und wird die L-Schicht 250 in S450 unter Verwendung der Harzschicht 227 an die C-Schicht 210 gefügt (34(b)). Ferner wird die Metallschicht 269 auf eine Fläche der L-Schicht 250, die sich gegenüber einer der C-Schicht 210 zugewandten Fläche befindet, mit der dazwischen angeordneten Harzschicht 228 angeordnet. Die Metallschicht 269 wird auf der Oberfläche der Schaltungsschicht 205E mit einer dazwischen angeordneten Harzschicht 294 angeordnet.
  • Danach wird in S460 das Durchgangsloch, das die Schaltungsschicht 205E, die C-Schicht 210 und die L-Schicht 250, die integriert sind, durchdringt, ausgebildet und wird in S470 die Metallschicht 269 auf die Oberfläche geätzt, um ein Elektrodenmuster oder ein Verdrahtungsmuster auszubilden ( 35(a) und (b)). Somit wird die Package-Platine 200K vervollständigt. Obwohl dies in 35 nicht veranschaulicht ist, können mehr Verdrahtungsschichten für die Schaltungsschicht ausgebildet werden. Ferner kann die Anschlussschicht 270 eine mehrschichtige Struktur haben.
  • Dann werden in S480 Bauelemente, wie die Last 300, auf die Befestigungsfläche der Schaltungsschicht 205D befestigt und das Halbleiter-Verbund-Bauelement 10K wird ausgebildet.
  • Im obigen Beispiel, obwohl die Konfiguration beschrieben worden ist, bei der das Durchgangsloch 267A, das die C-Schicht 210 durchdringt, die L-Schicht 250 jedoch nicht durchdringt, ausgebildet ist, kann abhängig von der Schaltungskonfiguration ein Durchgangsloch, das die C-Schicht 210 nicht durchdringt, die L-Schicht 250 jedoch durchdringt, ausgebildet werden. In diesem Fall wird ein Vorgang durchgeführt, bei dem ein Durchgangsloch nach der Bildung der L-Schicht 250 ausgebildet wird, und danach wird die L-Schicht 250 an die C-Schicht 210 angefügt, um das Durchgangsloch auszubilden.
  • [Zehnte Ausführungsform]
  • (Beispiel 1)
  • Im oben beschriebenen Halbleiter-Verbund-Bauelement wird die elektrische Leistung vom Spannungsregler über das Durchgangsloch der Package-Platine an die Last geliefert. Um die Leistungsfähigkeit des Halbleiter-Verbund-Bauelements weiter zu verbessern, ist es notwendig, den äquivalenten Serienwiderstand (equivalent series resistance - ESR) vom Spannungsregler zur Last zu verringern. Eine Möglichkeit zum Verringern des ESRs besteht darin, den Widerstandswert im Durchgangsloch zu verringern.
  • Die Innenfläche des in der Package-Platine ausgebildeten Durchgangslochs wird mit einem leitfähigen Material, wie etwa einem Metall, metallisiert. Der Widerstandswert des Durchgangslochs kann verringert werden, indem die Dicke der metallisierten Schicht im Durchgangsloch vergrößert wird.
  • Idealerweise ist es wünschenswert, das innere Loch des Durchgangslochs mit einem Metall, wie etwa Cu, zu füllen, um den Widerstandswert des Durchgangslochs zu verringern, jedoch ist es im Allgemeinen bekannt, dass es technisch schwierig ist, ein bodenloses Eindringloch durch den Plattierungsvorgang mit Metall zu füllen, und ferner dauert es eine lange Verarbeitungszeit, den Plattierungsvorgang durchzuführen, bis das Loch mit Metall gefüllt ist.
  • Die Metallisierung des Durchgangslochs wird, wie oben beschrieben, durch einen Verkupferungsvorgang oder Ähnliches durchgeführt und, wie in 11 und Ähnlichem beschrieben, wenn die Durchgangslöcher metallisiert werden, wird eine Metallschicht (Metallverdrahtungsschicht) zum Ausbilden von Verdrahtung auf der Oberfläche der Package-Platine ebenso gleichzeitig ausgebildet. Daher, wenn die Dicke der metallisierten Schicht des Durchgangslochs vergrößert wird, wird die Dicke der auf der Oberfläche der Package-Platine ausgebildeten Metallverdrahtungsschicht ebenso vergrößert.
  • Dahingegen ist es bevorzugt, die Dicke der Metallverdrahtungsschicht zu verringern, um feine Verdrahtung in der Metallverdrahtungsschicht auszubilden, und mit zunehmender Dicke der Metallverdrahtungsschicht wird befürchtet, dass sich eine Leitung und ein Zwischenraum (line and space - L/S), bei denen es sich um das Verhältnis von der Verdrahtung zum Abstand zwischen den Verdrahtungsleitungen handelt, verschlechtert.
  • Daher wird in einer zehnten Ausführungsform eine Konfiguration verwendet, bei der die Dicke der Metallverdrahtungsschicht, die auf der Oberfläche der Package-Platine ausgebildet ist, verringert, während die Dicke der metallisierten Schicht des Durchgangslochs vergrößert wird. Demzufolge kann der Widerstandswert des Durchgangslochs verringert werden und die auf der Oberfläche der Package-Platine ausgebildete Metallverdrahtung kann ausgeführt sein, um fein zu sein.
  • Jedoch werden in diesem Fall die metallisierte Schicht auf der Innenfläche des Durchgangslochs und die Metallverdrahtungsschicht auf der Oberfläche der Package-Platine am Ende (Verbindungsabschnitt) des Durchgangslochs verbunden. Wenn sich die Dichte des leitfähigen Elements in einem derartigen Verbindungsabschnitt unterscheidet, konzentriert sich die Stromdichte am Verbindungsabschnitt und konzentriert sich die Temperaturbelastung aufgrund eines Unterschieds des linearen Ausdehnungskoeffizienten von der der dielektrischen Platine, was ein Problem, wie etwa Unterbrechung, verursachen kann.
  • Daher wird in der zehnten Ausführungsform die Dicke des Verbindungsabschnitts, an der die metallisierte Schicht und die Metallverdrahtungsschicht verbunden sind, größer ausgeführt als die Dicke der Metallverdrahtungsschicht. Demzufolge ist es möglich, das Auftreten eines Qualitätsmangels am Verbindungsabschnitt zu verhindern.
  • Mit Bezug auf 36 wird ein Plattierungsschritt für das Durchgangsloch im Halbleiter-Verbund-Bauelement gemäß Beispiel 1 der zehnten Ausführungsform beschrieben. In 36 und 37 und 38, die später beschrieben werden, kann die Beschreibung von Komponenten abgesehen von dem Durchgangsloch ausgelassen werden, um den Schwerpunkt nur auf das Durchgangsloch zu legen.
  • Unter Bezugnahme auf 36, wie in 11(a) und 24(a) beschrieben, wenn ein Eindringloch in der Package-Platine 200 durch Bohren oder Ähnliches ausgebildet wird ( 36(a)), dann werden das Innere des Eindringlochs und die Oberfläche der Package-Platine 200 durch stromloses Verkupfern oder Ähnliches metallisiert, um eine metallisierte Schicht 290 und eine Metallverdrahtungsschicht 295 auszubilden ( 36(b)). Zu diesem Zeitpunkt ist die Dicke der Verkupferungsschicht eine Dicke, die sich für die Dicke der metallisierten Schicht 290, die auf der Innenfläche des Durchgangslochs 260 ausgebildet werden soll, eignet. Daher hat zu diesem Zeitpunkt die Metallverdrahtungsschicht 295, die auf der Oberfläche der Package-Platine 200 ausgebildet ist, eine Dicke, die größer als eine gewünschte Dicke ist.
  • Nachdem der Verkupferungsvorgang durchgeführt wurde, wird der Raum im Durchgangsloch 260 durch ein Druckverfahren oder Ähnliches mit einem Harz 296 gefüllt (36(c)). Zu diesem Zeitpunkt wird ein Teil der Metallverdrahtungsschicht 295 nahe dem Durchgangsloch 260 ebenso mit dem Harz 296 bedeckt.
  • Danach wird die Metallverdrahtungsschicht 295 Nassätzen unterzogen, um die Metallverdrahtungsschicht 295 auf eine gewünschte Dicke zu verdünnen (36(d)). Zu diesem Zeitpunkt wird der mit dem Harz 296 bedeckte Abschnitt nicht geätzt und die Dicke der Plattierungsschicht wird beibehalten. Daher ist die Dicke der metallisierten Schicht 290 größer als die Dicke der Metallverdrahtungsschicht 295.
  • Nach dem Ätzvorgang wird der überflüssige Abschnitt des Harzes 296 durch einen Vorgang, wie etwa Polieren mit einer Schwabbelscheibe, entfernt (36(e)).
  • Auf diese Weise, indem die metallisierte Schicht 290 dicker ausgeführt wird als die Metallverdrahtungsschicht 295, ist es möglich, den Leitungswiderstand des Durchgangslochs 260 zu verringern, und ist es möglich, die Verarbeitbarkeit der Metallverdrahtungsschicht 295 zu verbessern.
  • Es ist zu beachten, dass ferner in der Metallverdrahtungsschicht 295 der Abschnitt nahe dem Durchgangsloch 260 aufgrund des Harzes 296 nicht geätzt wird und die Dicke der Plattierungsschicht beibehalten wird. Dadurch kann die Dicke der Plattierungsschicht am Randabschnitt (Verbindungsabschnitt) zwischen der metallisierten Schicht 290 und der Metallverdrahtungsschicht 295 vergrößert werden, sodass Probleme aufgrund von Temperaturbelastung und Ähnlichem vermieden werden können.
  • (Beispiel 2)
  • In Beispiel 1 wurde ein Beispiel beschrieben, in dem eine Plattierungsschicht auf eine Dicke ausgebildet wird, die sich für die metallisierte Schicht im ersten Plattierungsvorgang eignet, und danach wird die Dicke der Metallverdrahtungsschicht durch den Ätzvorgang verringert.
  • In Beispiel 2 wird ein Beispiel beschrieben, in dem umgekehrt eine Plattierungsschicht auf eine Dicke ausgebildet wird, die sich für die Metallverdrahtungsschicht im ersten Plattierungsvorgang eignet, und danach wird die Dicke der metallisierten Schicht des Durchgangslochs vergrößert.
  • 37 ist eine Darstellung zum Beschreiben eines Plattierungsschritts für ein Durchgangsloch in dem Halbleiter-Verbund-Bauelement gemäß Beispiel 2 der zehnten Ausführungsform. Unter Bezugnahme auf 37, wenn ein Eindringloch in der Package-Platine 200 ausgebildet wird ( 37(a)), werden das Innere des Eindringlochs und die Oberfläche der Package-Platine 200 durch stromloses Verkupfern oder Ähnliches metallisiert, um die metallisierte Schicht 290 und die Metallverdrahtungsschicht 295 auszubilden (37(b)). Die Dicke der Verkupferungsschicht ist eine Dicke, die sich für die Metallverdrahtungsschicht 295 eignet.
  • Nach dem Plattierungsvorgang wird eine Lackmaske 297 auf der Oberfläche der Metallverdrahtungsschicht 295 durch Fotolithografie ausgebildet (37(c)). Zu diesem Zeitpunkt wird die Lackmaske 297 nicht in der Nähe des Durchgangslochs 260 in der Metallverdrahtungsschicht 295 ausgebildet.
  • Danach wird der Plattierungsvorgang zusätzlich durch einen elektrolytischen Verkupferungsvorgang auf der Innenfläche des Durchgangslochs 260 und auf dem Abschnitt der Metallverdrahtungsschicht 295, in dem die Lackmaske 297 nicht ausgebildet wird, durchgeführt (37(d)). Demzufolge ist die Dicke der Verkupferungsschicht im Abschnitt, an dem die Lackmaske 297 nicht ausgebildet wird, größer als im Abschnitt, in dem die Lackmaske 297 ausgebildet wird. Die metallisierte Schicht 290 im Durchgangsloch 260 kann eine ungleichmäßige Dicke haben, solange sie größer als die Dicke der Metallverdrahtungsschicht 295 ist, und beispielsweise, wie in 37(d) veranschaulicht, kann die Dicke des Mittelabschnitts des Durchgangslochs 260 in der Eindringrichtung größer sein als die des Endes.
  • Wenn der zusätzliche Plattierungsvorgang abgeschlossen ist, wird die Lackmaske 297 durch eine Methode, wie etwa organisches Ablösen, entfernt. Danach, wie in Beispiel 1, wird das Innere des Durchgangslochs 260 mit dem Harz 296 ( 37(e)) gefüllt und der überflüssige Abschnitt des Harzes 296 wird durch einen Vorgang, wie etwa Polieren mit einer Schwabbelscheibe, entfernt (37(f)).
  • Ferner kann in einem derartigen Vorgang die Dicke der metallisierten Schicht 290 größer als die Dicke der Metallverdrahtungsschicht 295 ausgeführt werden und kann die Dicke der Plattierungsschicht am Verbindungsabschnitt vergrößert werden.
  • (Beispiel 3)
  • In Beispiel 1 und Beispiel 2, obwohl das Ende des Durchgangslochs 260 und die Oberfläche der Package-Platine 200 ausgebildet sind, nahezu senkrecht zu sein, neigt eine derartige Form dazu, Stromdichte und Temperaturbelastung zu konzentrieren.
  • Daher ist in Beispiel 3 das Ende des Durchgangslochs 260 abgeschrägt, um den Winkel leicht zu machen, wodurch die Konzentration von Stromdichte und Temperaturbelastung verringert wird.
  • 38 ist eine Darstellung zum Beschreiben eines Abschnitts eines Durchgangslochs gemäß Beispiel 3 der zehnten Ausführungsform. Unter Bezugnahme auf 38 in Beispiel 3, wenn ein Eindringloch in der Package-Platine 200 ausgebildet wird, wird das Ende des Eindringlochs durch Kugelstrahlen oder Abreiben abgeschrägt.
  • Danach werden die metallisierte Schicht 290 des Durchgangslochs und die Metallverdrahtungsschicht 295 durch den gleichen Vorgang wie in Beispiel 1 oder Beispiel 2 ausgebildet. 38 veranschaulicht ein Beispiel, in dem die Metallverdrahtungsschicht 295 durch Ätzen, wie in Beispiel 1 aus 36, verdünnt wird.
  • Somit kann der Widerstandswert des Durchgangslochs verringert werden und kann die Konzentration von Stromdichte oder Temperaturbelastung am Randabschnitt zwischen dem Durchgangsloch und der Metallverdrahtungsschicht verringert werden.
  • Es ist zu beachten, dass Beispiele 1 bis 3 der zehnten Ausführungsform auf alle in der Package-Platine ausgebildete Durchgangslöcher angewendet werden können oder auf einige (wenigstens eines) der Durchgangslöcher angewendet werden können.
  • Wie oben beschrieben hat die Package-Platine des Halbleiter-Verbund-Bauelements gemäß der vorliegenden Ausführungsform eine Konfiguration, bei der die C-Schicht, in der der Kondensator ausgebildet ist, und die L-Schicht, in der die Induktivität ausgebildet ist, kaschiert sind. In einer derartigen kaschierten Struktur, wenn sich der lineare Ausdehnungskoeffizient der gesamten C-Schicht und der lineare Ausdehnungskoeffizient der gesamten L-Schicht unterscheiden, kann sich die Package-Platine aufgrund einer Temperaturänderung während eines Herstellungsvorgangs oder Ähnliches verziehen. Ferner kann sich in jeder der C-Schicht und der L-Schicht selbst eine einzelne Schicht abhängig von der Struktur jeder Schicht verziehen.
  • In den folgenden Ausführungsformen 11 bis 14 wird eine Konfiguration zum Vermeiden des Verzugs einer Package-Platine beschrieben.
  • [Elfte Ausführungsform]
  • Wie in der ersten Ausführungsform beschrieben, sind die Anodenelektrode 232 und die poröse Schicht 234, die den Kondensatorabschnitt 230 in der C-Schicht 210 ausbilden, beispielsweise aus Aluminium (Al) als ein Hauptbestandteil hergestellt. Dahingegen ist der Spulenabschnitt 252, der die Spule bzw. Induktivität L1 in der L-Schicht 250 ausbildet, überwiegend beispielsweise aus Kupfer (Cu) hergestellt.
  • Im Herstellungsvorgang der Package-Platine können die C-Schicht 210 und die L-Schicht 250 durch eine Heizpresse aneinandergefügt werden. Im Allgemeinen, da der lineare Ausdehnungskoeffizient von Aluminium größer als der von Kupfer ist, ist das Ausmaß der Schrumpfung während des Kühlvorgangs der C-Schicht 210, die Aluminium als einen Hauptbestandteil enthält, größer als das der L-Schicht 250, die Kupfer als einen Hauptbestandteil enthält. Ein derartiger Unterschied im Ausmaß der Schrumpfung kann Verzug der Package-Platine, Risse im Pressschritt und Ähnliches bewirken.
  • Daher wird in der elften Ausführungsform die Schrumpfung der C-Schicht durch Anordnen eines Substrats, das einen kleineren linearen Ausdehnungskoeffizienten als der des Aluminiums hat, in der C-Schicht verringert und der Verzug, die Rissbildung und Ähnliches der Platine werden vermieden.
  • 39 und 40 sind eine Draufsicht beziehungsweise eine Querschnittsansicht einer C-Schicht 210C in der Halbleiterplatine gemäß der elften Ausführungsform. Unter Bezugnahme auf 39 und 40 ist die Konfiguration der C-Schicht 210C so ausgelegt, dass ein Kernsubstrat 245 so angeordnet ist, dass es den Umfang des Kondensatorabschnitts 230 der C-Schicht 210, veranschaulicht in 5, umgibt.
  • Das Kernsubstrat 245 ist beispielsweise aus einem Material ausgebildet, in dem Glasfasergewebe in einem Harz, wie etwa Epoxidharz, enthalten ist, und hat einen linearen Ausdehnungskoeffizienten, der kleiner als der von Aluminium ist. Noch stärker bevorzugt ist der lineare Ausdehnungskoeffizient des Kernsubstrats 245 nahe dem linearen Ausdehnungskoeffizienten von Kupfer, das als der Hauptbestandteil der L-Schicht 250 enthalten ist. Durch Anordnen eines derartigen Kernsubstrats 245 in der C-Schicht 210C kann die Stärke der C-Schicht 210C selbst verbessert werden und der Unterschied des linearen Ausdehnungskoeffizienten von der L-Schicht 250 ist verringert, sodass Verzug und Rissbildung der Package-Platine im Herstellungsvorgang vermieden werden können.
  • Die C-Schicht 210C wird im Allgemeinen durch den folgenden Vorgang ausgebildet. Zuerst wird das Innere des flachen Kernsubstrats 245, das eine im Wesentlichen rechteckige Form hat, entfernt, um eine Rahmenform auszubilden, und der Kondensatorabschnitt 230 der ersten Ausführungsform, veranschaulicht in 8(a), ist im Rahmen angeordnet. Dann werden das Kernsubstrat 245 und der Kondensatorabschnitt 230 mit einem Harz, wie etwa Epoxidharz, gemeinsam abgedichtet (Isolierabschnitt 225). Danach wird die C-Schicht 210C durch Ausbilden der leitfähigen Abschnitte 220 und 240 gemäß dem in 8(b) und 8(c) der ersten Ausführungsform veranschaulichten Vorgang ausgebildet.
  • (Modifikation des Kernsubstrats)
  • In 39 und 40 wurde ein Beispiel beschrieben, bei dem das Kernsubstrat sowohl auf der vorderen Fläche als auch auf der hinteren Fläche eine im Wesentlichen flache Form hat. Wie nachfolgend in der zwölften Ausführungsform und der dreizehnten Ausführungsform beschrieben, kann sich, aufgrund der Struktur der C-Schicht, der lineare Ausdehnungskoeffizient zwischen der vorderen Fläche und der hinteren Fläche der C-Schicht unterscheiden. Somit kann sich selbst die einzelne C-Schicht im Herstellungsvorgang verziehen.
  • In der folgenden Modifikation wird eine Konfiguration beschrieben, bei der die linearen Ausdehnungskoeffizienten der vorderen Fläche und der hinteren Fläche der C-Schicht angepasst werden, indem die Strukturen der vorderen Fläche und der hinteren Fläche des Kernsubstrats unterschiedlich ausgeführt werden.
  • (Modifikation 1)
  • 41 ist eine Darstellung, die die erste Modifikation (Modifikation 1) des Kernsubstrats 254 aus 39 veranschaulicht. In Modifikation 1 ist eine kupferhaltige Metallschicht auf der vorderen Fläche und/oder der hinteren Fläche des Kernsubstrats 245 ausgebildet, wodurch die linearen Ausdehnungskoeffizienten der vorderen Fläche und der hinteren Fläche der C-Schicht angepasst werden. Im Beispiel aus 41 ist eine Metallschicht 247 mit einem netzförmigen Muster auf einer Fläche (vordere Fläche) des Kernsubstrats 245 ausgebildet und ist eine Metallschicht 246 auf der gesamten anderen Fläche (hintere Fläche) ausgebildet. Wie oben beschrieben, können die linearen Ausdehnungskoeffizienten der vorderen Fläche und der hinteren Fläche der C-Schicht durch Anpassen der Mengen der Metallschichten auf der vorderen und der hinteren Fläche des Kernsubstrats 245 angepasst werden.
  • In 41, obwohl das Beispiel, in dem die Metallschicht sowohl auf der vorderen Fläche als auch der hinteren Fläche des Kernsubstrats 245 bereitgestellt ist, beschrieben wurde, kann ein Fall, in dem die Metallschicht auf nur einer der vorderen Fläche und der hinteren Fläche bereitgestellt ist, geeignet sein. Das bedeutet, dass die Metallschicht auf der vorderen Fläche und/oder der hinteren Fläche des Kernsubstrats 245 bereitgestellt sein kann. Darüber hinaus kann die Ausgestaltung der Metallschicht jede beliebige Form sein und beispielsweise können die Metallschichten auf beiden Seiten in einer Netzform ausgeführt sein.
  • (Modifikation 2)
  • 42 ist eine Darstellung, die die zweite Modifikation (Modifikation 2) des Kernsubstrats in 39 veranschaulicht. Ein Kernsubstrat 245A gemäß Modifikation 2 hat eine Aussparung 248 auf einer Fläche des Kernsubstrats 245A, um die linearen Ausdehnungskoeffizienten der vorderen Fläche und der hinteren Fläche der C-Schicht anzupassen. In 42 ist die Aussparung 248 nur auf einer Fläche des Kernsubstrats 245A ausgebildet, jedoch kann die Aussparung 248 sowohl auf der vorderen Fläche als auch auf der hinteren Fläche ausgebildet sein. In diesem Fall werden die linearen Ausdehnungskoeffizienten der vorderen Fläche und der hinteren Fläche durch Ändern der Form oder der Anzahl der Aussparungen 248 auf der vorderen Fläche und der hinteren Fläche angepasst.
  • (Modifikation 3)
  • 43 ist eine Darstellung, die die dritte Modifikation (Modifikation 3) des Kernsubstrats aus 39 veranschaulicht. Ein Kernsubstrat 245B aus Modifikation 3 hat eine Konfiguration, bei der die Metallschicht aus Modifikation 1, Modifikation 2 und die Aussparung kombiniert sind. Das bedeutet, dass das Kernsubstrat 245B eine Konfiguration hat, bei der die Metallschicht 247 auf einer Fläche bereitgestellt ist und die Aussparung 248 auf der anderen Fläche ausgebildet ist.
  • [Zwölfte Ausführungsform]
  • 44 ist eine Querschnittsansicht einer C-Schicht 210D in dem Halbleiter-Verbund-Bauelement gemäß der zwölften Ausführungsform. Die C-Schicht 201D hat eine Konfiguration, bei der der Kondensatorabschnitt 230 mit zwei verschiedenen Isoliermaterialien bedeckt ist.
  • Unter Bezugnahme auf 44 ist ein Isolierabschnitt 249 (erstes Isolierelement) an einem Abschnitt angeordnet, der den Kondensatorabschnitt 230 berührt, und ist der Isolierabschnitt 225 (zweites Isolierelement) so angeordnet, dass er den Isolierabschnitt 249 umgibt. Wie im Isolierabschnitt 225 ist der Isolierabschnitt 249 aus einem Harz, wie etwa Epoxidharz, Phenol oder Polyimid, oder dem Harz und einem anorganischen Füllstoff, wie etwa Siliciumdioxid oder Aluminiumoxid, hergestellt und hat einen linearen Ausdehnungskoeffizienten, der sich von dem des Isolierabschnitts 225 unterscheidet.
  • Im Einzelnen ist das Material des Isolierabschnitts 249 so ausgewählt, dass der Unterschied zwischen dem linearen Ausdehnungskoeffizienten des Kondensatorabschnitts 230 und dem linearen Ausdehnungskoeffizienten des Isolierabschnitts 249 kleiner ist als der Unterschied zwischen dem linearen Ausdehnungskoeffizienten des Kondensatorabschnitts 230 und dem linearen Ausdehnungskoeffizienten des Isolierabschnitts 225.
  • Vorzugsweise ist der lineare Ausdehnungskoeffizient des Isolierabschnitts 249 ein Wert zwischen dem linearen Ausdehnungskoeffizienten des Kondensatorabschnitts 230 und dem linearen Ausdehnungskoeffizienten des Isolierabschnitts 225.
  • Auf diese Weise wird die während der Wärmebehandlung im Herstellungsvorgang auf den Kondensatorabschnitt 230 aufgebrachte Belastung durch Anordnen des Isolierabschnitts 249, der einen kleineren Unterschied des linearen Ausdehnungskoeffizienten von dem Kondensatorabschnitt 230 hat, um den Kondensatorabschnitt 230 herum verringert, sodass das Verziehen der C-Schicht 210D vermieden wird. Dadurch können die Verformung und Rissbildung der gesamten Package-Platine vermieden werden.
  • [Dreizehnte Ausführungsform]
  • 45 ist eine Querschnittsansicht einer Package-Platine 200L eines Halbleiter-Verbund-Bauelements 10L gemäß einer dreizehnten Ausführungsform. Die Package-Platine 200L hat eine Konfiguration, die der in der sechsten Ausführungsform beschriebenen Package-Platine 200D ähnlich ist, und zwei Package-Platinen 200L-1 und 200L-2 teilen sich ein mit dem Ausgangsanschluss OUT verbundenes Durchgangsloch und sind in einer Ebenenrichtung gekoppelt.
  • In der Querschnittsansicht aus 45 hat die C-Schicht der Package-Platinen 200L-1 und 200L-2 die Durchkontaktierung 222 und den leitfähigen Abschnitt 220, die mit der Anodenelektrode 232 verbunden sind. In der C-Schicht der Package-Platine 200L-1 sind die Durchkontaktierung 222 und der leitfähige Abschnitt 220 bezogen auf den Kondensatorabschnitt 230 auf der Seite der Befestigungsfläche (Seite der vorderen Fläche) angeordnet. Dahingegen sind in der C-Schicht der Package-Platine 200L-2 die Durchkontaktierung 222 und der leitfähige Abschnitt 220 bezogen auf den Kondensatorabschnitt 230 auf der gegenüberliegenden Seite der Befestigungsfläche (Seite der hinteren Fläche) angeordnet. Anders ausgedrückt sind die C-Schicht der Package-Platine 200L-1 und die C-Schicht der Package-Platine 200L-2 so angeordnet, dass sie in der Kaschierrichtung eine umgekehrte Konfiguration haben.
  • Da jede C-Schicht der Package-Platinen 200L-1 und 200L-2 die leitfähigen Elemente (leitfähiger Abschnitt 220, Durchkontaktierung 222), die mit der Anodenelektrode 232 verbunden sind, nur auf einer Fläche der C-Schicht hat, hat sie in der Kaschierrichtung eine asymmetrische Konfiguration. Aus diesem Grund unterscheiden sich die linearen Ausdehnungskoeffizienten zwischen der vorderen Fläche und der hinteren Fläche der C-Schicht und die Platine kann sich aufgrund einer Temperaturänderung während des Herstellungsvorgangs verziehen.
  • Die Package-Platine 200L gemäß der dreizehnten Ausführungsform hat eine Konfiguration, bei der die C-Schichten in zwei nebeneinanderliegenden Package-Platinen 200L-1 und 200L-2 so angeordnet sind, dass sie in der Kaschierrichtung eine umgekehrte Konfiguration haben. Dadurch sind die Verzugsrichtung der Package-Platine 200L-1 und die Verzugsrichtung der Package-Platine 200L-2 einander entgegengesetzt, sodass die Verformung der gesamten C-Schicht vermieden wird. Daher kann mit der Konfiguration der C-Schicht, wie in 45 veranschaulicht, ein Verzug der Package-Platine 200L vermieden werden.
  • [Vierzehnte Ausführungsform]
  • 46 ist eine Querschnittsansicht einer Package-Platine 200M eines Halbleiter-Verbund-Bauelements 10M gemäß der vierzehnten Ausführungsform. Wie in der in der fünften Ausführungsform beschriebenen Package-Platine 100C, hat die Package-Platine 200M eine C1-Schicht 210E und eine C2-Schicht 210F als Kondensator CP1. In der Package-Platine 200M sind die C1-Schicht 210E, die C2-Schicht 210F und die L-Schicht 250 in dieser Reihenfolge von der Seite der Befestigungsfläche kaschiert.
  • In der Querschnittsansicht aus 46 sind die Durchkontaktierung 222 und der leitfähige Abschnitt 220, die mit den Anodenelektroden 232 der C1-Schicht 210E und der C2-Schicht 210F verbunden sind, veranschaulicht. In der C1-Schicht 210E sind die Durchkontaktierung 222 und der leitfähige Abschnitt 220 bezogen auf den Kondensatorabschnitt 230 auf der Seite der Befestigungsfläche angeordnet. Dahingegen sind in der C2-Schicht 210F die Durchkontaktierung 222 und der leitfähige Abschnitt 220 bezogen auf den Kondensatorabschnitt 230 auf der gegenüberliegenden Seite der Befestigungsfläche angeordnet. Anders ausgedrückt sind die C1-Schicht 210E und die C2-Schicht 210F so angeordnet, dass sie in der Kaschierrichtung eine umgekehrte Konfiguration haben.
  • Wie in der dreizehnten Ausführungsform beschrieben, unterscheiden sich die linearen Ausdehnungskoeffizienten in der C-Schicht zwischen der vorderen Fläche und der hinteren Fläche der C-Schicht und die Platine kann sich aufgrund einer Temperaturänderung während des Herstellungsvorgangs verziehen.
  • In der Package-Platine 200M gemäß der vierzehnten Ausführungsform ist der Kondensator CP1 aus den zwei C-Schichten 210E und 210F ausgebildet und sind die zwei C-Schichten so angeordnet, dass sie in der Kaschierrichtung eine umgekehrte Konfiguration haben. Dementsprechend sind die Verzugsrichtung in der C-Schicht 210E und die Verzugsrichtung in der C-Schicht 210F einander entgegengesetzt, sodass die Verformung der gesamten C-Schicht vermieden wird. Daher kann mit der Konfiguration der C-Schicht, wie in 45 veranschaulicht, ein Verzug der Package-Platine 200M vermieden werden.
  • Wie in 47 veranschaulicht, können die C1-Schicht 210E und die C2-Schicht 210F in umgekehrter Reihenfolge kaschiert werden.
  • In der vierzehnten Ausführungsform entspricht die C1-Schicht 210E der „ersten Schicht“ in der vorliegenden Offenbarung, entspricht die L-Schicht 250 der „zweiten Schicht“ in der vorliegenden Offenbarung und entspricht die C-Schicht 210F der „dritten Schicht“ in der vorliegenden Offenbarung.
  • Obwohl die Konfiguration, bei der das Halbleiter-Verbund-Bauelement den Spannungsregler, die Package-Platine und die Last hat, in der obigen Ausführungsform beschrieben worden ist, sind die Merkmale der Ausführungsform ebenso auf ein Halbleiter-Verbund-Bauelement mit einer Konfiguration, die nur den Spannungsregler und die Package-Platine enthält, und ein Halbleiter-Verbund-Bauelement mit einer Konfiguration, die nur die Package-Platine und die Last enthält, anwendbar, solange die Konfiguration der Package-Platine der vorliegenden Ausführungsform enthalten ist.
  • Für die Anordnung der C-Schicht 210 und der L-Schicht 250 wurde ferner in der obigen Beschreibung die Konfiguration beschrieben, bei der die C-Schicht 210 näher an der Befestigungsfläche, auf der die Last oder Ähnliches befestigt ist, angeordnet ist, jedoch kann die L-Schicht 250 näher an der Befestigungsfläche angeordnet sein als die C-Schicht 210.
  • Jedes der „Durchgangslöcher 266 bis 268“ in der vorliegenden Ausführungsform ist ein Beispiel des „vierten Durchgangslochs“ in der vorliegenden Offenbarung.
  • Es versteht sich, dass die gegenwärtig offenbarten Ausführungsformen in jeder Hinsicht beispielhaft und nicht einschränkend sind. Der Schutzbereich der vorliegenden Offenbarung wird vielmehr durch den Inhalt der Patentansprüche als durch die Beschreibung der Ausführungsformen definiert und soll jegliche Modifikationen innerhalb des Schutzbereichs und der Bedeutung, die dem Inhalt der Patentansprüche entsprechen, enthalten.
  • Bezugszeichenliste
    • 10, 10A bis 10H, 10J bis 10N, 10CA:
    Halbleiter-Verbund-Bauelement
    100:
    Spannungsregler
    105:
    aktives Element
    120, 380:
    Löthügel
    200, 200A bis 200H, 200J bis 200N, 200CA:
    Package-Platine
    205, 205A bis 205E:
    Schaltungsschicht
    210, 210A bis 210F:
    C-Schicht
    250:
    L-Schicht
    212:
    leitfähige Schicht
    220, 240:
    leitfähiger Abschnitt
    222, 223, 242:
    Durchkontaktierung
    225, 249, 254:
    Isolierabschnitt
    226 bis 229, 229A, 229B, 291 bis 294:
    Harzschicht
    230:
    Kondensatorabschnitt
    232:
    Anodenelektrode
    234:
    poröse Schicht
    235:
    Ausnehmungsabschnitt
    236:
    Kathodenelektrode
    245, 245A, 245B, 280:
    Kernsubstrat
    246, 247, 269, 269A bis 269C:
    Metallschicht
    252:
    Spulenabschnitt
    252#:
    Cu-Folie
    260, 262, 264, 266, 267, 267A, 268:
    Durchgangsloch
    265, 296:
    Harz
    270, 270A:
    Anschlussschicht
    290:
    metallisierte Schicht
    295:
    Metallverdrahtungsschicht
    297:
    Lackmaske
    300:
    Last bzw. Verbraucher
    350:
    elektronisches Gerät
    400:
    Hauptplatine
    410:
    Anschluss
    450:
    Kühlkörper
    CP1:
    Kondensator
    GND:
    Masseanschluss
    IN:
    Eingangsanschluss
    L1:
    Induktivität bzw. Spule
    OUT:
    Ausgangsanschluss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0050334 [0002, 0003]

Claims (33)

  1. Halbleiter-Verbund-Bauelement, das eine Eingangsgleichspannung in eine unterschiedliche Gleichspannung umwandelt, wobei das Halbleiter-Verbund-Bauelement aufweist: einen Spannungsregler, der ein aktives Halbleiterelement aufweist; eine Last, die mit einer umgewandelten Gleichspannung versorgt wird; und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt ist, wobei die Package-Platine aufweist: eine erste Schicht, in der ein Kondensator ausgebildet ist, und eine zweite Schicht, in der eine Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, wobei die Package-Platine aufweist: mehrere Durchgangslöcher, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen, wobei der Kondensator durch ein erstes Durchgangsloch der mehreren Durchgangslöcher elektrisch mit der Last verbunden ist und wobei die Induktivität durch ein zweites Durchgangsloch der mehreren Durchgangslöcher elektrisch mit der Last verbunden ist und durch ein drittes Durchgangsloch der mehreren Durchgangslöcher elektrisch mit dem Spannungsregler verbunden ist.
  2. Halbleiter-Verbund-Bauelement nach Anspruch 1, wobei das erste Durchgangsloch und das zweite Durchgangsloch gemeinsam sind.
  3. Halbleiter-Verbund-Bauelement nach Anspruch 1 oder 2, wobei sich die Induktivität und der Kondensator wenigstens teilweise gegenseitig überlagern, wenn die Package-Platine in Draufsicht von der Richtung senkrecht zur Befestigungsfläche betrachtet wird.
  4. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 3, wobei die zweite Schicht aufweist: Metallverdrahtung, die eine Spule ausbildet, und ein Verbundmaterial, das die Metallverdrahtung umgibt und ein Harz und ein magnetisches Material aufweist.
  5. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 4, wobei der Kondensator ein Elektrolytkondensator ist.
  6. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 5, wobei die erste Schicht ein erstes Kernsubstrat, das ein Glasfasergewebe enthält, aufweist.
  7. Halbleiter-Verbund-Bauelement nach Anspruch 6, wobei eine kupferhaltige Metallschicht auf wenigstens einer Oberfläche des ersten Kernsubstrats angeordnet ist.
  8. Halbleiter-Verbund-Bauelement nach Anspruch 6, wobei eine Aussparung auf wenigstens einer Oberfläche des ersten Kernsubstrats ausgebildet ist.
  9. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 8, wobei die erste Schicht aufweist: ein erstes Isolierelement in Kontakt mit dem Kondensator, wobei das erste Isolierelement um den Kondensator herum angeordnet ist, und ein zweites Isolierelement, das so angeordnet ist, dass es das erste Isolierelement umgibt, wobei ein Unterschied zwischen einem linearen Ausdehnungskoeffizienten des Kondensators und einem linearen Ausdehnungskoeffizienten des ersten Isolierelements geringer ist als ein Unterschied zwischen einem linearen Ausdehnungskoeffizienten des Kondensators und einem linearen Ausdehnungskoeffizienten des zweiten Isolierelements.
  10. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 9, wobei der Spannungsregler, die Induktivität und der Kondensator einen Chopper-artigen Abwärts-Schaltregler ausbilden.
  11. Halbleiter-Verbund-Bauelement nach Anspruch 10, wobei die Induktivität und der Kondensator als ein LC-Filter wirken, der einen Ausgang des Spannungsreglers glättet.
  12. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 11, wobei die mehreren Durchgangslöcher ferner wenigstens ein viertes Durchgangsloch aufweisen, das weder mit der Induktivität noch mit dem Kondensator verbunden ist.
  13. Halbleiter-Verbund-Bauelement nach Anspruch 12, wobei das wenigstens eine vierte Durchgangsloch mit einem externen Erdleiter verbunden ist.
  14. Halbleiter-Verbund-Bauelement nach Anspruch 12, wobei das wenigstens eine vierte Durchgangsloch mit einer externen Signalleitung verbunden ist.
  15. Halbleiter-Verbund-Bauelement nach Anspruch 14, wobei ein Innendurchmesser des wenigstens einen vierten Durchgangslochs kleiner ist als Innendurchmesser des ersten Durchgangslochs bis dritten Durchgangslochs.
  16. Halbleiter-Verbund-Bauelement nach Anspruch 12, wobei das wenigstens eine vierte Durchgangsloch mit einem externen Kühlkörper verbunden ist.
  17. Halbleiter-Verbund-Bauelement nach Anspruch 12, wobei das wenigstens eine vierte Durchgangsloch mehrere vierte Durchgangslöcher aufweist, wobei die Package-Platine ferner eine Durchkontaktierung (VIA) aufweist, die mit einem Isoliermaterial gefüllt ist, wobei die Durchkontaktierung ausgebildet ist, um die erste Schicht und die zweite Schicht zu durchdringen, und wobei die vierten Durchgangslöcher in der Durchkontaktierung ausgebildet sind.
  18. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 12 bis 17, wobei das wenigstens eine vierte Durchgangsloch mit der Last unmittelbar unter der Last verbunden ist.
  19. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 18, wobei die Befestigungsfläche an einer ersten Fläche der ersten Schicht ausgebildet ist, und wobei die zweite Schicht mit einer zweiten Fläche der ersten Schicht verbunden ist, wobei sich die zweite Fläche gegenüber der ersten Fläche befindet.
  20. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 18, wobei die Package-Platine ferner eine Schaltungsschicht aufweist, in der mehrere Verdrahtungsmuster ausgebildet sind, wobei die Schaltungsschicht auf einer ersten Fläche der ersten Schicht angeordnet ist, wobei die zweite Schicht auf einer zweiten Fläche der ersten Schicht angeordnet ist, wobei sich die zweite Fläche gegenüber der ersten Fläche befindet, und wobei die Befestigungsfläche an einer Fläche der Schaltungsschicht ausgebildet ist, wobei die Fläche von der ersten Schicht entfernt ist.
  21. Halbleiter-Verbund-Bauelement nach Anspruch 20, wobei die Schaltungsschicht ein zweites Kernsubstrat aufweist.
  22. Halbleiter-Verbund-Bauelement nach Anspruch 20 oder 21, wobei der Spannungsregler in der Schaltungsschicht ausgebildet ist.
  23. Halbleiter-Verbund-Bauelement nach Anspruch 22, wobei sich die Last mit dem Spannungsregler überlagert, wenn die Package-Platine in Draufsicht von der Richtung senkrecht zur Befestigungsfläche betrachtet wird.
  24. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 19 bis 23, wobei die Package-Platine ferner eine Anschlussschicht aufweist, in der mehrere Verdrahtungsmuster ausgebildet sind, und wobei die Anschlussschicht auf einer Fläche der zweiten Schicht angeordnet ist, wobei die Fläche von der ersten Schicht entfernt ist.
  25. Halbleiter-Verbund-Bauelement nach einem der Ansprüche 1 bis 21, wobei der Spannungsregler auf der Befestigungsfläche befestigt ist.
  26. Halbleiter-Verbund-Bauelement, das eine Eingangsgleichspannung in eine unterschiedliche Gleichspannung umwandelt, um eine Last mit einer umgewandelten Gleichspannung zu versorgen, wobei das Halbleiter-Verbund-Bauelement aufweist: einen Spannungsregler, der ein aktives Halbleiterelement aufweist; und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt werden darf, wobei die Package-Platine aufweist: eine erste Schicht, in der ein Kondensator ausgebildet ist, eine zweite Schicht, in der eine Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, und einen Verbindungsanschluss, der auf der Befestigungsfläche angeordnet ist und zum elektrischen Verbinden mit der Last verwendet wird, wobei die Package-Platine ein erstes Durchgangsloch und ein zweites Durchgangsloch aufweist, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen, wobei der Kondensator durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und wobei die Induktivität durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden ist.
  27. Halbleiter-Verbund-Bauelement, das eine Gleichspannung empfängt, die durch einen Spannungsregler, der ein aktives Halbleiterelement aufweist, angepasst wird, wobei das Halbleiter-Verbund-Bauelement aufweist: eine Last, die mit der Gleichspannung betrieben wird; und eine Package-Platine mit einer Befestigungsfläche, auf der die Last befestigt ist, wobei die Package-Platine aufweist: eine erste Schicht, in der ein Kondensator ausgebildet ist, eine zweite Schicht, in der eine Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet, und einen Verbindungsanschluss, der auf der Befestigungsfläche angeordnet ist und zum elektrischen Verbinden mit dem Spannungsregler verwendet wird, wobei die Package-Platine ein erstes Durchgangsloch und ein zweites Durchgangsloch aufweist, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen, wobei der Kondensator durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und wobei die Induktivität durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden ist.
  28. Package-Platine, die in einem Halbleiter-Verbund-Bauelement verwendet wird, das eine Last mit einer Gleichspannung versorgt, die durch einen Spannungsregler, der ein aktives Halbleiterelement aufweist, angepasst wird, wobei die Package-Platine aufweist: eine erste Schicht, in der ein Kondensator ausgebildet ist; eine zweite Schicht, in der eine Induktivität ausgebildet ist, wobei sich die zweite Schicht von der ersten Schicht unterscheidet; und ein Verbindungsanschluss, der auf einer Befestigungsfläche der Package-Platine angeordnet ist und zum elektrischen Verbinden mit dem Spannungsregler und der Last verwendet wird, wobei die Package-Platine ein erstes Durchgangsloch und ein zweites Durchgangsloch aufweist, die in einer Richtung senkrecht zur Befestigungsfläche die erste Schicht und die zweite Schicht durchdringen, wobei der Kondensator durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und wobei die Induktivität durch das erste Durchgangsloch elektrisch mit der Last verbunden ist und durch das zweite Durchgangsloch elektrisch mit dem Spannungsregler verbunden ist.
  29. Halbleiter-Verbund-Bauelement nach Anspruch 1, wobei eine metallisierte Schicht auf Innenflächen der mehreren Durchgangslöcher ausgebildet sind, wobei eine Metallverdrahtungsschicht, die mit der metallisierten Schicht elektrisch verbunden ist, auf einer Oberfläche der Package-Platine ausgebildet ist, und wobei in wenigstens einem der mehreren Durchgangslöcher eine Dicke eines Verbindungsabschnitts zwischen der metallisierten Schicht und der Metallverdrahtungsschicht größer ist als eine Dicke der Metallverdrahtungsschicht.
  30. Halbleiter-Verbund-Bauelement nach Anspruch 1, wobei eine metallisierte Schicht auf Innenflächen der mehreren Durchgangslöcher ausgebildet sind, wobei eine Metallverdrahtungsschicht, die mit der metallisierten Schicht elektrisch verbunden ist, auf einer Oberfläche der Package-Platine ausgebildet ist, und wobei in wenigstens einem der mehreren Durchgangslöcher eine Dicke der metallisierten Schicht größer ist als eine Dicke der Metallverdrahtungsschicht.
  31. Halbleiter-Verbund-Bauelement nach Anspruch 29 oder 30, wobei ein Ende wenigstens eines der mehreren Durchgangslöcher abgeschrägt ist.
  32. Halbleiter-Verbund-Bauelement nach Anspruch 1, 26 oder 27, wobei die Package-Platine ferner eine dritte Schicht aufweist, in der ein weiterer Kondensator, der sich von dem Kondensator unterscheidet, ausgebildet ist, wobei ein leitfähiges Element, das mit einer Anodenelektrode des Kondensators verbunden ist, auf einer Seite der Befestigungsfläche bezogen auf den Kondensator in der ersten Schicht angeordnet ist, und wobei ein leitfähiges Element, das mit einer Anodenelektrode des weiteren Kondensators verbunden ist, auf einer gegenüberliegenden Seite der Befestigungsfläche bezogen auf den Kondensator in der zweiten Schicht angeordnet ist.
  33. Halbleiter-Verbund-Bauelement nach Anspruch 1, 26 oder 27, wobei die Package-Platine ferner eine dritte Schicht aufweist, in der ein weiterer Kondensator, der sich von dem Kondensator unterscheidet, ausgebildet ist, und wobei die zweite Schicht zwischen der ersten Schicht und der dritten Schicht angeordnet ist.
DE112018006091.8T 2017-12-27 2018-10-18 Halbleiter-verbund-bauelement und darin verwendete package-platine Pending DE112018006091T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017-251203 2017-12-27
JP2017251203 2017-12-27
JP2018-029690 2018-02-22
JP2018029690 2018-02-22
JP2018108409 2018-06-06
JP2018-108409 2018-06-06
PCT/JP2018/038813 WO2019130746A1 (ja) 2017-12-27 2018-10-18 半導体複合装置およびそれに用いられるパッケージ基板

Publications (1)

Publication Number Publication Date
DE112018006091T5 true DE112018006091T5 (de) 2020-08-20

Family

ID=67063396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006091.8T Pending DE112018006091T5 (de) 2017-12-27 2018-10-18 Halbleiter-verbund-bauelement und darin verwendete package-platine

Country Status (6)

Country Link
US (2) US11121123B2 (de)
JP (3) JP6988919B2 (de)
CN (3) CN117577589A (de)
DE (1) DE112018006091T5 (de)
TW (1) TWI694584B (de)
WO (1) WO2019130746A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7347021B2 (ja) * 2019-08-30 2023-09-20 Tdk株式会社 薄膜ｌｃフィルタ及びその製造方法
FR3103631B1 (fr) * 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
WO2021108965A1 (zh) * 2019-12-02 2021-06-10 华为技术有限公司 一种集成有电感的封装基板及电子设备
JP6989070B1 (ja) * 2020-03-06 2022-01-05 株式会社村田製作所 電子デバイス及びその製造方法
WO2021186782A1 (ja) * 2020-03-18 2021-09-23 株式会社村田製作所 回路基板モジュール
TWI780668B (zh) * 2020-05-28 2022-10-11 日商村田製作所股份有限公司 用於半導體複合裝置之模組
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
US12068100B2 (en) * 2020-08-19 2024-08-20 Empower Semiconductor, Inc. Embedded and distributed inductive devices
TW202348104A (zh) * 2020-09-01 2023-12-01 日商村田製作所股份有限公司 半導體複合裝置及半導體複合裝置之製造方法
US20220093537A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Planar magnetic radial inductors to enable vr disaggregation
JP7396324B2 (ja) * 2021-04-20 2023-12-12 株式会社村田製作所 パッケージ基板
JPWO2023032774A1 (de) * 2021-08-31 2023-03-09
CN118318306A (zh) * 2021-11-25 2024-07-09 株式会社村田制作所 模块以及半导体复合装置
WO2024171567A1 (ja) * 2023-02-17 2024-08-22 株式会社日立製作所 電力変換装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888473A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
JP3603354B2 (ja) * 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
JP3942000B2 (ja) * 1999-06-01 2007-07-11 ローム株式会社 パッケージ型固体電解コンデンサの構造及びその製造方法
JP2001007518A (ja) * 1999-06-24 2001-01-12 Kyocera Corp 多層配線基板
JP3365622B2 (ja) 1999-12-17 2003-01-14 松下電器産業株式会社 Ｌｃ複合部品および電源素子
JP3510227B2 (ja) * 2000-10-12 2004-03-22 松下電器産業株式会社 電解コンデンサおよび電解コンデンサ内蔵回路基板、並びにそれらの製造方法
JP4635331B2 (ja) 2000-12-08 2011-02-23 イビデン株式会社 プリント配線板
JP2003031945A (ja) * 2001-07-19 2003-01-31 Hitachi Ltd 配線基板、配線基板の製造方法、および、電気回路装置
JP4795575B2 (ja) 2001-07-26 2011-10-19 イビデン株式会社 積層配線板およびその製造方法
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4214763B2 (ja) * 2002-11-11 2009-01-28 パナソニック株式会社 固体電解コンデンサ
JP2004194377A (ja) 2002-12-09 2004-07-08 Nec Tokin Corp 直流電源装置およびその製造方法
JP4149891B2 (ja) 2002-12-27 2008-09-17 松下電器産業株式会社 コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法
JP2004303956A (ja) 2003-03-31 2004-10-28 Sekisui Chem Co Ltd プリント基板の製造方法
JP4202902B2 (ja) * 2003-12-24 2008-12-24 太陽誘電株式会社 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4839824B2 (ja) 2005-12-21 2011-12-21 パナソニック株式会社 コンデンサ内蔵基板およびその製造方法
JP4944483B2 (ja) * 2006-04-20 2012-05-30 パナソニック株式会社 プリント配線板の製造方法
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
JP4842167B2 (ja) 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP4999083B2 (ja) * 2007-06-05 2012-08-15 Ｎｅｃトーキン株式会社 固体電解コンデンサ
JP2010251716A (ja) * 2009-03-25 2010-11-04 Rohm Co Ltd 固体電解コンデンサおよびその製造方法
JP5011338B2 (ja) * 2009-03-30 2012-08-29 日本特殊陶業株式会社 キャパシタ内蔵配線基板
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
WO2012101858A1 (ja) 2011-01-25 2012-08-02 株式会社村田製作所 Ｄｃ－ｄｃコンバータモジュールおよび多層基板
KR101585305B1 (ko) * 2011-03-09 2016-01-13 히타치가세이가부시끼가이샤 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지
US20130257525A1 (en) * 2012-03-30 2013-10-03 Stephen V. Kosonocky Circuit board with integrated voltage regulator
US9101068B2 (en) * 2013-03-14 2015-08-04 Qualcomm Incorporated Two-stage power delivery architecture
EP2916192A1 (de) * 2014-03-05 2015-09-09 Dialog Semiconductor GmbH Vorrichtung, System und Verfahren für Spannungsregler mit verbesserter Spannungsregelung mittels Fernrückkopplungsschleife und Filter
EP3257079A4 (de) * 2015-02-11 2018-11-21 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. Geschalteter leistungsstufe mit integrierten passiven komponenten
WO2017073438A1 (ja) 2015-10-30 2017-05-04 株式会社村田製作所 Ｌｃ複合デバイス、プロセッサおよびｌｃ複合デバイスの製造方法
US11335620B2 (en) * 2018-07-13 2022-05-17 Intel Corporation Package inductor having thermal solution structures

Also Published As

Publication number Publication date
US11552020B2 (en) 2023-01-10
JP2022028804A (ja) 2022-02-16
CN117577589A (zh) 2024-02-20
US20200321323A1 (en) 2020-10-08
JPWO2019130746A1 (ja) 2020-09-17
JP6988919B2 (ja) 2022-01-05
US20210375841A1 (en) 2021-12-02
TW201939711A (zh) 2019-10-01
TWI694584B (zh) 2020-05-21
US11121123B2 (en) 2021-09-14
WO2019130746A1 (ja) 2019-07-04
CN117577590A (zh) 2024-02-20
CN111566811B (zh) 2023-11-24
CN111566811A (zh) 2020-08-21
JP2024019217A (ja) 2024-02-08

Similar Documents

Publication Publication Date Title
DE112018006091T5 (de) Halbleiter-verbund-bauelement und darin verwendete package-platine
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102004002176B4 (de) Mikrominiatur-Stromrichter
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE10013189B4 (de) Substrat für ein Leistungsmodul
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE102011002578B4 (de) Induktor und Herstellungsverfahren
DE102010042922A1 (de) Druckschaltungsplatine
DE3135962A1 (de) Mikrospulenanordnung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102008003952A1 (de) Mikrominiatur-Umrichter
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
WO2014139666A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
US20200168386A1 (en) Coil electronic component
DE60211628T2 (de) Zusammengesetzte elektronische bauteile
DE102020126647A1 (de) Leistungselektronikeinheit und Verfahren zu ihrer Herstellung
DE102007050433A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
DE202022102683U1 (de) Komponententräger mit mindestens zwei Komponenten
US20220336381A1 (en) Package board
DE112021003511T5 (de) Halbleiterverbundvorrichtung und verfahren zur herstellung einer halbleiterverbundvorrichtung
DE102006000622B4 (de) Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication