JP2004006515A

JP2004006515A - 多層回路板及びその製造方法

Info

Publication number: JP2004006515A
Application number: JP2002159936A
Authority: JP
Inventors: Takayuki Fukada; 深田　隆之; Hidekatsu Sekine; 関根　秀克; Masahisa Tonegawa; 利根川　雅久
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2002-05-31
Filing date: 2002-05-31
Publication date: 2004-01-08

Abstract

【課題】コイルコアの透磁率、基材との密着性及び多層回路板設計自由度を向上させたインダクタ素子及びキャパシタ、抵抗素子内蔵の多層回路板及びその製造方法を提供することを目的とする。
【解決手段】絶縁基材１１の両面に第１配線層２１ａ及び２１ｂ並びに絶縁層３１を形成し、絶縁層３１の一方の面に、キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び絶縁層５１を形成し、キャパシタ用下部電極４１ａ上の絶縁層３１に誘電体層６１を、インダクタ用下部コイル配線４１ｂ上の絶縁層５１に焼結磁性体パターン層７１を形成し、さらにキャパシタ用上部電極８４ａ及びインダクタ用上部コイル配線８４ｂを、キャパシタ用上部電極８４ａと第３配線層８４ｃ間に抵抗素子９１を形成し、インダクタ、キャパシタ及び抵抗素子が形成された多層回路板１００を得る。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は各種電子機器に用いられるプリント配線板及びインターポーザーからなる多層回路板に関し、さらに詳しくはインダクタ素子、キャパシタ素子及び抵抗素子を内蔵した多層回路板及びその製造方法に関する。
【０００２】
【従来の技術】
従来のキャパシタ素子、インダクタ素子及び抵抗素子を内蔵した多層回路板の構成及びその製造方法について説明する。
ここで言う多層回路板とはプリント配線板及びインターポーザー基板を総称して用いており、インターポーザー基板はＩＣチップや半導体素子とプリント配線板との仲立ちをするもので、ＢＧＡ基板、ＭＣＭ基板、ＳＣＭ基板等が含まれる。
従来、多層回路板にインダクタ素子のコイルコアを形成する方法としては、樹脂材料に磁性粉を混練して磁性体ペーストを作製し、磁性体ペーストをスクリーン印刷等によりパターン化して、加熱乾燥して磁性体パターン層を形成する方法（特開平１１−４０９１５号公報に記載）、あるいは、磁性材を焼結した板状の磁性体コアを後から貼り付ける方法（特開平８−５１０２３号公報に記載）等がある。
【０００３】
上記、樹脂材料に磁性粉を混練して磁性体ペーストを作製し、パターン化して磁性体層を形成してコイルコアを作製する方法は、磁性体層の透磁率がおおよそ１００分の１以下になってしまい、大きいインダクタンスを得ることができない。
また、磁性材を焼結した板状の磁性体コアを後から貼り付ける方法は、貼り付ける基材との密着性の問題、さらに、磁性体コアとコイル配線の配置に制限（配線にさわらない所、基材の反対面にしか磁性体コアを配置できない等の制限）があり、インダクタ素子を含む多層回路板設計上の自由度が低い等の問題を有する。
【０００４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、コイルコアの透磁率、基材との密着性及び多層回路板設計自由度を向上させたインダクタ素子及びキャパシタ素子、抵抗素子内蔵の多層回路板及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくともインダクタ素子、キャパシタ素子及び抵抗素子が内蔵された多層回路板であって、前記インダクタ素子のコイルコアが磁性材を焼結した焼結磁性体層で形成されていることを特徴とする多層回路板としたものである。
【０００６】
また、請求項２においては、少なくとも以下の工程を備えることを特徴とする請求項１に記載の多層回路板の製造方法としたものである。
（ａ）絶縁基材１１の両面に第１配線２１ａ及び２１ｂを形成する工程。
（ｂ）絶縁基材１１及び第１配線層２１ａ及び２１ｂ上に絶縁層３１を形成する工程。
（ｃ）絶縁層３１の所定位置にビア用孔３２を形成する工程。
（ｄ）絶縁層３１上に導体層４１及びビア用孔３２にフィルドビア４２を形成する工程。
（ｅ）導体層４１をパターニング処理してキャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層４１ｃ及び４１ｄを形成する工程。
（ｆ）キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ、第２配線層４１ｃ及び第２配線層４１ｄ上に所定厚の絶縁層５１を形成する工程。（ｇ）絶縁層５１の所定位置をレーザー加工等にて穴明け加工して開口部５２及び５３及びビア用孔５４を形成する工程。
（ｈ）開口部５２に誘電材を混入した樹脂材料を埋め込み、加熱硬化、平坦化処理を行って誘電体層６１を形成する工程。
（ｉ）フェライト等からなる磁性材を混入した磁性体樹脂ペーストを作製し、所定厚の銅箔８１上の所定位置に磁性体樹脂ペーストをスクリーン印刷等によりパターン印刷し、窒素雰囲気下で所定の温度で焼結し、銅箔８１上に焼結磁性体パターン層７１を形成する工程。
（ｊ）絶縁層５１上、誘電体層６１上及び開口部５３内のインダクタ用下部コイル配線４１ｂ上に所定厚の粘着性樹脂層５２を形成する工程。
（ｋ）焼結磁性体パターン層７１が形成された銅箔８１の焼結磁性体パターン層７１を下にして、焼結磁性体パターン層７１が開口部５３に入るように位置合わせして、加圧、加熱して銅箔８１及び焼結磁性体パターン層７１を積層する工程。
（ｍ）焼結磁性体パターン層７１の所定位置にインダクタ用下部コイル配線４１ｂとインダクタ用上部コイル配線とを電気的に接続するためのビア用孔を、絶縁層５１の所定位置にビア用孔５４をレーザー加工等で形成する工程。
（ｎ）銅箔８１、絶縁層５１上に導体層８２を、ビア用孔５４にフィルドビア８３を形成する工程。
（ｏ）銅箔８１及び導体層８２をパターニング処理してキャパシタ用上部電極８４ａを形成してキャパシタ素子６０を、インダクタ用上部コイル配線８４ｂを形成してインダクタ素子７０を、及び第３配線層８４ｃを、導体層８２をパターニング処理して第３配線層８２ｄを形成する工程。
（ｐ）キャパシタ用上部電極８４ａと第３配線層８４ｃとの間にカーボン、グラファイト等を樹脂に分散した抵抗ペーストをスクリーン印刷等にてパターン印刷し、加熱硬化して抵抗素子９１を形成する工程。
【０００７】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
請求項１に係る本発明の多層回路板はインダクタ素子、キャパシタ素子及び抵抗素子内蔵の多層回路板であって、前記インダクタ素子のコイルコアが磁性材を焼結した焼結磁性体パターン層で形成されていることを特徴とする多層回路板である。
図１に請求項１に係る本発明の多層回路板の一実施例を示す。
請求項１に係る本発明の多層回路板は、図１に示すように、が形成された絶縁基材１１の両面に第１配線層２１ａ及び２１ｂ、絶縁層３１、第２配線層４１ｃ及び第２配線層４１ｄ、第３配線層８４ｃ及び第３配線層８２ｄ、インダクタ素子、キャパシタ素子及び抵抗素子を形成したもので、インダクタ素子のコイルコアを焼結磁性体パターン層で形成しているのが特徴である。
インダクタ素子のコイルコアである焼結磁性体パターン層をビルドアップ方式の多層回路板作製法の一工程として形成することにより、後の製造工程で詳細に説明するが、基材との密着性も改善され、配線層の近傍にもインダクタ素子を配置できる等の多層回路板の設計自由度を持たせることができるようにしている。
【０００８】
請求項２に係る本発明の多層回路板の製造方法は、コイルコアを焼結磁性体パターン層で形成したインダクタ素子、キャパシタ素子及び抵抗素子を内蔵した多層回路板の製造方法に関するもので、特に、コイルコアを焼結磁性体パターン層で形成したインダクタ素子の作製法に特徴を有する。
以下、請求項２に係る本発明の多層回路板の製造方法について説明する。
図２（ａ）〜（ｅ）、図３（ｆ）〜（ｉ）、図４（ｊ）〜（ｎ）及び図５（ｏ）〜（ｐ）に、請求項２に係る多層回路板の製造方法の一実施例を工程順に示す。
【０００９】
まず、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に第１配線層２１ａ及び２１ｂを形成する（図２（ａ）参照）。
次に、絶縁基材１１及び第１配線層２１ａ、２１ｂ上に樹脂フィルム等を貼付して絶縁層３１を形成する（図２（ｂ）参照）。
次に、絶縁層３１の所定位置にレーザー加工等によりビア用孔３２を形成する（図２（ｃ）参照）。
【００１０】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層４１及びフィルドビア４２を形成する（図２（ｄ）参照）。
次に、導体層４１をパターニング処理して、キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層４１ｃ及び４１ｄを形成する（図２（ｅ）参照）。
【００１１】
次に、キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層４１ｃ、４１ｄ上に樹脂溶液を塗布するか、プリプレグ等の絶縁フィルムを貼着する等の方法で絶縁層５１を形成する（図３（ｆ）参照）。
【００１２】
次に、絶縁層５１の所定位置をレーザー加工等にて穴明け加工して、キャパシタ用下部電極４１ａ上の絶縁層５１に開口部５２を、インダクタ用下部コイル配線４１ｂ上の絶縁層５１に開口部５３を、第２配線層４１ｃ、４１ｄ上の絶縁層５１にビア用孔５４を形成する（図３（ｇ）参照）。
【００１３】
次に、開口部５２にチタン酸バリウム粉等からなる誘電材を混練した樹脂ペーストを作製し、スクリーン印刷、またはディスペンサー等で開口部５２に埋め込み、乾燥硬化、平坦化処理を行って誘電体層６１をを形成する（図３（ｈ）参照）。
【００１４】
次に、フェライト等からなる磁性材を混練した磁性体樹脂ペーストを作製し、所定厚の銅箔８１上の所定位置に磁性体樹脂ペーストをスクリーン印刷等によりパターン印刷し、窒素雰囲気下で所定の温度で焼結し、銅箔８１上に焼結磁性体パターン層７１を形成する（図３（ｉ）参照）。
【００１５】
次に、絶縁層５１上、誘電体層６１上、絶縁層３１上及び開口部５３内のインダクタ用下部コイル配線４１ｂ上に所定厚の粘着性樹脂層５２を形成する（図４（ｊ）参照）。
ここで、粘着性樹脂層５２の形成法としては、プリント配線板の積層材として用いられているプリプレグを積層する方法が好都合である。
【００１６】
次に、焼結磁性体パターン層７１が形成された銅箔８１の焼結磁性体パターン層７１を下にして、焼結磁性体パターン層７１が開口部５３に入るように位置合わせして、加圧、加熱して銅箔８１及び焼結磁性体パターン層７１を積層する（図４（ｋ）参照）。
ここで、銅箔８１及び焼結磁性体パターン層７１を加圧、加熱することにより、焼結磁性体パターン層７１はインダクタ用下部コイル配線４１ｂに粘着性樹脂層５２を介して接着、硬化され、インダクタ用下部コイル配線４１ｂのコイル配線間は硬化した樹脂で埋められる。さらに、銅箔８１は樹脂を介して絶縁層５１及び誘電体層６１に強固に接着される。
【００１７】
次に、磁性体層７１の所定位置にインダクタ用下部コイル配線４１ｂとインダクタ用上部コイル配線とを電気的に接続するためのビア用孔（特に図示せず）を、絶縁層５１の所定位置にビア用孔５４をレーザー加工等で形成する（図４（ｍ）参照）。
ビア用孔の形成法としては、銅箔８１上からＵＶ−ＹＡＧ、またはＣＯ_２レーザービームを照射して、銅箔８１及び磁性体パターン層７１、または銅箔８１及び絶縁層５１にビア用孔を形成するが、銅箔８１を介して穴明け加工をするため、銅箔の種類、厚さ選定を含めてそれぞれの加工条件を把握した上で対応する必要がある。
別の形成法として、銅箔８１の所定位置を予めフォトエッチング加工等にて孔明け加工してしておいて、孔が形成された銅箔８１をマスクにしてレーザービームを照射して、磁性体パターン層７１及び絶縁層５１にビア用孔を形成する。この方式は、銅箔穴明け加工の一工程増えるが、レーザー加工条件の設定は容易である。
【００１８】
次に、誘電体層６１、磁性体パターン層７１、絶縁層５１及びビア用孔５４内に無電解銅めっきにて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層８２及びフィルドビア８３を形成する（図４（ｎ）参照）。
ここで、磁性体パターン層７１のビア用孔にもフィルドビア（特に図示せず）が形成される。
【００１９】
次に、銅箔８１及び導体層８２をフォトエッチング加工等にてパターニング処理し、キャパシタ用上部電極８４ａを形成してキャパシタ素子６０を、インダクタ用上部コイル配線８４ｂを形成してインダクタ素子７０を、第３配線層８４ｃ及び第３配線層８２ｄを形成する（図５（ｏ）参照）。
ここで、インダクタ用下部コイル配線４１ｂとインダクタ用上部コイル配線８４ｂとはフィルドビア（特に図示せず）にて電気的に接続されてコイルが形成される。
【００２０】
次に、キャパシタ用上部電極８４ａと第３配線層８４ｃとの間にカーボン、グラファイト等を樹脂に分散した抵抗ペーストをスクリーン印刷等にてパターン印刷し、加熱硬化して抵抗素子９１を形成し、インダクタ素子７０、キャパシタ素子６０及び抵抗素子９１が内蔵された多層回路板１００を得る（図５（ｐ）参照）。
【００２１】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、不織布ガラスにエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板を用い、パターニング処理して第１配線層２１ａ及び２１ｂを形成し、プリプレグフィルムを貼り合わせて４０μｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレーザー加工にてビア用孔３２を形成した（図２（ａ）〜（ｃ）参照）。
【００２２】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっきにて薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、１５μｍ厚の導体層４１及びフィルドビア４２を形成し、導体層４１をパターニング処理して、キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層４１ｃ及び４１ｄを形成した（図２（ｄ）〜（ｅ）参照）。
【００２３】
次に、キャパシタ用下部電極４１ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層４１ｃ、４１ｄ上に低誘電率エポキシ系フィルムを貼り合わせて４０μｍ厚の絶縁層５１を形成した（図３（ｆ）参照）。
【００２４】
次に、絶縁層５１の所定位置をレーザー加工にて穴明け加工して、キャパシタ用下部電極４１ａ上に８０μｍφの開口部５２を、インダクタ用下部コイル配線４１ｂ上に１００μｍφの開口部５３を、第２配線層４１ｃ、４１ｄ上にビア用孔５４を形成した（図３（ｇ）参照）。
【００２５】
次に、開口部５２にチタン酸バリウム粉をエポキシ系樹脂に高充填させた樹脂ペーストをディスペンサーで埋め込み、乾燥硬化、表面研磨を行って４０μｍ厚の誘電体層６１を形成した（図３（ｈ）参照）。
【００２６】
次に、フェライト等からなる磁性材を高充填させた磁性体樹脂ペーストを作製し、１８μｍ厚の銅箔８１上の所定位置に磁性体樹脂ペーストをスクリーン印刷し、窒素雰囲気下で１０００℃、３時間焼結し、銅箔８１上に焼結磁性体パターン層７１を形成した（図３（ｉ）参照）。
【００２７】
次に、絶縁層５１上、誘電体層６１上、絶縁層３１上及び開口部５３内のインダクタ用下部コイル配線４１ｂ上に所定サイズのプリプレグを１１０℃、３ｋｇ／ｃｍ_２で積層し、粘着性樹脂層５２を形成した（図４（ｊ）参照）。
【００２８】
次に、焼結磁性体パターン層７１が形成された銅箔８１の焼結磁性体パターン層７１を下にして、焼結磁性体パターン層７１が開口部５３に入るように位置合わせして、１１０℃、３ｋｇ／ｃｍ_２で加圧、加熱して銅箔８１及び焼結磁性体パターン層７１を積層した（図４（ｋ）参照）。
【００２９】
次に、磁性体層７１の所定位置にインダクタ用下部コイル配線４１ｂとインダクタ用上部コイル配線とを電気的に接続するためのビア用孔（特に図示せず）を、絶縁層５１の所定位置にビア用孔５４をＣＯ_２レーザー加工で形成した（図４（ｍ）参照）。
【００３０】
次に、誘電体層６１、磁性体パターン層７１、絶縁層５１及びビア用孔５４内に無電解銅めっきにて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、１０μｍ厚の導体層８２及びフィルドビア８３を形成した（図４（ｎ）参照）。
【００３１】
次に、銅箔８１及び導体層８２をフォトエッチング加工にてパターニング処理し、キャパシタ用上部電極８４ａを形成してキャパシタ素子６０を、インダクタ用上部コイル配線８４ｂを形成してインダクタ素子７０を、及び第３配線層８４ｃ及び第３配線層８２ｄを形成した（図５（ｏ）参照）。
ここで、インダクタ用下部コイル配線４１ｂとインダクタ用上部コイル配線８４ｂとはフィルドビア（特に図示せず）にて電気的に接続されてコイルが形成された。
【００３２】
次に、キャパシタ用上部電極８４ａと第３配線層８４ｃとの間にカーボン、グラファイト等を樹脂に混入した抵抗ペーストをスクリーン印刷にてパターン印刷し、加熱、硬化して抵抗素子９１を形成し、インダクタ素子７０、キャパシタ素子６０及び抵抗素子９１が内蔵された多層回路板１００を得た（図５（ｐ）参照）。
【００３３】
【発明の効果】
本発明の多層回路板及びその製造方法によると、インダクタ素子のコイルコアである焼結磁性体パターン層をビルドアップ方式の多層回路板作製法の一工程として形成するため、焼結磁性体パターン層と基材との密着性も改善され、配線層の近傍にもインダクタ素子を形成できる等のインダクタ素子の配置を含めた多層回路板の設計自由度を持たせることができる。
【図面の簡単な説明】
【図１】請求項１に係る本発明の多層回路板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｅ）は、請求項２に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｆ）〜（ｉ）は、請求項２に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】（ｊ）〜（ｎ）は、請求項２に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図５】（ｏ）〜（ｐ）は、請求項２に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【符号の説明】
１１……絶縁基材
２１ａ、２１ｂ……第１配線層
３１、５１……絶縁層
３２、５４……ビア用孔
４１、８２……導体層
４１ａ……キャパシタ用下部電極
４１ｂ……インダクタ用下部電極
４１ｃ、４１ｄ……第２配線層
４２、８３……フィルドビア
５２、５３……開口部
６０……キャパシタ素子
６１……誘電体層
７０……インダクタ素子
７１……焼結磁性体パターン層
８１……銅箔
８４ａ……キャパシタ用上部電極
８４ｂ……インダクタ用上部電極
８４ｃ、８２ｄ……第３配線層
９１……抵抗素子
１００……多層回路板

Claims

少なくともインダクタ素子、キャパシタ素子及び抵抗素子が内蔵された多層回路板であって、前記インダクタ素子のコイルコアが磁性材を焼結した焼結磁性体層で形成されていることを特徴とする多層回路板。
少なくとも以下の工程を備えることを特徴とする請求項１に記載の多層回路板の製造方法。
（ａ）絶縁基材（１１）の両面に第１配線層（２１ａ、２１ｂ）を形成する工程。
（ｂ）絶縁基材（１１）及び第１配線層（２１ａ、２１ｂ）上に絶縁層（３１）を形成する工程。
（ｃ）絶縁層（３１）の所定位置にビア用孔（３２）を形成する工程。
（ｄ）絶縁層（３１）上に導体層（４１）を、ビア用孔（３２）にフィルドビア（４２）を形成する工程。
（ｅ）導体層（４１）をパターニング処理してキャパシタ用下部電極（４１ａ）、インダクタ用下部コイル配線（４１ｂ）及び第２配線層（４１ｃ、４１ｄ）を形成する工程。
（ｆ）キャパシタ用下部電極（４１ａ）、インダクタ用下部コイル配線（４１ｂ）、第２配線層（４１ｃ）及び第２配線層（４１ｄ）上に所定厚の絶縁層（５１）を形成する工程。
（ｇ）絶縁層（５１）の所定位置をレーザー加工等にて穴明け加工して開口部（５２及び５３）及びビア用孔（５４）を形成する工程。
（ｈ）開口部（５２）に誘電材を混入した樹脂材料を埋め込み、加熱硬化、平坦化処理を行って誘電体層（６１）を形成する工程。
（ｉ）フェライト等からなる磁性材を混入した磁性体樹脂ペーストを作製し、所定厚の銅箔（８１）上の所定位置に磁性体樹脂ペーストをスクリーン印刷等によりパターン印刷し、窒素雰囲気下で所定の温度で焼結し、銅箔（８１）上に焼結磁性体パターン層（７１）を形成する工程。
（ｊ）絶縁層（５１）上、誘電体層（６１）上及び開口部（５３）内のインダクタ用下部コイル配線４１ｂ上に所定厚の粘着性樹脂層（５２）を形成する工程。
（ｋ）焼結磁性体パターン層（７１）が形成された銅箔（８１）の焼結磁性体パターン層（７１）を下にして、焼結磁性体パターン層（７１）が開口部（５３）に入るように位置合わせして、加圧、加熱して銅箔（８１）及び焼結磁性体パターン層（７１）を積層する工程。
（ｍ）焼結磁性体パターン層（７１）の所定位置にインダクタ用下部コイル配線（４１ｂ）とインダクタ用上部コイル配線とを電気的に接続するためのビア用孔を、絶縁層（５１）の所定位置にビア用孔（５４）をレーザー加工等で形成する工程。
（ｎ）銅箔（８１）、絶縁層（５１）上に導体層（８２）を、ビア用孔（５４）にフィルドビア（８３）を形成する工程。
（ｏ）銅箔（８１）及び導体層（８２）をパターニング処理してキャパシタ用上部電極（８４ａ）を形成してキャパシタ素子（６０）を、インダクタ用上部コイル配線（８４ｂ）を形成してインダクタ素子（７０）を、及び第３配線層（８４ｃ）を、導体層（８２）をパターニング処理して第３配線層（８２ｄ）を形成する工程。
（ｐ）キャパシタ用上部電極（８４ａ）と第３配線層（８４ｃ）との間にカーボン、グラファイト等を樹脂に分散した抵抗ペーストをスクリーン印刷等にてパターン印刷し、加熱、硬化して抵抗素子（９１）を形成する工程。