JP2004095804A

JP2004095804A - 受動素子内蔵プリント配線板及びその製造方法

Info

Publication number: JP2004095804A
Application number: JP2002254189A
Authority: JP
Inventors: Masahisa Tonegawa; 利根川　雅久; Hidekatsu Sekine; 関根　秀克; Takayuki Fukada; 深田　隆之
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25

Abstract

【課題】容量精度が高く、且つバラツキの少ないキャパシタ素子が形成された受動素子内蔵のプリント配線板及びその製造方法を提供することを目的とする。
【解決手段】絶縁基材上１１に配線パターンが形成された回路基板２０上に、一方の面に導体層２１が他方の面にキャパシタ用下部電極４１が形成されたＣステージ状誘電体積層シート１０ａをガラスクロスに樹脂を含浸させたプリプレグ３０を介して積層して、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、ガラスクロス入り絶縁層３１、キャパシタ用下部電極４１ａ、誘電体層５２及び導体層４１が形成されたの積層回路板６０を作製した後、キャパシタ用上部電極４５、コンフォーマブルビア４４及び配線パターン４６を形成して、受動素子内蔵プリント配線板を得る。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は受動素子内蔵のプリント配線板に関し、さらに詳しくはＣステージ状誘電体をキャパシタ素子の誘電体として用いた受動素子内蔵のプリント配線板及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、高密度化、高性能化が進んでいる中で、そこに用いられるプリント配線板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たしたプリント配線板が求められている。
プリント配線板は、回路基板とプリプレグシートを積層して、配線パターン、ビアホールを形成してプリント配線板を形成していく方式から、回路基板上に絶縁層、配線回路パターンを交互に積み上げていくビルドアップ方式のプリント配線板へと移行しつつある。
【０００３】
近年、電子機器の高性能化に伴い、信号伝達速度の高速化が進められているが、これによって電気的雑音が増大することが問題になっている。この課題を解決するために、回路板上にデカップリング用のキャパシタを設ける等の措置がとられている。
また、電子機器の高密度化、高性能化を図るために、回路部品であるキャパシタ、インダクタ、抵抗等の受動素子を内蔵したプリント配線板の開発が行われている。
【０００４】
従来のキャパシタ素子を内蔵したプリント配線板の一例を図４に示す。
キャパシタ素子内蔵のプリント配線板の作製法は、絶縁基材１１の両面に第１配線パターン２１ａ、第１配線パターン２１ｂ、絶縁層３２、第２配線パターン４７ａ、第２配線パターン４７ｂ及びキャパシタ用下部電極４７ｃが形成された積層回路板７０のキャパシタ用下部電極４７ｃ及び絶縁層３２上に誘電材を混入した樹脂溶液をスクリーン印刷等で塗膜を形成する方法、またはＢステージ状誘電体シートをラミネートする方法等で誘電体層５３を形成し、表面を研磨し、キャパシタ用上部電極６１を形成してキャパシタ素子を形成し、キャパシタ素子内蔵のプリント配線板を作製するというものであった。
ここで、上記Ｂステージ状とは、加熱、加圧することにより、他の層との接着、硬化が行える半硬化状態を言う。
【０００５】
キャパシタ素子の容量は、面積に比例し、電極間距離に反比例するので、小面積で高容量のキャパシタ素子を得るためには、薄くて、均一な膜を有する高誘電率の誘電体層を如何に形成するかにある。
上記誘電材を混入した樹脂溶液をスクリーン印刷等で塗膜を形成する方法では、表面が平坦な塗膜面を形成するのが難しく、表面研磨等で平坦化する必要がある。また、Ｂステージ状誘電体シートをラミネートする方法では基材上の導体密度や電極の大きさ、あるいは積層時の圧力によって誘電体層厚が変わってくるので、均一な、膜厚精度に優れた誘電体層を得るのが難しいという問題を有する。
【０００６】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み考案されたもので、容量精度が高く、且つバラツキの少ないキャパシタ素子が形成された受動素子内蔵のプリント配線板及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくともキャパシタ素子が内蔵されたプリント配線板であって、前記キャパシタ素子の誘電体がＣステージ状誘電体層で形成され、且つＣステージ状誘電体層と回路基板とがガラスクロス入りの接着層で接合されていることを特徴とする受動素子内蔵プリント配線板としたものである。
【０００８】
また、請求項２においては、請求項１記載の受動素子内蔵プリント配線板の製造法であって、少なくとも以下の工程を備えることを特徴とする受動素子内蔵プリント配線板の製造方法としたものである。
（ａ）Ｃステージ状誘電体層の一方の面に導体層を、他方の面にキャパシタ素子用下部電極を形成したＣステージ状誘電体積層シートを作製する工程。
（ｂ）少なくとも配線パターンが形成された回路基板を作製する工程。
（ｃ）前記Ｃステージ状誘電体積層シートと前記回路基板とをガラスクロスに樹脂を含浸したプリプレグを介して積層し、積層回路板を形成する工程。
（ｄ）前記積層回路板の一方の面の導体層をパターニング処理して、キャパシタ素子用上部電極及び配線パターンを形成して、キャパシタ素子を作製し、受動素子内蔵プリント配線板を作製する工程。
【０００９】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
請求項１に係る本発明の受動素子内蔵プリント配線板は、配線パターンが形成された回路基板上にＣステージ状誘電体層で形成された誘電体層をキャパシタ素子５０の誘電体として用い、且つＣステージ状誘電体層と回路基板とがガラスクロス入りの接着層で接合されているもので、誘電体層の膜厚精度が高く、容量精度の高いキャパシタ素子が得られるようにしたものである（図１参照）。
ここで、Ｃステージ状とは、それ自体では他の層と接着しない状態をいう。
【００１０】
図１に本発明の受動素子内蔵プリント配線板の一実施例を示す模式構成部分断面図を示す。
本発明の受動素子内蔵プリント配線板１００は、予め絶縁基材上１１に配線パターンが形成された回路基板２０上に、一方の面に導体層２１が他方の面にキャパシタ用下部電極４１が形成されたＣステージ状誘電体積層シート１０ａをガラスクロスに絶縁樹脂を含浸したプリプレグ３０を介して積層して、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、ガラスクロス入り絶縁層３１、キャパシタ用下部電極４１ａ、誘電体層５２及び導体層４１が形成された４層（２＋２）の積層回路板６０を形成した後、キャパシタ用上部電極４５、コンフォーマブルビア４４及び配線パターン４６を形成して、キャパシタ素子５０及び回路基板２０の配線パターン２１ａとビア接続された配線パターン４６を形成したものである。
ここでは、回路基板２０として２層の両面配線板を用いた事例について説明したが、回路基板２０の配線層数には特に限定されるものではなく、必要に応じて任意の層数の回路基板を使用できる。
また、内蔵する受動素子についても、キャパシタ素子だけでなく、インダクタ素子、抵抗素子を必要に応じて設けることができる。
【００１１】
以下、受動素子内蔵プリント配線板の製造方法について説明する。
図２（ａ）〜（ｄ）、図３（ｅ）〜（ｇ）は、請求項２に係る受動素子内蔵プリント配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
まず、樹脂と、誘電体フィラーと、硬化触媒と、溶媒とを混合して誘電体樹脂溶液を作製し、誘電体樹脂溶液を銅箔上にロールコーター等により塗布し、加熱、乾燥して、銅箔上に半硬化誘電体層を形成する。さらに、この半硬化誘電体層上に別の銅箔４１を重ね合わせ、所定の真空度、圧力、温度で真空加熱プレスしてＣステージ状誘電体層を形成し、Ｃステージ状誘電体層５１の両面に銅箔からなる導体層４１が形成された誘電体積層シート１０を作製する（図２（ａ）参照）。
ここで、半硬化誘電体層を真空加熱プレスする際加熱温度、圧力、プレス時間等は使用する樹脂によって各最適条件が設定される。
【００１２】
誘電体樹脂溶液を構成している樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
誘電体フィラーとしては、公知のものを用いることができ、比誘電率が５０以上のものが好ましい。このようなものとして、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。
【００１３】
Ｃステージ状誘電体層５１の膜厚は、５〜５０μｍが好適であるが、これに限定されるものではない。
導体層４１を形成している銅箔は、５〜２５μｍ厚の電解銅箔が使用できる。
【００１４】
次に、誘電体積層シート１０下部の導体層４１をパターニング処理して、キャパシタ用下部電極４１ａを形成した誘電体積層シート１０ａを作製する（図２（ｂ）参照）。
【００１５】
次に、絶縁基材１１の両面に銅箔からなる導体層２１が形成された両面銅貼り積層板の導体層をパターニング処理して、第１配線パターン２１ａ及び第１配線パターン２１ｂが形成された回路基板２０を作製する（図２（ｃ）参照）。
ここで、回路基板２０は、両面に配線パターンが形成された両面配線板の事例について説明したが、配線層数には特に限定されるものではなく、各種の積層回路板が適用できる。
【００１６】
次に、回路基板２０上にガラスクロスに絶縁樹脂を含浸させたプリプレグ３０及びキャパシタ用下部電極４１ａが形成された誘電体積層板１０ａを重ね合わせ、所定の真空度、圧力、温度で真空加熱プレスして、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、ガラスクロス入り絶縁層３１、キャパシタ用下部電極４１ａ、誘電体層５２及び導体層４１が形成された４層（２＋２）の積層回路板６０を作製する（図２（ｄ）参照）。
積層時のプレス圧は１〜１０ｋｇ／ｃｍ^２が好ましい。１ｋｇ／ｃｍ^２以下だとプリプレグ３０の流動性が充分でないので回路基板２０との充分な密着性が得られず、１０ｋｇ／ｃｍ^２以上ではプリプレグ３０の流動性が高くなり、樹脂流れを起こす。
また、積層時の温度、時間は、１５０〜２５０℃で、１〜５時間の範囲で適宜設定する。
【００１７】
ガラスクロスに絶縁樹脂を含浸させたプリプレグ３０は、樹脂単独、あるいは樹脂と無機フィラーを混合させた樹脂溶液をガラスクロスに含浸させ、加熱、乾燥してＢステージ状の樹脂層を形成したものである。樹脂としては、エポキシ樹脂、ポリイミド、ポリフェニレンエーテル等公知のものが使用できるが、成形性、経済性の点からエポキシ樹脂が好適である。また、含浸用の絶縁樹脂として樹脂単独でもよいが、積層プレス時の流動性制御及びレーザー孔開け加工性を考慮すると、シリカ等の無機成分を入れると好都合である。
【００１８】
次に、積層回路板６０の導体層４１、誘電体層５２及び絶縁層３１の所定位置にレーザー加工にてビア用孔４２を形成する（図３（ｅ）参照）。
レーザー加工のレーザーとしては、エキシマレーザー、ＵＶ−ＹＡＧレーザー、ＣＯ_２レーザー等を用いることができるが、作業性、加工速度の点からＣＯ_２レーザーが好適である。
【００１９】
次に、導体層４１上及びビア用孔４２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層４３及びコンフォーマブルビア４４を形成する（図３（ｆ）参照）。
次に、導体層４１及び導体層４３をパターニング処理して、キャパシタ用上部電極４５及び第２配線パターン４６を形成して、キャパシタ素子５０及び第１配線パターン２１ａとビア接続された及び第２配線パターン４６を作製し、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、キャパシタ素子及び第２配線パターン４６が形成された４層（２＋２）の受動素子内蔵プリント配線板１００を得る（図３（ｇ）参照）。
【００２０】
本発明の受動素子内蔵のプリント配線板は、キャパシタ素子の誘電体層としてＣステージ状誘電体層を用いているため、誘電体層の膜厚精度に優れ、容量精度の高いキャパシタ素子を得ることができる。
【００２１】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、ビスフェノールＡ型エポキシ樹脂（エピコート８２８（商品名）：油化シェルエポキシ社製）５４．２重量部と、ビスフェノールＦ型エポキシ（８３０ＬＶＰ（商品名）：大日本インキ化学工業社製）４５．６重量部と、硬化触媒として２−エチル−４−メチルイミダゾール０．２重量部と、高誘電フィラーとしてチタン酸バリウム（ＢＴ−０５（商品名）：堺化学工業社製）４００．０重量部とを、練り込みロールで混練し、高誘電体樹脂溶液を得た。
【００２２】
上記高誘電体樹脂溶液をロールコーターにて１８μｍ厚の電解銅箔上に塗布し、加熱乾燥して半硬化誘電体層を形成した。さらに、半硬化誘電体層面に１８μｍ厚の電解銅箔を重ね合わせ、１３３０ｋＰａの減圧下で、温度：２００℃、圧力：１０ｋｇｆ／ｃｍ^２の条件で２時間積層プレスして、Ｃステージ状誘電体層を形成し、Ｃステージ状誘電体層５１の両面に銅箔からなる導体層４１が形成された誘電体積層シート１０を作製した（図２（ａ）参照）。
【００２３】
次に、誘電体積層シート１０下部の導体層４１をパターニング処理して、キャパシタ用下部電極４１ａが形成された誘電体積層シート１０ａを作製した（図２（ｂ）参照）。
【００２４】
次に、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板ＦＲ−４（Ｒ−１７６６（商品名）：松下電工社製）を用い、銅箔をパターニング処理して絶縁基材１１の両面に第１配線層２１ａ及び第１配線層２１ｂを形成した回路基板２０を作製した（図２（ｃ）参照）。
【００２５】
次に、ビスフェノールＡ型エポキシ樹脂（エピコート８２８（商品名）：油化シェルエポキシ社製）５４．２重量部と、ビスフェノールＦ型エポキシ（８３０ＬＶＰ（商品名）：大日本インキ化学工業社製）４５．６重量部と、硬化触媒として２−エチル−４−メチルイミダゾール０．２重量部と、無機フィラーとしてシリカ（ＳＯ−Ｃ１（商品名）：アドマファイン社製）２５．０重量部とを、練り込みロールで混練し、ガラスクロス含浸用樹脂溶液を得た。
【００２６】
次に、ガラスクロスに上記ガラスクロス含浸用樹脂溶液を含浸させ、９０℃、３０分間加熱乾燥して半硬化樹脂層を形成し、ガラスクロス入りの７０μｍ厚のプリプレグ３０を作製した（図２（ｃ）参照）。
【００２７】
次に、上記回路基板２０上にガラスクロス入りプリプレグ３０及びキャパシタ用下部電極４１ａが形成された誘電体積層シート１０ａを重ね合わせ、１３３０ｋＰａの減圧下で、温度：１８０℃、圧力：２０ｋｇｆ／ｃｍ^２の条件で２時間積層プレスして、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、ガラスクロス入り絶縁層３１、キャパシタ用下部電極４１ａ、誘電体層５２及び導体層４１が形成された４層（２＋２）の積層回路板６０を作製した（図２（ｄ）参照）。
【００２８】
次に、積層回路板６０の導体層４１、誘電体層５２及びガラスクロス入り絶縁層３１の所定位置をレーザー加工してビア用孔４２を形成し（図３（ｅ）参照）、さらに、導体層４１上及びビア用孔４２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層４３及びコンフォーマブルビア４４を形成した（図３（ｅ）参照）。
【００２９】
次に、導体層４１及び導体層４３をパターニング処理して、キャパシタ用上部電極４５及び第２配線パターン４６を形成して、キャパシタ素子５０及び第１配線パターン２１ａとビア接続された及び第２配線パターン４６を作製し、絶縁基材１１の一方の面に第１配線層２１ｂが、他方の面に、第１配線パターン２１ａ、キャパシタ素子５０及び第２配線パターン４６が形成された４層（２＋２）の受動素子内蔵のプリント配線板１００を得た（図３（ｇ）参照）。
【００３０】
【発明の効果】
本発明の受動素子内蔵プリント配線板は、キャパシタ素子の誘電体層としてＣステージ状誘電体層を用いているため、誘電体層の膜厚精度に優れた、容量精度の高いキャパシタ素子を得ることができる。
さらに、Ｃステージ状誘電体層と回路基板とがガラスクロス入りの絶縁層で接合されているため、得られた受動素子内蔵プリント配線板は構造的に強化され、外力に対して耐性を有し、安定した使用状態が期待される。
【図面の簡単な説明】
【図１】本発明の受動素子内蔵プリント配線板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｄ）は、請求項２に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｅ）〜（ｇ）は、請求項２に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】従来のキャパシタ素子内蔵の多層回路板の一例を示す模式部分構成断面図である。
【符号の説明】
１０……誘電体積層シート
１０ａ……キャパシタ用下部電極が形成された誘電体積層シート
１１……絶縁基材
２１ａ、２１ｂ……第１配線層
２０……回路基板
３０……ガラスクロスに絶縁樹脂を含浸させたプリプレグ
３１……ガラスクロス入り絶縁層
３２……絶縁層
４１、４３……導体層
４１ａ、４７ｃ……キャパシタ用下部電極
４２……ビア用孔
４４……コンフォーマブルビア
４５、６１……キャパシタ用上部電極
４６、４７ａ、４７ｂ……第２配線層
５０……キャパシタ素子
５１……Ｃステージ状誘電体層
５２、５３……誘電体層
６０、７０……積層回路板
１００……受動素子内蔵プリント配線板

Claims

少なくともキャパシタ素子が内蔵されたプリント配線板であって、前記キャパシタ素子の誘電体がＣステージ状誘電体層で形成され、且つＣステージ状誘電体層と回路基板とがガラスクロス入りの接着層にて接合されていることを特徴とする受動素子内蔵プリント配線板。
請求項１記載の受動素子内蔵プリント配線板の製造法であって、少なくとも以下の工程を備えることを特徴とする受動素子内蔵プリント配線板の製造方法。
（ａ）Ｃステージ状誘電体層の一方の面に導体層を、他方の面にキャパシタ素子用下部電極を形成したＣステージ状誘電体積層シートを作製する工程。
（ｂ）少なくとも配線パターンが形成された回路基板を作製する工程。
（ｃ）前記Ｃステージ状誘電体積層シートと前記回路基板とをガラスクロスに樹脂を含浸したプリプレグを介して積層し、積層回路板を作製する工程。
（ｄ）前記積層回路板一方の面の導体層をパターニング処理して、キャパシタ素子用上部電極及び配線パターンを形成して、キャパシタ素子を作製し、受動素子内蔵プリント配線板を作製する工程。