JP4010202B2 - 多層回路板製造方法 - Google Patents
多層回路板製造方法 Download PDFInfo
- Publication number
- JP4010202B2 JP4010202B2 JP2002219241A JP2002219241A JP4010202B2 JP 4010202 B2 JP4010202 B2 JP 4010202B2 JP 2002219241 A JP2002219241 A JP 2002219241A JP 2002219241 A JP2002219241 A JP 2002219241A JP 4010202 B2 JP4010202 B2 JP 4010202B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- epoxy resin
- circuit board
- type epoxy
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層回路版の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、高密度化、高性能化が進んでいる中で、そこに用いられる多層回路板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たした多層回路板が求められている。
多層回路板は、回路基板（内層基板）とプリプレグシートを積層して、配線パターン、ビアホールを形成して多層回路板を形成していく方式から、回路基板（内層基板）上に絶縁層、配線回路パターンを交互に積み上げていくビルドアップ方式の多層回路板へと移行しつつある。
【０００３】
近年、電子機器の高性能化に伴い、信号伝達速度の高速化が進められているが、これによって電気的雑音が増大することが問題になっている。この課題を解決するために、回路板上にデカップリング用のキャパシタを設ける等の措置がとられている。
また、電子機器の高密度化、高性能化を図るために、回路部品であるキャパシタ、インダクタ、抵抗等の受動素子を内蔵した多層回路板の開発が行われている。
【０００４】
従来のキャパシタ素子を内蔵した多層回路板の一例を図６に示す。
キャパシタ素子内蔵の多層回路板の作製法は、絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成された回路基板（内層基板）に絶縁層３１を介してキャパシタ用下部電極４１ｃ、第２配線パターン４１ａ及び第２配線パターン４１ｂが形成された多層回路板２０を作製し、キャパシタ用下部電極４１ｃ及び絶縁層３１上に誘電材を混入した樹脂溶液をコーティングする方法、またはＢステージ状誘電体シートをラミネートする方法等で誘電体層５２を形成し、表面を研磨し、キャパシタ用上部電極６２を形成してキャパシタ素子を形成し、キャパシタ素子内蔵の多層回路板を作製するというものであった。
ここで、上記Ｂステージ状とは、加熱、加圧することにより、他の層との接着、硬化が行える半硬化状態を言う。
【０００５】
キャパシタ素子の容量は、面積に比例し、電極間距離に反比例するので、小面積で高容量のキャパシタ素子を得るためには、薄くて、均一な膜を有する高誘電率の誘電体層を如何に形成するかにある。
上記誘電材を混入した樹脂溶液をコーティングする方法、またはＢステージ状誘電体シートをラミネートする方法等では膜厚の均一性、もしくは高誘電率で下部電極、絶縁基材との接着性を兼ね備えた誘電体層を得るのが難しいという問題を有する。
また、全面にわたって誘電体層を設けた場合、誘電体層に配線パターンを設けると誘電率が高いため、信号の減速や電気損失が生じるために配線パターン設計に対する自由度が低くなるという問題を有する。
【０００６】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み考案されたもので、容量精度が高く、且つバラツキの少ないキャパシタ素子を得るための高誘電率複合材料組成物及び誘電体転写シート並びに受動素子内蔵多層回路板及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決する手段】
本発明は、上記課題を解決するために、請求項１においては、
少なくとも以下の（ａ）〜（ｄ）に示す工程を備え、
下記多官能エポキシ樹脂は、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジシクロペンタジエンフェノール型エポキシ樹脂、脂環式エポキシ樹脂、シクロヘキセンオキシド誘導体、含ハロゲンエポキシ樹脂、の群から選ばれた１または２以上の物質であり、
下記熱可塑性樹脂は、ポリアミド樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン、ポリエーテルスルフォン、ポリフェニレンエーテル樹脂、フェノキシ樹脂、ポリスルホン、ポリフェニレンサルファイド、ポリオレフィン樹脂、ポリブタジエンゴム、変性ポリブタジエンゴム、の群から選ばれた１または２以上の物質であり、
下記誘電体フィラーは、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸鉛系セラミックス、の群から選ばれた１または２以上の物質であること
を特徴とする多層回路板製造方法としたものである。
（ａ）絶縁基材の両面に配線パターン及びキャパシタ用下部電極を形成した回路基板を作製する工程。
（ｂ）少なくとも、多官能エポキシ樹脂と、熱可塑性樹脂と、誘電体フィラーと、を含む誘電体溶液を作製し、
前記誘電体溶液を支持フィルム上に塗布、加熱、乾燥して所定厚の誘電体層を形成し、誘電体転写シートを作製する工程。
（ｃ）前記回路基板のキャパシタ用下部電極上に、前記誘電体転写シートを設置し、
前記誘電体転写シートの誘電体パターン形成部位に、前記誘電体転写シート側から加圧・加熱し、
前記回路基板のキャパシタ用下部電極上に、誘電体パターンを形成する工程。
（ｄ）誘電体パターン上にキャパシタ用上部電極を形成してキャパシタ素子を形成し、受動素子内蔵の多層回路板を作製する工程。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の高誘電率複合材料組成物は、多官能エポキシ樹脂と、熱可塑性樹脂と、誘電体フィラーとからなり、前記熱可塑性樹脂の軟化点が１５０℃以下であることが望ましい。前記熱可塑性樹脂の溶融温度を１５０℃以下にすることにより、高誘電率複合材料組成物を用いて作成した誘電体転写シートのパターン転写温度を１５０℃以下にでき、パターン転写したときの誘電体層のパターン切れを良くすることができる。また、誘電体溶液を転写フィルム上に塗布する際の塗膜の流動性を持たせることができ、転写フィルム上に平滑な誘電体層を形成できる。
【００１５】
高誘電率複合材料組成物を構成している多官能エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジシクロペンタジエンフェノール型エポキシ樹脂等の芳香族環を含むエポキシ類化合物の水素添加化合物、脂環式エポキシ樹脂やシクロヘキセンオキシドの各種誘導体、テトラブロモビスフェノールＡ型エポキシ樹脂等の含ハロゲンエポキシ樹脂などがあげられ、これらを単独もしくは混合して用いることができる。
【００１６】
高誘電率複合材料組成物を構成している熱可塑性樹脂としては、ポリアミド樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン、ポリエーテルスルフォン、ポリフェニレンエーテル樹脂、フェノキシ樹脂、ポリスルホン、ポリフェニレンサルファイド、ポリオレフィン樹脂等及びゴム成分等公知のものを使用できる。ゴム成分としてはポリブタジエンゴムや、ウレタン変性、エポキシ変性等の各種変性ポリブタジエンゴムを上げることができる。
【００１７】
高誘電率複合材料組成物を構成している誘電体フィラーとしては、公知のものを用いることができるが、比誘電率が５０以上のものが好ましい。例えば、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸鉛系セラミックス等をあげることができ、これらを単独もしくは混合して用いること
ができるが、特にこれらに限定されるものではない。
また、誘電体フィラーの平均粒径は０．１〜３０μｍであることが好ましい。この理由としては、３０μｍを越えると、誘電体転写シートを作製する際、誘電体層の塗布適性が悪くなること、及び３０μｍ以下の誘電体層を形成できないことから、高精度及び高容量のキャパシタ素子を得ることが難しくなる。
また、０．１μｍ未満だと、誘電性フィラーの誘電体溶液への分散性が悪くなるからである。
【００１８】
本発明の高誘電率複合材料組成物は、多官能エポキシ樹脂のエポキシ当量が１５０〜３００、分子量が２００〜１０００であることが望ましい。この理由として、多官能エポキシ樹脂のエポキシ当量については、１５０以下では、誘電体層の耐熱性が低下し、また、３００以上では、誘電体層がもろくなり、誘電体層被膜にクラック、亀裂が発生し易くなるからである。多官能エポキシ樹脂の分子量については、２００以下では、誘電体層の耐熱性が低下し、１０００以上では、パターン転写時の流動性低下によってパターン切れが悪くなるからである。
【００１９】
本発明の高誘電率複合材料組成物は、前記熱可塑性樹脂が前記多官能エポキシ樹脂と前記熱可塑性樹脂との総固形分に対して１０〜５０重量％配合されていることが望ましい。 この理由として、熱可塑性樹脂の配合比が多官能エポキシ樹脂と熱可塑性樹脂との総固形分に対して１０重量％以下では、誘電体層被膜がもろくなり、誘電体層にクラック、亀裂が発生し易くなる。また、５０重量％以上では、誘電体層をパターン転写した際の基材との接着性が悪くなるからである。
【００２０】
本発明の高誘電率複合材料組成物は、前記誘電体フィラーが前記多官能エポキシ樹脂と前記熱可塑性樹脂と前記誘電体フィラーとの総固形分に対して３０〜９０重量％配合されていることが望ましい。
この理由としては、誘電体フィラーの配合比が、３０重量％以下では、充分な高誘電特性が得られず、また、９０重量％以上では、高誘電特性は得られるが、誘電体層の膜特性が脆くなり、基材との接着性を含めた充分な被膜特性が得られなくなるからである。
【００２１】
誘電体転写シート７０は、上記高誘電率複合材料組成物と溶剤を用いて誘電体溶液を作製し、この誘電体溶液を支持フィルム１２上にグラビア印刷、もしくはロールコーター等により塗布し、誘電体塗膜を形成し、加熱、乾燥して５〜５０μｍ厚の誘電体層５１を形成したものである（図４参照）。誘電体層の乾燥後膜厚について、５μｍ以下では膜厚を均一にすることが難しく、５０μｍ以上では誘電体層内部の温度が均一になり難いので、パターン転写時のパターン切れが悪くなる。
【００２２】
上記溶剤は、多官能エポキシ樹脂と熱可塑性樹脂双方が溶解し、硬化後の樹脂中に残留しないものを使用しなければならない。熱可塑性樹脂としてフェノキシ樹脂を用いる場合はトルエン、シクロヘキサノン、ジメチルホルムアミド、メチルエチルケトン、キシレン、ジオキサン、テトラヒドロフラン、アセトン、ブタノール等を上げることができる。
さらに、上記誘電体溶液中には、必要に応じて、熱重合禁止剤、可塑剤、レベリング剤、消泡剤、紫外線吸収剤、難燃化剤等の添加剤や着色用顔料等を添加することができる。
【００２３】
上記支持フィルム１２は、ポリエチレンテレフタレート（ＰＥＴ）等の公知のものを使用できるが、特に、加熱温度が高い場合内にはポリイミド、ポリテトラフルオロエチレン（ＰＴＦＥ）等の高耐熱性のフィルムが好適である。
さらに、支持フィルム１２上には、誘電体層のパターン転写性を良くするために、剥離層を設けても良い。剥離層としてはシリコーン処理等が上げられる。
【００２４】
受動素子内蔵多層回路板１００は、予め絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成されたコア基板（内層基板）に第２配線パターン４１ａ、第２配線パターン４１ｂ及びキャパシタ用下部電極４１ｃを形成して回路基板２０を作製しておき、上記誘電体転写シート７０を用いて、押し型８０にて加圧、加熱して、誘電体層５１をパターン転写して、回路基板２０上のキャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐを形成し（図５（ａ）及び（ｂ）参照）、さらに、絶縁層３３及びキャパシタ用上部電極６１ａを形成して、キャパシタ素子５０を形成したものである（図１参照）。 ここでは、４層の回路基板の最上層にキャパシタ素子を形成した事例について説明したが、キャパシタ素子は回路基板の任意の配線パターン層に形成でき、回路基板の配線パターン層数は特に限定されるものではない。また、内蔵する受動素子についても、キャパシタ素子だけでなく、インダクタ素子、抵抗素子を必要に応じて設けることができる。
【００２５】
以下本発明の受動素子内蔵多層回路板の製造方法について説明する。
図２（ａ）〜（ｅ）、図３（ｆ）〜（ｉ）は、請求項７に係る多層回路板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
まず、絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成されたコア基板１０を作製する（図２（ａ）参照）。
次に、コア基板１０の両面に絶縁層３１を形成し（図２（ｂ）参照）、絶縁層３１の所定位置にレーザー加工、あるいはフォトエッチングプロセス等によりビア用孔３２を形成する（図２（ｃ）参照）。
【００２６】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層４１及びフィルドビア４２を形成する（図２（ｄ）参照）。
次に、導体層４１をパターニング処理して、第２配線パターン４１ａ、第２配線パターン４１ｂ及びキャパシタ用下部電極４１ｃを形成し、回路基板２０を作製する（図２（ｅ）参照）。
【００２７】
次に、キャパシタ用下部電極４１ｃが形成された回路基板２０上に、上記誘電体転写シート７０及び押し型８０をセットし（図５（ａ）参照）、押し型８０とキャパシタ用下部電極４１ｃとを位置合わせして、所定温度に加熱された押し型８０で所定時間加圧して、キャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐを形成し、誘電体パターン５１ｐが形成された回路基板３０を作製する（図５（ｂ）及び図３（ｆ）参照）。
ここで、押し型８０の加圧面はキャパシタ用下部電極４１ｃと同一サイズ、もしくはキャパシタ用下部電極４１ｃより小さく加工されている。
【００２８】
押し型８０の加熱温度は、８０〜１５０℃が好ましい。８０℃以下だと誘電体層が流動性に乏しくなるため、回路基板２０のキャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐが形状良く転写されない。１５０℃以上だと流動性が高すぎるために、転写された誘電体パターン５１ｐの膜厚を一定にすることができない。または、熱が転写周辺部に伝わり転写パターン５１ｐにバリが生じる。
【００２９】
次に、回路基板３０の誘電体パターン５１ｐが形成された面にプリプレーグフィルム等をラミネートする等の方法で樹脂膜を形成し、所定温度で加熱、硬化した後誘電体パターン５１ｐ表面と同一面になるまで機械的に研磨して所定厚の絶縁層３３を形成する（図３（ｇ）参照）。
次に、絶縁層３３及び誘電体パターン５１ｐ上に無電解めっき等にて薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｐ上に所定厚の導体層６１を形成する（図３（ｈ）参照）。
【００３０】
次に、導体層６１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングし、誘電体パターン５１ｐ上にキャパシタ用上部電極６１ａを形成してキャパシタ素子５０を形成し、キャパシタ素子５０が形成された受動素子内蔵多層回路板１００を得る（図３（ｉ）参照）。
【００３１】
本発明の高誘電率複合材料組成物からなる誘電体転写シートを用いて作製した受動素子内蔵多層回路板は、高誘電率で、容量精度に優れ、且つバラツキの少ないキャパシタ素子を内蔵することが可能となり、高密度、高信頼性の多層回路板を得ることができる。
【００３２】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、不織布ガラスにエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板を用い、パターニング処理して第１配線層２１ａ及び第１配線層２１ｂが形成されたコア基板１０を作製した。さらに、コア基板１０の両面にＢステージ（半硬化性）状のエポキシ系熱硬化性絶縁樹脂フィルムを貼り合わせて４０μｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレーザー加工にてビア用孔３２を形成した（図２（ａ）〜（ｃ）参照）。
【００３３】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、１０μｍ厚の導体層４１及びフィルドビア４２を形成し、導体層４１をパターニング処理して、第２配線層４１ａ、第２配線層４１ｂ及びキャパシタ用下部電極４１ｃを形成した４層の回路基板２０を作製した（図２（ｄ）〜（ｅ）参照）。
【００３４】
次に、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を９９．８重量部と、熱可塑性樹脂としてフェノキシ樹脂（フェノートＹＰ−５０：東都化成社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ａを得た。
【００３５】
同様にして、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を５４．２重量部及びエポキシ当量１６０ｇ／ｅｑのエポキシ樹脂（８３０ＬＶＰ：大日本インキ化学工業社製）を４５．６重量部と、熱可塑性樹脂としてフェノキシ樹脂（フェノートＹＰ−５０：東都化成社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ｂを得た。
【００３６】
同様にして、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を５４．２重量部及びエポキシ当量１６０ｇ／ｅｑのエポキシ樹脂（８３０ＬＶＰ：大日本インキ化学工業社製）を４５．６重量部と、熱可塑性樹脂としてエポキシ化ポリブタジェンゴム（ナデレックスＲ−４５ＥＰＴ：ナガセケムテックス社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ｃを得た。
【００３７】
＜実施例１＞
まず、上記実施例で得られた誘電体溶液Ａを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ａを形成し、誘電体転写シート７０ａを作製した（図４参照）。
【００３８】
次に、上記誘電体転写シート７０ａと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ａｐを形成した回路基板３０ａを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００３９】
次に、回路基板３０ａの誘電体パターン５１ｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ａｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００４０】
次に、絶縁層３３及び誘電体パターン５１ａｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ａｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００４１】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ａｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ａを得た（図３（ｉ）参照）。
【００４２】
＜実施例２＞
まず、実施例１と同様の工程で、上記誘電体溶液Ｂを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ｂを形成し、誘電体転写シート７０ｂを作製した（図４参照）。
【００４３】
次に、上記誘電体転写シート７０ｂと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ｂｐを形成し、回路基板３０ｂを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００４４】
次に、回路基板３０ｂの誘電体パターン５１ｂｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ｂｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００４５】
次に、絶縁層３３及び誘電体パターン５１ｂｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｂｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００４６】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ｂｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ｂを得た（図３（ｉ）参照）。
【００４７】
＜実施例３＞
まず、実施例１と同様の工程で、上記、誘電体溶液Ｃを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ｃを形成し、誘電体転写シート７０ｃを作製した（図４参照）。
【００４８】
次に、上記誘電体転写シート７０ｃと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ｃｐを形成し、回路基板３０ｃを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００４９】
次に、回路基板３０ｃの誘電体パターン５１ｃｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ｃｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００５０】
次に、絶縁層３３及び誘電体パターン５１ｃｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｃｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００５１】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ｃｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ｃを得た（図３（ｉ）参照）。
【００５２】
実施例１〜３の誘電体転写シートを用いたパターン転写では、いずれもパターン切れの良い、パターン精度に優れた誘電体パターンが得られ、バラツキの少ないキャパシタ素子が得られた。
【００５３】
【発明の効果】
本発明の高誘電率複合材料組成物、誘電体転写シートを用いて作製したキャパシタ素子は、高誘電率で、容量精度に優れており、且つバラツキの少ないキャパシタ素子が得られ、高密度、高信頼性のキャパシタ素子内蔵の多層回路板を得ることができる。
【図面の簡単な説明】
【図１】請求項６に係る本発明の多層回路板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｅ）は、請求項７に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｆ）〜（ｉ）は、請求項７に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】請求項５に係る誘電体転写シートの一実施例を示す模式部分構成断面図である。
【図５】（ａ）は、誘電体パターンを形成するために、回路基板、転写シート及び押し型をセットした状態を示す説明図である。
（ｂ）は、誘電体パターンが形成された回路基板の一例を示す模式部分構成断面図である。
【図６】従来のキャパシタ素子内蔵の多層回路板の一例を示す模式部分構成断面図である。
【符号の説明】
１０……コア基板
１１……絶縁基材
１２……支持フィルム
２１ａ、２１ｂ……第１配線層
２０、３０、３０ａ、３０ｂ、３０ｃ……回路基板
３１……絶縁層
３２……ビア用孔
３３ａ……レジストパターン
３３ｂ……レジスト
３４……開口部
４１、６１……導体層
４１ａ、４１ｂ……第２配線層
４１ｃ……キャパシタ用下部電極
４２……フィルドビア
５０……キャパシタ素子
５１、５１ａ、５１ｂ、５１ｃ、５２……誘電体層
５１ｐ、５１ａｐ、５１ｂｐ、５１ｃｐ……誘電体パターン
６１ａ、６２……キャパシタ用上部電極
７０、７０ａ、７０ｂ、７０ｃ……誘電体転写シート
８０……押し型
１００、１００ａ、１００ｂ、１００ｃ……多層回路板
【発明の属する技術分野】
本発明は、多層回路版の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、高密度化、高性能化が進んでいる中で、そこに用いられる多層回路板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たした多層回路板が求められている。
多層回路板は、回路基板（内層基板）とプリプレグシートを積層して、配線パターン、ビアホールを形成して多層回路板を形成していく方式から、回路基板（内層基板）上に絶縁層、配線回路パターンを交互に積み上げていくビルドアップ方式の多層回路板へと移行しつつある。
【０００３】
近年、電子機器の高性能化に伴い、信号伝達速度の高速化が進められているが、これによって電気的雑音が増大することが問題になっている。この課題を解決するために、回路板上にデカップリング用のキャパシタを設ける等の措置がとられている。
また、電子機器の高密度化、高性能化を図るために、回路部品であるキャパシタ、インダクタ、抵抗等の受動素子を内蔵した多層回路板の開発が行われている。
【０００４】
従来のキャパシタ素子を内蔵した多層回路板の一例を図６に示す。
キャパシタ素子内蔵の多層回路板の作製法は、絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成された回路基板（内層基板）に絶縁層３１を介してキャパシタ用下部電極４１ｃ、第２配線パターン４１ａ及び第２配線パターン４１ｂが形成された多層回路板２０を作製し、キャパシタ用下部電極４１ｃ及び絶縁層３１上に誘電材を混入した樹脂溶液をコーティングする方法、またはＢステージ状誘電体シートをラミネートする方法等で誘電体層５２を形成し、表面を研磨し、キャパシタ用上部電極６２を形成してキャパシタ素子を形成し、キャパシタ素子内蔵の多層回路板を作製するというものであった。
ここで、上記Ｂステージ状とは、加熱、加圧することにより、他の層との接着、硬化が行える半硬化状態を言う。
【０００５】
キャパシタ素子の容量は、面積に比例し、電極間距離に反比例するので、小面積で高容量のキャパシタ素子を得るためには、薄くて、均一な膜を有する高誘電率の誘電体層を如何に形成するかにある。
上記誘電材を混入した樹脂溶液をコーティングする方法、またはＢステージ状誘電体シートをラミネートする方法等では膜厚の均一性、もしくは高誘電率で下部電極、絶縁基材との接着性を兼ね備えた誘電体層を得るのが難しいという問題を有する。
また、全面にわたって誘電体層を設けた場合、誘電体層に配線パターンを設けると誘電率が高いため、信号の減速や電気損失が生じるために配線パターン設計に対する自由度が低くなるという問題を有する。
【０００６】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み考案されたもので、容量精度が高く、且つバラツキの少ないキャパシタ素子を得るための高誘電率複合材料組成物及び誘電体転写シート並びに受動素子内蔵多層回路板及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決する手段】
本発明は、上記課題を解決するために、請求項１においては、
少なくとも以下の（ａ）〜（ｄ）に示す工程を備え、
下記多官能エポキシ樹脂は、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジシクロペンタジエンフェノール型エポキシ樹脂、脂環式エポキシ樹脂、シクロヘキセンオキシド誘導体、含ハロゲンエポキシ樹脂、の群から選ばれた１または２以上の物質であり、
下記熱可塑性樹脂は、ポリアミド樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン、ポリエーテルスルフォン、ポリフェニレンエーテル樹脂、フェノキシ樹脂、ポリスルホン、ポリフェニレンサルファイド、ポリオレフィン樹脂、ポリブタジエンゴム、変性ポリブタジエンゴム、の群から選ばれた１または２以上の物質であり、
下記誘電体フィラーは、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸鉛系セラミックス、の群から選ばれた１または２以上の物質であること
を特徴とする多層回路板製造方法としたものである。
（ａ）絶縁基材の両面に配線パターン及びキャパシタ用下部電極を形成した回路基板を作製する工程。
（ｂ）少なくとも、多官能エポキシ樹脂と、熱可塑性樹脂と、誘電体フィラーと、を含む誘電体溶液を作製し、
前記誘電体溶液を支持フィルム上に塗布、加熱、乾燥して所定厚の誘電体層を形成し、誘電体転写シートを作製する工程。
（ｃ）前記回路基板のキャパシタ用下部電極上に、前記誘電体転写シートを設置し、
前記誘電体転写シートの誘電体パターン形成部位に、前記誘電体転写シート側から加圧・加熱し、
前記回路基板のキャパシタ用下部電極上に、誘電体パターンを形成する工程。
（ｄ）誘電体パターン上にキャパシタ用上部電極を形成してキャパシタ素子を形成し、受動素子内蔵の多層回路板を作製する工程。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の高誘電率複合材料組成物は、多官能エポキシ樹脂と、熱可塑性樹脂と、誘電体フィラーとからなり、前記熱可塑性樹脂の軟化点が１５０℃以下であることが望ましい。前記熱可塑性樹脂の溶融温度を１５０℃以下にすることにより、高誘電率複合材料組成物を用いて作成した誘電体転写シートのパターン転写温度を１５０℃以下にでき、パターン転写したときの誘電体層のパターン切れを良くすることができる。また、誘電体溶液を転写フィルム上に塗布する際の塗膜の流動性を持たせることができ、転写フィルム上に平滑な誘電体層を形成できる。
【００１５】
高誘電率複合材料組成物を構成している多官能エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジシクロペンタジエンフェノール型エポキシ樹脂等の芳香族環を含むエポキシ類化合物の水素添加化合物、脂環式エポキシ樹脂やシクロヘキセンオキシドの各種誘導体、テトラブロモビスフェノールＡ型エポキシ樹脂等の含ハロゲンエポキシ樹脂などがあげられ、これらを単独もしくは混合して用いることができる。
【００１６】
高誘電率複合材料組成物を構成している熱可塑性樹脂としては、ポリアミド樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン、ポリエーテルスルフォン、ポリフェニレンエーテル樹脂、フェノキシ樹脂、ポリスルホン、ポリフェニレンサルファイド、ポリオレフィン樹脂等及びゴム成分等公知のものを使用できる。ゴム成分としてはポリブタジエンゴムや、ウレタン変性、エポキシ変性等の各種変性ポリブタジエンゴムを上げることができる。
【００１７】
高誘電率複合材料組成物を構成している誘電体フィラーとしては、公知のものを用いることができるが、比誘電率が５０以上のものが好ましい。例えば、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸鉛系セラミックス等をあげることができ、これらを単独もしくは混合して用いること
ができるが、特にこれらに限定されるものではない。
また、誘電体フィラーの平均粒径は０．１〜３０μｍであることが好ましい。この理由としては、３０μｍを越えると、誘電体転写シートを作製する際、誘電体層の塗布適性が悪くなること、及び３０μｍ以下の誘電体層を形成できないことから、高精度及び高容量のキャパシタ素子を得ることが難しくなる。
また、０．１μｍ未満だと、誘電性フィラーの誘電体溶液への分散性が悪くなるからである。
【００１８】
本発明の高誘電率複合材料組成物は、多官能エポキシ樹脂のエポキシ当量が１５０〜３００、分子量が２００〜１０００であることが望ましい。この理由として、多官能エポキシ樹脂のエポキシ当量については、１５０以下では、誘電体層の耐熱性が低下し、また、３００以上では、誘電体層がもろくなり、誘電体層被膜にクラック、亀裂が発生し易くなるからである。多官能エポキシ樹脂の分子量については、２００以下では、誘電体層の耐熱性が低下し、１０００以上では、パターン転写時の流動性低下によってパターン切れが悪くなるからである。
【００１９】
本発明の高誘電率複合材料組成物は、前記熱可塑性樹脂が前記多官能エポキシ樹脂と前記熱可塑性樹脂との総固形分に対して１０〜５０重量％配合されていることが望ましい。 この理由として、熱可塑性樹脂の配合比が多官能エポキシ樹脂と熱可塑性樹脂との総固形分に対して１０重量％以下では、誘電体層被膜がもろくなり、誘電体層にクラック、亀裂が発生し易くなる。また、５０重量％以上では、誘電体層をパターン転写した際の基材との接着性が悪くなるからである。
【００２０】
本発明の高誘電率複合材料組成物は、前記誘電体フィラーが前記多官能エポキシ樹脂と前記熱可塑性樹脂と前記誘電体フィラーとの総固形分に対して３０〜９０重量％配合されていることが望ましい。
この理由としては、誘電体フィラーの配合比が、３０重量％以下では、充分な高誘電特性が得られず、また、９０重量％以上では、高誘電特性は得られるが、誘電体層の膜特性が脆くなり、基材との接着性を含めた充分な被膜特性が得られなくなるからである。
【００２１】
誘電体転写シート７０は、上記高誘電率複合材料組成物と溶剤を用いて誘電体溶液を作製し、この誘電体溶液を支持フィルム１２上にグラビア印刷、もしくはロールコーター等により塗布し、誘電体塗膜を形成し、加熱、乾燥して５〜５０μｍ厚の誘電体層５１を形成したものである（図４参照）。誘電体層の乾燥後膜厚について、５μｍ以下では膜厚を均一にすることが難しく、５０μｍ以上では誘電体層内部の温度が均一になり難いので、パターン転写時のパターン切れが悪くなる。
【００２２】
上記溶剤は、多官能エポキシ樹脂と熱可塑性樹脂双方が溶解し、硬化後の樹脂中に残留しないものを使用しなければならない。熱可塑性樹脂としてフェノキシ樹脂を用いる場合はトルエン、シクロヘキサノン、ジメチルホルムアミド、メチルエチルケトン、キシレン、ジオキサン、テトラヒドロフラン、アセトン、ブタノール等を上げることができる。
さらに、上記誘電体溶液中には、必要に応じて、熱重合禁止剤、可塑剤、レベリング剤、消泡剤、紫外線吸収剤、難燃化剤等の添加剤や着色用顔料等を添加することができる。
【００２３】
上記支持フィルム１２は、ポリエチレンテレフタレート（ＰＥＴ）等の公知のものを使用できるが、特に、加熱温度が高い場合内にはポリイミド、ポリテトラフルオロエチレン（ＰＴＦＥ）等の高耐熱性のフィルムが好適である。
さらに、支持フィルム１２上には、誘電体層のパターン転写性を良くするために、剥離層を設けても良い。剥離層としてはシリコーン処理等が上げられる。
【００２４】
受動素子内蔵多層回路板１００は、予め絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成されたコア基板（内層基板）に第２配線パターン４１ａ、第２配線パターン４１ｂ及びキャパシタ用下部電極４１ｃを形成して回路基板２０を作製しておき、上記誘電体転写シート７０を用いて、押し型８０にて加圧、加熱して、誘電体層５１をパターン転写して、回路基板２０上のキャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐを形成し（図５（ａ）及び（ｂ）参照）、さらに、絶縁層３３及びキャパシタ用上部電極６１ａを形成して、キャパシタ素子５０を形成したものである（図１参照）。 ここでは、４層の回路基板の最上層にキャパシタ素子を形成した事例について説明したが、キャパシタ素子は回路基板の任意の配線パターン層に形成でき、回路基板の配線パターン層数は特に限定されるものではない。また、内蔵する受動素子についても、キャパシタ素子だけでなく、インダクタ素子、抵抗素子を必要に応じて設けることができる。
【００２５】
以下本発明の受動素子内蔵多層回路板の製造方法について説明する。
図２（ａ）〜（ｅ）、図３（ｆ）〜（ｉ）は、請求項７に係る多層回路板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
まず、絶縁基材１１の両面に第１配線パターン２１ａ及び第１配線パターン２１ｂが形成されたコア基板１０を作製する（図２（ａ）参照）。
次に、コア基板１０の両面に絶縁層３１を形成し（図２（ｂ）参照）、絶縁層３１の所定位置にレーザー加工、あるいはフォトエッチングプロセス等によりビア用孔３２を形成する（図２（ｃ）参照）。
【００２６】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層４１及びフィルドビア４２を形成する（図２（ｄ）参照）。
次に、導体層４１をパターニング処理して、第２配線パターン４１ａ、第２配線パターン４１ｂ及びキャパシタ用下部電極４１ｃを形成し、回路基板２０を作製する（図２（ｅ）参照）。
【００２７】
次に、キャパシタ用下部電極４１ｃが形成された回路基板２０上に、上記誘電体転写シート７０及び押し型８０をセットし（図５（ａ）参照）、押し型８０とキャパシタ用下部電極４１ｃとを位置合わせして、所定温度に加熱された押し型８０で所定時間加圧して、キャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐを形成し、誘電体パターン５１ｐが形成された回路基板３０を作製する（図５（ｂ）及び図３（ｆ）参照）。
ここで、押し型８０の加圧面はキャパシタ用下部電極４１ｃと同一サイズ、もしくはキャパシタ用下部電極４１ｃより小さく加工されている。
【００２８】
押し型８０の加熱温度は、８０〜１５０℃が好ましい。８０℃以下だと誘電体層が流動性に乏しくなるため、回路基板２０のキャパシタ用下部電極４１ｃ上に誘電体パターン５１ｐが形状良く転写されない。１５０℃以上だと流動性が高すぎるために、転写された誘電体パターン５１ｐの膜厚を一定にすることができない。または、熱が転写周辺部に伝わり転写パターン５１ｐにバリが生じる。
【００２９】
次に、回路基板３０の誘電体パターン５１ｐが形成された面にプリプレーグフィルム等をラミネートする等の方法で樹脂膜を形成し、所定温度で加熱、硬化した後誘電体パターン５１ｐ表面と同一面になるまで機械的に研磨して所定厚の絶縁層３３を形成する（図３（ｇ）参照）。
次に、絶縁層３３及び誘電体パターン５１ｐ上に無電解めっき等にて薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｐ上に所定厚の導体層６１を形成する（図３（ｈ）参照）。
【００３０】
次に、導体層６１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングし、誘電体パターン５１ｐ上にキャパシタ用上部電極６１ａを形成してキャパシタ素子５０を形成し、キャパシタ素子５０が形成された受動素子内蔵多層回路板１００を得る（図３（ｉ）参照）。
【００３１】
本発明の高誘電率複合材料組成物からなる誘電体転写シートを用いて作製した受動素子内蔵多層回路板は、高誘電率で、容量精度に優れ、且つバラツキの少ないキャパシタ素子を内蔵することが可能となり、高密度、高信頼性の多層回路板を得ることができる。
【００３２】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、不織布ガラスにエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板を用い、パターニング処理して第１配線層２１ａ及び第１配線層２１ｂが形成されたコア基板１０を作製した。さらに、コア基板１０の両面にＢステージ（半硬化性）状のエポキシ系熱硬化性絶縁樹脂フィルムを貼り合わせて４０μｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレーザー加工にてビア用孔３２を形成した（図２（ａ）〜（ｃ）参照）。
【００３３】
次に、絶縁層３１上及びビア用孔３２内に無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、１０μｍ厚の導体層４１及びフィルドビア４２を形成し、導体層４１をパターニング処理して、第２配線層４１ａ、第２配線層４１ｂ及びキャパシタ用下部電極４１ｃを形成した４層の回路基板２０を作製した（図２（ｄ）〜（ｅ）参照）。
【００３４】
次に、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を９９．８重量部と、熱可塑性樹脂としてフェノキシ樹脂（フェノートＹＰ−５０：東都化成社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ａを得た。
【００３５】
同様にして、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を５４．２重量部及びエポキシ当量１６０ｇ／ｅｑのエポキシ樹脂（８３０ＬＶＰ：大日本インキ化学工業社製）を４５．６重量部と、熱可塑性樹脂としてフェノキシ樹脂（フェノートＹＰ−５０：東都化成社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ｂを得た。
【００３６】
同様にして、多官能エポキシ樹脂としてエポキシ当量１９０ｇ／ｅｑのエポキシ樹脂（エピコート８２８：油化シェルエポキシ社製）を５４．２重量部及びエポキシ当量１６０ｇ／ｅｑのエポキシ樹脂（８３０ＬＶＰ：大日本インキ化学工業社製）を４５．６重量部と、熱可塑性樹脂としてエポキシ化ポリブタジェンゴム（ナデレックスＲ−４５ＥＰＴ：ナガセケムテックス社製）を１００重量部と、誘電体フィラーとしてチタン酸バリウム（ＢＴ−０５：堺化学工業社製）を８００重量部と、硬化触媒（２−エチル−４−メチルイミダゾール）を０．２重量部とを練り込みロールで分散、混練した後、撹拌及び脱泡処理を行い、高誘電率複合材料組成物からなる誘電体溶液Ｃを得た。
【００３７】
＜実施例１＞
まず、上記実施例で得られた誘電体溶液Ａを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ａを形成し、誘電体転写シート７０ａを作製した（図４参照）。
【００３８】
次に、上記誘電体転写シート７０ａと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ａｐを形成した回路基板３０ａを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００３９】
次に、回路基板３０ａの誘電体パターン５１ｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ａｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００４０】
次に、絶縁層３３及び誘電体パターン５１ａｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ａｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００４１】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ａｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ａを得た（図３（ｉ）参照）。
【００４２】
＜実施例２＞
まず、実施例１と同様の工程で、上記誘電体溶液Ｂを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ｂを形成し、誘電体転写シート７０ｂを作製した（図４参照）。
【００４３】
次に、上記誘電体転写シート７０ｂと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ｂｐを形成し、回路基板３０ｂを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００４４】
次に、回路基板３０ｂの誘電体パターン５１ｂｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ｂｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００４５】
次に、絶縁層３３及び誘電体パターン５１ｂｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｂｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００４６】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ｂｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ｂを得た（図３（ｉ）参照）。
【００４７】
＜実施例３＞
まず、実施例１と同様の工程で、上記、誘電体溶液Ｃを５０μｍ厚のポリエチレンテレフタレートフィルムからなる支持フィルム１２上にロールコーターにて塗布し、加熱、乾燥して２０μｍ厚の誘電体層５１ｃを形成し、誘電体転写シート７０ｃを作製した（図４参照）。
【００４８】
次に、上記誘電体転写シート７０ｃと、回路基板２０とを重ね合わせ、１５０℃に加熱された押し型８０を回路基板２０のキャパシタ用下部電極４１ａと位置合わせして（図５（ａ）参照）、５ｋｇ／ｃｍ2の圧力で１０秒間加圧し、回路基板２０のキャパシタ用下部電極４１ａ上に誘電体パターン５１ｃｐを形成し、回路基板３０ｃを作製した（図５（ｂ）及び図３（ｆ）参照）。
【００４９】
次に、回路基板３０ｃの誘電体パターン５１ｃｐが形成された面にＢステージフィルムからなるドライフィルム（ＡＢＦ−４５Ｈ：味の素ファインテクノ（株）製）を真空加圧式ラミネーターを用いて、温度：１１０℃、圧力：３ｋｇ／ｃｍ2、真空度：０．４Ｔｏｒｒの条件でラミネートし、１７０℃で１時間加熱、硬化した後誘電体パターン５１ｃｐ表面と同一面になるまで機械的に研磨して絶縁層３３を形成した（図３（ｇ）参照）。
【００５０】
次に、絶縁層３３及び誘電体パターン５１ｃｐ上に無電解銅めっきにて１μｍ厚の薄膜導体層を形成し（特に図示せず）、薄膜導体層をカソードにして電解銅めっきを行い、絶縁層３３及び誘電体パターン５１ｃｐ上に１０μｍ厚の導体層６１を形成した（図３（ｈ）参照）。
【００５１】
次に、導体層６１上にドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをエッチングマスクにして導体層６１をエッチングして、誘電体パターン５１ｃｐ上にキャパシタ用上部電極６１ａを形成し、キャパシタ素子５０が形成された多層回路板１００ｃを得た（図３（ｉ）参照）。
【００５２】
実施例１〜３の誘電体転写シートを用いたパターン転写では、いずれもパターン切れの良い、パターン精度に優れた誘電体パターンが得られ、バラツキの少ないキャパシタ素子が得られた。
【００５３】
【発明の効果】
本発明の高誘電率複合材料組成物、誘電体転写シートを用いて作製したキャパシタ素子は、高誘電率で、容量精度に優れており、且つバラツキの少ないキャパシタ素子が得られ、高密度、高信頼性のキャパシタ素子内蔵の多層回路板を得ることができる。
【図面の簡単な説明】
【図１】請求項６に係る本発明の多層回路板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｅ）は、請求項７に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｆ）〜（ｉ）は、請求項７に係る本発明の多層回路板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】請求項５に係る誘電体転写シートの一実施例を示す模式部分構成断面図である。
【図５】（ａ）は、誘電体パターンを形成するために、回路基板、転写シート及び押し型をセットした状態を示す説明図である。
（ｂ）は、誘電体パターンが形成された回路基板の一例を示す模式部分構成断面図である。
【図６】従来のキャパシタ素子内蔵の多層回路板の一例を示す模式部分構成断面図である。
【符号の説明】
１０……コア基板
１１……絶縁基材
１２……支持フィルム
２１ａ、２１ｂ……第１配線層
２０、３０、３０ａ、３０ｂ、３０ｃ……回路基板
３１……絶縁層
３２……ビア用孔
３３ａ……レジストパターン
３３ｂ……レジスト
３４……開口部
４１、６１……導体層
４１ａ、４１ｂ……第２配線層
４１ｃ……キャパシタ用下部電極
４２……フィルドビア
５０……キャパシタ素子
５１、５１ａ、５１ｂ、５１ｃ、５２……誘電体層
５１ｐ、５１ａｐ、５１ｂｐ、５１ｃｐ……誘電体パターン
６１ａ、６２……キャパシタ用上部電極
７０、７０ａ、７０ｂ、７０ｃ……誘電体転写シート
８０……押し型
１００、１００ａ、１００ｂ、１００ｃ……多層回路板
Claims (1)
- 少なくとも以下の（ａ）〜（ｄ）に示す工程を備え、
下記多官能エポキシ樹脂は、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジシクロペンタジエンフェノール型エポキシ樹脂、脂環式エポキシ樹脂、シクロヘキセンオキシド誘導体、含ハロゲンエポキシ樹脂、の群から選ばれた１または２以上の物質であり、
下記熱可塑性樹脂は、ポリアミド樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン、ポリエーテルスルフォン、ポリフェニレンエーテル樹脂、フェノキシ樹脂、ポリスルホン、ポリフェニレンサルファイド、ポリオレフィン樹脂、ポリブタジエンゴム、変性ポリブタジエンゴム、の群から選ばれた１または２以上の物質であり、
下記誘電体フィラーは、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸鉛系セラミックス、の群から選ばれた１または２以上の物質であること
を特徴とする多層回路板製造方法。
（ａ）絶縁基材の両面に配線パターン及びキャパシタ用下部電極を形成した回路基板を作製する工程。
（ｂ）少なくとも、多官能エポキシ樹脂と、熱可塑性樹脂と、誘電体フィラーと、を含む誘電体溶液を作製し、
前記誘電体溶液を支持フィルム上に塗布、加熱、乾燥して所定厚の誘電体層を形成し、誘電体転写シートを作製する工程。
（ｃ）前記回路基板のキャパシタ用下部電極上に、前記誘電体転写シートを設置し、
前記誘電体転写シートの誘電体パターン形成部位に、前記誘電体転写シート側から加圧・加熱し、
前記回路基板のキャパシタ用下部電極上に、誘電体パターンを形成する工程。
（ｄ）誘電体パターン上にキャパシタ用上部電極を形成してキャパシタ素子を形成し、受動素子内蔵の多層回路板を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219241A JP4010202B2 (ja) | 2002-07-29 | 2002-07-29 | 多層回路板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219241A JP4010202B2 (ja) | 2002-07-29 | 2002-07-29 | 多層回路板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004059716A JP2004059716A (ja) | 2004-02-26 |
| JP4010202B2 true JP4010202B2 (ja) | 2007-11-21 |
Family
ID=31940195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219241A Expired - Fee Related JP4010202B2 (ja) | 2002-07-29 | 2002-07-29 | 多層回路板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010202B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9499911B2 (en) | 2013-11-01 | 2016-11-22 | Industrial Technology Research Institute | Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586963B1 (ko) | 2004-05-04 | 2006-06-08 | 삼성전기주식회사 | 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를포함하는 인쇄회로기판 |
| JP4591689B2 (ja) * | 2005-04-28 | 2010-12-01 | Ｔｄｋ株式会社 | Ｌｃ複合部品の製造方法 |
| JP4667185B2 (ja) * | 2005-09-22 | 2011-04-06 | Ｎｔｎ株式会社 | 複合誘電性エラストマーシート |
| US9685270B2 (en) * | 2014-07-07 | 2017-06-20 | E I Du Pont De Nemours And Company | High K dielectric composition for thermoformable capacitive circuits |
-
2002
- 2002-07-29 JP JP2002219241A patent/JP4010202B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9499911B2 (en) | 2013-11-01 | 2016-11-22 | Industrial Technology Research Institute | Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure |
| US9683292B2 (en) | 2013-11-01 | 2017-06-20 | Industrial Technology Research Institute | Metal circuit structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004059716A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293356B2 (en) | Method of fabricating printed circuit board having embedded multi-layer passive devices | |
| KR100478984B1 (ko) | 절연 시트 및 다층배선 기판과 그 제조방법 | |
| JP3547423B2 (ja) | 部品内蔵モジュール及びその製造方法 | |
| US6451710B1 (en) | Method of manufacturing multi-layer printed wiring board | |
| JP4332536B2 (ja) | ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法 | |
| KR20010051189A (ko) | 접착 필름을 사용하는 다층 프린트 배선판의 제조방법 | |
| JP2005501415A (ja) | 電力分配インピーダンスを低減した相互接続モジュール | |
| US20040108134A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
| JP3670487B2 (ja) | 配線基板の製造方法 | |
| JP4010202B2 (ja) | 多層回路板製造方法 | |
| JP2004146495A (ja) | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 | |
| JP2000312063A (ja) | 配線基板及びその製造方法 | |
| WO2004056160A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
| JP4126985B2 (ja) | 受動素子内蔵プリント配線板及びその製造方法 | |
| JPH1174625A (ja) | 配線基板及びその製造方法 | |
| JP3071764B2 (ja) | 金属箔付きフィルム及びそれを用いた配線基板の製造方法 | |
| JP2004095804A (ja) | 受動素子内蔵プリント配線板及びその製造方法 | |
| JP4683758B2 (ja) | 配線基板の製造方法 | |
| JP4200802B2 (ja) | 素子内蔵基板及びその製造方法 | |
| WO2018037434A1 (ja) | 回路基板の製造方法 | |
| JP4720194B2 (ja) | プリント配線板の製造方法 | |
| JP3728059B2 (ja) | 多層配線基板 | |
| JP4453325B2 (ja) | 電子部品内蔵基板の製造方法 | |
| JPH10107445A (ja) | 多層配線基板およびその製造方法 | |
| JP3588888B2 (ja) | 多層プリント配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |