JP4126985B2 - 受動素子内蔵プリント配線板及びその製造方法 - Google Patents
受動素子内蔵プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP4126985B2 JP4126985B2 JP2002219242A JP2002219242A JP4126985B2 JP 4126985 B2 JP4126985 B2 JP 4126985B2 JP 2002219242 A JP2002219242 A JP 2002219242A JP 2002219242 A JP2002219242 A JP 2002219242A JP 4126985 B2 JP4126985 B2 JP 4126985B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed wiring
- resistor
- wiring board
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は受動素子内蔵のプリント配線板に関し、さらに詳しくはＣステージ状絶縁層とＢステージ状接着層からなる複合絶縁層にキャパシタ素子及び抵抗素子等の受動素子を内蔵した受動素子内蔵プリント配線板及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、高密度化、高性能化が進んでいる中で、そこに用いられるプリント配線板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たしたプリント配線板が求められている。
プリント配線板は、回路基板（内層基板）とプリプレグシートを積層して、配線パターン、ビアホールを形成してプリント配線板を形成していく方式から、回路基板上に絶縁層、配線回路パターンを交互に積み上げていくビルドアップ方式のプリント配線板へと移行しつつある。
【０００３】
近年、電子機器の高性能化に伴い、信号伝達速度の高速化が進められているが、これによって電気的雑音が増大することが問題になっている。この課題を解決するために、回路板上にデカップリング用のキャパシタを設ける等の措置がとられている。
また、電子機器の高密度化、高性能化を図るために、回路部品であるキャパシタ、インダクタ、抵抗等の受動素子を内蔵したプリント配線板の開発が行われている。
【０００４】
従来のキャパシタ素子及び抵抗素子を内蔵したプリント配線板の一例を図４に示す。
キャパシタ素子及び抵抗素子内蔵のプリント配線板の作製法は、まず、絶縁基材１１の両面に第１配線パターン４２ａ及び第１配線パターン４２ｂが形成された内層基板に絶縁層３５を介して、キャパシタ用下部電極４７ａ、抵抗用電極４７ｂ、第２配線パターン４７ｃ及び第２配線パターン４７ｄを形成した４層の積層回路板７０のキャパシタ用下部電極４７ａ及び抵抗用電極４７ｂ側の絶縁層３５上に樹脂溶液をスクリーン印刷等で塗膜を形成する方法、またはＢステージ状プリプレグシートをラミネートする方法等で絶縁層８１を形成する。
【０００５】
次に、キャパシタ用下部電極４７ａ及び抵抗用電極４７ｂ上の絶縁層８１にレーザー加工等により開口部を形成し、キャパシタ用下部電極４７ａ上の開口部に誘電材を混入した樹脂溶液をスクリーン印刷またはディスペンサー等で埋め込み、さらに、抵抗用電極４７ｂ上の開口部にカーボングラファイト等の導電材を混入した抵抗ペーストをスクリーン印刷またはディスペンサー等で埋め込み、加熱、硬化して、表面を研磨して誘電体層５２及び抵抗体層６２を形成し、誘電体層５２上にキャパシタ用上部電極７２ａを形成して、キャパシタ素子及び抵抗素子を形成して、キャパシタ素子及び抵抗素子内蔵のプリント配線板を作製するというものであった。
ここで、上記Ｂステージ状とは、加熱、加圧することにより、他の層との接着、硬化が行える半硬化状態を言う。
【０００６】
キャパシタ素子の容量は、面積に比例し、電極間距離に反比例するので、小面積で高容量のキャパシタ素子を得るためには、薄くて、均一な膜を有する高誘電率の誘電体層を如何に形成するかにある。
また、抵抗素子の抵抗は、断面積に反比例し、電極間距離に比例するため、高精度の抵抗素子を得るためには、均一な膜厚を有する抵抗層を形成する必要がある。
上記、スクリーン印刷等で塗膜を形成する方法、またはＢステージ状プリプレグシートをラミネートする方法等で絶縁層８１を形成する方法では、均一な、膜厚精度に優れた絶縁層を得るのが難しく、高精度のキャパシタ素子及び抵抗素子を得られ難いという問題を有する。
【０００７】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み考案されたもので、容量及び抵抗精度に優れ、且つバラツキの少ないキャパシタ素子及び抵抗素子が形成された受動素子内蔵のプリント配線板及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくとも誘電体層を有するキャパシタ素子及び抵抗体層を有する抵抗素子が内蔵されたプリント配線板であって、Ｃステージ状絶縁層とＢステージ状接着層からなる複合絶縁層内の貫通開口部に誘電体層及び抵抗体層が埋め込まれて硬化形成されていることにより前記キャパシタ素子及び抵抗素子が設けられていることを特徴とする受動素子内蔵プリント配線板としたものである。
【０００９】
また、請求項２においては、前記Ｂステージ状接着層の膜厚が１０〜３０μｍであることを特徴とする請求項１記載の受動素子内蔵プリント配線板としたものである。
また、請求項３においては、前記複合絶縁層内に形成された前記誘電体層及び抵抗体層が平坦化されていることを特徴とする請求項１又は２記載の受動素子内蔵プリント配線板としたものである。
また、請求項４においては、前記Ｂステージ状接着層は無機フィラーを含むことを特徴とする請求項１乃至３記載の受動素子内蔵プリント配線板としたものである。
【００１０】
さらにまた、請求項５においては、少なくとも以下の工程を備えることを特徴とする請求項１または２に記載の受動素子内蔵プリント配線板の製造方法としたものである。
（ａ）支持フィルム上に所定厚のＣステージ状絶縁層を形成し、さらに、Ｃステージ状絶縁層上に膜厚が１０〜３０μｍのＢステージ状接着層を形成し、支持フィルムを剥離して複合絶縁シートを作製する工程。
（ｂ）前記複合絶縁シートの所定位置にパンチ孔明けにより、所定サイズの貫通開口部を形成する工程。
（ｃ）少なくともキャパシタ用下部電極、抵抗用電極及び配線パターンが形成された回路基板を作製する工程。
（ｄ）前記貫通開口部が形成された複合絶縁シートと前記回路基板とを積層して、複合絶縁シートのキャパシタ用下部電極及び抵抗用電極上に開口部が形成された積層回路板を作製する工程。
（ｅ）前記積層回路板の開口部に誘電体フィラーを混入した誘電体樹脂ペーストを埋め込み、加熱硬化、平坦化処理を行って誘電体層を形成する工程。
（ｆ）前記積層回路板の開口部にカーボン、グラファイト等の導電材を混入した抵抗体ペーストを埋め込み、加熱硬化、平坦化処理を行って抵抗体層を形成する工程。
（ｇ）前記積層回路板の前記誘電体層上にキャパシタ用上部電極を形成してキャパシタ素子を、前記絶縁層上に第２配線パターンをそれぞれ形成して、キャパシタ素子及び抵抗素子等の受動素子を内蔵した受動素子内蔵プリント配線板を作製する工程。
また、請求項６においては、前記誘電体樹脂ペーストをスクリーン印刷又はディスペンサーで埋め込むことを特徴とする請求項５記載の受動素子内蔵プリント配線板の製造方法としたものである。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
請求項１に係る本発明の受動素子内蔵プリント配線板は、絶縁基材の両面に少なくとも配線パターンが形成された回路基板上にＣステージ状絶縁層とＢステージ状接着層からなる複合絶縁層を設けて、複合絶縁層の所定位置に誘電体層及び抵抗体層を形成して、キャパシタ素子５０及び抵抗素子６０を作製するもので、誘電体層及び抵抗体層の膜厚精度が高く、容量及び抵抗精度に優れたキャパシタ素子及び抵抗素子が得られるようにしたものである（図１参照）。
ここで、Ｃステージ状とは、それ自体では他の層と接着しない硬化している状態をいう。
【００１２】
図１に本発明の受動素子内蔵プリント配線板の一実施例を示す模式構成部分断面図を示す。
本発明の受動素子内蔵プリント配線板１００は、予めＣステージ状絶縁層２１上にＢステージ状絶縁層３１が形成された複合絶縁シート３０の所定位置に貫通開口部が形成された複合絶縁シート３０ａを、絶縁基材上１１に配線パターンが形成された回路基板２０上に積層して積層回路板４０を作製し、キャパシタ用下部電極４１ａ上の開口部に誘電体層及びキャパシタ用上部電極７１ａを、抵抗用電極４１ｂ上の開口部に抵抗体層を形成して、キャパシタ素子５０及び抵抗素子６０を作製したものである。
ここで、キャパシタ素子５０及び抵抗素子６０は必ずしも同一面の複合絶縁層に形成する必要はなく、２層以上の複合絶縁層にまたがって、キャパシタ素子５０、抵抗素子６０をそれぞれ別々に形成しても良い。
このように、膜厚精度に優れたＣステージ状絶縁層からなる複合絶縁層に誘電体層５１ａ及び抵抗層６１ａを形成するので、容量及び抵抗精度に優れた、バラツキの少ないキャパシタ素子及び抵抗素子が得られる。
ここでは、回路基板２０として２層の両面配線板を用いた事例について説明したが、回路基板２０の配線層数には特に限定されるものではなく、必要に応じて任意の層数の回路基板を使用できる。
また、内蔵する受動素子についても、キャパシタ素子及び抵抗素子だけでなく、インダクタ素子を必要に応じて設けることができる。
【００１３】
以下、受動素子内蔵プリント配線板の製造方法について説明する。
図２（ａ）〜（ｆ）、図３（ｇ）〜（ｋ）は、請求項３に係る受動素子内蔵プリント配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。まず、樹脂単独または樹脂及び誘電体フィラーと、硬化触媒と、溶媒とを混合して樹脂溶液を作製し、樹脂溶液を離型処理が施されたポリエステル等の支持フィルム１２上にロールコーター等により塗布し、加熱、硬化して、支持フィルム１２上に所定厚のＣステージ状絶縁層２１を形成する（図２（ａ）参照）。
【００１４】
Ｃステージ状絶縁層２１の樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
誘電体フィラーとしては、公知のものを用いることができ、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。Ｃステージ状絶縁層２１の膜厚は、５〜５０μｍが好適であるが、これに限定されるものではない。
【００１５】
次に、樹脂と、硬化触媒と、溶媒とを混合して樹脂溶液を作製し、樹脂溶液をＣステージ状絶縁層２１上にロールコーター等により塗布し、加熱、乾燥して、Ｃステージ状絶縁層２１上に所定厚のＢステージ状接着層３１を形成する（図２（ｂ）参照）。
さらに、支持フィルム１２をＣステージ状絶縁層２１より剥離して、Ｃステージ状絶縁層２１上にＢステージ状接着層３１が形成された複合絶縁シート３０を作製する（図２（ｃ）参照）。
【００１６】
Ｂステージ状接着層３１の樹脂としては、エポキシ樹脂、エポキシ変性樹脂等を用いることができ、また、これら樹脂とゴム成分、あるいは熱可塑性樹脂とブレンドして使用することもできる。また、積層プレス時の流動性制御のため、シリカ等の無機フィラーを適量混入すると好都合である。
Ｂステージ状接着層３１の膜厚は、請求項２に記載されているように、１０〜３０μｍが望ましい。Ｂステージ状接着層３１の膜厚が１０μｍ以下だと接着性が低下し、３０μｍを越えるとラミネートあるいは加熱プレス時に樹脂が流れ出し、回路基板上に積層したときの複合絶縁層の膜厚変動を起こすからである。
【００１７】
次に、複合絶縁シート３０の所定位置にＮＣターレットパンチ、金型によるパンチ孔明けにより、所定サイズの貫通開口部３２及び貫通開口部３３を形成し、所定位置に貫通開口部が形成された複合絶縁シート３０ａを作製する（図２（ｄ）参照）。
ここで、貫通開口部の形成方法としてパンチ孔明けを用いる理由としては、貫通開口部の孔形状がＣステージ状絶縁層２１の側壁形状含めて正確に、再現性良く形成できるためで、貫通開口部の体積を一定にできることから、ここに形成するキャパシタ素子の容量、抵抗素子の抵抗値をねらいどうりの値に作製できる。
【００１８】
次に、絶縁基材１１の両面に銅箔からなる導体層４１が形成された両面銅貼り積層板の導体層４１をパターニング処理して、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び第１配線パターン４１ｄを形成して回路基板２０を作製する（図２（ｅ）参照）。
ここで、回路基板２０は、両面に配線パターンが形成された両面配線板の事例について説明したが、配線層数には特に限定されるものではなく、各種の積層回路板が適用できる。
【００１９】
次に、回路基板２０上のキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂと複合絶縁シート３０ａの貫通開口部３２及び３３を位置合わせして、重ね合わせ、所定の温度、圧力で熱プレスして、絶縁基材１１の一方の面に第１配線層４１ｄが、他方の面に、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び複合絶縁層３０ｂが形成された積層回路板４０を作製し、さらに、複合絶縁層３０ｂの所定位置にレーザー加工等によりビア用孔２２を形成する（図２（ｆ）参照）。
積層時のプレス圧は１〜１０ｋｇ／ｃｍ2が好ましい。１ｋｇ／ｃｍ2以下だとＢステージ状接着層３１の流動性が充分でないので回路基板２０との充分な密着性が得られず、１０ｋｇ／ｃｍ2以上ではＢステージ状接着層３１の流動性が高くなり、樹脂流れを起こす。
【００２０】
次に、積層回路板４０のキャパシタ用下部電極４１ａ上の開口部３２ａに、別途作製した誘電体フィラーを樹脂中に混入した誘電体樹脂溶液をスクリーン印刷、またはディスペンサー等で埋め込み、加熱硬化して、誘電体層５１を形成する（図３（ｇ）参照）。
【００２１】
誘電体樹脂溶液を構成している樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
誘電体フィラーとしては、公知のものを用いることができ、比誘電率が５０以上のものが好ましい。このようなものとして、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。
【００２２】
次に、積層回路板４０の抵抗用電極４１ｂ上の開口部３３ａに、別途作製したカーボン、グラファイト等の導電体を樹脂中に混入した抵抗体ペーストをスクリーン印刷、またはディスペンサー等で埋め込み、加熱硬化して、抵抗体層６１を作製する（図３（ｈ）参照）。
ここで、抵抗体ペーストを構成している樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
【００２３】
次に、積層回路板４０上の誘電体層５１及び抵抗体層６１の表面を研磨して、表面が平坦化された誘電体層５１ａ及び抵抗体層６１ａを形成する（図３（ｉ）参照）。
【００２４】
次に、積層回路板４０の絶縁層２１、誘電体層５１ａ、抵抗体層６１ａ上及びビア用孔２２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層７１及びフィルドビア７２を形成する（図３（ｊ）参照）。
【００２５】
次に、導体層７１をパターニング処理して、キャパシタ用上部電極７１ａ及び第２配線パターン７１ｃを形成して、絶縁基材１１の一方の面に、第１配線層４１ｄが、他方の面に、キャパシタ素子５０、抵抗素子６０及び第１配線パターン４１ｃとビア接続された第２配線パターン７１ｃが形成された３層（２＋１）の受動素子内蔵プリント配線板１００を得る（図３（ｋ）参照）。
さらに、必要であれば、ビルドアップ方式等により絶縁層を介して配線パターンを形成して、所望層数の受動素子内蔵プリント配線板を得ることができる。
【００２６】
本発明の受動素子内蔵のプリント配線板は、誘電体層及び抵抗体層を形成する絶縁層として、膜厚精度に優れたＣステージ状絶縁層を用いているため、容量及び抵抗精度に優れた、バラツキの少ないキャパシタ素子及び抵抗素子を得ることができる。
【００２７】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、エポキシ樹脂（ＥＰＰＮ−５０２Ｈ（商品名）：日本化薬社製）１００．０重量部と、フェノールノボラック（日本化薬社製）６３．５重量部とをシクロヘキサノンとＤＭＦの混合溶媒に溶解させた樹脂溶液Ａを作製した。この樹脂溶液Ａにチタン酸バリウム（ＢＴ−０５（商品名）：堺化学工業社製）５４５．０重量部と、硬化触媒として２−エチル−４−メチルイミダゾール（東京化成工業社製）０．２重量部とを練り込みロールで混練し、樹脂溶液Ｂを得た。
この樹脂溶液Ｂを離型処理が施されたポリエステルフィルムからなる支持フィルム１２上にロールコーター等により塗布し、１８０℃、２時間加熱、硬化して、支持フィルム１２上に５０μｍ厚のＣステージ状絶縁層２１を形成した（図２（ａ）参照）。
【００２８】
次に、エポキシ樹脂（ＥＰＰＮ−５０２Ｈ（商品名）：日本化薬社製）１００．０重量部と、フェノールノボラック（日本化薬社製）６３．５重量部と、ＣＴＢＮ（ハイカー／Ｂ．Ｆ．：グッドリッチ社製）７０．１重量部と、硬化触媒として２−エチル−４−メチルイミダゾール（東京化成工業社製）０．２重量部とをシクロヘキサノンとＤＭＦの混合溶媒に溶解させて樹脂溶液Ｃを得た。
この樹脂溶液ＣをＣステージ状絶縁層２１上にロールコーター等により塗布し、８０℃、１０分加熱、乾燥して、Ｃステージ状絶縁層２１上に２０μｍ厚のＢステージ状接着層３１を形成した（図２（ｂ）参照）。
さらに、支持フィルム１２をＣステージ状絶縁層２１より剥離して、Ｃステージ状絶縁層２１上にＢステージ状接着層３１が形成された複合絶縁シート３０を得た（図２（ｃ）参照）。
【００２９】
次に、複合絶縁シート３０の所定位置にＮＣターレットパンチ、金型によるパンチ孔明けにより、２００μｍφの貫通開口部３２及び貫通開口部３３を形成し、所定位置に貫通開口部が形成された複合絶縁シート３０ａを得た（図２（ｄ）参照）。
【００３０】
次に、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板ＦＲ−４（Ｒ−１７６６（商品名）：松下電工社製）を用い、銅箔をパターニング処理して、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び第１配線パターン４１ｄを形成して回路基板２０を得た（図２（ｅ）参照）。
【００３１】
次に、回路基板２０上のキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂと複合絶縁シート３０ａの貫通開口部３２及び３３を位置合わせして、重ね合わせ、１００℃、５ｋｇ／ｃｍ2の圧力で２０秒間加熱プレスして、絶縁基材１１の一方の面に第１配線層４１ｄが、他方の面に、第１配線パターン４１ｃ及びキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂ上に開口部３２ａ及び開口部３３ａが形成された複合絶縁層３０ｂからなる積層回路板４０を作製し、さらに、複合絶縁層３０ｂの所定位置にレーザー加工等によりビア用孔２２を形成した（図２（ｆ）参照）。
【００３２】
次に、積層回路板４０のキャパシタ用下部電極４１ａ上の開口部３２ａに、別途作製したビスフェノールＡ型エポキシ樹脂（エピコート８２８（商品名）：油化シェルエポキシ社製）５４．２重量部と、ビスフェノールＦ型エポキシ（８３０ＬＶＰ（商品名）：大日本インキ化学工業社製）４５．６重量部と、硬化触媒として２−エチル−４−メチルイミダゾール０．２重量部と、高誘電フィラーとしてチタン酸バリウム（ＢＴ−０５（商品名）：堺化学工業社製）４００．０重量部とを、練り込みロールで混練して作製した高誘電体樹脂溶液をディスペンサーで埋め込み、加熱硬化して、誘電体層５１を形成した（図３（ｇ）参照）。
【００３３】
次に、積層回路板４０の抵抗用電極４１ｂ上の開口部３３ａに、別途作製したカーボン、グラファイト等の導電体を樹脂中に混入した抵抗体ペーストをスクリーン印刷で埋め込み、加熱硬化して、抵抗体層６１を形成した（図３（ｈ）参照）。
【００３４】
次に、積層回路板４０上の誘電体層５１及び抵抗体層６１の表面を研磨して、表面が平坦化処理された誘電体層５１ａ及び抵抗体層６１ａを形成した（図３（ｉ）参照）。
【００３５】
次に、積層回路板４０の複合絶縁層３０ｂ、誘電体層５１ａ、抵抗体層６１ａ上及びビア用孔２２内に無電解銅めっきにて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層７１及びフィルドビア７２を形成した（図３（ｊ）参照）。
【００３６】
次に、導体層７１をパターニング処理して、キャパシタ用上部電極７１ａ及び第２配線パターン７１ｃを形成して、絶縁基材１１の一方の面に、第１配線層４１ｄが、他方の面に、キャパシタ素子５０、抵抗素子６０及び第１配線パターン４１ｃとビア接続された第２配線パターン７１ｃが形成された３層（２＋１）の受動素子内蔵プリント配線板１００を得た（図３（ｋ）参照）。
【００３７】
【発明の効果】
本発明の受動素子内蔵のプリント配線板は、誘電体層及び抵抗体層を形成する絶縁層として、膜厚精度に優れたＣステージ状絶縁層からなる複合絶縁層を用いているため、容量及び抵抗精度に優れ、バラツキの少ない所望の容量値を有するキャパシタ素子及び所望の抵抗値を有する抵抗素子を比較的容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の受動素子内蔵プリント配線板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｆ）は、請求項３に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｇ）〜（ｋ）は、請求項３に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】従来の受動素子内蔵の多層回路板の一例を示す模式部分構成断面図である。
【符号の説明】
１１……絶縁基材
１２……支持フィルム
２０……回路基板
２１……Ｃステージ状絶縁層
２２……ビア用孔
３０……複合絶縁シート
３０ａ……貫通開口部が形成された複合絶縁シート
３０ｂ……複合絶縁層
３１……Ｂステージ状接着層
３２、３３……貫通開口部
３２ａ、３３ａ……開口部
３５、８１……絶縁層
４０、７０……積層回路板
４１ａ、４７ａ……キャパシタ用下部電極
４１ｂ、４７ｂ……抵抗用電極
４１ｃ、４１ｄ、４２ａ、４２ｂ……第１配線パターン
４７ｃ、４７ｄ、７１ｃ……第２配線パターン
５０……キャパシタ素子
５１、５２……誘電体層
５１ａ……平坦化処理された誘電体層
６０……抵抗素子
６１、６２……抵抗体層
６１ａ……平坦化処理された抵抗体層
７１……導体層
７２……フィルドビア
７１ａ、７２ａ……キャパシタ用上部電極
１００……受動素子内蔵プリント配線板
【発明の属する技術分野】
本発明は受動素子内蔵のプリント配線板に関し、さらに詳しくはＣステージ状絶縁層とＢステージ状接着層からなる複合絶縁層にキャパシタ素子及び抵抗素子等の受動素子を内蔵した受動素子内蔵プリント配線板及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、高密度化、高性能化が進んでいる中で、そこに用いられるプリント配線板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たしたプリント配線板が求められている。
プリント配線板は、回路基板（内層基板）とプリプレグシートを積層して、配線パターン、ビアホールを形成してプリント配線板を形成していく方式から、回路基板上に絶縁層、配線回路パターンを交互に積み上げていくビルドアップ方式のプリント配線板へと移行しつつある。
【０００３】
近年、電子機器の高性能化に伴い、信号伝達速度の高速化が進められているが、これによって電気的雑音が増大することが問題になっている。この課題を解決するために、回路板上にデカップリング用のキャパシタを設ける等の措置がとられている。
また、電子機器の高密度化、高性能化を図るために、回路部品であるキャパシタ、インダクタ、抵抗等の受動素子を内蔵したプリント配線板の開発が行われている。
【０００４】
従来のキャパシタ素子及び抵抗素子を内蔵したプリント配線板の一例を図４に示す。
キャパシタ素子及び抵抗素子内蔵のプリント配線板の作製法は、まず、絶縁基材１１の両面に第１配線パターン４２ａ及び第１配線パターン４２ｂが形成された内層基板に絶縁層３５を介して、キャパシタ用下部電極４７ａ、抵抗用電極４７ｂ、第２配線パターン４７ｃ及び第２配線パターン４７ｄを形成した４層の積層回路板７０のキャパシタ用下部電極４７ａ及び抵抗用電極４７ｂ側の絶縁層３５上に樹脂溶液をスクリーン印刷等で塗膜を形成する方法、またはＢステージ状プリプレグシートをラミネートする方法等で絶縁層８１を形成する。
【０００５】
次に、キャパシタ用下部電極４７ａ及び抵抗用電極４７ｂ上の絶縁層８１にレーザー加工等により開口部を形成し、キャパシタ用下部電極４７ａ上の開口部に誘電材を混入した樹脂溶液をスクリーン印刷またはディスペンサー等で埋め込み、さらに、抵抗用電極４７ｂ上の開口部にカーボングラファイト等の導電材を混入した抵抗ペーストをスクリーン印刷またはディスペンサー等で埋め込み、加熱、硬化して、表面を研磨して誘電体層５２及び抵抗体層６２を形成し、誘電体層５２上にキャパシタ用上部電極７２ａを形成して、キャパシタ素子及び抵抗素子を形成して、キャパシタ素子及び抵抗素子内蔵のプリント配線板を作製するというものであった。
ここで、上記Ｂステージ状とは、加熱、加圧することにより、他の層との接着、硬化が行える半硬化状態を言う。
【０００６】
キャパシタ素子の容量は、面積に比例し、電極間距離に反比例するので、小面積で高容量のキャパシタ素子を得るためには、薄くて、均一な膜を有する高誘電率の誘電体層を如何に形成するかにある。
また、抵抗素子の抵抗は、断面積に反比例し、電極間距離に比例するため、高精度の抵抗素子を得るためには、均一な膜厚を有する抵抗層を形成する必要がある。
上記、スクリーン印刷等で塗膜を形成する方法、またはＢステージ状プリプレグシートをラミネートする方法等で絶縁層８１を形成する方法では、均一な、膜厚精度に優れた絶縁層を得るのが難しく、高精度のキャパシタ素子及び抵抗素子を得られ難いという問題を有する。
【０００７】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み考案されたもので、容量及び抵抗精度に優れ、且つバラツキの少ないキャパシタ素子及び抵抗素子が形成された受動素子内蔵のプリント配線板及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくとも誘電体層を有するキャパシタ素子及び抵抗体層を有する抵抗素子が内蔵されたプリント配線板であって、Ｃステージ状絶縁層とＢステージ状接着層からなる複合絶縁層内の貫通開口部に誘電体層及び抵抗体層が埋め込まれて硬化形成されていることにより前記キャパシタ素子及び抵抗素子が設けられていることを特徴とする受動素子内蔵プリント配線板としたものである。
【０００９】
また、請求項２においては、前記Ｂステージ状接着層の膜厚が１０〜３０μｍであることを特徴とする請求項１記載の受動素子内蔵プリント配線板としたものである。
また、請求項３においては、前記複合絶縁層内に形成された前記誘電体層及び抵抗体層が平坦化されていることを特徴とする請求項１又は２記載の受動素子内蔵プリント配線板としたものである。
また、請求項４においては、前記Ｂステージ状接着層は無機フィラーを含むことを特徴とする請求項１乃至３記載の受動素子内蔵プリント配線板としたものである。
【００１０】
さらにまた、請求項５においては、少なくとも以下の工程を備えることを特徴とする請求項１または２に記載の受動素子内蔵プリント配線板の製造方法としたものである。
（ａ）支持フィルム上に所定厚のＣステージ状絶縁層を形成し、さらに、Ｃステージ状絶縁層上に膜厚が１０〜３０μｍのＢステージ状接着層を形成し、支持フィルムを剥離して複合絶縁シートを作製する工程。
（ｂ）前記複合絶縁シートの所定位置にパンチ孔明けにより、所定サイズの貫通開口部を形成する工程。
（ｃ）少なくともキャパシタ用下部電極、抵抗用電極及び配線パターンが形成された回路基板を作製する工程。
（ｄ）前記貫通開口部が形成された複合絶縁シートと前記回路基板とを積層して、複合絶縁シートのキャパシタ用下部電極及び抵抗用電極上に開口部が形成された積層回路板を作製する工程。
（ｅ）前記積層回路板の開口部に誘電体フィラーを混入した誘電体樹脂ペーストを埋め込み、加熱硬化、平坦化処理を行って誘電体層を形成する工程。
（ｆ）前記積層回路板の開口部にカーボン、グラファイト等の導電材を混入した抵抗体ペーストを埋め込み、加熱硬化、平坦化処理を行って抵抗体層を形成する工程。
（ｇ）前記積層回路板の前記誘電体層上にキャパシタ用上部電極を形成してキャパシタ素子を、前記絶縁層上に第２配線パターンをそれぞれ形成して、キャパシタ素子及び抵抗素子等の受動素子を内蔵した受動素子内蔵プリント配線板を作製する工程。
また、請求項６においては、前記誘電体樹脂ペーストをスクリーン印刷又はディスペンサーで埋め込むことを特徴とする請求項５記載の受動素子内蔵プリント配線板の製造方法としたものである。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
請求項１に係る本発明の受動素子内蔵プリント配線板は、絶縁基材の両面に少なくとも配線パターンが形成された回路基板上にＣステージ状絶縁層とＢステージ状接着層からなる複合絶縁層を設けて、複合絶縁層の所定位置に誘電体層及び抵抗体層を形成して、キャパシタ素子５０及び抵抗素子６０を作製するもので、誘電体層及び抵抗体層の膜厚精度が高く、容量及び抵抗精度に優れたキャパシタ素子及び抵抗素子が得られるようにしたものである（図１参照）。
ここで、Ｃステージ状とは、それ自体では他の層と接着しない硬化している状態をいう。
【００１２】
図１に本発明の受動素子内蔵プリント配線板の一実施例を示す模式構成部分断面図を示す。
本発明の受動素子内蔵プリント配線板１００は、予めＣステージ状絶縁層２１上にＢステージ状絶縁層３１が形成された複合絶縁シート３０の所定位置に貫通開口部が形成された複合絶縁シート３０ａを、絶縁基材上１１に配線パターンが形成された回路基板２０上に積層して積層回路板４０を作製し、キャパシタ用下部電極４１ａ上の開口部に誘電体層及びキャパシタ用上部電極７１ａを、抵抗用電極４１ｂ上の開口部に抵抗体層を形成して、キャパシタ素子５０及び抵抗素子６０を作製したものである。
ここで、キャパシタ素子５０及び抵抗素子６０は必ずしも同一面の複合絶縁層に形成する必要はなく、２層以上の複合絶縁層にまたがって、キャパシタ素子５０、抵抗素子６０をそれぞれ別々に形成しても良い。
このように、膜厚精度に優れたＣステージ状絶縁層からなる複合絶縁層に誘電体層５１ａ及び抵抗層６１ａを形成するので、容量及び抵抗精度に優れた、バラツキの少ないキャパシタ素子及び抵抗素子が得られる。
ここでは、回路基板２０として２層の両面配線板を用いた事例について説明したが、回路基板２０の配線層数には特に限定されるものではなく、必要に応じて任意の層数の回路基板を使用できる。
また、内蔵する受動素子についても、キャパシタ素子及び抵抗素子だけでなく、インダクタ素子を必要に応じて設けることができる。
【００１３】
以下、受動素子内蔵プリント配線板の製造方法について説明する。
図２（ａ）〜（ｆ）、図３（ｇ）〜（ｋ）は、請求項３に係る受動素子内蔵プリント配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。まず、樹脂単独または樹脂及び誘電体フィラーと、硬化触媒と、溶媒とを混合して樹脂溶液を作製し、樹脂溶液を離型処理が施されたポリエステル等の支持フィルム１２上にロールコーター等により塗布し、加熱、硬化して、支持フィルム１２上に所定厚のＣステージ状絶縁層２１を形成する（図２（ａ）参照）。
【００１４】
Ｃステージ状絶縁層２１の樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
誘電体フィラーとしては、公知のものを用いることができ、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。Ｃステージ状絶縁層２１の膜厚は、５〜５０μｍが好適であるが、これに限定されるものではない。
【００１５】
次に、樹脂と、硬化触媒と、溶媒とを混合して樹脂溶液を作製し、樹脂溶液をＣステージ状絶縁層２１上にロールコーター等により塗布し、加熱、乾燥して、Ｃステージ状絶縁層２１上に所定厚のＢステージ状接着層３１を形成する（図２（ｂ）参照）。
さらに、支持フィルム１２をＣステージ状絶縁層２１より剥離して、Ｃステージ状絶縁層２１上にＢステージ状接着層３１が形成された複合絶縁シート３０を作製する（図２（ｃ）参照）。
【００１６】
Ｂステージ状接着層３１の樹脂としては、エポキシ樹脂、エポキシ変性樹脂等を用いることができ、また、これら樹脂とゴム成分、あるいは熱可塑性樹脂とブレンドして使用することもできる。また、積層プレス時の流動性制御のため、シリカ等の無機フィラーを適量混入すると好都合である。
Ｂステージ状接着層３１の膜厚は、請求項２に記載されているように、１０〜３０μｍが望ましい。Ｂステージ状接着層３１の膜厚が１０μｍ以下だと接着性が低下し、３０μｍを越えるとラミネートあるいは加熱プレス時に樹脂が流れ出し、回路基板上に積層したときの複合絶縁層の膜厚変動を起こすからである。
【００１７】
次に、複合絶縁シート３０の所定位置にＮＣターレットパンチ、金型によるパンチ孔明けにより、所定サイズの貫通開口部３２及び貫通開口部３３を形成し、所定位置に貫通開口部が形成された複合絶縁シート３０ａを作製する（図２（ｄ）参照）。
ここで、貫通開口部の形成方法としてパンチ孔明けを用いる理由としては、貫通開口部の孔形状がＣステージ状絶縁層２１の側壁形状含めて正確に、再現性良く形成できるためで、貫通開口部の体積を一定にできることから、ここに形成するキャパシタ素子の容量、抵抗素子の抵抗値をねらいどうりの値に作製できる。
【００１８】
次に、絶縁基材１１の両面に銅箔からなる導体層４１が形成された両面銅貼り積層板の導体層４１をパターニング処理して、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び第１配線パターン４１ｄを形成して回路基板２０を作製する（図２（ｅ）参照）。
ここで、回路基板２０は、両面に配線パターンが形成された両面配線板の事例について説明したが、配線層数には特に限定されるものではなく、各種の積層回路板が適用できる。
【００１９】
次に、回路基板２０上のキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂと複合絶縁シート３０ａの貫通開口部３２及び３３を位置合わせして、重ね合わせ、所定の温度、圧力で熱プレスして、絶縁基材１１の一方の面に第１配線層４１ｄが、他方の面に、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び複合絶縁層３０ｂが形成された積層回路板４０を作製し、さらに、複合絶縁層３０ｂの所定位置にレーザー加工等によりビア用孔２２を形成する（図２（ｆ）参照）。
積層時のプレス圧は１〜１０ｋｇ／ｃｍ2が好ましい。１ｋｇ／ｃｍ2以下だとＢステージ状接着層３１の流動性が充分でないので回路基板２０との充分な密着性が得られず、１０ｋｇ／ｃｍ2以上ではＢステージ状接着層３１の流動性が高くなり、樹脂流れを起こす。
【００２０】
次に、積層回路板４０のキャパシタ用下部電極４１ａ上の開口部３２ａに、別途作製した誘電体フィラーを樹脂中に混入した誘電体樹脂溶液をスクリーン印刷、またはディスペンサー等で埋め込み、加熱硬化して、誘電体層５１を形成する（図３（ｇ）参照）。
【００２１】
誘電体樹脂溶液を構成している樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
誘電体フィラーとしては、公知のものを用いることができ、比誘電率が５０以上のものが好ましい。このようなものとして、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。
【００２２】
次に、積層回路板４０の抵抗用電極４１ｂ上の開口部３３ａに、別途作製したカーボン、グラファイト等の導電体を樹脂中に混入した抵抗体ペーストをスクリーン印刷、またはディスペンサー等で埋め込み、加熱硬化して、抵抗体層６１を作製する（図３（ｈ）参照）。
ここで、抵抗体ペーストを構成している樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、フェノール樹脂、ＰＥＥＫ、ＰＴＦＥ等を上げることができる。
【００２３】
次に、積層回路板４０上の誘電体層５１及び抵抗体層６１の表面を研磨して、表面が平坦化された誘電体層５１ａ及び抵抗体層６１ａを形成する（図３（ｉ）参照）。
【００２４】
次に、積層回路板４０の絶縁層２１、誘電体層５１ａ、抵抗体層６１ａ上及びビア用孔２２内に無電解銅めっき等にて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層７１及びフィルドビア７２を形成する（図３（ｊ）参照）。
【００２５】
次に、導体層７１をパターニング処理して、キャパシタ用上部電極７１ａ及び第２配線パターン７１ｃを形成して、絶縁基材１１の一方の面に、第１配線層４１ｄが、他方の面に、キャパシタ素子５０、抵抗素子６０及び第１配線パターン４１ｃとビア接続された第２配線パターン７１ｃが形成された３層（２＋１）の受動素子内蔵プリント配線板１００を得る（図３（ｋ）参照）。
さらに、必要であれば、ビルドアップ方式等により絶縁層を介して配線パターンを形成して、所望層数の受動素子内蔵プリント配線板を得ることができる。
【００２６】
本発明の受動素子内蔵のプリント配線板は、誘電体層及び抵抗体層を形成する絶縁層として、膜厚精度に優れたＣステージ状絶縁層を用いているため、容量及び抵抗精度に優れた、バラツキの少ないキャパシタ素子及び抵抗素子を得ることができる。
【００２７】
【実施例】
以下、実施例により本発明を詳細に説明する。
まず、エポキシ樹脂（ＥＰＰＮ−５０２Ｈ（商品名）：日本化薬社製）１００．０重量部と、フェノールノボラック（日本化薬社製）６３．５重量部とをシクロヘキサノンとＤＭＦの混合溶媒に溶解させた樹脂溶液Ａを作製した。この樹脂溶液Ａにチタン酸バリウム（ＢＴ−０５（商品名）：堺化学工業社製）５４５．０重量部と、硬化触媒として２−エチル−４−メチルイミダゾール（東京化成工業社製）０．２重量部とを練り込みロールで混練し、樹脂溶液Ｂを得た。
この樹脂溶液Ｂを離型処理が施されたポリエステルフィルムからなる支持フィルム１２上にロールコーター等により塗布し、１８０℃、２時間加熱、硬化して、支持フィルム１２上に５０μｍ厚のＣステージ状絶縁層２１を形成した（図２（ａ）参照）。
【００２８】
次に、エポキシ樹脂（ＥＰＰＮ−５０２Ｈ（商品名）：日本化薬社製）１００．０重量部と、フェノールノボラック（日本化薬社製）６３．５重量部と、ＣＴＢＮ（ハイカー／Ｂ．Ｆ．：グッドリッチ社製）７０．１重量部と、硬化触媒として２−エチル−４−メチルイミダゾール（東京化成工業社製）０．２重量部とをシクロヘキサノンとＤＭＦの混合溶媒に溶解させて樹脂溶液Ｃを得た。
この樹脂溶液ＣをＣステージ状絶縁層２１上にロールコーター等により塗布し、８０℃、１０分加熱、乾燥して、Ｃステージ状絶縁層２１上に２０μｍ厚のＢステージ状接着層３１を形成した（図２（ｂ）参照）。
さらに、支持フィルム１２をＣステージ状絶縁層２１より剥離して、Ｃステージ状絶縁層２１上にＢステージ状接着層３１が形成された複合絶縁シート３０を得た（図２（ｃ）参照）。
【００２９】
次に、複合絶縁シート３０の所定位置にＮＣターレットパンチ、金型によるパンチ孔明けにより、２００μｍφの貫通開口部３２及び貫通開口部３３を形成し、所定位置に貫通開口部が形成された複合絶縁シート３０ａを得た（図２（ｄ）参照）。
【００３０】
次に、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に１８μｍの銅箔を貼り合わせた銅張り積層板ＦＲ−４（Ｒ−１７６６（商品名）：松下電工社製）を用い、銅箔をパターニング処理して、キャパシタ用下部電極４１ａ、抵抗用電極４１ｂ、第１配線パターン４１ｃ及び第１配線パターン４１ｄを形成して回路基板２０を得た（図２（ｅ）参照）。
【００３１】
次に、回路基板２０上のキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂと複合絶縁シート３０ａの貫通開口部３２及び３３を位置合わせして、重ね合わせ、１００℃、５ｋｇ／ｃｍ2の圧力で２０秒間加熱プレスして、絶縁基材１１の一方の面に第１配線層４１ｄが、他方の面に、第１配線パターン４１ｃ及びキャパシタ用下部電極４１ａ及び抵抗用電極４１ｂ上に開口部３２ａ及び開口部３３ａが形成された複合絶縁層３０ｂからなる積層回路板４０を作製し、さらに、複合絶縁層３０ｂの所定位置にレーザー加工等によりビア用孔２２を形成した（図２（ｆ）参照）。
【００３２】
次に、積層回路板４０のキャパシタ用下部電極４１ａ上の開口部３２ａに、別途作製したビスフェノールＡ型エポキシ樹脂（エピコート８２８（商品名）：油化シェルエポキシ社製）５４．２重量部と、ビスフェノールＦ型エポキシ（８３０ＬＶＰ（商品名）：大日本インキ化学工業社製）４５．６重量部と、硬化触媒として２−エチル−４−メチルイミダゾール０．２重量部と、高誘電フィラーとしてチタン酸バリウム（ＢＴ−０５（商品名）：堺化学工業社製）４００．０重量部とを、練り込みロールで混練して作製した高誘電体樹脂溶液をディスペンサーで埋め込み、加熱硬化して、誘電体層５１を形成した（図３（ｇ）参照）。
【００３３】
次に、積層回路板４０の抵抗用電極４１ｂ上の開口部３３ａに、別途作製したカーボン、グラファイト等の導電体を樹脂中に混入した抵抗体ペーストをスクリーン印刷で埋め込み、加熱硬化して、抵抗体層６１を形成した（図３（ｈ）参照）。
【００３４】
次に、積層回路板４０上の誘電体層５１及び抵抗体層６１の表面を研磨して、表面が平坦化処理された誘電体層５１ａ及び抵抗体層６１ａを形成した（図３（ｉ）参照）。
【００３５】
次に、積層回路板４０の複合絶縁層３０ｂ、誘電体層５１ａ、抵抗体層６１ａ上及びビア用孔２２内に無電解銅めっきにて薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、所定厚の導体層７１及びフィルドビア７２を形成した（図３（ｊ）参照）。
【００３６】
次に、導体層７１をパターニング処理して、キャパシタ用上部電極７１ａ及び第２配線パターン７１ｃを形成して、絶縁基材１１の一方の面に、第１配線層４１ｄが、他方の面に、キャパシタ素子５０、抵抗素子６０及び第１配線パターン４１ｃとビア接続された第２配線パターン７１ｃが形成された３層（２＋１）の受動素子内蔵プリント配線板１００を得た（図３（ｋ）参照）。
【００３７】
【発明の効果】
本発明の受動素子内蔵のプリント配線板は、誘電体層及び抵抗体層を形成する絶縁層として、膜厚精度に優れたＣステージ状絶縁層からなる複合絶縁層を用いているため、容量及び抵抗精度に優れ、バラツキの少ない所望の容量値を有するキャパシタ素子及び所望の抵抗値を有する抵抗素子を比較的容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の受動素子内蔵プリント配線板の一実施例を示す模式部分構成断面図である。
【図２】（ａ）〜（ｆ）は、請求項３に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図３】（ｇ）〜（ｋ）は、請求項３に係る本発明の受動素子内蔵プリント配線板の製造方法における工程の一部を示す模式部分構成断面図である。
【図４】従来の受動素子内蔵の多層回路板の一例を示す模式部分構成断面図である。
【符号の説明】
１１……絶縁基材
１２……支持フィルム
２０……回路基板
２１……Ｃステージ状絶縁層
２２……ビア用孔
３０……複合絶縁シート
３０ａ……貫通開口部が形成された複合絶縁シート
３０ｂ……複合絶縁層
３１……Ｂステージ状接着層
３２、３３……貫通開口部
３２ａ、３３ａ……開口部
３５、８１……絶縁層
４０、７０……積層回路板
４１ａ、４７ａ……キャパシタ用下部電極
４１ｂ、４７ｂ……抵抗用電極
４１ｃ、４１ｄ、４２ａ、４２ｂ……第１配線パターン
４７ｃ、４７ｄ、７１ｃ……第２配線パターン
５０……キャパシタ素子
５１、５２……誘電体層
５１ａ……平坦化処理された誘電体層
６０……抵抗素子
６１、６２……抵抗体層
６１ａ……平坦化処理された抵抗体層
７１……導体層
７２……フィルドビア
７１ａ、７２ａ……キャパシタ用上部電極
１００……受動素子内蔵プリント配線板
Claims (6)
- 少なくとも誘電体層を有するキャパシタ素子及び抵抗体層を有する抵抗素子が内蔵されたプリント配線板であって、Ｃステージ状絶縁層とＢステージ状接着層からなる複合絶縁層内の貫通開口部に誘電体層及び抵抗体層が埋め込まれて硬化形成されていることにより前記キャパシタ素子及び抵抗素子が設けられていることを特徴とする受動素子内蔵プリント配線板。
- 前記Ｂステージ状接着層の膜厚が１０〜３０μｍであることを特徴とする請求項１記載の受動素子内蔵プリント配線板。
- 前記複合絶縁層内に形成された前記誘電体層及び抵抗体層が平坦化されていることを特徴とする請求項１又は２記載の受動素子内蔵プリント配線板。
- 前記Ｂステージ状接着層は無機フィラーを含むことを特徴とする請求項１乃至３記載の受動素子内蔵プリント配線板。
- 少なくとも以下の工程を備えることを特徴とする請求項１または２に記載の受動素子内蔵プリント配線板の製造方法。
（ａ）支持フィルム上に所定厚のＣステージ状絶縁層を形成し、さらに、Ｃステージ状絶縁層上に膜厚が１０〜３０μｍのＢステージ状接着層を形成し、支持フィルムを剥離して複合絶縁シートを作製する工程。
（ｂ）前記複合絶縁シートの所定位置にパンチ孔明けにより、所定サイズの貫通開口部を形成する工程。
（ｃ）少なくともキャパシタ用下部電極、抵抗用電極及び配線パターンが形成された回路基板を作製する工程。
（ｄ）前記貫通開口部が形成された複合絶縁シートと前記回路基板とを積層して、複合絶縁シートのキャパシタ用下部電極及び抵抗用電極上に開口部が形成された積層回路板を作製する工程。
（ｅ）前記積層回路板の開口部に誘電体フィラーを混入した誘電体樹脂ペーストを埋め込み、加熱硬化、平坦化処理を行って誘電体層を形成する工程。
（ｆ）前記積層回路板の開口部にカーボン、グラファイト等の導電材を混入した抵抗体ペーストを埋め込み、加熱硬化、平坦化処理を行って抵抗体層を形成する工程。
（ｇ）前記積層回路板の前記誘電体層上にキャパシタ用上部電極を形成してキャパシタ素子を、前記絶縁層上に第２配線パターンをそれぞれ形成して、キャパシタ素子及び抵抗素子等の受動素子を内蔵した受動素子内蔵プリント配線板を作製する工程。 - 前記誘電体樹脂ペーストをスクリーン印刷又はディスペンサーで埋め込むことを特徴とする請求項５記載の受動素子内蔵プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219242A JP4126985B2 (ja) | 2002-07-29 | 2002-07-29 | 受動素子内蔵プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219242A JP4126985B2 (ja) | 2002-07-29 | 2002-07-29 | 受動素子内蔵プリント配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063722A JP2004063722A (ja) | 2004-02-26 |
| JP4126985B2 true JP4126985B2 (ja) | 2008-07-30 |
Family
ID=31940196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219242A Expired - Fee Related JP4126985B2 (ja) | 2002-07-29 | 2002-07-29 | 受動素子内蔵プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4126985B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342353B2 (ja) | 2004-03-17 | 2009-10-14 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| US7565738B2 (en) | 2004-05-31 | 2009-07-28 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| JP4770133B2 (ja) * | 2004-06-22 | 2011-09-14 | 凸版印刷株式会社 | 素子内蔵基板及びその製造方法 |
| KR100645643B1 (ko) | 2004-07-14 | 2006-11-15 | 삼성전기주식회사 | 수동소자칩 내장형의 인쇄회로기판의 제조방법 |
| KR100598274B1 (ko) | 2004-09-01 | 2006-07-07 | 삼성전기주식회사 | 저항 내장형 인쇄회로기판 및 그 제조 방법 |
| JP4487875B2 (ja) | 2005-07-20 | 2010-06-23 | セイコーエプソン株式会社 | 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 |
| KR101448110B1 (ko) | 2007-12-10 | 2014-10-08 | 삼성전자 주식회사 | 반도체 소자 내장형 인쇄회로기판의 제조 방법 |
| CN114206032A (zh) * | 2021-12-23 | 2022-03-18 | 四川省华兴宇电子科技有限公司 | 一种埋置无源元件印制电路板的制作方法 |
-
2002
- 2002-07-29 JP JP2002219242A patent/JP4126985B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063722A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197213B2 (ja) | プリント配線板およびその製造方法 | |
| WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
| JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
| JP3903701B2 (ja) | 多層回路基板とその製造方法 | |
| US7059039B2 (en) | Method for producing printed wiring boards | |
| JP4126985B2 (ja) | 受動素子内蔵プリント配線板及びその製造方法 | |
| JPH07263828A (ja) | プリント配線基板及びその製造方法 | |
| JP4207517B2 (ja) | 素子内蔵基板 | |
| JP5077800B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2004095804A (ja) | 受動素子内蔵プリント配線板及びその製造方法 | |
| KR101281898B1 (ko) | 다층 프린트배선판 및 그 제조방법 | |
| JP4010202B2 (ja) | 多層回路板製造方法 | |
| JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3440174B2 (ja) | 多層プリント配線基板とその製造方法 | |
| JP4200802B2 (ja) | 素子内蔵基板及びその製造方法 | |
| JP4269657B2 (ja) | 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板 | |
| JPH11233946A (ja) | 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法 | |
| JP3738536B2 (ja) | プリント配線基板の製造方法 | |
| JPH11251703A (ja) | 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 | |
| WO2018037434A1 (ja) | 回路基板の製造方法 | |
| JP3728059B2 (ja) | 多層配線基板 | |
| JP4453325B2 (ja) | 電子部品内蔵基板の製造方法 | |
| JP3588888B2 (ja) | 多層プリント配線基板の製造方法 | |
| JPH09321430A (ja) | 多層プリント配線基板の製造方法 | |
| JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |