JP4770133B2 - 素子内蔵基板及びその製造方法 - Google Patents

Description

本発明は、基板上に電子素子を形成した素子内蔵基板、及びこの素子内蔵基板の製造方法に関する。

電子機器の小型化のために、この電子機器に組込む各種の電子部品を搭載した基板も小型化が求められている。この小型化の手法の一つとして、基板上に抵抗素子やキャパシタ素子等の電子素子を形成した素子内蔵基板が実用化されている（例えば、特許文献１参照）。

図１３（ａ）は基板上に抵抗素子が形成された素子内蔵基板を示す上面図であり、図１３（ｂ）は図１３（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。

絶縁基板１上に一対の配線パターン２が形成されている。各配線パターン２の互いに対向する位置に接続電極２ａがそれぞれ形成されている。各配線パターン２の接続電極２ａ表面に酸化防止用の金属メッキ膜３が形成されている。この金属メッキ膜３が形成された接続電極２ａ相互間を接続するように抵抗ペースト４がスクリーン印刷され焼成されている。したがって、一対の配線パターン２及びこの配線パターン２間に形成された抵抗ペースト４で抵抗素子を形成している。

図１４（ａ）は基板上にキャパシタ素子が形成された素子内蔵基板を示す上面図であり、図１４（ｂ）は図１４（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。

絶縁基板１上に一対の配線パターン２が形成されている。一方の配線パターン２の先端に接続電極２ａが形成され、他方の配線パターン２の先端に矩形形状の下部電極２ｂが形成されている。下部電極２ｂの上面にこの下部電極２ｂを覆うように誘電体ペースト５がスクリーン印刷され焼成されている。この誘電体ペースト５の上面及び接続電極２ａを共通に覆う導電性ペースト６からなる上部電極７がスクリーン印刷され焼成されている。したがって、下部電極２ｂ、上部電極７及びこの電極２ｂ、７間に形成された誘電体ペースト５でキャパシタ素子を形成している。
特開２００２―２８０６９９号公報

しかしながら図１３、図１４に示す抵抗素子が形成された素子内蔵基板及びキャパシタ素子が形成された素子内蔵基板においてもまだ改良すべき次のような課題があった。

一般に、素子内蔵基板における抵抗素子の抵抗値、キャパシタ素子の静電容量値は、一定厚みの抵抗ペースト４、一定厚みの導電性ペースト５を想定して設定されている。したがって、抵抗ペースト４、誘電体ペースト５の厚みは一定であることが望まれる。

抵抗ペースト４及び誘電体ペースト５は、前述したように、一般に、スクリーン印刷手法を用いて印刷される。しかし、このスクリーン（可撓性を有するメッシュ状の布）を用いた印刷手法においては、スクリーンが対向する印刷対象領域に配線パターン等の突起物の面積密度が小さい条件においては、スクリーンと基板等の印刷対象面との間隔が短くなる。印刷対象面との間隔が短くなると、結果的に、スクリーンから印刷対象面に移されるペーストの厚みが薄くなる。

ペーストの厚みが薄くなることは、スクリーン印刷手法を用いて印刷される抵抗ペースト４及び誘電体ペースト５の厚みが薄くなることを意味する。例えば、抵抗ペースト４の厚みが薄くなると、抵抗素子の抵抗値が設計値より大きくなり、例えば、誘電体ペースト５の厚みが薄くなると、キャパシタ素子の静電容量値が設計値より大きくなる。

このように、スクリーンが対向する印刷対象領域に配線パターン等の突起物の有無に応じて、スクリーン印刷手法を用いて印刷された抵抗ペースト４及び誘電体ペースト５の厚みが変動し、電子部品の特性の精度が低下する問題があった。

本発明はこのような事情に鑑みてなされたものであり、スクリーン印刷手法を用いて印刷された電子素子の一部を構成する抵抗ペースト、誘電体ペースト等の機能ペーストの厚み変動を抑制でき、基板上に形成された電子素子の特性値の精度を大幅に向上できる素子内蔵基板、及び素子内蔵基板の製造方法を提供することを目的とする。

上記課題を解消するために、本発明は、複数の配線パターン相互間又は配線パターン上に機能ペーストを印刷してなる電子素子を基板上に形成した素子内蔵基板において、基板上における第１の方向について互いに対向する電子素子電極を備え、電子素子電極及び機能ペーストが印刷される予定の位置を挟み、前記第１の方向と直角に交わる第２の方向について互いに対向する位置に複数の厚みガイドを備え、スクリーン印刷手法を用い、かつスキージを複数の厚みガイド上を移動させながら機能ペーストが印刷されている。

このように構成された素子内蔵基板において、機能ペーストの厚み変動が抑制される理由を説明する。
スクリーン（可撓性を有するメッシュ状の布）を用いた印刷手法においては、印刷の際には、原則として、スクリーンは基板等の印刷対象面に接触している。しかし、実際には、スクリーンが対向する印刷対象領域の近傍に複数の厚みガイド等の突起物が確実に存在するので、このスクリーンは、突起物の高さ分だけ、印刷対象面から浮き上がり、スクリーンと基板等の印刷対象面との間隔が大きくなる。印刷対象面との間隔が大きくなると、結果的に、スクリーンから印刷対象面に移されるペーストの厚みが厚くなる。

すなわち、スクリーンが対向する印刷対象領域に配線パターン等の突起物の面積密度は、基板上に形成される回路構成の種類や規模、及び搭載される電子部品の配置方法によって大きく変動する。その結果、例えば、突起物の面積密度が小さい基板におけるスクリーンと基板等の印刷対象面との間隔が短くなり、印刷されるペーストの厚みが薄くなることが発生する。本発明においては、このような事態の発生が未然に防止される。その結果、基板上に形成された電子素子の特性値の精度を大幅に向上できる。

また、別の発明は、上述した発明の素子内蔵基板において、厚みガイドは配線パターン又は導電性ペーストパターンで形成されている。

また、別の発明は、上述した発明の素子内蔵基板において、機能ペーストは抵抗ペーストであり、電子素子は抵抗素子である。

さらに、別の発明は、上述した発明の素子内蔵基板において、機能ペーストは誘電体ペーストであり、電子素子はキャパシタ素子である。

また、別の発明の素子内蔵基板の製造方法は、基板の上面に、複数の配線パターンと、この配線パターン相互間又は配線パターン上に印刷予定の機能ペーストを挟み互いに対向する位置に複数の厚みガイドとを形成するステップと、形成された配線パターン相互間又は配線パターン上に、スクリーン印刷手法を用い、かつスキージを複数の厚みガイド上を移動させながら、機能ペーストを印刷するステップとを備えている。

このように構成された素子内蔵基板の製造方法においては、基板の上面に形成された配線パターン相互間又は配線パターン上に、スクリーン印刷手法を用い、かつスキージを複数の厚みガイド上を移動させながら、機能ペーストを印刷するようにしている。その結果、スキージは厚みガイドの高さに相当する印刷対象面との間隔を維持して移動するので、印刷された機能ペーストは所定厚みを有した一定値に制御される。

本発明の素子内蔵基板及び素子内蔵基板の製造方法においては、基板上における機能ペーストを挟み互いに対向する位置に複数の厚みガイドを形成している。したがって、スクリーン印刷手法を用いて印刷された電子素子の一部を構成する抵抗ペースト、誘電体ペースト等の機能ペーストの厚み変動を抑制でき、基板上に形成された電子素子の特性値の精度を大幅に向上できる。

以下、本発明の各実施形態を図面を用いて説明する。

（第１実施形態）
図１（ａ）は本発明の第１実施形態の素子内蔵基板の概略構成を示す上面図であり、図１（ｂ）は図１（ａ）に示す素子内蔵基板をＡ―Ａ線で切断したときの側断面図であり、図１（ｃ）は図１（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。図１３に示す従来の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

矩形状の絶縁基板１上にＣｕ等の導電性材料からなる一対の配線パターン２が形成されている。各配線パターン２の互いに対向する位置に接続電極２ａがそれぞれ形成されている。さらに、この絶縁基板１上における縁の近傍に長尺の一対の厚みガイド８が、配線パターン２と同一材料で形成されている。

各配線パターン２の接続電極２ａ表面に酸化防止用の金属メッキ膜３が形成されている。この金属メッキ膜３は、例えばＡｕ、Ａｇ、Ｎｉ等で形成されている。この金属メッキ膜３が形成された接続電極２ａ相互間を接続するように機能ペーストとしての抵抗ペースト４がスクリーン印刷され焼成されている。したがって、一対の配線パターン２及びこの配線パターン２間に形成された抵抗ペースト４で抵抗素子を形成している。

このように構成された第１実施形態の素子内蔵基板においては、絶縁基板１上における機能ペーストとしての抵抗ペースト４を挟み互いに対向する位置に一対の厚みガイド８が形成されている。したがって、スクリーンを用いて抵抗ペースト４を、接続電極２ａ相互間を接続するように絶縁基板１上に印刷する際に、このスクリーンは、一対の厚みガイド８の高さ分だけ、印刷対象面である絶縁基板１上から浮き上がり、スクリーンと絶縁基板１との間隔が大きくなる。その結果、絶縁基板１上にスクリーン印刷される抵抗ペースト４の厚みが厚く、かつ一定になる。

よって、図１３に示した従来の素子内蔵基板におけるスクリーンと絶縁基板１との間隔が短くなり印刷される抵抗ペースト４の厚みが薄くなることが防止される。その結果、絶縁基板１上に形成された抵抗素子の抵抗値の精度を大幅に向上できる。

なお、一対の厚みガイド８を有する抵抗素子の抵抗値は、厚みガイド８を有しない従来の素子内蔵基板における抵抗素子に比較して約１０％小さくなり、配線パターンの配置が密の部分とほぼ同等になった。

（第２実施形態）
図２（ａ）は本発明の第２実施形態の素子内蔵基板の概略構成を示す上面図であり、図２（ｂ）は図２（ａ）に示す素子内蔵基板をＡ―Ａ線で切断したときの側断面図であり、図２（ｃ）は図２（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。図１に示す第１実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

この第２実施形態の素子内蔵基板においては、第１実施形態の素子内蔵基板における接続電極２表面に、金属メッキ膜３の代わりに、Ａｇ等の導電性ペースト９がスクリーン印刷手法を用いて印刷されている。この導電性ペースト９が印刷された接続電極２ａ相互間を接続するように抵抗ペースト４が絶縁基板１上にスクリーン印刷され焼成されている。

このように構成された第２実施形態の素子内蔵基板においても、抵抗ペースト４を挟み互いに対向する位置に一対の厚みガイド８が形成されているので、先に説明した第１実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

（第３実施形態）
図３（ａ）は本発明の第３実施形態の素子内蔵基板の概略構成を示す上面図であり、図３（ｂ）は図３（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。図２に示す第２実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

この第３実施形態の素子内蔵基板においては、各配線パターン２の接続電極２ａ相互間に、この接続電極２ａに対して微少間隔を有して抵抗ペースト４が絶縁基板１上にスクリーン印刷され焼成されている。そして、抵抗ペースト４の端部の上面と接続電極２ａとを接続する導電性ペースト９がスクリーン印刷され焼成されている。

このように構成された第３実施形態の素子内蔵基板においても、抵抗ペースト４を挟み互いに対向する位置に一対の厚みガイド８が形成されているので、先に説明した第１実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

また、この第３実施形態の素子内蔵基板においては、抵抗ペースト４は絶縁基板１上にのみ印刷されているので、抵抗ペースト４の平坦性がより一層向上し、抵抗素子の抵抗値の精度がさらに向上する。

（第４実施形態）
図４は本発明の第４実施形態の素子内蔵基板の概略構成を示す上面図である。図２に示す第２実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

この第４実施形態の素子内蔵基板においては、絶縁基板１上における縁の近傍に別の一対の配線パターン１０が形成されている。この一対の配線パターン１０の上面の一部に導電性ペーストからなる複数の厚みガイド１１がスクリーン印刷手法を用いて印刷されている。

このように構成された第４実施形態の素子内蔵基板においても、抵抗ペースト４を挟み互いに対向する位置に一組の厚みガイド１１が形成されているので、先に説明した第１実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

（第５実施形態）
図５は本発明の第５実施形態の素子内蔵基板の概略構成を示す上面図である。図１に示す第１実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

この第５実施形態の素子内蔵基板においては、絶縁基板１上における縁の近傍に形成された各厚みガイド８ａの他端は、一方の配線パターン２の中途位置に接続されている。すなわち、各厚みガイド８ａは一方の配線パターン２と一体形成されている。

このように構成された第５実施形態の素子内蔵基板においても、抵抗ペースト４を挟み互いに対向する位置に一対の厚みガイド８ａが形成されているので、先に説明した第１実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

さらに、各厚みガイド８ａを、他の配線パターン２に対して独立パターンでなく電気的に接続されたパターンとしているので、独立パターン時に生じる静電容量等の発生を防止でき、この絶縁基板１上に形成される抵抗素子の抵抗値の安定性をより一層向上できる。

（第６実施形態）
図６（ａ）は本発明の第６実施形態の素子内蔵基板の概略構成を示す上面図であり、図６（ｂ）は図６（ａ）に示す素子内蔵基板をＡ―Ａ線で切断したときの側断面図であり、図６（ｃ）は図６（ａ）に示す素子内蔵基板をＢ―Ｂ線で切断したときの垂直断面図である。図１４に示す従来の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としてのキャパシタ素子が形成されている。

矩形状の絶縁基板１上にＣｕ等の導電性材料からなる一対の配線パターン２が形成されている。一方の配線パターン２の先端に接続電極２ａが形成され、他方の配線パターン２の先端に矩形形状の下部電極２ｂが形成されている。さらに、この絶縁基板１上における縁の近傍に長尺の一対の厚みガイド８が、各配線パターン２と同一材料で形成されている。

下部電極２ｂの上面にこの下部電極２ｂを覆うように誘電体ペースト５がスクリーン印刷され焼成されている。この誘電体ペースト５の上面及び接続電極２ａを共通に覆う導電性ペースト６からなる上部電極７がスクリーン印刷され焼成されている。導電性ペースト６の材料として、ＣｕやＡｇが採用されている。したがって、下部電極２ｂ、上部電極７及びこの電極２ｂ、７間に形成された誘電体ペースト５でキャパシタ素子を形成している。

このように構成された第６実施形態の素子内蔵基板においても、誘電体ペースト５を挟み互いに対向する位置に一対の厚みガイド８が形成されているので、この誘電体ペースト５を下部電極２ｂの上面にスクリーン印刷手法を用いて印刷する場合において、スクリーンと下部電極２ｂ上面との間に厚い一定の間隔が確保される。

したがって、印刷された誘電体ペースト５の厚みは厚く、かつ一定値になるので、この誘電体ペースト５を含むキャパシタ素子の静電容量の変動が抑制でき、電子素子としてのキャパシタ素子の静電容量の精度を大幅に向上できる。

なお、一対の厚みガイド８を有するキャパシタ素子の静電容量値は、厚みガイド８を有しない従来の素子内蔵基板におけるキャパシタ素子に比較して約１０％小さくなり、配線パターンの配置が密の部分とほぼ同等になった。

（第７実施形態）
図７は本発明の第７実施形態の素子内蔵基板の概略構成を示す上面図であり、図６に示す第６実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としてのキャパシタ素子が形成されている。

この第７実施形態の素子内蔵基板においては、絶縁基板１上における縁の近傍に形成された各厚みガイド８ａの他端は、一方の配線パターン２の中途位置に接続されている。すなわち、各厚みガイド８ａは一方の配線パターン２と一体形成されている。

このように構成された第７実施形態の素子内蔵基板においても、誘電体ペースト５を挟み互いに対向する位置に一対の厚みガイド８ａが形成されているので、先に説明した第６実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

さらに、各厚みガイド８ａを、他の配線パターン２に対して独立パターンでなく電気的に接続されたパターンとしているので、独立パターン時に生じる静電容量等の発生を防止でき、この絶縁基板１上に形成されるキャパシタ素子の静電容量値の安定性をより一層向上できる。

（第８実施形態）
図８は本発明の第８実施形態の素子内蔵基板の概略構成を示す上面図であり、図７に示す第６実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としてのキャパシタ素子が形成されている。

この第８実施形態の素子内蔵基板においては、一方の配線パターン２の接続電極２ａが一方の厚みガイド８ｂを兼ねている。他方の厚みガイド８ｃは、誘電体ペースト５の逆側に形成され、他方の配線パターン２の中途位置に接続されている。

このように構成された第８実施形態の素子内蔵基板においても、下部電極２ｂ上にスクリーン印刷される誘電体ペースト５を挟み互いに対向する位置に一対の厚みガイド８ｂ、８ｃが形成されているので、先に説明した第７実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

（第９実施形態）
図９は本発明の第９実施形態の素子内蔵基板の概略構成を示す垂直断面図であり、図１（ｃ）に示す第１実施形態の素子内蔵基板と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。この素子内蔵基板上には電子素子としての抵抗素子が形成されている。

絶縁基板１上に接続電極２ａを含む一対の配線パターン２及び厚みガイド８が形成されている。各配線パターン２の接続電極２ａ表面に金属メッキ膜３が形成されている。金属メッキ膜３が形成された接続電極２ａ相互間を接続するように抵抗ペースト４がスクリーン印刷され焼成されている。したがって、一対の配線パターン２及びこの配線パターン２間に形成された抵抗ペースト４で抵抗素子を形成している。

この抵抗素子が上面に形成された絶縁基板１の上面全体を覆う絶縁層（プリプレグ）１２が形成されている。この絶縁層（プリプレグ）１２の上面に別の信号引出用の配線パターン１３が形成されている。さらに、配線パターン２、１３相互間を電気的に接続するためのビア１４が絶縁層（プリプレグ）１２に形成されている。そして、外部から配線パターン１３、ビア１４、配線パターン２を介して、抵抗素子に対する信号の送受信を行う。

このように構成された第９実施形態の素子内蔵基板においても、抵抗ペースト４を挟み互いに対向する位置に一対の厚みガイド８が形成されているので、先に説明した第１実施形態の素子内蔵基板とほぼ同じ作用効果を奏することができる。

（第１０実施形態）
図１０は本発明の第１０実施形態の素子内蔵基板の製造方法を示す製造工程図である。この第１０実施形態においては、第１図に示す第１実施形態の素子内蔵基板の製造方法を説明する。

上面にＣｕ等の導体が形成されたガラスエポキシ、ビスマレイミドトリアジン等からなる絶縁基板１を準備し、この絶縁基板１の導体表面に対して、レジストパターン形成、ウェットエッチング、レジスト除去の各処理を実施して、接続電極２ａを含む一対の配線パターン２及び一対の厚みガイド８を形成する。なお、配線パターン２及び厚みガイド８の厚さは２２μｍである（図１０（ａ））。

なお、一対の厚みガイド８の材質は、本質的には固体なら何でもよい。しかし、工程を増やすことなく厚みガイド８を形成するために、厚みガイド８は上述したように配線パターン２と同一材質であることが好適である。

次に、各接続電極２ａの上面に開口を有するレジストパターンを形成し、無電解Ａｕメッキ後、レジストを除去して、各接続電極２ａの上面に０．０５μｍ厚のＡｕからなる金属メッキ層３を形成する（図１０（ｂ））。

さらに、抵抗ペースト４をスクリーン印刷手法によって絶縁基板１上に印刷して、一対の配線パターン２及びこの配線パターン２間に形成された抵抗ペースト４で抵抗素子を形成する（図１０（ｃ））。

この抵抗ペースト４をスクリーン印刷手法によって絶縁基板１上に印刷する過程で、スキージを一対の厚みガイド８上を移動させながら、抵抗ペースト４を絶縁基板１上に印刷するようにしている。具体的には、図１０（ｃ）に示すように、一対の厚みガイド８の印刷予定の抵抗ペースト４を挟んだ配置方向を±Ｙ方向とすると、スキージを一対の厚みガイド８の長尺方向（配設方向）であるＸ方向に移動（走査）する。

その結果、スキージは厚みガイド８の高さに相当する絶縁基板１面との間隔を維持して移動するので、印刷された抵抗ペースト４は所定厚みを有した一定値に制御される。

このように、この第１０実施形態の素子内蔵基板の製造方法においては、一対の厚みガイド８を設け、抵抗ペースト４をスクリーン印刷手法で印刷するときに、スキージを一対の厚みガイド８上を移動させるようにしているので、印刷された抵抗ペースト４の厚みを一定値に制御でき、製造された素子内蔵基板に形成された抵抗素子の抵抗値の精度が大幅に向上する。

（第１１実施形態）
図１１は本発明の第１１実施形態の素子内蔵基板の製造方法を示す製造工程図である。この第１１実施形態においては、第４図に示す第４実施形態の素子内蔵基板の製造方法を説明する。

上面にＣｕ等の導体が形成されたガラスエポキシ、ビスマレイミドトリアジン等からなる絶縁基板１を準備し、この絶縁基板１の導体表面に対して、レジストパターン形成、ウェットエッチング、レジスト除去の各処理を実施して、接続電極２ａを含む一対の配線パターン２、及び絶縁基板１上における縁の近傍に別の一対の配線パターン１０を形成する（図１１（ａ））。

次に、各配線パターン２の各接続電極２ａの上面にＡｇ等の導電性ペースト９をスクリーン印刷して焼成する。同時に別の一対の配線パターン１０の上面の一部に、導電性ペーストからなる複数の厚みガイド１１をスクリーン印刷して焼成する。なお、実際は、導電性ペースト９と厚みガイド１１とは同一工程でスクリーン印刷する（図１１（ｂ））。

次に、導電性ペースト９が印刷された接続電極２ａ相互間を接続するように抵抗ペースト４を絶縁基板１上にスクリーン印刷して、一対の配線パターン２及びこの配線パターン２間に形成された抵抗ペースト４で抵抗素子を形成する（図１１（ｃ））。

この抵抗ペースト４をスクリーン印刷手法によって絶縁基板１上に印刷する過程で、スキージを一対の厚みガイド１１上を移動させながら、抵抗ペースト４を絶縁基板１上に印刷するようにしている。具体的には、図１１（ｃ）に示すＸ方向に、スキージを移動させるとよい。

このように構成された第１１実施形態の素子内蔵基板の製造方法においても、一組の厚みガイド１１を設け、抵抗ペースト４をスクリーン印刷手法で印刷するときに、スキージを一組の厚みガイド１１上を移動させるようにしているので、前述した第１０実施形態の素子内蔵基板の製造方法と同様に、印刷された抵抗ペースト４の厚みを一定値に制御でき、製造された素子内蔵基板に形成された抵抗素子の抵抗値の精度が大幅に向上する。

（第１２実施形態）
図１２は本発明の第１２実施形態の素子内蔵基板の製造方法を示す製造工程図である。この第１２実施形態においては、第６図に示す第６実施形態の素子内蔵基板の製造方法を説明する。

上面にＣｕ等の導体が形成されたガラスエポキシ、ビスマレイミドトリアジン等からなる絶縁基板１を準備し、この絶縁基板１の導体表面に対して、レジストパターン形成、ウェットエッチング、レジスト除去の各処理を実施して、先端に接続電極２ａが形成された配線パターン２、先端に矩形形状の下部電極２ｂが形成された配線パターン２、及びこの絶縁基板１上における縁の近傍に長尺の一対の厚みガイド８を形成する（図１２（ａ））。

次に、下部電極２ｂの上面にこの下部電極２ｂを覆うように誘電体ペースト５をスクリーン印刷手法で印刷し焼成する（図１２（ｂ））。

この誘電体ペースト５の上面及び接続電極２ａを共通に覆う導電性ペースト６からなる上部電極７をスクリーン印刷手法で印刷し焼成する。導電性ペースト６の材料として、ＣｕやＡｇが採用されている。したがって、下部電極２ｂ、上部電極７及びこの電極２ｂ、７間に形成された誘電体ペースト５でキャパシタ素子を形成する（図１２（ｃ））。

前記誘電体ペースト５をスクリーン印刷手法によって絶縁基板１上に印刷する過程、及び導電性ペースト６をスクリーン印刷手法によって誘電体ペースト５上に印刷する過程で、スキージを一対の厚みガイド８上を移動させながら、誘電体ペースト５、及び導電性ペースト６を印刷するようにしている。具体的には、図１２（ｃ）に示すＸ方向に、スキージを移動させるとよい。

このように構成された第１２実施形態の素子内蔵基板の製造方法においても、一対の厚みガイド８を設け、誘電体ペースト５及び導電性ペースト６をスクリーン印刷手法で印刷するときに、スキージを一対の厚みガイド８上を移動させるようにしているので、前述した第１１実施形態の素子内蔵基板の製造方法と同様に、印刷された誘電体ペースト５の厚みを一定値に制御でき、製造された素子内蔵基板に形成されたキャパシタ素子の静電容量値の精度が大幅に向上する。

本発明の第１実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第２実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第３実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第４実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第５実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第６実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第７実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第８実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第９実施形態に係わる素子内蔵基板の概略構成を示す図 本発明の第１０実施形態に係わる素子内蔵基板の製造方法を示す製造工程図 本発明の第１１実施形態に係わる素子内蔵基板の製造方法を示す製造工程図 本発明の第１２実施形態に係わる素子内蔵基板の製造方法を示す製造工程図 従来の素子内蔵基板の概略構成を示す図 同じく従来の素子内蔵基板の概略構成を示す図

符号の説明

１…絶縁基板、２，１０，１３…配線パターン、２ａ…接続電極、２ｂ…下部電極、３…金属メッキ膜、４…抵抗ペースト、５…誘電体ペースト、６，９…導電性ペースト、７…上部電極、８，８ａ，８ｂ，８ｃ，１１…厚みガイド、１２…絶縁層（プリプレグ）、１４…ビア

Claims (6)

1. 複数の配線パターン相互間又は配線パターン上に機能ペーストを印刷してなる電子素子を基板上に形成した素子内蔵基板において、
   前記基板上における第１の方向について互いに対向する電子素子電極を備え、前記電子素子電極及び前記機能ペーストが印刷される予定の位置を挟み、前記第１の方向と直角に交わる第２の方向について互いに対向する位置に複数の厚みガイドを備え、スクリーン印刷手法を用い、かつスキージを前記複数の厚みガイド上を移動させながら前記機能ペーストが印刷されていることを特徴とする素子内蔵基板。
2. 前記厚みガイドは配線パターン又は導電性ペーストパターンで形成されたことを特徴とする請求項１記載の素子内蔵基板。
3. 前記機能ペーストは抵抗ペーストであり、前記電子素子は抵抗素子であることを特徴とする請求項１又は２記載の素子内蔵基板。
4. 前記機能ペーストは誘電体ペーストであり、前記電子素子はキャパシタ素子であることを特徴とする請求項１又は２記載の素子内蔵基板。
5. 前記複数の厚みガイドを前記配線パターンに対して電気的に接続されたパターンとしていることを特徴とする請求項１又は２記載の素子内蔵基板。
6. 基板の上面に、複数の配線パターンと、この基板上における第１の方向について互いに対向する電子素子電極と、前記電子素子電極及びこの配線パターン相互間又は配線パターン上における機能ペーストが印刷される予定の位置を挟み、前記第１の方向と直角に交わる第２の方向について互いに対向する位置に複数の厚みガイドとを形成するステップと、
   前記形成された配線パターン相互間又は配線パターン上に、スクリーン印刷手法を用い、かつスキージを前記複数の厚みガイド上を移動させながら、前記機能ペーストを印刷するステップと
   を備えたことを特徴とする素子内蔵基板の製造方法。

Images