KR20060091456A - 박막형 저항 및 이를 내장한 인쇄회로기판 - Google Patents

박막형 저항 및 이를 내장한 인쇄회로기판 Download PDF

Info

Publication number
KR20060091456A
KR20060091456A KR1020050012344A KR20050012344A KR20060091456A KR 20060091456 A KR20060091456 A KR 20060091456A KR 1020050012344 A KR1020050012344 A KR 1020050012344A KR 20050012344 A KR20050012344 A KR 20050012344A KR 20060091456 A KR20060091456 A KR 20060091456A
Authority
KR
South Korea
Prior art keywords
resistance
layer
thin film
resistance value
resistor
Prior art date
Application number
KR1020050012344A
Other languages
English (en)
Inventor
조시연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050012344A priority Critical patent/KR20060091456A/ko
Priority to US11/330,543 priority patent/US20060181389A1/en
Publication of KR20060091456A publication Critical patent/KR20060091456A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H01C7/005—Polymer thick films
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • A47G9/1036—Pillows with cooling or heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G2009/008—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows using a liquid as filling material
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • A47G2009/1018—Foam pillows
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Pulmonology (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따른 박막형 저항은, 서로 이격된 제1 및 제2 패드들과; 상기 제1 및 제2 패드들과 그 양단부가 연결된 제1 저항층과; 상기 제1 저항층 상에 적층되며, 상기 제1 저항층의 표면 저항값과 다른 표면 저항값을 갖는 제2 저항층을 포함한다.
박막형 저항, 표면 저항, 병렬 연결, 인쇄회로기판

Description

박막형 저항 및 이를 내장한 인쇄회로기판{THIN FILM TYPE RESISTOR AND PRINTED CIRCUIT BOARD WITH AN EMBEDDED THIN FILM TYPE RESISTOR}
도 1은 전형적인 박막형 저항을 나타내는 평면도,
도 2는 본 발명의 바람직한 실시예에 따른 박막형 저항을 나타내는 평면도,
도 3은 도 2에 도시된 박막형 저항을 나타내는 단면도,
도 4는 도 2에 도시된 박막형 저항을 나타내는 회로도,
도 5 내지 도 10은 본 발명의 바람직한 실시예에 따른 내장된 박막형 저항을 갖는 인쇄회로기판의 제작 방법을 설명하기 위한 도면들.
본 발명은 저항에 관한 것으로서, 특히 박막형 저항(thin film type resistor)에 관한 것이다.
오늘날 대부분의 하이테크(hi-tech) 전자 제품은 여러 가지 기능을 요구하면서도 기존의 크기를 유지하거나, 좀 더 많은 기능을 넣기 위해 더 작은 크기를 요 구하고 있다. 실장 면적을 줄이기 위해, 수동소자 내장형 인쇄회로기판(embedded passive printed circuit board: embedded passive PCB)은 그 내부에 저항, 캐패시터(capacitor), 인덕터(inductor) 등의 수동 소자(passive component)를 내장한다.
도 1은 전형적인 박막형 저항을 나타내는 평면도이다. 상기 박막형 저항(100)은 서로 이격된 제1 및 제2 패드들(pad, 110,120)과, 상기 제1 및 제2 패드들(110,120)과 양 단부들이 연결된 저항층(resistance layer, 130)을 포함한다. 상기 박막형 저항(100)의 저항값 R은 아래의 <수학식 1>로 정의된다.
Figure 112005007867287-PAT00001
상기 <수학식 1>에서, RS는 상기 저항층(130)의 표면 저항(sheet resistance), AS는 종횡비(aspect ratio), L은 상기 저항층(130)의 순길이(상기 저항층(130)의 전체 길이에서 상기 제1 및 제2 패드들(110,120)과 접촉하는 부분들의 길이들을 뺀 길이, 즉 상기 제1 및 제2 패드들(110,120)간의 간격에 해당함), W는 상기 저항층(130)의 폭을 나타낸다. 상기 종횡비 AS는 상기 저항층(130)의 순길이 L을 폭 W로 나눈 값이다.
상기 박막형 저항(100)은 인쇄회로기판에 내장된다. 상기 박막형 저항(100)은 제작 공정상의 기술적인 문제점들때문에 약 20% 정도의 큰 오차를 갖는 것이 통상적이다. 즉, 인쇄회로기판 제작 공정상에서 발생하는 정렬 오차와, 상기 저항층 (130)을 형성하기 위한 스크린 인쇄(screen printing) 공정상에서 발생하는 상기 저항층(130)의 크기(길이, 넓이 및 두께) 오차 등으로 인해, 상기 박막형 저항(100)은 설계치를 벗어난 크기를 갖게 된다. 상기 박막형 저항(100)의 저항값은 그 크기에 따라 달라지므로, 이러한 공정 오차를 갖는 상기 박막형 저항(100)의 저항값은 기설정된 값을 벗어나게 된다.
한편, 이러한 박막형 저항의 공정 오차를 보상하기 위해, 통상의 스크린 인쇄 공정에 따라 제작된 박막형 저항을 기설정된 설계치를 갖도록 레이저(laser)를 이용하여 부분 제거하는 레이저 트리밍(laser trimming) 공정을 수행하는 것이 통상적이다. 또한, 이러한 레이저 트리밍 공정을 수행하기 위해서는, 통상의 인쇄회로기판 공정 장비 이외에 고가의 레이저 트리밍 장비를 구비해야 하므로, 박막형 저항 및 이를 내장하는 인쇄회로기판의 제작 비용이 크게 상승한다는 문제점이 있다.
상술한 바와 같이, 전형적인 박막형 저항은 큰 공정 오차를 갖는다는 문제점이 있다. 또한, 이를 해결하기 위해 레이저 트리밍 공정을 수행하는 경우에 제작 비용이 크게 증가한다는 문제점이 있다.
따라서, 저비용으로 박막형 저항의 공정 오차를 보상할 수 있는 새로운 방법이 요구된다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발 명의 목적은 고가의 레이저 트리밍 장비와 같은 부가적인 장비없이 통상의 인쇄회로기판 공정 장비만으로 공정 오차를 보상할 수 있는, 구체적으로 저항값을 미세 조정할 수 있는 박막형 저항 및 이를 내장한 인쇄회로기판을 제공함에 있다.
상기한 문제점을 해결하기 위하여, 본 발명의 일측면에 따른 박막형 저항은, 서로 이격된 제1 및 제2 패드들과; 상기 제1 및 제2 패드들과 그 양단부가 연결된 제1 저항층과; 상기 제1 저항층 상에 적층되며, 상기 제1 저항층의 표면 저항값과 다른 표면 저항값을 갖는 제2 저항층을 포함한다.
또한, 본 발명의 다른 측면에 따른 도전성을 갖는 회로층과 전기 절연성을 갖는 지지층을 교번하여 적층한 구조의 인쇄회로기판에 있어서, 상기 인쇄회로기판에 내장된 적어도 하나의 박막형 저항은, 서로 이격된 제1 및 제2 패드들과; 상기 제1 및 제2 패드들과 그 양단부가 연결된 제1 저항층과; 상기 제1 저항층 상에 적층되며, 상기 제1 저항층의 저항값과 다른 저항값을 갖는 제2 저항층을 포함한다.
이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능, 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 2는 본 발명의 바람직한 실시예에 따른 박막형 저항을 나타내는 평면도이고, 도 3은 상기 박막형 저항의 단면도를 나타낸다. 상기 박막형 저항(200)은 서로 이격된 제1 및 제2 패드들(210,220)과, 상기 제1 및 제2 패드들(210,220)과 양 단 부들이 연결된 제1 저항층(230)과, 상기 제1 저항층(230) 상에 적층되며 상기 제1 저항층(230)의 표면 저항값과 다른 표면 저항값을 갖는 제2 저항층(240)을 포함한다. 또한, 상기 제2 저항층(240)은 상기 제1 저항층(240)과 동일한 폭 a를 갖는다. 상기 제2 저항층(240)은 상기 제1 저항층(230)의 중간 부분(즉, 상기 제1 및 제2 패드들(210,220)과 접촉하는 양단부들을 제외한 부분) 상에 적층된다. 이하, 길이는 전류 흐름 방향에 따르고, 폭은 상기 전류 흐름 방향과 수직한 방향에 따른다. 상기 제1 저항층(230)은 상기 제2 저항층(240)과 접촉하고 있는 제2 저항 부분(234)과, 상기 제2 저항 부분(234)의 일측에 상기 제1 패드(210)와 접촉하지 않는 제1 저항 부분(232)과, 상기 제2 저항 부분(234)의 타측에 상기 제2 패드(220)와 접촉하지 않는 제3 저항 부분(236)을 포함한다. 또한, 상기 박막형 저항(200)은 상기 제1 저항 부분(232)에 해당하는 제1 저항 영역과, 상기 제2 저항 부분(234) 및 제2 저항층(240)에 해당하는 제2 저항 영역(250)과, 상기 제3 저항 부분(236)에 해당하는 제3 저항 영역을 포함한다. 상기 제1 및 제3 저항 영역들은 상기 제1 및 제3 저항 부분들(232,236)과 동일하므로, 이하 동일 참조 번호들을 사용하기로 한다.
상기 제1 및 제2 패드들(210,220)은 구리와 같은 도전성 물질로 이루어지고, 통상의 사진 식각 공정(photolithography)을 통해 형성될 수 있다. 상기 제1 및 제2 저항층들(230,240)은 탄소와 같은 저항성 물질로 이루어지고, PTF(polymer thick film) 잉크를 이용한 통상의 스크린 프린팅 공정을 통해 형성될 수 있다.
상기 제2 저항층(240)은 상기 제1 저항층(230)을 형성한 후 상기 제1 저항층(230)이 설계치와 다른 저항값을 갖는 경우에 이를 보상하기 위해 제공되는 것으로 서, 상기 제2 저항층(240)의 저항값은 상기 제1 저항층(230)의 저항값 오차를 보상하도록 설정된다.
상기 제2 저항층(240)의 저항값은 하기 <수학식 2> 내지 <수학식 6>에 의해 정의되는 상기 박막형 저항(200)의 저항값 R이 기설정된 값을 갖도록 설정된다.
Figure 112005007867287-PAT00002
상기 박막형 저항(200)의 저항값 R은 상기 제1 저항 영역(232)의 저항값 R1과 상기 제2 저항 영역(250)의 저항값 R2와 상기 제3 저항 영역(236)의 저항값 R3의 합으로 정해진다.
Figure 112005007867287-PAT00003
상기 박막형 저항(200)의 순길이 L은 상기 제1 저항 영역(232)의 길이 L1와 상기 제2 저항 영역(250)의 길이 L2와 상기 제3 저항 영역(236)의 길이 L3의 합으로 정해진다. 상기 제2 저항 영역(250)의 길이는 상기 제2 저항층(240)의 길이와 동일하다. 상기 박막형 저항(200)의 순길이는 상기 제1 저항층(230)의 전체 길이에서 상기 제1 및 제2 패드들(210,220)과 접촉하는 부분들의 길이들을 뺀 길이, 또는 상기 제1 및 제2 패드들(210,220)간의 간격에 해당한다.
Figure 112005007867287-PAT00004
상기 제1 저항 영역(232)의 저항값은 상기 제1 저항층(230)의 표면 저항 Rs1에 상기 제1 저항 영역(232)의 길이를 곱하고, 이를 상기 제1 저항층(230)의 폭으로 나눈 값에 해당한다.
Figure 112005007867287-PAT00005
상기 제2 저항 영역(250)의 저항값의 역수는 상기 제2 저항 부분(234)의 저항값의 역수와 상기 제2 저항층(240)의 저항값의 역수를 합한 값에 해당한다. 상기 제2 저항층(240)의 저항값은 상기 제2 저항층(240)의 표면 저항 Rs2에 상기 제2 저항 영역(250)의 길이를 곱하고, 이를 상기 제1 저항층(230)의 폭으로 나눈 값에 해당한다.
Figure 112005007867287-PAT00006
상기 제3 저항 영역(236)의 저항값은 상기 제1 저항층(230)의 표면 저항에 상기 제3 저항 영역(236)의 길이를 곱하고, 이를 상기 제1 저항층(230)의 폭으로 나눈 값에 해당한다.
즉, 상기 박막형 저항(200)의 저항값은 상기 제1 저항층(230)에서 상기 제1 및 제2 패드들(210,220)과 상기 제2 저항층(240)과 접촉하지 않는 영역(232,236)의 저항값과, 상기 제2 저항층(240)과 접촉하는 상기 제1 저항층(232)의 부분(234)과 상기 제2 저항층(240)으로 이루어진 영역(250)의 합성 저항값을 합산한 값으로 주어진다.
도 4는 상기 박막형 저항(200)을 나타내는 회로도이다. 도시된 바와 같이, 상기 박막형 저항(200)은 상기 제1 저항 영역(232), 제2 저항 영역(250) 및 제3 저항 영역(236)이 직렬로 연결된 구조로 나타낼 수 있으며, 상기 제2 저항 영역(250)은 상기 제2 저항 부분(234)과 상기 제2 저항층(240)이 병렬 연결된 구조로 나타낼 수 있다.
도 5 내지 도 10은 본 발명의 바람직한 실시예에 따른 내장된 박막형 저항을 갖는 인쇄회로기판의 제작 방법을 설명하기 위한 도면들이다. 상기 제작 방법은 하기하는 제1 내지 제5 과정들을 포함한다.
도 5를 참고하면, 제1 과정은 전기적 절연성을 갖는 제1 지지층(support layer, 310)의 하면 및 상면 상에 도전성을 갖는 제1 및 제2 회로층들(circuit layer, 320,330)을 적층하는 과정이다. 상기 제1 지지층(310)의 재질로는 수지 침투 가공재(prepreg)를 사용할 수 있으며, 수지 침투 가공재는 유리 섬유에 열경화성 수지를 침투시켜서 반경화 상태로 만든 것이다. 상기 제1 및 제2 회로층들(320,330)의 재질로는 구리를 사용할 수 있다. 상기 제1 지지층(310)과 상기 제1 및 제2 회로층들(320,330)은 일체로 제공되는 CCL(copper clad lamination)일 수 있다.
도 6을 참고하면, 제2 과정은 포토레지스트(photoresist)를 이용한 사진식각 공정을 통해 상기 제2 회로층(330)을 기설정된 패턴(pattern)을 따라 식각(etching)하는 과정이다. 상기 제2 과정을 수행함으로써, 상기 제2' 회로층(330')은 서로 이격된 제1 및 제2 패드들(332,334)로 구성된다.
도 7을 참고하면, 제3 과정은 스크린 인쇄 공정을 통해, 상기 제1 및 제2 패드들(332,334)의 사이에 위치하며 상기 제1 및 제2 패드들(332,334)의 대향된 양단부들과 접촉하도록 제1 저항층(340)을 상기 제1 지지층(310) 상에 적층하는 과정이다. 하기 제4 과정을 수행하기 위해, 상기 제1 저항층(310)이 갖는 저항 오차를 파악하고, 상기 <수학식 2> 내지 <수학식 6>를 이용하여 상기 저항 오차를 보상하기 위한 제2 저항층의 크기 및 표면 저항을 설정한다.
도 8을 참고하면, 제4 과정은 상기 제1 저항층(310)의 저항 오차를 보상하기 위해 설정된 크기 및 표면 저항을 갖는 제2 저항층(350)을 상기 제1 저항층(340) 상에 적층하는 과정이다. 상기 제1 및 제2 패드들(332,334)과 상기 제1 및 제2 저항층(340,350)들은 제2" 회로층(330")을 구성한다.
도 9를 참고하면, 제5 과정은 상기 제1 회로층(320) 상에 제2 지지층(360) 및 제3 회로층(370)을 차례로 적층하고, 상기 제2" 회로층(330") 상에 제3 지지층(380) 및 제4 회로층(390)을 차례로 적층하는 과정이다.
도 10을 참고하면, 제6 과정은 상기 제4 회로층(390)과 상기 제2" 회로층 (330")을 전기적으로 연결하기 위해, 상기 제4 회로층(390) 및 제3 지지층(380)을 관통하여 상기 제1 및 제2 패드들(332,334)에 이르는 제1 및 제2 홀들(400,405)을 형성하는 과정이다. 상기 제1 및 제2 홀들(400,405)은 통상의 드릴링(drilling) 공정을 통해 형성된다.
상술한 바와 같이, 본 발명에 따른 박막형 저항 및 이를 내장한 인쇄회로기판은 메인 저항값을 나타내는 제1 저항층 상에 저항값의 미세 조절을 위한 제2 저항층을 적층함으로써, 고가의 레이저 트리밍 장비와 같은 부가적인 장비없이 통상의 인쇄회로기판 공정 장비만으로 공정 오차를 보상할 수 있다는 이점이 있다.

Claims (6)

  1. 박막형 저항에 있어서,
    서로 이격된 제1 및 제2 패드들과;
    상기 제1 및 제2 패드들과 그 양단부가 연결된 제1 저항층과;
    상기 제1 저항층 상에 적층되며, 상기 제1 저항층의 저항값과 다른 저항값을 갖는 제2 저항층을 포함함을 특징으로 하는 박막형 저항.
  2. 제1항에 있어서,
    상기 제2 저항층은 상기 제1 저항층의 표면 저항값과 다른 표면 저항값을 가짐을 특징으로 하는 박막형 저항.
  3. 제1항에 있어서,
    상기 박막형 저항의 저항값은 상기 제1 저항층에서 상기 제1 및 제2 패드들과 상기 제2 저항층과 접촉하지 않는 영역의 저항값과, 상기 제2 저항층과 접촉하는 상기 제1 저항층의 부분과 상기 제2 저항층으로 이루어진 영역의 합성 저항값을 합산한 값으로 주어지며, 상기 합성 저항값 R2는 하기 <수학식 7>로 주어짐을 특징 으로 하는 박막형 저항.
    Figure 112005007867287-PAT00007
    (R2 : 상기 합성 저항값, Rs1 : 상기 제1 저항층의 표면 저항, Rs2 : 상기 제2 저항층의 표면 저항, a : 상기 제2 저항층의 폭, L2 : 상기 제2 저항층의 길이)
  4. 도전성을 갖는 회로층과 전기 절연성을 갖는 지지층을 교번하여 적층한 구조의 인쇄회로기판에 있어서, 상기 인쇄회로기판에 내장된 적어도 하나의 박막형 저항은,
    서로 이격된 제1 및 제2 패드들과;
    상기 제1 및 제2 패드들과 그 양단부가 연결된 제1 저항층과;
    상기 제1 저항층 상에 적층되며, 상기 제1 저항층의 저항값과 다른 저항값을 갖는 제2 저항층을 포함함을 특징으로 하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 제2 저항층은 상기 제1 저항층의 표면 저항값과 다른 표면 저항값을 가 짐을 특징으로 하는 인쇄회로기판.
  6. 제4항에 있어서,
    상기 박막형 저항의 저항값은 상기 제1 저항층에서 상기 제1 및 제2 패드들과 상기 제2 저항층과 접촉하지 않는 영역의 저항값과, 상기 제2 저항층과 접촉하는 상기 제1 저항층의 부분과 상기 제2 저항층으로 이루어진 영역의 합성 저항값을 합산한 값으로 주어지며, 상기 합성 저항값 R2는 하기 <수학식 8>로 주어짐을 특징으로 하는 인쇄회로기판.
    Figure 112005007867287-PAT00008
    (R2 : 상기 합성 저항값, Rs1 : 상기 제1 저항층의 표면 저항, Rs2 : 상기 제2 저항층의 표면 저항, a : 상기 제2 저항층의 폭, L2 : 상기 제2 저항층의 길이)
KR1020050012344A 2005-02-15 2005-02-15 박막형 저항 및 이를 내장한 인쇄회로기판 KR20060091456A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050012344A KR20060091456A (ko) 2005-02-15 2005-02-15 박막형 저항 및 이를 내장한 인쇄회로기판
US11/330,543 US20060181389A1 (en) 2005-02-15 2006-01-12 Thin film type resistor and printed circuit board with an embedded thin film resistor and a method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012344A KR20060091456A (ko) 2005-02-15 2005-02-15 박막형 저항 및 이를 내장한 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20060091456A true KR20060091456A (ko) 2006-08-21

Family

ID=36815105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012344A KR20060091456A (ko) 2005-02-15 2005-02-15 박막형 저항 및 이를 내장한 인쇄회로기판

Country Status (2)

Country Link
US (1) US20060181389A1 (ko)
KR (1) KR20060091456A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230042242A (ko) * 2016-08-11 2023-03-28 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI285068B (en) * 2006-03-24 2007-08-01 Ind Tech Res Inst An adjustable resistor embedded in a multi-layer substrate and method for forming the same
US8445353B1 (en) * 2009-09-29 2013-05-21 National Semiconductor Corporation Method for integrating MIM capacitor and thin film resistor in modular two layer metal process and corresponding device
CN103002667B (zh) * 2011-09-19 2015-07-29 北大方正集团有限公司 一种印刷电路板中埋入电阻的方法及印刷电路板pcb

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833407A (en) * 1971-03-10 1974-09-03 Honeywell Inc Unitary resistor and shunt
US20060176145A1 (en) * 2005-02-07 2006-08-10 Intel Corporation Electronic substrates with thin-film resistors coupled to one or more relatively thick traces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230042242A (ko) * 2016-08-11 2023-03-28 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리

Also Published As

Publication number Publication date
US20060181389A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
US6021050A (en) Printed circuit boards with integrated passive components and method for making same
US7593203B2 (en) Selective deposition of embedded transient protection for printed circuit boards
AU631595B2 (en) Improved method for making printed circuits
US7569773B2 (en) Wired circuit board
JP2010165780A (ja) 薄膜抵抗素子の製造方法
US7813141B2 (en) Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US20170288202A1 (en) Battery circuit contactors
KR20150008090A (ko) 다층 배선 기판
GB2294363A (en) Flexible multi-layered wiring board
KR20060091456A (ko) 박막형 저항 및 이를 내장한 인쇄회로기판
KR101046138B1 (ko) 다층 배선판 및 그 제조방법
US6713399B1 (en) Carbon-conductive ink resistor printed circuit board and its fabrication method
KR101946989B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100630145B1 (ko) 박막형 다층 저항, 그 제조 방법 및 인쇄회로기판
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
TW200529712A (en) Fabricating process of circuit board with embedded passive component
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20070078148A (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
JP5441601B2 (ja) フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP4802575B2 (ja) 電気回路基板
KR101262534B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4661351B2 (ja) 受動素子内蔵配線板およびその製造方法
JPH0832241A (ja) セラミック多層基板に形設される抵抗素子及びその形成方法
JP2010182774A (ja) プリント基板およびその製造方法、回路基板
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application