KR20070078148A - 저항체 내장형 인쇄회로기판 및 그 제조방법 - Google Patents
저항체 내장형 인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070078148A KR20070078148A KR1020060008108A KR20060008108A KR20070078148A KR 20070078148 A KR20070078148 A KR 20070078148A KR 1020060008108 A KR1020060008108 A KR 1020060008108A KR 20060008108 A KR20060008108 A KR 20060008108A KR 20070078148 A KR20070078148 A KR 20070078148A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- insulating material
- metal layer
- electrode pad
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000011810 insulating material Substances 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 238000007639 printing Methods 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 4
- 239000012774 insulation material Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 19
- 238000007650 screen-printing Methods 0.000 description 5
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
- D06F79/00—Accessories for hand irons
- D06F79/04—Stoves or other heating means specially adapted for heating irons externally
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
- D06F39/00—Details of washing machines not specific to a single type of machines covered by groups D06F9/00 - D06F27/00
- D06F39/08—Liquid supply or discharge arrangements
- D06F39/087—Water level measuring or regulating devices
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
- D06F39/00—Details of washing machines not specific to a single type of machines covered by groups D06F9/00 - D06F27/00
- D06F39/40—Steam generating arrangements
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F22—STEAM GENERATION
- F22B—METHODS OF STEAM GENERATION; STEAM BOILERS
- F22B37/00—Component parts or details of steam boilers
- F22B37/78—Adaptations or mounting of level indicators
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
저항체 내장형 인쇄회로기판 및 그 제조방법이 개시된다. (a) 절연재 표면에 저항체를 실장하는 단계, (b) 절연재의 표면 및 저항체의 표면에 금속층을 적층하는 단계,(c) 절연재의 표면에 적층된 금속층의 일부를 제거하여 회로 패턴 패턴를 형성하고, 저항체의 표면에 적층된 금속층의 일부를 제거하여 전극 패드를 형성하는 단계를 포함하는 저항체 내장형 인쇄회로기판의 제조방법은 저항체의 모양을 최대한 정확하게 구현하여 저항값의 편차를 줄일 수 있고, 무전해 도금을 이용하여 공정의 편리성을 더하여 공정 정밀도를 향상시킬 수 있다.
전극 패드, 저항체, 스크린 프린팅(Screen Printing), 저항성 물질 페이스트
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 저항체 내장형 인쇄회로기판 제조방법의 공정도.
도 2는 본 발명의 바람직한 일 실시예에 따른 저항체 내장형 인쇄회로기판 제조방법의 순서도.
도 3은 본 발명의 바람직한 일 실시예에 따른 저항체 내장형 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 저항체 2: 절연재
3a: 제1 금속층 3b: 제2 금속층
3: 금속층 4: 회로 패턴
6: 제거부 8: 전극 패드
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 저항체 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자기기에는 다수의 능동부품 및 수동부품들이 회로 패턴기판의 표면에 실장되어 있으며, 수동부품 중에서 특히 저항은 별개의 칩 저항의 형태로 능동부품들 간의 신호 전달을 원활히 하기 위하여 많은 수가 표면에 실장되어 있다. 그러나 별개의 칩 저항으로는 전자부품의 경박 단소화 추세에 부응하는데 한계가 있었고, 공간활용 측면에서도 문제가 있었다.
이러한 문제를 해결하기 위하여, 기판 안에 수동부품을 넣어서 모든 전자 시스템의 특성과 형태를 경박단소로 만들려는 시도가 계속 연구되어지고 있다. 소자 내장형 인쇄회로기판도 그 일환으로 전자 시스템의 고밀도 실장을 위하여 진행되어 진다.
기판 안에 내장하려는 수동부품의 종류에는 저항, 인덕터, 커패시터가 있으며 내장하는 부품의 크기 및 형태를 보면 기존의 수동부품용, 얇은 수동부품, 인쇄나 스퍼터(Sputter)로 작성한 막 소자 등이 있다. 인쇄공정이나, 스퍼터, 플래이팅 등으로 막소자를 형성하는 기법은 일괄적으로 막소자를 형성할 수 있으므로 부품 실장 공정을 줄이고 비용을 줄이는 효과가 크다.
또한, 땜납 접합 부분이 줄어들기 때문에 접속 신뢰성 향상과 경량화, 환경 부하 경감이라는 효과도 있다.
그러나, 기존의 인쇄기법을 이용하여 저항체를 내장한 인쇄회로기판 기술은 이미 존재하고 있으나, 이는 회로 패턴 패턴 상면에 저항체를 인쇄에 의해 형성하는 방법을 이용하였다. 이때 전극과 절연기판 간에 단차에 의해 저항체의 퍼짐성에 의해 형성 모양이 불규칙하여 저항값의 편차가 큰 것을 볼 수 있다.
본 발명은 인쇄회로기판에 원하는 저항체의 모양을 최대한 정확하게 구현하여 저항값의 편차를 줄이는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일측면에 따르면, (a) 절연재 표면에 저항체를 실장하는 단계, (b) 절연재의 표면 및 저항체의 표면에 금속층을 적층하는 단계,(c) 절연재의 표면에 적층된 금속층의 일부를 제거하여 회로 패턴 패턴를 형성하고, 저항체의 표면에 적층된 금속층의 일부를 제거하여 전극 패드를 형성하는 단계를 포함하는 저항체 내장형 인쇄회로기판의 제조방법이 제공된다.
(a)단계는,
(a1) 저항체가 실장될 위치에 대응하여 일부분이 천공된 스크린을 상기 절연재의 표면에 적층하는 단계, (a2) 스크린의 표면에 저항성 페이스트를 프린트하는 단계, (a3) 저항성 페이스트를 경화시켜 저항체를 형성하는 단계를 포함할 수 있다. 이는 스크린 프린트 방법에 의할 때 정확한 양의 저항체를 실장할 수 있다.
(a)단계에는 상기 절연재의 일부를 천공하여 비아홀을 형성하는 단계를 더 포함하고, 상기 (b)단계는 상기 비아홀의 내주면을 도금하는 단계를 더 포함할 수 있다. 비아홀은 절연재 상하의 회로 패턴 패턴을 연결하기 위한 필수적인 것이다.
(c) 단계 이후에 저항체를 트리밍하는 단계를 더 포함할 수 있다. 트리밍 단계는 저항체의 양을 조절하는 단계이다.
본 발명의 다른 측면은, 절연재와, 절연재의 표면에 실장되는 저항체와 저항체 상면에 적층되는 금속층으로서, 그 일부가 단락되는 전극 패드와, 절연재 표면에 적층되는 금속층으로서 전극 패드와 전기적으로 연결되는 회로 패턴 패턴을 포함하는 저항체 내장형 인쇄회로기판이 제공된다.
절연재의 일부를 천공하여 형성되되, 내주면은 상하 회로 패턴 패턴을 연결하도록 도금된 비아홀을 더 포함할 수 있다.
이하, 본 발명에 따른 저항체 내장형 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 저항체 내장형 인쇄회로기판 제조방법의 공정도이며, 도 2는 순서도이다. 도 1과 도 2를 참조하면, 저항체(1), 절연재(2), 금속층(3), 회로 패턴(4), 제거부(6), 전극 패드(8), 비아홀(11)이 도시되어 있다.
도 2의 S11 단계는 절연재(2) 표면에 저항체(1)를 형성하는 단계로서, 도 1의 (a)에 해당한다.
저항체(1)는 절연재(2) 표면 위에 저항성 물질 페이스트를 스크린 프린트 하는 방법으로 형성할 수 있다.
스크린 프린트를 하는 구체적인 방법을 살펴보면, (a1) 저항체(1)가 형성될 부분이 천공된 스크린을 절연재(2) 표면에 정렬시키는 단계, (a2) 저항성 페이스트를 프린트하는 단계, (a3) 저항성 페이스트를 경화시켜 저항체(1)를 형성하는 단계를 포함할 수도 있다.
일반적으로 저항체(1)의 양에 의해서 저항값이 결정된다. 따라서 정확한 저항값을 갖는 저항체(1)를 형성하기 위해서는 스크린 프린터를 이용하는 것이 바람직하다. 또한 정확한 양을 프린트 하기 위해서는 절연재(2) 표면에 단차가 없는 것이 바람직하다. 따라서 기존의 방식처럼 회로 패턴 형성후 단차가 발생한 상태에서 스크린 프린팅을 하는 것 보다 본 실시예는 보다 정밀한 저항성 페이스트의 양을 조절할 수 있게 된다.
더욱이 본 실시예와 같은 방식은 저항성 페이스트가 카본 페이스트일 경우에는 에폭시를 포함하고 있으므로 절연재(2)와의 친수성과 흡착정도가 좋아서 인쇄 가 더욱더 용이하다.
일정한 저항값을 갖는 저항체(1)를 절연재(2) 표면 상에 실장하는 방법이라면 상기한 스크린 프린팅 방법이외에 당업자가 용이하게 실시할 수 있는 다른 방법을 사용하더라도 무방하다.
한편, S11 단계에는 도 1의 (b)와 같이 절연재(2)를 관통하는 비아홀(11)을 형성하는 단계를 더 포함할 수 있는데, 비아홀(11) 형성 단계는 저항체(1)를 형성하기 전 또는 후에 하더라도 무방하다.
도 2의 S12 단계는 절연재(2) 표면 및 저항체(1) 상에 금속층(3)을 적층하는 단계, S13은 절연재(2) 표면의 금속층(3)을 제거하여 회로 패턴(4)을 형성하고 저항체(1) 표면의 금속층(3)을 제거하여 전극 패드(8)를 형성하는 단계로서, 도 1의 (c), (d)에 해당한다.
본 실시예는 서브트렉티브(subtractive) 공법을 통하여 회로 패턴(4)를 형성하고, 저항체(1) 표면의 금속층(3)을 제거하는 단계이다.
서브트렉티브 공법은, 우선 무전해 도금으로 시드층을 형성하고, 전해 도금으로서 구리층을 형성한다. 이후 드라이 필름을 라미네이팅(Laminating)한 뒤 회로 패턴(4) 형성 및 전극 패드(8) 형성을 위한 노광, 현상, 에칭, 박리 공정을 수행한다.
결과적으로 저항체(1) 상면의 금속층(3)이 제거되어 전극 패드(8)가 형성된 다. 전극 패드(8)는 저항체(1) 상면을 일부분 덮고 있는 형상이 된다.
한편, 에디티브 공법에 의해서도 동일한 방법이 가능한데, 구체적인 실시 방법을 살펴보면, 우선 무전해 도금으로 시드층을 형성하고, 이후 드라이 필름을 부착하여 회로 패턴가 형성되는 이외의 부분을 노광하고 현상한 뒤, 전해 도금으로 회로 패턴(4) 및 전극 패드(8)를 형성한다.
이후 박리하여 드라이 필름을 제거하고, 시드층은 에칭 공정으로 제거함으로써 회로 패턴(4) 및 전극 패드(8)가 완성된다.
한편, 비아홀(11)은 상기 서브트렉티브 공정과 에디티브 공정을 통해서 내부가 도금된다.
단층 기판을 제조하기 위한 것이라면, 도 2의 (d)에서 비아홀(11)을 충진한 뒤, 솔더 레지스트를 도포하고 표면처리 공정이 이루어지지만, 다층 기판을 제조하기 위해서는 다시 적층공정이 진행된다.
이러한 저항체 내장형 인쇄회로기판 제조 방법은 코어 기판 상면에서 이루어질 수도 있지만, 다층의 적층 공정에서도 당연히 실시 가능하다.
도 2의 S13단계 이후에는 트리밍 공정이 선택적으로 진행될 수 있다. 트리밍 공정은 저항체(1)의 저항값을 조정하는 공정으로서, 공정 진행 중 발생한 미세한 저항값의 오차를 보정하는 공정이다. 이는 트리밍 장비를 이용하여 저항체(1) 일부 를 제거함으로써 가능하다.
도 3은 본 발명의 바람직한 일 실시예에 따른 저항체 내장형 인쇄회로기판의 단면도이다. 도3을 참조하면 저항체(1), 절연재(2), 회로 패턴(4), 제거부(6), 전극 패드(8), 비아홀(11)이 도시되어 있다.
절연재(2) 상면과 밀착되어 저항체(1)가 실장되어 있고, 저항체(1) 상면에 전극 패드(8)가 형성되어 있으며, 저항체(1)를 중심으로 전극 패드(8)는 단락된 형태이다. 따라서 전류는 저항체(1)를 지나 전극 패드(8) 사이를 흐르게 된다. 한편 전극 패드(8)는 회로 패턴(4)와 연결된 상태이다.
저항체(1) 상면은 제거부(6)가 형성되어 있다. 이는 트리밍 공정을 통하여 형성된 부분이다. 정밀한 프린트 작업이 이루어 졌다 하더라도, 저항값의 오차는 발생하게 된다. 따라서, 이러한 오차를 보정하기 위하여 트리밍 공정이 진행된다.
본 발명의 특징은 전극 패드(8)가 저항체(1) 상면에 형성된 것이다. 이는 저항체(1) 상면에 도금을 통하여 전극 패드(8)를 형성한 결과이다. 저항체(1)는 일반적으로 저항성 페이스트를 경화시켜서 형성된 것이다.
한편, 절연재(2)에는 비아홀(11)이 형성될 수 있으며, 비아홀(11)은 통상의 공정으로 형성된 것이다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상 술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이와 같은 구성을 갖는 본 발명에 의하면, 인쇄회로기판 상에 저항체를 형성함에 있어서 저항체의 모양을 최대한 정확하게 구현하여 저항값의 편차를 줄일 수 있고, 무전해 도금을 이용하여 공정의 편리성을 더하여 공정정밀도를 향상시킬 수 있다.
Claims (6)
- (a) 절연재 표면에 저항체를 실장하는 단계;(b) 상기 절연재의 표면 및 상기 저항체의 표면에 금속층을 적층하는 단계(c) 상기 절연재의 표면에 적층된 상기 금속층의 일부를 제거하여 회로 패턴 패턴를 형성하고, 상기 저항체의 표면에 적층된 상기 금속층의 일부를 제거하여 전극 패드를 형성하는 단계를 포함하는 저항체 내장형 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 (a)단계는,(a1) 상기 저항체가 실장될 위치에 대응하여 일부분이 천공된 스크린을 상기 절연재의 표면에 적층하는 단계;(a2) 상기 스크린의 표면에 저항성 페이스트를 프린트하는 단계;(a3) 상기 저항성 페이스트를 경화시켜 상기 저항체를 형성하는 단계를 포함하는 저항체 내장형 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 (a)단계에는 상기 절연재의 일부를 천공하여 비아홀을 형성하는 단계를 더 포함하고, 상기 (b)단계는 상기 비아홀의 내주면을 도금하는 단계를 더 포함하는 저항체 내장형 인쇄회로기판의 제조방법
- 제1항에 있어서,상기 (c) 단계 이에 상기 저항체를 트리밍하는 단계를 더 포함하는 저항체 내장형 인쇄회로기판의 제조방법.
- 절연재와,상기 절연재의 표면에 실장되는 저항체와;상기 저항체 상면에 적층되는 금속층으로서, 그 일부가 단락되는 전극 패드와;상기 절연재 표면에 적층되는 금속층으로서 상기 전극 패드와 전기적으로 연결되는 회로 패턴 을 포함하는 저항체 내장형 인쇄회로기판.
- 제5항에 있어서,상기 절연재의 일부를 천공하여 형성되되, 내주면은 상하 회로 패턴 을 연결하도록 도금된 비아홀을 더 포함하는 저항체 내장형 인쇄회로기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008108A KR100747020B1 (ko) | 2006-01-26 | 2006-01-26 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008108A KR100747020B1 (ko) | 2006-01-26 | 2006-01-26 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070078148A true KR20070078148A (ko) | 2007-07-31 |
| KR100747020B1 KR100747020B1 (ko) | 2007-08-07 |
Family
ID=38502540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008108A KR100747020B1 (ko) | 2006-01-26 | 2006-01-26 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100747020B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100932535B1 (ko) * | 2007-11-28 | 2009-12-17 | 주식회사 심텍 | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 |
| KR101437988B1 (ko) * | 2008-04-24 | 2014-09-05 | 엘지전자 주식회사 | 인쇄회로기판 및 이를 제조하는 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334295A (ja) * | 1993-05-27 | 1994-12-02 | Mitsubishi Materials Corp | 抵抗内蔵多層厚膜回路の製造方法 |
| KR20020028019A (ko) * | 2000-10-06 | 2002-04-15 | 박종섭 | 인쇄회로기판에서의 저항체 및 그 형성방법 |
| KR100399830B1 (ko) * | 2001-10-18 | 2003-09-29 | 주식회사 심텍 | 인쇄회로기판의 저항형성방법 |
| KR20040036780A (ko) * | 2002-10-24 | 2004-05-03 | 대덕전자 주식회사 | 저항 내장 인쇄 회로 기판 제조 방법 |
| KR20060103735A (ko) * | 2005-03-28 | 2006-10-04 | 엘지전자 주식회사 | 저항을 갖는 인쇄회로기판 |
-
2006
- 2006-01-26 KR KR1020060008108A patent/KR100747020B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100932535B1 (ko) * | 2007-11-28 | 2009-12-17 | 주식회사 심텍 | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 |
| KR101437988B1 (ko) * | 2008-04-24 | 2014-09-05 | 엘지전자 주식회사 | 인쇄회로기판 및 이를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100747020B1 (ko) | 2007-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
| KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2005142523A (ja) | 埋設抵抗を有する印刷回路基板の製造方法 | |
| CN103108491A (zh) | 电路板及其制作方法 | |
| JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
| KR20080061816A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2008305988A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
| KR101154739B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| US20040245210A1 (en) | Method for the manufacture of printed circuit boards with embedded resistors | |
| JP2008166464A (ja) | 配線基板及びその製造方法 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
| KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR100858054B1 (ko) | 외층 삽입형 수동 부품 내장형 인쇄 회로 기판 제조 방법 | |
| JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
| KR100932535B1 (ko) | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 | |
| JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
| JP4552624B2 (ja) | 抵抗体内蔵配線基板及びその製造方法 | |
| JP4645212B2 (ja) | 配線回路板内蔵抵抗素子 | |
| JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
| JP4802575B2 (ja) | 電気回路基板 | |
| JP2002026519A (ja) | プリント回路基板及びその製造方法 | |
| JP2770262B2 (ja) | 抵抗内蔵多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |