KR20060103735A - 저항을 갖는 인쇄회로기판 - Google Patents
저항을 갖는 인쇄회로기판 Download PDFInfo
- Publication number
- KR20060103735A KR20060103735A KR1020050025616A KR20050025616A KR20060103735A KR 20060103735 A KR20060103735 A KR 20060103735A KR 1020050025616 A KR1020050025616 A KR 1020050025616A KR 20050025616 A KR20050025616 A KR 20050025616A KR 20060103735 A KR20060103735 A KR 20060103735A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- circuit board
- printed circuit
- resistor
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 저항을 갖는 인쇄회로기판에 관한 것으로서 절연성 기판과, 상기 기판의 상부 표면 및 하부 표면에 각각 한 층 또는 층간 절연층을 개재시킨 복수 층을 갖도록 전기적 특성이 양호한 금속으로 형성된 제 1 및 제 2 도선 패턴과, 상기 기판에 상기 제 1 및 제 2 도선 패턴과 연결되게 형성된 비아홀과, 상기 비아홀 내부를 채워 상기 제 1 및 제 2 도선 패턴과 접촉되게 저항 특성을 갖는 금속으로 형성된 저항체를 포함한다. 따라서, 저항체가 기판의 상부 또는 하부 표면 상에 별도의 면적을 차지하지 않고 비아홀 내에 형성되므로 PCB의 크기를 감소시킬 수 있다.
인쇄회로기판, 회로의 실장 효율, 저항체, 비아홀, 크림 형태의 저항 금속
Description
도 1은 종래 기술에 따른 저항을 갖는 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 저항을 갖는 인쇄회로기판의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11, 31 : 기판 13, 33 : 제 1 도선 패턴
15, 35 : 제 2 도선 패턴 17, 37 : 비아홀
19 : 연결 배선 21 : 접촉패드
23, 39 : 저항체
본 발명은 저항을 갖는 인쇄회로기판(Printed Circuit Board : 이하, PCB라 칭함)에 관한 것으로서, 특히, 저항을 기판에 형성된 비아홀(via hole) 내에 형성하여 회로의 실장 효율을 증가시킬 수 있는 PCB에 관한 것이다.
PCB는 회로 설계에 따라 실장된 부품들과 이 부품들을 전기적으로 연결하도록 형성된 도선 패턴 등으로 구성된다. 상기에서 PCB에 실장되는 부품들은 능동 소자인 반도체소자 뿐만 아니라 이 반도체소자들 사이의 신호 결합을 위해 수동 소자 인 저항 및 커패시터 등이 사용된다.
최근, 통신 기기 및 정보화 기기를 포함하는 전자 기기가 고기능화 및 소형화됨에 따라 PCB도 고기능화 및 소형화가 요구되고 있다. PCB가 고기능화되면서 소형화를 이루기 위해서는 작은 면적을 갖는 기판 상에 다수의 능동 및 수동 소자를 실장하고 도선 패턴의 길이 및 간격을 줄여 회로를 고밀도로 실장하는 것이 요구된다. 또한, PCB에 있어서 도선 패턴을 다층으로 형성하거나, 또는, 기판의 상부 및 하부의 표면에 형성하는 것에 의해 회로의 실장 밀도를 증가시킬 수 있다.
도 1은 종래 기술에 따른 저항을 갖는 PCB의 단면도이다.
종래 기술에 따른 저항을 갖는 PCB는 기판(11), 제 1 및 제 2 도선 패턴(13)(15), 비아홀(17), 연결 배선(19), 접촉패드(21) 및 저항체(23)를 포함한다.
상기에서 PCB는 비아홀(17)이 형성된 기판(11)의 상부 표면 및 하부 표면에 제 1 및 제 2 도선 패턴(13)(15)이 형성된다. 상기에서 제 1 및 제 2 도선 패턴(13)(15)은 기판(11)의 상부 및 하부 표면에 전기적 특성이 양호한 금속을 증착하거나 이러한 금속의 박판을 부착하고 포토리쏘그래피 방법으로 패터닝하는 것에 의해 형성된다. 그리고, 제 1 및 제 2 도선 패턴(13)(15)은 비아홀(17)의 표면에 도금 방법에 의해 형성된 연결 배선(19)에 의해 전기적으로 연결될 수 있다.
그리고, 기판(11)의 상부 표면 상에 제 1 도선 패턴(13)과 접촉되게 접촉 패드(21)가 형성되고, 이 접촉 패드(21) 상에 저항 특성을 갖는 금속 등으로 형성된 저항체(23)가 설치된다. 상기에서 접촉 패드(21)는 융점이 낮은 주석 등이 포함된 솔더링 크림(soldering cream)을 도포 또는 인쇄 등의 방법에 의해 제 1 도선 패턴 (13)과 접촉되게 형성된다. 저항체(23)는 접촉 패드(21) 상에 실장한 후 이 접촉 패드(21)를 구성하는 금속이 녹을 정도로 열처리하는 것에 의해 부착되게 설치된다.
상기에서 저항체(23)가 기판(11)의 상부 표면 상에 제 1 도선 패턴(13)과 접촉되게 형성되었으나 하부 표면 상의 제 2 도선 패턴(15)과 접촉되거나 상부 표면 및 하부 표면 상에 제 1 및 제 2 도선 패턴(13)(15)과 동시에 접촉되게 형성될 수도 있다.
그러나, 상술한 종래 기술에 따른 PCB는 저항체가 기판의 표면에 설치되어 많은 면적을 차지하므로 크기가 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 기판에서 저항체가 차지하는 면적을 최소화하여 크기를 감소시킬 수 있는 저항을 갖는 PCB를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 저항을 갖는 PCB는 절연성 기판과, 상기 기판의 상부 표면 및 하부 표면에 각각 한 층 또는 층간 절연층을 개재시킨 복수 층을 갖도록 전기적 특성이 양호한 금속으로 형성된 제 1 및 제 2 도선 패턴과, 상기 기판에 상기 제 1 및 제 2 도선 패턴과 연결되게 형성된 비아홀과, 상기 비아홀 내부를 채워 상기 제 1 및 제 2 도선 패턴과 접촉되게 저항 특성을 갖는 금속으로 형성된 저항체를 포함한다.
상기에서 저항체는 상기 제 1 및 제 2 도선 패턴 사이를 직렬 또는 병렬 연 결하도록 저항 특성을 갖는 금속을 크림 형태로 상기 비아홀을 채우도록 주입하고 용제가 휘발되어 고화되도록 열처리하는 것에 의해 형성되는 것이 바람직하다.
상기에서 크림 형태의 저항 금속을 상기 비아홀의 일측을 통해 주입할 때 반대 측의 입구를 진공 상태로 만들어 주입하며, 주입 후 상기 비아홀의 외부로 돌출된 부분을 제거하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 저항을 갖는 PCB의 단면도이다.
본 발명에 따른 저항을 갖는 PCB는 기판(31), 제 1 및 제 2 도선 패턴(33)(35), 비아홀(37) 및 저항체(39)를 포함한다.
상기에서 기판(31)은 합성 수지 등의 절연 물체로 형성된다.
제 1 및 제 2 도선 패턴(33)(35)은 기판(31)의 상부 표면 및 하부 표면에 형성된다. 상기에서 제 1 및 제 2 도선 패턴(33)(35)은 기판(31)의 상부 및 하부 표면에 은, 구리 또는 알루미늄 등의 전기적 특성이 양호한 금속을 증착하거나, 또는, 이러한 금속의 박판을 부착하고 포토리쏘그래피 방법으로 패터닝하는 것에 의해 형성된다.
상기에서 기판(31)의 상부 표면 및 하부 표면에 제 1 및 제 2 도선 패턴(33)(35)이 각각 1층만 형성된 것을 예로 들었으나, 이 제 1 및 제 2 도선 패턴(33)(35)은 각각 복수 층으로 형성될 수도 있다. 제 1 및 제 2 도선 패턴(33)(35)이 각각 복수 층으로 형성된 경우 각 층 사이에 절연층(도시되지 않음)이 형성되어야 한다.
저항체(39)는 비아홀(37)을 채우도록 형성되어 제 1 및 제 2 도선 패턴(33)(35)을 전기적으로 직렬 또는 병렬 연결한다. 상기에서 비아홀(37)은 제 1 및 제 2 도선 패턴(33)(35)과 연결되게 형성되며, 저항체(39)는 RuO2 등과 같은 저항 특성을 갖는 금속 등을 크림 형태로 만들어 비아홀(37)을 채우도록 주입한 후 용제가 휘발되어 고화되도록 열처리하므로써 형성된다. 상기에서 저항체(39)가 비아홀(37) 내에 형성되어 기판(31)의 상부 또는 하부 표면 상에 별도의 면적을 차지하지 않으므로 PCB의 크기를 감소시킬 수 있다.
상기에서 비아홀(37)의 일측을 통해 크림 형태의 저항 금속을 주입할 때 반대 측의 입구를 진공 상태로 만들어 크림 형태의 저항 금속을 용이하게 주입할 수 있다. 또한, 크림 형태의 저항 금속을 주입한 후 비아홀(37)의 외부로 돌출된 부분을 제거하여야 한다.
상술한 바와 같이 본 발명에 따른 PCB는 저항체가 기판의 각각 다른 표면 상에 형성된 제 1 도선 패턴과 제 2 도선 패턴 사이를 전기적으로 연결하도록 RuO2 등과 같은 저항 특성을 갖는 금속 등을 크림 형태로 비아홀을 채우도록 주입한 후 용제가 휘발되어 고화되도록 열처리하므로써 형성된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
따라서, 본 발명은 저항체가 기판의 상부 또는 하부 표면 상에 별도의 면적을 차지하지 않고 비아홀 내에 형성되므로 PCB의 크기를 감소시킬 수 있는 잇점이 있다.
Claims (5)
- 절연성 기판과,상기 기판의 상부 표면 및 하부 표면에 각각 한 층 또는 층간 절연층을 개재시킨 복수 층을 갖도록 전기적 특성이 양호한 금속으로 형성된 제 1 및 제 2 도선 패턴과,상기 기판에 상기 제 1 및 제 2 도선 패턴과 연결되게 형성된 비아홀과,상기 비아홀 내부를 채워 상기 제 1 및 제 2 도선 패턴과 접촉되게 저항 특성을 갖는 금속으로 형성된 저항체를 포함하는 저항을 갖는 인쇄회로기판.
- 청구항 1에 있어서 상기 저항체는 상기 제 1 및 제 2 도선 패턴 사이를 직렬 또는 병렬 연결하는 저항을 갖는 인쇄회로기판.
- 청구항 1에 있어서 상기 저항체는 상기 저항 특성을 갖는 금속을 크림 형태로 상기 비아홀을 채우도록 주입하고 용제가 휘발되어 고화되도록 열처리하는 것에 의해 형성되는 저항을 갖는 인쇄회로기판.
- 청구항 3에 있어서 상기 크림 형태의 저항 금속을 상기 비아홀의 일측을 통해 주입할 때 반대 측의 입구를 진공 상태로 만들어 주입하는 저항을 갖는 인쇄회로기판.
- 청구항 4에 있어서 상기 크림 형태의 저항 금속 주입 후 상기 비아홀의 외부로 돌출된 부분을 제거하는 저항을 갖는 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050025616A KR20060103735A (ko) | 2005-03-28 | 2005-03-28 | 저항을 갖는 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050025616A KR20060103735A (ko) | 2005-03-28 | 2005-03-28 | 저항을 갖는 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060103735A true KR20060103735A (ko) | 2006-10-04 |
Family
ID=37623611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050025616A KR20060103735A (ko) | 2005-03-28 | 2005-03-28 | 저항을 갖는 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060103735A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100747020B1 (ko) * | 2006-01-26 | 2007-08-07 | 삼성전기주식회사 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
-
2005
- 2005-03-28 KR KR1020050025616A patent/KR20060103735A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100747020B1 (ko) * | 2006-01-26 | 2007-08-07 | 삼성전기주식회사 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7746661B2 (en) | Printed circuit board with coextensive electrical connectors and contact pad areas | |
US20080017407A1 (en) | Interposer and electronic device using the same | |
US8802999B2 (en) | Embedded printed circuit board and manufacturing method thereof | |
US20080024998A1 (en) | Substrate structure integrated with passive components | |
US20070281557A1 (en) | Method of fabricating circuit board having different electrical connection structures | |
KR100890217B1 (ko) | 기판 제조방법 | |
JP2001223329A (ja) | 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 | |
JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
US7023073B2 (en) | Noise shield type multi-layered substrate | |
US20080023821A1 (en) | Substrate structure integrated with passive components | |
KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
GB2238169A (en) | Mounting and terminating a capacitor | |
KR20060103735A (ko) | 저항을 갖는 인쇄회로기판 | |
JPH1056251A (ja) | 電子部品内蔵プリント基板およびその製造方法 | |
JP4772586B2 (ja) | 回路基板の製造方法 | |
CN105282972B (zh) | 器件内置型印刷电路板、半导体封装及其制造方法 | |
KR100584142B1 (ko) | 이동단말기용 월 인쇄회로기판과 칩셋 장치 | |
JP4306155B2 (ja) | 電子部品構成体 | |
JPH08779Y2 (ja) | 多層プリント板 | |
KR101510379B1 (ko) | 인쇄회로기판 어셈블리 | |
JP2926956B2 (ja) | プリント基板 | |
WO2004006638A1 (en) | Selective area solder placement | |
KR101133219B1 (ko) | 인쇄회로기판의 제조방법 및 인쇄회로기판 | |
KR101241699B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |