JP2001223329A - 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 - Google Patents
薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路Info
- Publication number
- JP2001223329A JP2001223329A JP2000384225A JP2000384225A JP2001223329A JP 2001223329 A JP2001223329 A JP 2001223329A JP 2000384225 A JP2000384225 A JP 2000384225A JP 2000384225 A JP2000384225 A JP 2000384225A JP 2001223329 A JP2001223329 A JP 2001223329A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- module
- film circuit
- substrate
- structured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 絶縁材料から形成された基板上に受動部品ま
たは受動および能動部品を含む、わずかな空間しか必要
としない薄膜回路を備えるモジュールを提供する。 【解決手段】 本発明には薄膜回路を備えるモジュール
が記載されている。薄膜回路を備えるモジュールを実現
するために、コンデンサ、またはコンデンサおよび抵抗
器、またはコンデンサ、抵抗器およびインダクタが、絶
縁材料の基板（１）上で導電体トラックに隣接して直接
備えられている。受動素子を部分的または完全に集積す
ることでわずかな空間しか必要としないモジュールが生
み出せる。
たは受動および能動部品を含む、わずかな空間しか必要
としない薄膜回路を備えるモジュールを提供する。 【解決手段】 本発明には薄膜回路を備えるモジュール
が記載されている。薄膜回路を備えるモジュールを実現
するために、コンデンサ、またはコンデンサおよび抵抗
器、またはコンデンサ、抵抗器およびインダクタが、絶
縁材料の基板（１）上で導電体トラックに隣接して直接
備えられている。受動素子を部分的または完全に集積す
ることでわずかな空間しか必要としないモジュールが生
み出せる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁材料から形成
された基板上に薄膜回路を備えるモジュールと、薄膜回
路を備えるモジュールを製造する方法と、薄膜回路とに
関する。
された基板上に薄膜回路を備えるモジュールと、薄膜回
路を備えるモジュールを製造する方法と、薄膜回路とに
関する。
【０００２】
【従来の技術】数多くの電子デバイスの開発において
は、以下の傾向が特徴としてあげられる。すなわち、微
小化、機能を拡張しながらの価格の低下または少なくと
も維持、信頼性の増大、およびエネルギ消費の低下であ
る。受動素子の数は、例えばＴＶセットまたはビデオレ
コーダなどの多くの家庭用電子機器の部品の数の７０％
に至ることが経験から判明している。しかし、移動電話
の分野における飛躍的な発展やコードレス電話機器の縮
小化の進展により個々の部品には一層厳しい要件が課さ
れている。
は、以下の傾向が特徴としてあげられる。すなわち、微
小化、機能を拡張しながらの価格の低下または少なくと
も維持、信頼性の増大、およびエネルギ消費の低下であ
る。受動素子の数は、例えばＴＶセットまたはビデオレ
コーダなどの多くの家庭用電子機器の部品の数の７０％
に至ることが経験から判明している。しかし、移動電話
の分野における飛躍的な発展やコードレス電話機器の縮
小化の進展により個々の部品には一層厳しい要件が課さ
れている。
【０００３】微小化を推し進める道程における一工程
は、いわゆるＳＭＤ技術によりもたらされる。この技術
は、導体ストリップを備えたプリント回路板またはセラ
ミック基板の表面に直接実装されている微小化部品（Ｓ
ＭＤｓ：Surface Mounted Devices（表面実装デバイ
ス））に基づいている。ＳＭＤは、それらに相当する従
来のワイヤを備えた部品よりもかなり小さい。首尾一貫
して使用されている場合には、回路の表面または空間上
の要件および重さは１／２または１／３だけ減少する。
より小さなプリント回路板が使用できるので、ＳＭＤ技
術を最適に適用することにより価格も下げられる。
は、いわゆるＳＭＤ技術によりもたらされる。この技術
は、導体ストリップを備えたプリント回路板またはセラ
ミック基板の表面に直接実装されている微小化部品（Ｓ
ＭＤｓ：Surface Mounted Devices（表面実装デバイ
ス））に基づいている。ＳＭＤは、それらに相当する従
来のワイヤを備えた部品よりもかなり小さい。首尾一貫
して使用されている場合には、回路の表面または空間上
の要件および重さは１／２または１／３だけ減少する。
より小さなプリント回路板が使用できるので、ＳＭＤ技
術を最適に適用することにより価格も下げられる。
【０００４】今日、移動電話の高周波装置用のパワーア
ンプモジュールは、この技術によって製造されている。
導体ストリップは印刷工程で基板に備えられる。基板
は、例えばアンプなどの能動部品、並びに、例えば抵抗
器、コンデンサおよびインダクタなどの受動部品用の担
体としての役割を果たしている。その場合には、能動部
品は、ボンディング方法によりＩＣの形態を取って固定
され、受動部品は、ＳＭＤ部品として基板上にはんだ付
けされている。
ンプモジュールは、この技術によって製造されている。
導体ストリップは印刷工程で基板に備えられる。基板
は、例えばアンプなどの能動部品、並びに、例えば抵抗
器、コンデンサおよびインダクタなどの受動部品用の担
体としての役割を果たしている。その場合には、能動部
品は、ボンディング方法によりＩＣの形態を取って固定
され、受動部品は、ＳＭＤ部品として基板上にはんだ付
けされている。
【０００５】
【発明が解決しようとする課題】しかしながら、微小化
をさらに進めると、受動ＳＭＤ部品の製造、取扱いおよ
び取付けもますます難しくなる。これは、集積受動部品
（ＩＰＣ）を使用することで回避可能である。この技術
では、抵抗器（Ｒ）、コンデンサ（Ｃ）、インダクタ
（Ｌ）などの受動部品が一体型基礎回路およびシステム
に結合されている。いわゆる薄膜回路は、絶縁材料から
形成された担体板上のマスクにより薄膜技術を使用して
確保される。こうした回路は高度に縮小したプリント回
路に等しい。薄膜回路の製造法は既知であり、一般に、
一貫した被覆および構造化処理により達成される。薄膜
回路を実現するために形状、組成および厚みが多様な層
が備えられている。こうした薄膜回路は、複数の抵抗器
と、コンデンサおよび／またはインダクタの組合せから
構成される。
をさらに進めると、受動ＳＭＤ部品の製造、取扱いおよ
び取付けもますます難しくなる。これは、集積受動部品
（ＩＰＣ）を使用することで回避可能である。この技術
では、抵抗器（Ｒ）、コンデンサ（Ｃ）、インダクタ
（Ｌ）などの受動部品が一体型基礎回路およびシステム
に結合されている。いわゆる薄膜回路は、絶縁材料から
形成された担体板上のマスクにより薄膜技術を使用して
確保される。こうした回路は高度に縮小したプリント回
路に等しい。薄膜回路の製造法は既知であり、一般に、
一貫した被覆および構造化処理により達成される。薄膜
回路を実現するために形状、組成および厚みが多様な層
が備えられている。こうした薄膜回路は、複数の抵抗器
と、コンデンサおよび／またはインダクタの組合せから
構成される。
【０００６】広範に渡る様々な受動部品と能動部品を備
えた回路は、特殊な機能（例えば、フィルタリング機
能）を有する能動部品にディスクリート（ＳＭＤ）部品
を組み合わせることで簡単に実現可能である。しかし、
ＳＭＤ部品には、すべて個別にはんだ付けしなければな
らないという欠点がある。はんだスポットのために広い
表面積が必要になり、このため回路は非常にかさばった
ものになってしまう。
えた回路は、特殊な機能（例えば、フィルタリング機
能）を有する能動部品にディスクリート（ＳＭＤ）部品
を組み合わせることで簡単に実現可能である。しかし、
ＳＭＤ部品には、すべて個別にはんだ付けしなければな
らないという欠点がある。はんだスポットのために広い
表面積が必要になり、このため回路は非常にかさばった
ものになってしまう。
【０００７】本発明の目的は、絶縁材料から形成された
基板上に受動部品または受動部品および能動部品を含
み、わずかな空間しか必要としない薄膜回路を備えるモ
ジュールを提供することにある。
基板上に受動部品または受動部品および能動部品を含
み、わずかな空間しか必要としない薄膜回路を備えるモ
ジュールを提供することにある。
【０００８】
【課題を解決するための手段】この目的は、少なくとも
１つの受動素子を含み、絶縁材料から形成された基板上
に形成された薄膜回路を備えるモジュールであって、上
記素子が、第１の構造化された導電層と、誘電体と、第
２の導電層と、保護層と、を少なくとも有し、上記モジ
ュールを貫通する少なくとも１つのコンタクトホール
と、上記モジュールと上記コンタクトホールとを覆う金
属化層と、をさらに備えるモジュール、により達成され
る。
１つの受動素子を含み、絶縁材料から形成された基板上
に形成された薄膜回路を備えるモジュールであって、上
記素子が、第１の構造化された導電層と、誘電体と、第
２の導電層と、保護層と、を少なくとも有し、上記モジ
ュールを貫通する少なくとも１つのコンタクトホール
と、上記モジュールと上記コンタクトホールとを覆う金
属化層と、をさらに備えるモジュール、により達成され
る。
【０００９】導体ストリップだけでなくコンデンサなど
の少なくとも１つの受動素子が薄膜回路内で基板上に備
えられる。受動素子をこのように直接集積化することに
より、空間要件が大幅に縮小された薄膜回路全体を実現
することが可能になる。
の少なくとも１つの受動素子が薄膜回路内で基板上に備
えられる。受動素子をこのように直接集積化することに
より、空間要件が大幅に縮小された薄膜回路全体を実現
することが可能になる。
【００１０】特に好ましい実施態様では、上記基板と上
記第１の構造化された導電層との間に抵抗層が設けられ
る。これにより、上記薄膜回路は、少なくとも１つの抵
抗器を含む。
記第１の構造化された導電層との間に抵抗層が設けられ
る。これにより、上記薄膜回路は、少なくとも１つの抵
抗器を含む。
【００１１】絶縁材料から形成された上記基板は、セラ
ミック材料、ガラス−セラミック材料、ガラス材料、ま
たはガラスもしくは有機材料から形成された平坦化層を
有するセラミック材料を含むことが好ましい。
ミック材料、ガラス−セラミック材料、ガラス材料、ま
たはガラスもしくは有機材料から形成された平坦化層を
有するセラミック材料を含むことが好ましい。
【００１２】上記の材料から形成される基板は、安価に
製造でき、上記の部品の処理コストは低く保てる。この
場合、上記基板は、ディスクリート部品とＩＣ用の担体
を構成する。
製造でき、上記の部品の処理コストは低く保てる。この
場合、上記基板は、ディスクリート部品とＩＣ用の担体
を構成する。
【００１３】絶縁材料から形成された上記基板は、Ａｌ
２Ｏ３、ガラス、または、ガラスから形成された平坦化
層もしくは有機材料から形成された平坦化層を有するＡ
ｌ２Ｏ３を含むことが特に好ましい。
２Ｏ３、ガラス、または、ガラスから形成された平坦化
層もしくは有機材料から形成された平坦化層を有するＡ
ｌ２Ｏ３を含むことが特に好ましい。
【００１４】これらの材料は薄膜技術に適合しており、
表面の凹凸も許容可能である。Ａｌ ２Ｏ３は、その機構
上の安定性と熱電導性のために、基板として特に適して
いる。
表面の凹凸も許容可能である。Ａｌ ２Ｏ３は、その機構
上の安定性と熱電導性のために、基板として特に適して
いる。
【００１５】上記基板と上記第１の構造化された導電層
との間、または上記基板と上記抵抗層との間に、バリア
層が設けられると、さらに好ましい。
との間、または上記基板と上記抵抗層との間に、バリア
層が設けられると、さらに好ましい。
【００１６】コンデンサの短絡または高周波数特性の劣
化につながる、上記誘電体の作用と導電層の表面の粗さ
とは、バリア層により防ぐことができる。
化につながる、上記誘電体の作用と導電層の表面の粗さ
とは、バリア層により防ぐことができる。
【００１７】上記第１の構造化された導電層と上記第２
の構造化された導電層は、Ｃｕ、Ｃｕを添加したＡｌ、
Ｍｇを添加したＡｌ、Ｓｉを添加したＡｌ、またはＣｕ
とＳｉを添加したＡｌを含むと好適である。
の構造化された導電層は、Ｃｕ、Ｃｕを添加したＡｌ、
Ｍｇを添加したＡｌ、Ｓｉを添加したＡｌ、またはＣｕ
とＳｉを添加したＡｌを含むと好適である。
【００１８】上記抵抗層は、ＮｉｘＣｒｙＡｌｚ（０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＯｚ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒ
ｙＮ ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、Ｃｕ
ｘＮｉｙ（０≦ｘ≦１、０≦ｙ≦１）、またはＴｉｘＷ
ｙ（０≦ｘ≦１、０≦ｙ≦１）を含むことがさらに好ま
しい。
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＯｚ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒ
ｙＮ ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、Ｃｕ
ｘＮｉｙ（０≦ｘ≦１、０≦ｙ≦１）、またはＴｉｘＷ
ｙ（０≦ｘ≦１、０≦ｙ≦１）を含むことがさらに好ま
しい。
【００１９】これらの材料は、薄膜回路において各層が
満たすべき機能に応じて、例えばウエットエッチング工
程とドライエッチング工程とを組み合わせたリソグラフ
処理によって堆積された後に、構造化される。
満たすべき機能に応じて、例えばウエットエッチング工
程とドライエッチング工程とを組み合わせたリソグラフ
処理によって堆積された後に、構造化される。
【００２０】上記誘電体は、Ｓｉ３Ｎ４、ＳｉＯ２、Ｓ
ｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｚ≦１）またはＴａ２Ｏ５を含むと一層有益である。
ｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｚ≦１）またはＴａ２Ｏ５を含むと一層有益である。
【００２１】これらの材料の相対誘電定数は全てεｒ＞
４であり、これにより、小さな寸法での高容量値が可能
になる。
４であり、これにより、小さな寸法での高容量値が可能
になる。
【００２２】上記保護層は、無機材料を含むことが好ま
しい。
しい。
【００２３】上記保護層は、機構上の負荷や湿気による
腐食から直下の層を保護する。
腐食から直下の層を保護する。
【００２４】上記構造化された金属層は、基礎層と被覆
層を含むとさらに好ましい。
層を含むとさらに好ましい。
【００２５】この実施態様では、上記基礎層は、上記構
造化された金属化層の上記被覆層を電気化学的に堆積さ
せるための核生成層（nucleating layer）として作用す
る。
造化された金属化層の上記被覆層を電気化学的に堆積さ
せるための核生成層（nucleating layer）として作用す
る。
【００２６】上記ディスクリート部品は、上記基板の上
記薄膜回路とは反対の側に備えると非常に好ましい。
記薄膜回路とは反対の側に備えると非常に好ましい。
【００２７】ウェーハを両側で利用することにより、実
装密度をさらに向上させることができる。
装密度をさらに向上させることができる。
【００２８】本発明は、さらに、少なくとも１つの受動
素子を含み、絶縁基板上の薄膜回路を備えるモジュール
を製造する方法に関し、第１の導電層を基板上に堆積さ
せて構造化し、上記第１の構造化された導電層上に誘電
体を堆積させ、第２の導電層を上記誘電体上に堆積させ
て構造化し、上記第２の構造化された導電層上に保護層
を設け、上記誘電体と上記保護層を構造化し、上記モジ
ュールを貫通する少なくとも１つのコンタクトホールを
形成し、上記モジュールと上記コンタクトホールを覆う
ように構造化した金属化層を設けることを特徴とする。
素子を含み、絶縁基板上の薄膜回路を備えるモジュール
を製造する方法に関し、第１の導電層を基板上に堆積さ
せて構造化し、上記第１の構造化された導電層上に誘電
体を堆積させ、第２の導電層を上記誘電体上に堆積させ
て構造化し、上記第２の構造化された導電層上に保護層
を設け、上記誘電体と上記保護層を構造化し、上記モジ
ュールを貫通する少なくとも１つのコンタクトホールを
形成し、上記モジュールと上記コンタクトホールを覆う
ように構造化した金属化層を設けることを特徴とする。
【００２９】特に好ましい実施態様において、第１工程
は、バリア層を上記基板上に積層することである。
は、バリア層を上記基板上に積層することである。
【００３０】特に好適な実施態様では、抵抗層を最初
に、上記基板上または上記バリア層上に設けて構造化す
る。
に、上記基板上または上記バリア層上に設けて構造化す
る。
【００３１】上記コンタクトホールは、第１工程とし
て、または上記保護層を備えた後で、形成するとさらに
好ましい。
て、または上記保護層を備えた後で、形成するとさらに
好ましい。
【００３２】製造工程に応じて、上記コンタクトホール
は、保護層を備えた後に形成しても良いし、また、導体
ストリップおよび受動集積部品を薄膜技術により備える
前に予め形成しても良い。
は、保護層を備えた後に形成しても良いし、また、導体
ストリップおよび受動集積部品を薄膜技術により備える
前に予め形成しても良い。
【００３３】上記構造化した金属化層を製造するため
に、第１に、上記モジュールを覆うように、かつ、上記
コンタクトホール内に基礎層を堆積させ、次いで、フォ
トレジストの層を上記基礎層上に堆積させ、上記金属化
層の所望の構造に応じて構造化し、被覆層を上記基礎層
上に堆積させ、上記フォトレジストと、上記基礎層の所
定の部分とを除去することが好ましい。
に、第１に、上記モジュールを覆うように、かつ、上記
コンタクトホール内に基礎層を堆積させ、次いで、フォ
トレジストの層を上記基礎層上に堆積させ、上記金属化
層の所望の構造に応じて構造化し、被覆層を上記基礎層
上に堆積させ、上記フォトレジストと、上記基礎層の所
定の部分とを除去することが好ましい。
【００３４】本発明はまた、少なくとも１つの受動部品
を有する、絶縁材料から形成された基板上の薄膜回路に
関し、上記部品は、第１の構造化された導電層と、誘電
体と、第２の導電層と、保護層と、を少なくとも含み、
上記基板を貫通する少なくとも１つのコンタクトホール
と、上記保護層と上記コンタクトホールとを覆う構造化
された金属化層と、をさらに備える。
を有する、絶縁材料から形成された基板上の薄膜回路に
関し、上記部品は、第１の構造化された導電層と、誘電
体と、第２の導電層と、保護層と、を少なくとも含み、
上記基板を貫通する少なくとも１つのコンタクトホール
と、上記保護層と上記コンタクトホールとを覆う構造化
された金属化層と、をさらに備える。
【００３５】以下、５枚の図面と３つの実施例を参照し
ながら本発明をより詳細に説明する。
ながら本発明をより詳細に説明する。
【００３６】
【発明の実施の形態】図１において、薄膜回路を有する
モジュールは、基板１を備える。基板１は、例えばセラ
ミック材料、ガラス−セラミック材料、ガラス材料、ま
たは、ガラス材料もしくは有機材料から形成された平坦
化層を有するセラミック材料を含む。基板１は、Ａｌ２
Ｏ３、ガラス、または、ガラス、ポリアミドもしくはポ
リベンゾシクロブテン（polybenzocyclobutene）から形
成された平坦化層を有するＡｌ ２Ｏ３を含むことが好ま
しい。この基板１上に、例えばＳｉ３Ｎ４を含むバリア
層８を備えても良い。抵抗層７は、基板１上またはバリ
ア層８上に堆積させられ構造化される。この構造化され
た抵抗層７は、例えば、ＮｉｘＣｒｙＡｌｚ（０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＯｚ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＮ
ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＣｕｘＮ
ｉｙ（０≦ｘ≦１、０≦ｙ≦１）またはＴｉｘＷｙ（０
≦ｘ≦１、０≦ｙ≦１）を含むと良い。第１導電層２
は、この抵抗層７上に形成され構造化される。誘電体３
は、この構造化された第１の導電性層Ｌ上にあり、通常
は基板１の表面全体を覆うが、直下にある第１の構造化
された導電層２へのビアをなすように、特定の場所にの
み位置するように中断される。誘電体３は、例えば、Ｓ
ｉ３Ｎ４、ＳｉＯ２、ＳｉｘＯｙＮｚ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）またはＴａ２Ｏ５を含むと良
い。第２の導電層４は、誘電体３上に堆積させられ構造
化される。第１の導電層２と第２の導電層４は、例え
ば、Ｃｕ、Ａｌ、Ｃｕを数パーセント添加したＡｌ、Ｓ
ｉを数パーセント添加したＡｌ、Ｍｇを数パーセント添
加したＡｌ、またはＣｕとＳｉを数パーセント添加した
Ａｌを含むと良い。無機材料、例えばＳｉＯ２、Ｓｉ３
Ｎ４またはＳｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｚ≦１）などから形成され構造化された保護層５
は、基板１の表面全体上にある。しかしながら、これに
代えて、例えばポリアミドやポリベンゾシクロブテンな
どの有機材料を使用しても良い。薄膜回路を備えるモジ
ュールは、少なくとも１つのコンタクトホール６をさら
に有する。モジュールおよびコンタクトホール６は構造
化された金属化層で囲まれる。この金属化層には基礎層
９が含まれる。一つまたは複数の他の金属化層を基礎層
９上に形成すると好適である。この場合、基礎層９は、
例えば、Ｃｒ／Ｃｕを含み、被覆層１１を電気化学的に
堆積させるための核生成層として作用する。被覆層１１
は、例えばＣｕ／Ｎ１／Ａｕを含む。
モジュールは、基板１を備える。基板１は、例えばセラ
ミック材料、ガラス−セラミック材料、ガラス材料、ま
たは、ガラス材料もしくは有機材料から形成された平坦
化層を有するセラミック材料を含む。基板１は、Ａｌ２
Ｏ３、ガラス、または、ガラス、ポリアミドもしくはポ
リベンゾシクロブテン（polybenzocyclobutene）から形
成された平坦化層を有するＡｌ ２Ｏ３を含むことが好ま
しい。この基板１上に、例えばＳｉ３Ｎ４を含むバリア
層８を備えても良い。抵抗層７は、基板１上またはバリ
ア層８上に堆積させられ構造化される。この構造化され
た抵抗層７は、例えば、ＮｉｘＣｒｙＡｌｚ（０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＯｚ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＮ
ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＣｕｘＮ
ｉｙ（０≦ｘ≦１、０≦ｙ≦１）またはＴｉｘＷｙ（０
≦ｘ≦１、０≦ｙ≦１）を含むと良い。第１導電層２
は、この抵抗層７上に形成され構造化される。誘電体３
は、この構造化された第１の導電性層Ｌ上にあり、通常
は基板１の表面全体を覆うが、直下にある第１の構造化
された導電層２へのビアをなすように、特定の場所にの
み位置するように中断される。誘電体３は、例えば、Ｓ
ｉ３Ｎ４、ＳｉＯ２、ＳｉｘＯｙＮｚ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）またはＴａ２Ｏ５を含むと良
い。第２の導電層４は、誘電体３上に堆積させられ構造
化される。第１の導電層２と第２の導電層４は、例え
ば、Ｃｕ、Ａｌ、Ｃｕを数パーセント添加したＡｌ、Ｓ
ｉを数パーセント添加したＡｌ、Ｍｇを数パーセント添
加したＡｌ、またはＣｕとＳｉを数パーセント添加した
Ａｌを含むと良い。無機材料、例えばＳｉＯ２、Ｓｉ３
Ｎ４またはＳｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｚ≦１）などから形成され構造化された保護層５
は、基板１の表面全体上にある。しかしながら、これに
代えて、例えばポリアミドやポリベンゾシクロブテンな
どの有機材料を使用しても良い。薄膜回路を備えるモジ
ュールは、少なくとも１つのコンタクトホール６をさら
に有する。モジュールおよびコンタクトホール６は構造
化された金属化層で囲まれる。この金属化層には基礎層
９が含まれる。一つまたは複数の他の金属化層を基礎層
９上に形成すると好適である。この場合、基礎層９は、
例えば、Ｃｒ／Ｃｕを含み、被覆層１１を電気化学的に
堆積させるための核生成層として作用する。被覆層１１
は、例えばＣｕ／Ｎ１／Ａｕを含む。
【００３７】さらに、モジュールの相対する両側に給電
接点を固定すると良い。給電接点としては、Ｃｒ／Ｃ
ｕ、Ｎｉ／ＳｎまたはＣｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ｓｎま
たはＣｒ／Ｎｉ、Ｐｂ／Ｓｎから形成された電気メッキ
ＳＭＤの端部接点、バンプ端部接点、Ｃｒ／Ｃｕ、Ｃｕ
／Ｎｉ／Ａｕから形成された胸壁（castellation）構
成、Ｓｎのボールもしくはその上に配置されたＰｂＳｎ
合金を有するＣｒ／Ｃｕ／Ｎｉを含むボールグリッドア
レイ、またはＣｒ／Ｃｕのランドグリッドアレイが使用
できる。
接点を固定すると良い。給電接点としては、Ｃｒ／Ｃ
ｕ、Ｎｉ／ＳｎまたはＣｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ｓｎま
たはＣｒ／Ｎｉ、Ｐｂ／Ｓｎから形成された電気メッキ
ＳＭＤの端部接点、バンプ端部接点、Ｃｒ／Ｃｕ、Ｃｕ
／Ｎｉ／Ａｕから形成された胸壁（castellation）構
成、Ｓｎのボールもしくはその上に配置されたＰｂＳｎ
合金を有するＣｒ／Ｃｕ／Ｎｉを含むボールグリッドア
レイ、またはＣｒ／Ｃｕのランドグリッドアレイが使用
できる。
【００３８】薄膜回路を備えたこのようなモジュール
は、例えば、移動電話の高周波装置用のパワーアンプの
製造に使用可能である。
は、例えば、移動電話の高周波装置用のパワーアンプの
製造に使用可能である。
【００３９】薄膜回路を備えるモジュールを製造する際
に、例えばＳ３Ｎ４を含むバリア層８は、基板１上に図
２の処理工程Iで堆積させると良い。この基板１は、例
えば、セラミック材料、ガラス−セラミック材料、ガラ
ス材料、ガラスから形成される平坦化層を有するセラミ
ック材料、または、例えばポリアミドもしくはポリベン
ゾシクロブテンなどの有機材料から形成される平坦化層
を有するセラミック材料を含む。抵抗層７は、バリア層
８またはこれと代替的に基板１上に堆積させられ構造化
すると良い（図２の工程II）。抵抗層７は、例えば、Ｎ
ｉｘＣｒｙＡｌ ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｚ≦１）、ＳｉｘＣｒｙＮｚ（０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）、ＣｕｘＮｉｙ（０≦ｘ≦１、０≦ｙ
≦１）またはＴｉｘＷｙ（０≦ｘ≦１、０≦ｙ≦１）を
含むと良い。第１の導電層２は、バリア層８上またはこ
れと代替的に基板１上および抵抗層７の一部の上に堆積
させ、構造化する（図２の工程III）。誘電体３は、基
板１の表面全体を覆うように堆積させる（図２の工程I
V）。誘電体３は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉｘＯｙ
Ｎｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）またはＴ
ａ２Ｏ５を含むことが好ましい。図３の工程Iでは、第
２の導電層４を誘電体３上に引き続き堆積させて構造化
する。第１の導電層２と第２の導電層４は、例えば、Ｃ
ｕ、Ａｌ、Ｃｕを数パーセント添加したＡｌ、Ｓｉを数
パーセント添加したＡｌ、Ｍｇを数パーセント添加した
Ａｌ、またはＣｕおよびＳｉを数パーセント添加したＡ
ｌを含むと良い。図３の工程IIでは、無機材料から形成
される保護層５が薄膜回路全体にわたって設けられる。
使用可能な無機材料は、例えば、Ｓｉ３Ｎ４、ＳｉＯ２
またはＳｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、０≦
ｚ≦１）である。これに代えて、有機材料、例えばポリ
ベンゾシクロブテンやポリアミドなどを保護層の材料と
して使用することもできる。その後、保護層５と誘電体
３を構造化する（図３の工程III）。これは、感光材料
の場合にはフォトリソグラフィ処理により、またはこれ
と代替的にウェットケミカルエッチングまたはドライエ
ッチングにより実施可能である。さらに、基板１を貫通
する少なくとも１つのコンタクトホール６をレーザによ
り形成する（図３の工程IV）。
に、例えばＳ３Ｎ４を含むバリア層８は、基板１上に図
２の処理工程Iで堆積させると良い。この基板１は、例
えば、セラミック材料、ガラス−セラミック材料、ガラ
ス材料、ガラスから形成される平坦化層を有するセラミ
ック材料、または、例えばポリアミドもしくはポリベン
ゾシクロブテンなどの有機材料から形成される平坦化層
を有するセラミック材料を含む。抵抗層７は、バリア層
８またはこれと代替的に基板１上に堆積させられ構造化
すると良い（図２の工程II）。抵抗層７は、例えば、Ｎ
ｉｘＣｒｙＡｌ ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｚ≦１）、ＳｉｘＣｒｙＮｚ（０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）、ＣｕｘＮｉｙ（０≦ｘ≦１、０≦ｙ
≦１）またはＴｉｘＷｙ（０≦ｘ≦１、０≦ｙ≦１）を
含むと良い。第１の導電層２は、バリア層８上またはこ
れと代替的に基板１上および抵抗層７の一部の上に堆積
させ、構造化する（図２の工程III）。誘電体３は、基
板１の表面全体を覆うように堆積させる（図２の工程I
V）。誘電体３は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉｘＯｙ
Ｎｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）またはＴ
ａ２Ｏ５を含むことが好ましい。図３の工程Iでは、第
２の導電層４を誘電体３上に引き続き堆積させて構造化
する。第１の導電層２と第２の導電層４は、例えば、Ｃ
ｕ、Ａｌ、Ｃｕを数パーセント添加したＡｌ、Ｓｉを数
パーセント添加したＡｌ、Ｍｇを数パーセント添加した
Ａｌ、またはＣｕおよびＳｉを数パーセント添加したＡ
ｌを含むと良い。図３の工程IIでは、無機材料から形成
される保護層５が薄膜回路全体にわたって設けられる。
使用可能な無機材料は、例えば、Ｓｉ３Ｎ４、ＳｉＯ２
またはＳｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、０≦
ｚ≦１）である。これに代えて、有機材料、例えばポリ
ベンゾシクロブテンやポリアミドなどを保護層の材料と
して使用することもできる。その後、保護層５と誘電体
３を構造化する（図３の工程III）。これは、感光材料
の場合にはフォトリソグラフィ処理により、またはこれ
と代替的にウェットケミカルエッチングまたはドライエ
ッチングにより実施可能である。さらに、基板１を貫通
する少なくとも１つのコンタクトホール６をレーザによ
り形成する（図３の工程IV）。
【００４０】図４の工程IIでは、構造化された金属化層
を実現するために、まず、モジュールとコンタクトホー
ル６を被覆する基礎層９を設ける。この基礎層は、例え
ば、Ｃｒ／Ｃｕを含む。次の工程では、フォトレジスト
１０の層を基礎層９上に堆積させ、フォトレジスト１０
の層が所望の構造の金属化層のパターンを有するように
フォトリソグラフィ処理により構造化する（図４の工程
III）。次いで、例えば、Ｃｕ／Ｎｉ／Ａｕを含む被覆
層１１を基礎層９上に電気化学的に堆積させる（図５の
工程II）。フォトレジスト１０を取り除いた後で、被覆
層１１に覆われてない基礎層の部分はエッチング液で取
り除く。
を実現するために、まず、モジュールとコンタクトホー
ル６を被覆する基礎層９を設ける。この基礎層は、例え
ば、Ｃｒ／Ｃｕを含む。次の工程では、フォトレジスト
１０の層を基礎層９上に堆積させ、フォトレジスト１０
の層が所望の構造の金属化層のパターンを有するように
フォトリソグラフィ処理により構造化する（図４の工程
III）。次いで、例えば、Ｃｕ／Ｎｉ／Ａｕを含む被覆
層１１を基礎層９上に電気化学的に堆積させる（図５の
工程II）。フォトレジスト１０を取り除いた後で、被覆
層１１に覆われてない基礎層の部分はエッチング液で取
り除く。
【００４１】さらに、モジュールの相対する両側に給電
接点を固定すると良い。給電接点としては、Ｃｒ／Ｃ
ｕ、Ｎｉ／ＳｎもしくはＣｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ｓｎ
もしくはＣｒ／Ｎｉ、Ｐｂ／Ｓｎで電気メッキされたＳ
ＭＤの端部接点、バンプの端部接点、Ｃｒ／Ｃｕ、Ｃｕ
／Ｎｉ／Ａｕの胸壁構成、Ｓｎのボールもしくはその上
に配置されたＰｂＳｎ合金を有するＣｒ／Ｃｕ／Ｎｉ層
を含むボールグリッドアレイ、またはＣｒ／Ｃｕのラン
ドグリッドアレイが使用可能である。
接点を固定すると良い。給電接点としては、Ｃｒ／Ｃ
ｕ、Ｎｉ／ＳｎもしくはＣｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ｓｎ
もしくはＣｒ／Ｎｉ、Ｐｂ／Ｓｎで電気メッキされたＳ
ＭＤの端部接点、バンプの端部接点、Ｃｒ／Ｃｕ、Ｃｕ
／Ｎｉ／Ａｕの胸壁構成、Ｓｎのボールもしくはその上
に配置されたＰｂＳｎ合金を有するＣｒ／Ｃｕ／Ｎｉ層
を含むボールグリッドアレイ、またはＣｒ／Ｃｕのラン
ドグリッドアレイが使用可能である。
【００４２】代わりに、コンタクトホール６は、導電体
トラックと受動集積素子が薄膜技術によって設けられる
前に、形成しても良い。
トラックと受動集積素子が薄膜技術によって設けられる
前に、形成しても良い。
【００４３】本発明を実際に実現する方法の例を表す本
発明の実施例を以下に説明する。
発明の実施例を以下に説明する。
【００４４】実施例１ ガラスの平坦化層を有するＡｌ２Ｏ３の基板１上にＳｉ
３Ｎ４で成り構造化したバリア層８を備えた。Ｎｉ
０．３Ｃｒ０．６Ａｌ０．１の抵抗層７をバリア層８上
に堆積させ、構造化した。Ｃｕを４％添加したＡｌで成
る第１の導電層２を抵抗層７の一部の上とバリア層８の
部分上に堆積させ、構造化した。次の工程で、Ｓｉ３Ｎ
４で成る誘電体３を基板１の表面全体にわたって堆積さ
せた。Ｃｕを４％添加したＡｌで成る第２の導電層４を
誘電体３上に堆積させ構造化した。完成した薄膜回路に
Ｓｉ３Ｎ４の保護層５を備えた。第１の導電層および／
または抵抗層７のその後の電気接触が可能になるよう
に、誘電体３と保護層とを構造化した。さらに、基板１
を貫通するいくつかのコンタクトホール６をレーザを用
いて形成した。Ｃｒ／Ｃｕの基礎層９とＣｕ／Ｎｉ／Ａ
ｕの被覆層１１とを含む金属化層をモジュールの周囲と
コンタクトホール６内に備えた。さらに、Ｃｒ／Ｃｕ／
Ｎｉの層とＳｎのボールとを含むボールグリッドアレイ
を給電接点としてモジュールの両側に固定した。
３Ｎ４で成り構造化したバリア層８を備えた。Ｎｉ
０．３Ｃｒ０．６Ａｌ０．１の抵抗層７をバリア層８上
に堆積させ、構造化した。Ｃｕを４％添加したＡｌで成
る第１の導電層２を抵抗層７の一部の上とバリア層８の
部分上に堆積させ、構造化した。次の工程で、Ｓｉ３Ｎ
４で成る誘電体３を基板１の表面全体にわたって堆積さ
せた。Ｃｕを４％添加したＡｌで成る第２の導電層４を
誘電体３上に堆積させ構造化した。完成した薄膜回路に
Ｓｉ３Ｎ４の保護層５を備えた。第１の導電層および／
または抵抗層７のその後の電気接触が可能になるよう
に、誘電体３と保護層とを構造化した。さらに、基板１
を貫通するいくつかのコンタクトホール６をレーザを用
いて形成した。Ｃｒ／Ｃｕの基礎層９とＣｕ／Ｎｉ／Ａ
ｕの被覆層１１とを含む金属化層をモジュールの周囲と
コンタクトホール６内に備えた。さらに、Ｃｒ／Ｃｕ／
Ｎｉの層とＳｎのボールとを含むボールグリッドアレイ
を給電接点としてモジュールの両側に固定した。
【００４５】モジュールは、適切な受動素子および能動
素子をさらに備えることにより、移動電話の高周波装置
用のパワーアンプを形成する薄膜回路を装備した。
素子をさらに備えることにより、移動電話の高周波装置
用のパワーアンプを形成する薄膜回路を装備した。
【００４６】実施例２ Ｓｉ３Ｎ４で成るバリア層８をＡｌ２Ｏ３で成る基板１
上に設けて構造化した。Ｃｕを４％添加したＡｌで成る
第１の導電層２をバリア層８上に堆積させて構造化し
た。次の工程では、Ｔａ２Ｏ５で成る誘電体３を基板１
の表面全体に堆積させ構造化した。Ｃｕを４％添加した
Ａｌで成る第２の導電層４を誘電体３上に堆積させ構造
化した。薄膜回路全体にＳｉ３Ｎ４で成る保護層５を設
けた。さらに、基板１を完全に貫通するいくつかのコン
タクトホール６をレーザにより形成した。Ｃｒ／Ｃｕで
成る基礎層９とＣｕ／Ｎｉ／Ａｕで成る被覆層１１とを
含む金属化層を部品全体の周囲とコンタクトホール６内
に設けた。Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕで成る胸壁構
成を給電接点としてモジュールの両側に固定した。
上に設けて構造化した。Ｃｕを４％添加したＡｌで成る
第１の導電層２をバリア層８上に堆積させて構造化し
た。次の工程では、Ｔａ２Ｏ５で成る誘電体３を基板１
の表面全体に堆積させ構造化した。Ｃｕを４％添加した
Ａｌで成る第２の導電層４を誘電体３上に堆積させ構造
化した。薄膜回路全体にＳｉ３Ｎ４で成る保護層５を設
けた。さらに、基板１を完全に貫通するいくつかのコン
タクトホール６をレーザにより形成した。Ｃｒ／Ｃｕで
成る基礎層９とＣｕ／Ｎｉ／Ａｕで成る被覆層１１とを
含む金属化層を部品全体の周囲とコンタクトホール６内
に設けた。Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕで成る胸壁構
成を給電接点としてモジュールの両側に固定した。
【００４７】このように得られた薄膜回路を備えたモジ
ュールは、移動電話内のバンドパスフィルタの製造にさ
らに使用した。
ュールは、移動電話内のバンドパスフィルタの製造にさ
らに使用した。
【００４８】実施例３ 薄膜回路を備えたモジュールを製造するために、Ｓｉ３
Ｎ４で成るバリア層８を、Ａｌ２Ｏ３で成りガラスの平
坦化層を有する基板１上に堆積させて構造化した。Ｔｉ
０．１Ｗ０．９で成る抵抗層７をこのバリア層８上に堆
積させて構造化した。次いで、第１の導電層２を堆積さ
せて構造化した。Ｓｉ３Ｎ４で成る誘電体３を第１の構
造化された導電層２上に堆積させた。次いで、第２の導
電層４をこの誘電体３上に堆積させて構造化した。第１
の導電層２と第２の導電層４は、Ｓｉを４％添加したＡ
ｌを含んでいた。Ｓｉ３Ｎ４で成る保護層５をモジュー
ルを覆うように設けた。電気接触のために保護層５と誘
電体３を貫通してビアを食刻した。その後、いくつかの
コンタクトホール６をレーザにより形成し、これにより
基板１を完全に貫通させた。次の工程では、Ｃｒ／Ｃｕ
を含む基礎層をモジュールの周囲とコンタクトホール６
内に堆積させた。次いで、フォトレジスト層１０を基礎
層９上に設けた。フォトレジスト層１０に所望の金属化
構造のパターンが与えられるように、このフォトレジス
ト層１０はフォトリソグラフ処理で構造化した。次の工
程では、Ｃｕ／Ｎｉ／Ａｕの被覆層１１を、フォトレジ
スト１０が除去されたＣｒ／Ｃｕの基礎層９上に電気化
学的に堆積させた。さらに、Ｃｒ／Ｃｕ／Ｎｉの層とＳ
ｎのボールとを含むボールグリッドアレイを給電接点と
してモジュールの両側に固定した。
Ｎ４で成るバリア層８を、Ａｌ２Ｏ３で成りガラスの平
坦化層を有する基板１上に堆積させて構造化した。Ｔｉ
０．１Ｗ０．９で成る抵抗層７をこのバリア層８上に堆
積させて構造化した。次いで、第１の導電層２を堆積さ
せて構造化した。Ｓｉ３Ｎ４で成る誘電体３を第１の構
造化された導電層２上に堆積させた。次いで、第２の導
電層４をこの誘電体３上に堆積させて構造化した。第１
の導電層２と第２の導電層４は、Ｓｉを４％添加したＡ
ｌを含んでいた。Ｓｉ３Ｎ４で成る保護層５をモジュー
ルを覆うように設けた。電気接触のために保護層５と誘
電体３を貫通してビアを食刻した。その後、いくつかの
コンタクトホール６をレーザにより形成し、これにより
基板１を完全に貫通させた。次の工程では、Ｃｒ／Ｃｕ
を含む基礎層をモジュールの周囲とコンタクトホール６
内に堆積させた。次いで、フォトレジスト層１０を基礎
層９上に設けた。フォトレジスト層１０に所望の金属化
構造のパターンが与えられるように、このフォトレジス
ト層１０はフォトリソグラフ処理で構造化した。次の工
程では、Ｃｕ／Ｎｉ／Ａｕの被覆層１１を、フォトレジ
スト１０が除去されたＣｒ／Ｃｕの基礎層９上に電気化
学的に堆積させた。さらに、Ｃｒ／Ｃｕ／Ｎｉの層とＳ
ｎのボールとを含むボールグリッドアレイを給電接点と
してモジュールの両側に固定した。
【００４９】
【発明の効果】以上詳述したとおり、本発明によれば、
受動素子を直接集積化するので、空間要件が大幅に縮小
された薄膜回路、およびこのような薄膜回路を備えるモ
ジュール、並びにこのモジュールを製造する方法が提供
される。
受動素子を直接集積化するので、空間要件が大幅に縮小
された薄膜回路、およびこのような薄膜回路を備えるモ
ジュール、並びにこのモジュールを製造する方法が提供
される。
【図１】コンデンサと、抵抗器と、導体ストリップイン
ダクタを含む薄膜回路を備えた本発明にかかるモジュー
ルの構成を概略的に示す断面図である。
ダクタを含む薄膜回路を備えた本発明にかかるモジュー
ルの構成を概略的に示す断面図である。
【図２】薄膜回路を備えるモジュールの製造工程を示す
図である。
図である。
【図３】薄膜回路を備えるモジュールの製造工程を示す
図である。
図である。
【図４】薄膜回路を備えるモジュールの製造工程を示す
図である。
図である。
【図５】薄膜回路を備えるモジュールの製造工程を示す
図である。
図である。
１ 基板 ２ 第１の導電層 ３ 誘電体 ４ 第２の導電層 ５ 保護層 ６ コンタクトホール ７ 抵抗層 ８ バリア層 ９ 基礎層 １０ フォトレジスト １１ 被覆層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/16 Ｈ０５Ｋ 1/16 Ｃ 3/40 3/40 Ｅ (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 マルチン、フロイスター ドイツ連邦共和国アーヘン、ティタルトス フェルト、74 (72)発明者 フランシスカス、フーベルタス、マリー、 ザンデルス オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６
Claims (17)
- 【請求項１】少なくとも１つの受動素子を含み、絶縁材
料から形成された基板上に形成された薄膜回路を備える
モジュールであって、 前記素子は、 第１の構造化された導電層と、 誘電体と、 第２の導電層と、を少なくとも有し、 保護層と、 前記モジュールを貫通する少なくとも１つのコンタクト
ホールと、 前記モジュールと前記コンタクトホールとを覆う金属化
層と、をさらに備えるモジュール。 - 【請求項２】前記基板と前記第１の構造化された導電層
との間に抵抗層が設けられたことを特徴とする請求項１
に記載の薄膜回路を備えるモジュール。 - 【請求項３】絶縁材料から形成された前記基板は、セラ
ミック材料、ガラス−セラミック材料、ガラス材料、ま
たは、ガラスもしくは有機材料から形成された平坦化層
を有するセラミック材料を含むことを特徴とする請求項
１に記載の薄膜回路を備えるモジュール。 - 【請求項４】絶縁材料から形成された前記基板は、Ａｌ
２Ｏ３、ガラス、またはガラスから形成された平坦化層
もしくは有機材料から形成された平坦化層を有するＡｌ
２Ｏ ３を含むことを特徴とする請求項３に記載の薄膜回
路を備えるモジュール。 - 【請求項５】前記基板と前記第１の構造化された導電層
との間、または前記基板と前記抵抗層との間に、バリア
層が設けられたことを特徴とする請求項１に記載の薄膜
回路を備えるモジュール。 - 【請求項６】前記第１の構造化された導電層と前記第２
の構造化された導電層は、Ｃｕ、Ｃｕを添加したＡｌ、
Ｍｇを添加したＡｌ、Ｓｉを添加したＡｌ、またはＣｕ
とＳｉを添加したＡｌを含むことを特徴とする請求項１
に記載の薄膜回路を備えるモジュール。 - 【請求項７】前記抵抗層は、ＮｉｘＣｒｙＡｌｚ（０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒｙＯｚ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＳｉｘＣｒ
ｙＮ ｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、Ｃｕ
ｘＮｉｙ（０≦ｘ≦１、０≦ｙ≦１）、またはＴｉｘＷ
ｙ（０≦ｘ≦１、０≦ｙ≦１）を含むことを特徴とする
請求項２に記載の薄膜回路を備えるモジュール。 - 【請求項８】前記誘電体は、Ｓｉ３Ｎ４、ＳｉＯ２、Ｓ
ｉｘＯｙＮｚ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｚ≦１）またはＴａ２Ｏ５を含むことを特徴とする請
求項１に記載の薄膜回路を備えるモジュール。 - 【請求項９】前記保護層は、無機材料を含むことを特徴
とする請求項１に記載の薄膜回路を備えるモジュール。 - 【請求項１０】前記構造化された金属層は、基礎層と被
覆層を含むことを特徴とする請求項１に記載の薄膜回路
を備えるモジュール。 - 【請求項１１】前記基板の前記薄膜回路とは反対の側に
ディスクリート部品が設けられることを特徴とする請求
項１に記載の薄膜回路を備えるモジュール。 - 【請求項１２】少なくとも１つの受動素子を含み、絶縁
材料から形成された基板上の薄膜回路を備えるモジュー
ルを製造する方法であって、 第１の導電層を基板上に堆積させて構造化し、 前記第１の構造化された導電層上に誘電体を堆積させ、 第２の導電層を前記誘電体上に堆積させて構造化し、 前記第２の構造化された導電層上に保護層を設け、 前記誘電体と前記保護層を構造化し、 前記モジュールを貫通する少なくとも１つのコンタクト
ホールを形成し、 前記モジュールと前記コンタクトホールを覆うように構
造化した金属化層を設けることを特徴とする方法。 - 【請求項１３】第１工程として、バリア層を前記基板上
に堆積させることを特徴とする請求項１２に記載の方
法。 - 【請求項１４】前記基板上または前記バリア層上に抵抗
層を最初に設けて構造化することを特徴とする請求項１
２に記載の方法。 - 【請求項１５】前記コンタクトホールは、第１工程とし
て、または前記保護層を設けた後に形成することを特徴
とする請求項１２に記載の方法。 - 【請求項１６】前記構造化した金属化層を製造するため
に、 第１に、前記モジュールを覆うように、かつ、前記コン
タクトホール内に基礎層を堆積させ、 次いで、フォトレジストの層を前記基礎層上に堆積さ
せ、前記金属化層の所望の構造に応じて構造化し、 被覆層を前記基礎層上に堆積させ、 前記フォトレジストと、前記基礎層の所定の部分とを除
去する、ことを特徴とする請求項１２に記載の方法。 - 【請求項１７】少なくとも１つの受動部品を備え、絶縁
性材料から形成された基板上の薄膜回路であって、 前記部品は、 第１の構造化された導電層と、 誘電体と、 第２の導電層と、を少なくとも含み、 保護層と、 前記基板を貫通する少なくとも１つのコンタクトホール
と、 前記保護層と前記コンタクトホールとを覆う構造化され
た金属化層と、をさらに備える薄膜回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19961683.3 | 1999-12-21 | ||
| DE19961683A DE19961683A1 (de) | 1999-12-21 | 1999-12-21 | Bauteil mit Dünnschichtschaltkreis |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223329A true JP2001223329A (ja) | 2001-08-17 |
Family
ID=7933583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000384225A Withdrawn JP2001223329A (ja) | 1999-12-21 | 2000-12-18 | 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6545225B2 (ja) |
| EP (1) | EP1111679A3 (ja) |
| JP (1) | JP2001223329A (ja) |
| CN (1) | CN1203554C (ja) |
| DE (1) | DE19961683A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985946B1 (en) | 2000-05-12 | 2006-01-10 | Microsoft Corporation | Authentication and authorization pipeline architecture for use in a web server |
| US6961750B1 (en) | 2000-05-18 | 2005-11-01 | Microsoft Corp. | Server-side control objects for processing client-side user interface elements |
| JP4434545B2 (ja) * | 2001-03-01 | 2010-03-17 | Ｄｏｗａホールディングス株式会社 | 半導体実装用絶縁基板及びパワーモジュール |
| US7214295B2 (en) * | 2001-04-09 | 2007-05-08 | Vishay Dale Electronics, Inc. | Method for tantalum pentoxide moisture barrier in film resistors |
| US6898604B1 (en) | 2001-06-29 | 2005-05-24 | Microsoft Corporation | XML serialization and deserialization |
| JP4152797B2 (ja) | 2003-04-14 | 2008-09-17 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| TWI229930B (en) * | 2003-06-09 | 2005-03-21 | Advanced Semiconductor Eng | Chip structure |
| US8569142B2 (en) | 2003-11-28 | 2013-10-29 | Blackberry Limited | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
| US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
| US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| US8669637B2 (en) * | 2005-10-29 | 2014-03-11 | Stats Chippac Ltd. | Integrated passive device system |
| US8188590B2 (en) | 2006-03-30 | 2012-05-29 | Stats Chippac Ltd. | Integrated circuit package system with post-passivation interconnection and integration |
| JP4600687B2 (ja) * | 2007-03-29 | 2010-12-15 | Ｔｄｋ株式会社 | 電子部品およびその製造方法 |
| US20090115051A1 (en) * | 2007-11-01 | 2009-05-07 | Lap-Wai Lydia Leung | Electronic Circuit Package |
| US20090189269A1 (en) * | 2008-01-24 | 2009-07-30 | Lap-Wai Lydia Leung | Electronic Circuit Package |
| JP5710558B2 (ja) * | 2012-08-24 | 2015-04-30 | 株式会社東芝 | 無線装置、それを備えた情報処理装置及び記憶装置 |
| DE102016100352A1 (de) | 2016-01-11 | 2017-07-13 | Epcos Ag | Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung |
| JP7424157B2 (ja) * | 2020-03-25 | 2024-01-30 | Tdk株式会社 | 電子部品及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4735676A (en) * | 1986-01-14 | 1988-04-05 | Asahi Chemical Research Laboratory Co., Ltd. | Method for forming electric circuits on a base board |
| JPH0237117B2 (ja) * | 1986-01-14 | 1990-08-22 | Asahi Kagaku Kenkyusho | Kibannidodenkairookeiseisuruhoho |
| US4854040A (en) * | 1987-04-03 | 1989-08-08 | Poly Circuits, Inc. | Method of making multilayer pc board using polymer thick films |
| JPH0258893A (ja) * | 1988-08-24 | 1990-02-28 | Nippon Chemicon Corp | 厚膜集積回路およびその製造方法 |
| JP2777747B2 (ja) * | 1990-11-26 | 1998-07-23 | 東亞合成株式会社 | 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板 |
| EP0670668B1 (en) * | 1993-12-22 | 1998-01-28 | Italtel s.p.a. | Process for the provision of metallized holes in dielectric substrates comprising interconnected thin film conductive and/or resistive paths |
| JP3112059B2 (ja) * | 1995-07-05 | 2000-11-27 | 株式会社日立製作所 | 薄膜多層配線基板及びその製法 |
| US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
| JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
-
1999
- 1999-12-21 DE DE19961683A patent/DE19961683A1/de not_active Withdrawn
-
2000
- 2000-12-18 JP JP2000384225A patent/JP2001223329A/ja not_active Withdrawn
- 2000-12-18 EP EP00204615A patent/EP1111679A3/de not_active Withdrawn
- 2000-12-18 CN CNB001310607A patent/CN1203554C/zh not_active Expired - Fee Related
- 2000-12-21 US US09/746,029 patent/US6545225B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6545225B2 (en) | 2003-04-08 |
| CN1203554C (zh) | 2005-05-25 |
| EP1111679A2 (de) | 2001-06-27 |
| EP1111679A3 (de) | 2008-01-02 |
| US20010017770A1 (en) | 2001-08-30 |
| CN1306307A (zh) | 2001-08-01 |
| DE19961683A1 (de) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001223329A (ja) | 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 | |
| US6068782A (en) | Individual embedded capacitors for laminated printed circuit boards | |
| US7235745B2 (en) | Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate | |
| US7079371B2 (en) | Capacitor device, electronic parts packaging structure, and method of manufacturing the capacitor device | |
| US6797890B2 (en) | High frequency module device and method for its preparation | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| JP4432207B2 (ja) | コンデンサ | |
| CA1182583A (en) | Thin film discrete decoupling capacitor | |
| EP1204125A1 (en) | Solid electrolyte capacitor | |
| US20040259317A1 (en) | Process for manufacturing a substrate with embedded capacitor | |
| JP2003101222A (ja) | 薄膜回路基板装置及びその製造方法 | |
| KR100861618B1 (ko) | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| JP2002329833A (ja) | 高周波モジュール装置及びその製造方法 | |
| KR100373398B1 (ko) | 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법 | |
| US7023073B2 (en) | Noise shield type multi-layered substrate | |
| JPS6164187A (ja) | 電子回路装置の製造方法 | |
| US20010004314A1 (en) | Module with thin-film circuit comprising a trimmable capacitor | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JP2001244367A (ja) | 電気素子内蔵配線基板 | |
| JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
| JP2002299160A (ja) | 複合電子部品 | |
| JP3918780B2 (ja) | 印刷配線板及びその製造方法 | |
| KR20060103735A (ko) | 저항을 갖는 인쇄회로기판 | |
| JP2004235490A (ja) | 回路基板及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070416 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090713 |