JPH0258893A - 厚膜集積回路およびその製造方法 - Google Patents
厚膜集積回路およびその製造方法Info
- Publication number
- JPH0258893A JPH0258893A JP21034588A JP21034588A JPH0258893A JP H0258893 A JPH0258893 A JP H0258893A JP 21034588 A JP21034588 A JP 21034588A JP 21034588 A JP21034588 A JP 21034588A JP H0258893 A JPH0258893 A JP H0258893A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- conductor
- film
- thick
- film conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 111
- 239000010949 copper Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 14
- 229910052709 silver Inorganic materials 0.000 claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 239000004332 silver Substances 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 2
- 238000009991 scouring Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、厚膜導体の導体抵抗の低減化などに適した
厚膜集積回路およびその製造方法に関す〔従来の技術〕 従来、厚膜集積回路では、セラミック板などからなる基
板にたとえば、銀およびパラジウム（Ａｇ、Ｐｄ）を含
む導体ペーストの印刷、焼成によって抵抗体の電極を成
す厚膜導体が設置され、この厚膜導体間に抵抗ペースト
の印刷、焼成によって抵抗体が設置される。この抵抗体
の上にオーバコートが施され、トリミングを経た後、抵
抗体などを保護するためにメッキレジスト層が設置され
、メッキレジスト層から露出させた基板上にメッキ処理
によって銅（Ｃｕ）皮膜が形成され、所定の回路パター
ンが形成される。そして、Ｃｕ皮膜が形成された厚膜集
積回路には、選択的にエツチングレジスト層が設置され
、エツチングレジスト層から露出させた部分のエツチン
グ処理の後、ソルダーレジスト層が設置されている。
厚膜集積回路およびその製造方法に関す〔従来の技術〕 従来、厚膜集積回路では、セラミック板などからなる基
板にたとえば、銀およびパラジウム（Ａｇ、Ｐｄ）を含
む導体ペーストの印刷、焼成によって抵抗体の電極を成
す厚膜導体が設置され、この厚膜導体間に抵抗ペースト
の印刷、焼成によって抵抗体が設置される。この抵抗体
の上にオーバコートが施され、トリミングを経た後、抵
抗体などを保護するためにメッキレジスト層が設置され
、メッキレジスト層から露出させた基板上にメッキ処理
によって銅（Ｃｕ）皮膜が形成され、所定の回路パター
ンが形成される。そして、Ｃｕ皮膜が形成された厚膜集
積回路には、選択的にエツチングレジスト層が設置され
、エツチングレジスト層から露出させた部分のエツチン
グ処理の後、ソルダーレジスト層が設置されている。
また、このようなメッキ処理によるＣｕ皮膜だけで回路
パターンが形成された厚膜集積回路に対し、Ａｇ、Ｐｄ
を含む導体ペーストの印刷、焼成による厚膜導体によっ
て回路パターンが形成された厚膜集積回路が実用化され
ている。
パターンが形成された厚膜集積回路に対し、Ａｇ、Ｐｄ
を含む導体ペーストの印刷、焼成による厚膜導体によっ
て回路パターンが形成された厚膜集積回路が実用化され
ている。
［発明が解決しようとする課題］
ところで、基板上にメッキ処理によって直接Ｃｕメッキ
が施された厚膜集積回路では、Ｃｕ皮膜上にエツチング
レジスト層などを施してエツチングを行い、回路パター
ンが形成されており、レジスト印刷では、ファインライ
ンが得難く、エツチング工程が増し、製造処理時間が長
くなる欠点があった。
が施された厚膜集積回路では、Ｃｕ皮膜上にエツチング
レジスト層などを施してエツチングを行い、回路パター
ンが形成されており、レジスト印刷では、ファインライ
ンが得難く、エツチング工程が増し、製造処理時間が長
くなる欠点があった。
また、Ａｇ、Ｐｄを含む導体ペーストの印刷、焼成によ
る厚膜導体によって回路パターンが形成された厚膜集積
回路では、厚膜導体上に半田を設置すると、半田食われ
などの経時的劣化が生ずるおそれがある。たとえば、厚
膜導体上に半田を固着して１５０″Ｃ程度の高温雰囲気
に数百時間放置すると、半田中のスズ（Ｓｎ）が厚膜導
体に拡散され、また、厚膜導体中のＡｇが半田中に拡散
される。半田中のＳｎが厚膜導体に拡散されると、半田
としての固着強度が低下し、また、厚膜導体中のＡｇが
半田中に拡散されると、厚膜導体からＡｇが抜けるため
、厚膜導体としての厚膜強度が低下する。
る厚膜導体によって回路パターンが形成された厚膜集積
回路では、厚膜導体上に半田を設置すると、半田食われ
などの経時的劣化が生ずるおそれがある。たとえば、厚
膜導体上に半田を固着して１５０″Ｃ程度の高温雰囲気
に数百時間放置すると、半田中のスズ（Ｓｎ）が厚膜導
体に拡散され、また、厚膜導体中のＡｇが半田中に拡散
される。半田中のＳｎが厚膜導体に拡散されると、半田
としての固着強度が低下し、また、厚膜導体中のＡｇが
半田中に拡散されると、厚膜導体からＡｇが抜けるため
、厚膜導体としての厚膜強度が低下する。
そこで、この発明は、厚膜導体が持つ導体抵抗の低減化
とともに、半田食われなどの経時的な劣化の防止を図っ
た厚膜集積回路およびその製造方法の提供を目的とする
。
とともに、半田食われなどの経時的な劣化の防止を図っ
た厚膜集積回路およびその製造方法の提供を目的とする
。
この発明の厚膜集積回路は、基板の表面に設置された厚
膜導体の上面に導電性皮膜が設置されたものである。
膜導体の上面に導電性皮膜が設置されたものである。
また、この発明の厚膜集積回路は、前記厚膜導体は銀お
よびパラジウムを含む導体ペーストによって形成し、こ
の厚膜導体上に導電性皮膜として銅皮膜を設置してもよ
い。
よびパラジウムを含む導体ペーストによって形成し、こ
の厚膜導体上に導電性皮膜として銅皮膜を設置してもよ
い。
次に、この発明の厚膜集積回路の製造方法は、基板の表
面に厚膜導体および厚膜素子を設置した後、前記厚膜導
体の一部および前記厚膜素子を覆うレジスト層を設置し
、このレジスト層から露出させた前記厚膜導体上にメッ
キ処理によって導電性皮膜を設置するものである。
面に厚膜導体および厚膜素子を設置した後、前記厚膜導
体の一部および前記厚膜素子を覆うレジスト層を設置し
、このレジスト層から露出させた前記厚膜導体上にメッ
キ処理によって導電性皮膜を設置するものである。
この発明の厚膜集積回路では、基板に設置された厚膜導
体に選択的に導電性皮膜が設置されているので、導電性
皮膜によって厚膜導体を以て形成された導体回路の抵抗
率の低減化が図られる。そして、厚膜導体上に導電性皮
膜が設置されると、厚膜導体に対して導電性皮膜が半田
などに対する保護膜として機能し、厚膜導体と半田とが
直接接触するのを避けることができるので、厚膜導体の
半田食われなど、経時的な劣化が防止される。
体に選択的に導電性皮膜が設置されているので、導電性
皮膜によって厚膜導体を以て形成された導体回路の抵抗
率の低減化が図られる。そして、厚膜導体上に導電性皮
膜が設置されると、厚膜導体に対して導電性皮膜が半田
などに対する保護膜として機能し、厚膜導体と半田とが
直接接触するのを避けることができるので、厚膜導体の
半田食われなど、経時的な劣化が防止される。
また、厚膜導体をＡｇ、Ｐｄを含む導体ペーストによっ
て形成し、厚膜導体上に導電性皮膜としてＣｕ皮膜を設
置すれば、Ｃｕに対してＰｄが触媒として機能するため
、特別なメッキ処理のための操作を要することなく、Ｃ
ｕメッキが可能なメッキ液に厚膜導体が形成されている
基板を浸漬するだけで、Ｃｕ皮膜が容易に形成される。
て形成し、厚膜導体上に導電性皮膜としてＣｕ皮膜を設
置すれば、Ｃｕに対してＰｄが触媒として機能するため
、特別なメッキ処理のための操作を要することなく、Ｃ
ｕメッキが可能なメッキ液に厚膜導体が形成されている
基板を浸漬するだけで、Ｃｕ皮膜が容易に形成される。
そして、このようなＡｇ、Ｐｄを含む導体ペーストを用
いて形成された厚膜導体にＣｕ皮膜からなる導電性皮膜
を設置すると、Ｃｕ皮膜が半田に対する保護膜として機
能し、たとえば、厚膜導体に対する半田中のＳｎの拡散
、半田に対する厚膜導体中のＡｇの拡散が防止され、こ
のような拡散による経時的な劣化から半田や厚膜導体が
保護され、接続および導体回路の信顛性が長期に亘って
維持される。
いて形成された厚膜導体にＣｕ皮膜からなる導電性皮膜
を設置すると、Ｃｕ皮膜が半田に対する保護膜として機
能し、たとえば、厚膜導体に対する半田中のＳｎの拡散
、半田に対する厚膜導体中のＡｇの拡散が防止され、こ
のような拡散による経時的な劣化から半田や厚膜導体が
保護され、接続および導体回路の信顛性が長期に亘って
維持される。
次に、この発明の厚膜集積回路の製造方法では、厚膜導
体の一部および厚膜素子を覆うレジスト層を設置し、レ
ジスト層から露出させた厚膜導体上にメッキ処理によっ
て導電性皮膜が形成されるため、従来のようなエツチン
グ処理などが不要になり、導電性皮膜の設置によって、
厚膜導体の導体抵抗の低減化が容易に行え、しかも、そ
の処理時間の短縮も可能になる。
体の一部および厚膜素子を覆うレジスト層を設置し、レ
ジスト層から露出させた厚膜導体上にメッキ処理によっ
て導電性皮膜が形成されるため、従来のようなエツチン
グ処理などが不要になり、導電性皮膜の設置によって、
厚膜導体の導体抵抗の低減化が容易に行え、しかも、そ
の処理時間の短縮も可能になる。
第１図はこの発明の厚膜集積回路の実施例を示す。
セラミックやアルミナなどの絶縁性材料を以て形成され
た基板２には、特定の回路パターンを形成するために、
その回路パターンに適合する任意のスルーホール４が形
成されている。この基板２の表面には、第１段階として
厚膜導体６．８、第２段階として厚膜導体１０が回路パ
ターンに沿って選択的に設置されている。この場合、ス
ルーホール４内には、厚膜導体６．１０の接続部分が形
成されている。
た基板２には、特定の回路パターンを形成するために、
その回路パターンに適合する任意のスルーホール４が形
成されている。この基板２の表面には、第１段階として
厚膜導体６．８、第２段階として厚膜導体１０が回路パ
ターンに沿って選択的に設置されている。この場合、ス
ルーホール４内には、厚膜導体６．１０の接続部分が形
成されている。
そして、厚膜導体６．８側には、特定の回路素子を設置
するためのスペース１１が設置され、厚膜導体６．８に
跨がってスペース１１を覆うように厚膜素子として厚膜
抵抗体１２が設置されている。この厚膜抵抗体１２の上
面にはオーハコ・−トガラス１４が設置され、所定の抵
抗値トリミングが施された後、保護手段としてのメジキ
レシスト層１８が設置されている。
するためのスペース１１が設置され、厚膜導体６．８に
跨がってスペース１１を覆うように厚膜素子として厚膜
抵抗体１２が設置されている。この厚膜抵抗体１２の上
面にはオーハコ・−トガラス１４が設置され、所定の抵
抗値トリミングが施された後、保護手段としてのメジキ
レシスト層１８が設置されている。
また、厚膜導体６．８．１０には、Ｃｕ皮膜などからな
る導電性皮膜２０が設置され、この導電性皮膜２０の上
面には、半田付は部分２２を選択的に露出させてソルダ
ーレジストＮ２４が選択的に形成されている。
る導電性皮膜２０が設置され、この導電性皮膜２０の上
面には、半田付は部分２２を選択的に露出させてソルダ
ーレジストＮ２４が選択的に形成されている。
このように構成すれば、厚膜導体６．８．１０の表面が
導電性皮膜２０によって覆われ、その表面の保護が図ら
れるとともに、導体回路の抵抗率の低減化が図られる。
導電性皮膜２０によって覆われ、その表面の保護が図ら
れるとともに、導体回路の抵抗率の低減化が図られる。
たとえば、厚膜導体６．８．１０にＡｇ、Ｐｄを含むＰ
ｄ−Ａｇ系導体ペーストを用いて形成し、導電性皮膜２
０をＣｕ皮膜で形成する場合には、半田付けのときにＣ
ｕ皮膜を拡散防止膜として機能させることができ、厚膜
導体６．８．１０に対する半田中のＳｎの拡散、または
、設置された半田に対する厚膜導体６．８．１０中のＡ
ｇの拡散を防止することができ、半画素われなどの固着
強度の低下や、厚膜導体６．８．１０の強度の低下を防
止し、導体回路の信頼性を維持することができる。
ｄ−Ａｇ系導体ペーストを用いて形成し、導電性皮膜２
０をＣｕ皮膜で形成する場合には、半田付けのときにＣ
ｕ皮膜を拡散防止膜として機能させることができ、厚膜
導体６．８．１０に対する半田中のＳｎの拡散、または
、設置された半田に対する厚膜導体６．８．１０中のＡ
ｇの拡散を防止することができ、半画素われなどの固着
強度の低下や、厚膜導体６．８．１０の強度の低下を防
止し、導体回路の信頼性を維持することができる。
次に、第２図ないし第４図はこの発明の厚膜集積回路の
製造方法の実施例を工程順に示す。
製造方法の実施例を工程順に示す。
第２図の（Ａ）に示すように、基板２はたとえば、セラ
ミックやアルミナなどの絶縁性材料で形成されている。
ミックやアルミナなどの絶縁性材料で形成されている。
この基板２には、設置される回路パターンに応じてスル
ーホール４が形成される。
ーホール４が形成される。
次に、第２図の（Ｂ）に示すように、この基板２の表裏
面には、たとえば、Ａｇ、Ｐｄを含むＰｄ−Ａｇ系導体
ペーストからなる厚膜導体６．８．１０が所定の導電パ
ターンに従って印刷、焼成によって選択的に設置され、
スルーホール４の内壁部にも厚膜導体６．１０が設置さ
れている。
面には、たとえば、Ａｇ、Ｐｄを含むＰｄ−Ａｇ系導体
ペーストからなる厚膜導体６．８．１０が所定の導電パ
ターンに従って印刷、焼成によって選択的に設置され、
スルーホール４の内壁部にも厚膜導体６．１０が設置さ
れている。
次に、厚膜導体６．８．１０が設置された基板２の表裏
面には、第２図の（Ｃ）に示すように、回路上必要な厚
膜素子として厚膜抵抗体１２や図示していない厚膜コン
デンサなどが設置される。
面には、第２図の（Ｃ）に示すように、回路上必要な厚
膜素子として厚膜抵抗体１２や図示していない厚膜コン
デンサなどが設置される。
すなわち、厚膜導体６．８側の基板２の露出部には、厚
膜導体６．８に跨がる抵抗ペーストの印刷、焼成により
、厚膜抵抗体１２が設置されている。
膜導体６．８に跨がる抵抗ペーストの印刷、焼成により
、厚膜抵抗体１２が設置されている。
次に、この厚膜抵抗体１２は、第２図の（Ｄ）に示すよ
うに、選択的にオーバコートガラス１４の設置によって
被覆された後、第３図に示すように、オーバコートガラ
ス１４の上から厚膜抵抗体１２を切断し、その一部を除
去する抵抗値トリミングを行う。１６は抵抗値トリミン
グによって厚膜抵抗体１２およびオーバコートガラス１
４が除去された部分を示す。
うに、選択的にオーバコートガラス１４の設置によって
被覆された後、第３図に示すように、オーバコートガラ
ス１４の上から厚膜抵抗体１２を切断し、その一部を除
去する抵抗値トリミングを行う。１６は抵抗値トリミン
グによって厚膜抵抗体１２およびオーバコートガラス１
４が除去された部分を示す。
次に、第４図の（Ｅ）に示すように、厚膜抵抗体１２を
覆うオーバコートガラス１４の表面には、厚膜素子をメ
ッキ液から保護する保護手段としてメッキレジスト層１
８が選択的に施される。この結果、メンキ処理部分が選
択される。この場合、厚膜導体６．８．１０の一部を被
覆し、メッキ処理部分を必要に応じて選択的に設定して
もよい。
覆うオーバコートガラス１４の表面には、厚膜素子をメ
ッキ液から保護する保護手段としてメッキレジスト層１
８が選択的に施される。この結果、メンキ処理部分が選
択される。この場合、厚膜導体６．８．１０の一部を被
覆し、メッキ処理部分を必要に応じて選択的に設定して
もよい。
次に、このメッキレジスト層１８が設置された基板２は
、たとえば、導電性皮膜としてＣｕ皮膜を形成するため
に、選択されたＣｕメッキ液に浸漬され、第４図の（Ｆ
）に示すように、厚膜導体６．８．１０の表面にＣｕの
無電解メッキによって形成された導電性皮膜２０が選択
的に設置される。
、たとえば、導電性皮膜としてＣｕ皮膜を形成するため
に、選択されたＣｕメッキ液に浸漬され、第４図の（Ｆ
）に示すように、厚膜導体６．８．１０の表面にＣｕの
無電解メッキによって形成された導電性皮膜２０が選択
的に設置される。
ところで、厚膜導体６．８．１０にＡｇ、Ｐｄを含むＰ
ｄ−Ａｇ系導体ペーストが用いられた場合には、メッキ
レジスト層１８から露出しているＰｄがＣｕに対して触
媒として機能するので、厚膜導体６．８．１０上にＣｕ
が効果的に付着し、Ｃｕからなる導電性皮膜２０が効率
よく形成される。この場合、Ｃｕによるメッキ厚は任意
に設定すればよい。
ｄ−Ａｇ系導体ペーストが用いられた場合には、メッキ
レジスト層１８から露出しているＰｄがＣｕに対して触
媒として機能するので、厚膜導体６．８．１０上にＣｕ
が効果的に付着し、Ｃｕからなる導電性皮膜２０が効率
よく形成される。この場合、Ｃｕによるメッキ厚は任意
に設定すればよい。
そして、このような導電性皮膜２０が設置された基板２
の表面には、第４図の（Ｇ）に示すように、半田付は部
分２２を残してソルダーレジストＮ２４が選択的に形成
され、厚膜集積回路が形成される。
の表面には、第４図の（Ｇ）に示すように、半田付は部
分２２を残してソルダーレジストＮ２４が選択的に形成
され、厚膜集積回路が形成される。
このようにメッキ処理によって厚膜導体６．８．１０の
表面にＣｕ皮膜などの導電性皮膜２０が効率よく形成さ
れ、容易に厚膜導体６．８．１０からなる導体回路の抵
抗率を低減できるとともに、その保護を図ることができ
る。
表面にＣｕ皮膜などの導電性皮膜２０が効率よく形成さ
れ、容易に厚膜導体６．８．１０からなる導体回路の抵
抗率を低減できるとともに、その保護を図ることができ
る。
そして、この厚膜集積回路の製造方法では、メッキ処理
として無電解メッキ、電解メッキなどを用いることがで
き、無電解メッキでは、回路パターンが分断されている
場合にも、回路パターンに電流を流す必要がないので、
厚膜導体６．８．１０上に容易にしかも、均等に導電性
皮膜２０を形成することができる。そこで、回路パター
ンが分断されていない場合や、外部から回路パターンに
電気的な接続が可能であれば、電解メッキを用いること
ができ、導電性皮膜２０を効率よくしかも、迅速に形成
することができる。また、これらの電解メッキおよび無
電解メッキを併用することも可能である。
として無電解メッキ、電解メッキなどを用いることがで
き、無電解メッキでは、回路パターンが分断されている
場合にも、回路パターンに電流を流す必要がないので、
厚膜導体６．８．１０上に容易にしかも、均等に導電性
皮膜２０を形成することができる。そこで、回路パター
ンが分断されていない場合や、外部から回路パターンに
電気的な接続が可能であれば、電解メッキを用いること
ができ、導電性皮膜２０を効率よくしかも、迅速に形成
することができる。また、これらの電解メッキおよび無
電解メッキを併用することも可能である。
次に、第５図はこの発明の厚膜集積回路の製造方法の他
の実施例を示す。
の実施例を示す。
第１図ないし第４図に示した実施例では、厚膜抵抗体１
２の上面に選択的にメッキレジスト層１８を設置したが
、第５図に示すように、厚膜抵抗体１２上にメッキレジ
スト層１８Ａを設置するとともに、スルーホール４Ａ、
４Ｂ上に設置された厚膜導体６．８間の電気的な接触を
避けるために、厚膜導体６．８間の特定のエリヤに選択
的にメンキレジスト層１８Ｂを設置した後、導電性皮膜
２０を形成してもよい。この場合、厚膜導体６．８の表
面に全面的に導電性皮膜２０を形成するため、メッキレ
ジスト層１８Ｂは厚膜導体６．８の縁面から僅かの間隔
１９を持たせて設置すれば、その間隔１９内にメッキ液
を浸透させることができ、導電性皮膜２０の欠落を防止
することができる。
２の上面に選択的にメッキレジスト層１８を設置したが
、第５図に示すように、厚膜抵抗体１２上にメッキレジ
スト層１８Ａを設置するとともに、スルーホール４Ａ、
４Ｂ上に設置された厚膜導体６．８間の電気的な接触を
避けるために、厚膜導体６．８間の特定のエリヤに選択
的にメンキレジスト層１８Ｂを設置した後、導電性皮膜
２０を形成してもよい。この場合、厚膜導体６．８の表
面に全面的に導電性皮膜２０を形成するため、メッキレ
ジスト層１８Ｂは厚膜導体６．８の縁面から僅かの間隔
１９を持たせて設置すれば、その間隔１９内にメッキ液
を浸透させることができ、導電性皮膜２０の欠落を防止
することができる。
なお、実施例では厚膜導体６．８．１０にＡｇ、Ｐｄを
含むＰｄ−Ａｇ系導体ペーストを用いて、Ｃｕからなる
導電性皮膜２０を設置する場合について説明したが、こ
の発明は、Ｃｕなどの導体ペーストを用いて形成された
厚膜導体上にＣｕ以外の導電性皮膜を設置する場合にも
適用できる。
含むＰｄ−Ａｇ系導体ペーストを用いて、Ｃｕからなる
導電性皮膜２０を設置する場合について説明したが、こ
の発明は、Ｃｕなどの導体ペーストを用いて形成された
厚膜導体上にＣｕ以外の導電性皮膜を設置する場合にも
適用できる。
この発明の厚膜集積回路によれば、基板に設置された厚
膜導体に導電性皮膜を設置したので、厚膜導体を以て形
成された導体回路の抵抗率の低減化とともに、その保護
を図ることができ、厚膜導体の半田食われなど、経時的
な劣化を防止でき、集積回路の信頼性を高めることがで
きる。
膜導体に導電性皮膜を設置したので、厚膜導体を以て形
成された導体回路の抵抗率の低減化とともに、その保護
を図ることができ、厚膜導体の半田食われなど、経時的
な劣化を防止でき、集積回路の信頼性を高めることがで
きる。
また、厚膜導体にＡｇ、Ｐｄを含む導体ペーストを用い
て、Ｃｕからなる導電性皮膜を設置すれば、Ｃｕに対し
Ｐｄが触媒として機能するので、特別な操作を要するこ
となく、容易にＣｕ皮膜を導電性皮膜として設置するこ
とができる。しかも、このＣｕからなる導電性皮膜は、
拡散防止膜として機能するので、半田付けをした場合、
厚膜導体に対する半田中のＳｎの拡散、半田に対する厚
膜導体中のＡｇの拡散を防止でき、導電性皮膜によって
経時的な劣化から半田や厚膜導体を保護することができ
、集積回路の信頼性を高めることができる。
て、Ｃｕからなる導電性皮膜を設置すれば、Ｃｕに対し
Ｐｄが触媒として機能するので、特別な操作を要するこ
となく、容易にＣｕ皮膜を導電性皮膜として設置するこ
とができる。しかも、このＣｕからなる導電性皮膜は、
拡散防止膜として機能するので、半田付けをした場合、
厚膜導体に対する半田中のＳｎの拡散、半田に対する厚
膜導体中のＡｇの拡散を防止でき、導電性皮膜によって
経時的な劣化から半田や厚膜導体を保護することができ
、集積回路の信頼性を高めることができる。
そして、この発明の厚膜集積回路の製造方法によれば、
メッキ処理によって容易に厚膜導体上に導電性皮膜を設
置することができる。
メッキ処理によって容易に厚膜導体上に導電性皮膜を設
置することができる。
第１図はこの発明の厚膜集積回路の実施例を示す断面図
、第２図ないし第４図はこの発明の厚膜集積回路の製造
方法の実施例を示す図、第５図はこの発明の厚膜集積回
路の製造方法の他の実施例におけるメッキレジスト層が
設置された基板を示す平面図である。 ２・・・基板 ６．８．１０・・・厚膜導体 ・厚膜抵抗体 （厚膜素子） ・メッキレジスト層 （レジスト層） ２０ ・ ・導電性皮膜 第 図 第 置 図 第 図 第 図 第 図
、第２図ないし第４図はこの発明の厚膜集積回路の製造
方法の実施例を示す図、第５図はこの発明の厚膜集積回
路の製造方法の他の実施例におけるメッキレジスト層が
設置された基板を示す平面図である。 ２・・・基板 ６．８．１０・・・厚膜導体 ・厚膜抵抗体 （厚膜素子） ・メッキレジスト層 （レジスト層） ２０ ・ ・導電性皮膜 第 図 第 置 図 第 図 第 図 第 図
Claims (3)
- １．基板の表面に設置された厚膜導体の上面に導電性皮
膜が設置された厚膜集積回路。 - ２．前記厚膜導体は銀およびパラジウムを含む導体ペー
ストによって形成し、この厚膜導体上に導電性皮膜とし
て銅皮膜を設置した請求項１記載の厚膜集積回路。 - ３．基板の表面に厚膜導体および厚膜素子を設置した後
、前記厚膜導体の一部および前記厚膜素子を覆うレジス
ト層を設置し、このレジスト層から露出させた前記厚膜
導体上にメッキ処理によって導電性皮膜を設置する厚膜
集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034588A JPH0258893A (ja) | 1988-08-24 | 1988-08-24 | 厚膜集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034588A JPH0258893A (ja) | 1988-08-24 | 1988-08-24 | 厚膜集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258893A true JPH0258893A (ja) | 1990-02-28 |
Family
ID=16587868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21034588A Pending JPH0258893A (ja) | 1988-08-24 | 1988-08-24 | 厚膜集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258893A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191117U (ja) * | 1983-06-07 | 1984-12-18 | 株式会社クボタ | 農用粉粒体繰出装置 |
| EP1111679A2 (de) * | 1999-12-21 | 2001-06-27 | Philips Patentverwaltung GmbH | Bauteil mit Dünnschichtschaltkreis |
| US7626608B2 (en) | 2003-07-10 | 2009-12-01 | Sony Corporation | Object detecting apparatus and method, program and recording medium used therewith, monitoring system and method, information processing apparatus and method, and recording medium and program used therewith |
| CN103379731A (zh) * | 2012-04-27 | 2013-10-30 | 株式会社小糸制作所 | 电路基板以及电路基板的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147295A (en) * | 1981-03-06 | 1982-09-11 | Hitachi Ltd | Hybrid integrated circuit |
| JPH01223796A (ja) * | 1988-03-02 | 1989-09-06 | Shinei Tsushin Kogyo Kk | 銅めっき導体部を有するハイブリッドｉｃおよびその製造方法 |
-
1988
- 1988-08-24 JP JP21034588A patent/JPH0258893A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147295A (en) * | 1981-03-06 | 1982-09-11 | Hitachi Ltd | Hybrid integrated circuit |
| JPH01223796A (ja) * | 1988-03-02 | 1989-09-06 | Shinei Tsushin Kogyo Kk | 銅めっき導体部を有するハイブリッドｉｃおよびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191117U (ja) * | 1983-06-07 | 1984-12-18 | 株式会社クボタ | 農用粉粒体繰出装置 |
| JPH046498Y2 (ja) * | 1983-06-07 | 1992-02-21 | ||
| EP1111679A2 (de) * | 1999-12-21 | 2001-06-27 | Philips Patentverwaltung GmbH | Bauteil mit Dünnschichtschaltkreis |
| EP1111679A3 (de) * | 1999-12-21 | 2008-01-02 | Philips Intellectual Property & Standards GmbH | Bauteil mit Dünnschichtschaltkreis |
| US7626608B2 (en) | 2003-07-10 | 2009-12-01 | Sony Corporation | Object detecting apparatus and method, program and recording medium used therewith, monitoring system and method, information processing apparatus and method, and recording medium and program used therewith |
| US7944471B2 (en) | 2003-07-10 | 2011-05-17 | Sony Corporation | Object detecting apparatus and method, program and recording medium used therewith, monitoring system and method, information processing apparatus and method, and recording medium and program used therewith |
| CN103379731A (zh) * | 2012-04-27 | 2013-10-30 | 株式会社小糸制作所 | 电路基板以及电路基板的制造方法 |
| EP2658355A3 (en) * | 2012-04-27 | 2016-11-30 | Koito Manufacturing Co., Ltd. | Circuit board, electric device, and method of manufacturing circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529751B (zh) | 電阻器及其製造方法 | |
| KR900007691B1 (ko) | 로듐피복금 ic 금속처리방법 | |
| US3742597A (en) | Method for making a coated printed circuit board | |
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| US4394223A (en) | Tin and gold plating process | |
| US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
| JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPH0950901A (ja) | チップ電子部品とその製造方法 | |
| JPH0258853A (ja) | 厚膜集積回路およびその製造方法 | |
| JP3940589B2 (ja) | セラミック配線基板の製造方法 | |
| JPH043490A (ja) | 厚膜集積回路の配線導体の形成方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| WO2006032836A1 (en) | Thick-film hybrid production process | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH04116891A (ja) | 配線基板におけるヴィアの形成方法 | |
| JPS626710Y2 (ja) | ||
| JP2004128218A (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH0778701A (ja) | ネットワーク抵抗器とその製造方法 | |
| US3231960A (en) | Process for making electrical components and components made thereby | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JPH0465024A (ja) | ジャンパーチップ | |
| JPS63186492A (ja) | 回路基板の製造方法 |