JPH0465024A - ジャンパーチップ - Google Patents
ジャンパーチップInfo
- Publication number
- JPH0465024A JPH0465024A JP2176548A JP17654890A JPH0465024A JP H0465024 A JPH0465024 A JP H0465024A JP 2176548 A JP2176548 A JP 2176548A JP 17654890 A JP17654890 A JP 17654890A JP H0465024 A JPH0465024 A JP H0465024A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- jumper chip
- tin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims description 15
- 239000010953 base metal Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229910052759 nickel Inorganic materials 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、高温を使用することなく製造でき、回路基
板への実装の際、はんだ使用量が少なくて済むジャンパ
ーチップに関する。
板への実装の際、はんだ使用量が少なくて済むジャンパ
ーチップに関する。
(ロ)従来の技術
従来、ジャンパーチップとしては、絶縁基板上に厚膜技
術を用いて導体層を形成するものが使用されている。す
なわち、絶縁基板上に、銀ペースト又は銀/パラジウム
ペーストを印刷し、これを850°C程度の温度で焼成
して導体層とするものである。
術を用いて導体層を形成するものが使用されている。す
なわち、絶縁基板上に、銀ペースト又は銀/パラジウム
ペーストを印刷し、これを850°C程度の温度で焼成
して導体層とするものである。
この厚膜技術を用いるジャンパーチップでは、銀ペース
ト、銀/パラジウムペーストの価格が高いこと、また焼
成炉を使用するため設備が大がかりであり、焼成管理の
ための電力使用量が非常に大きくなる問題点があった。
ト、銀/パラジウムペーストの価格が高いこと、また焼
成炉を使用するため設備が大がかりであり、焼成管理の
ための電力使用量が非常に大きくなる問題点があった。
そこで、厚膜技術を用いず製造できるジャンパーチップ
が提案されている(実開昭62−79368号)。この
ジャンパーチップは、第4図(a)に示すように、アル
ミナセラミック等の絶縁基板220表面22aから裏面
22bの端部にかけて、無電解ニッケルめっき等より基
体金属層23を形成し、さらにこの基体金属層23上に
、スズ又ははんだめっき層24を形成している。
が提案されている(実開昭62−79368号)。この
ジャンパーチップは、第4図(a)に示すように、アル
ミナセラミック等の絶縁基板220表面22aから裏面
22bの端部にかけて、無電解ニッケルめっき等より基
体金属層23を形成し、さらにこの基体金属層23上に
、スズ又ははんだめっき層24を形成している。
(ハ)発明が解決しようとする課題
上記従来のジャンパーチップ21は、スズ又ははんだめ
っき層24の全面が露出しているため、デイツプはんだ
付け、フローはんだ付は等の場合に、第4図(b)に示
すように全体にはんだSが付着して、はんだ使用量が無
駄に増えてしまう問題点があった。
っき層24の全面が露出しているため、デイツプはんだ
付け、フローはんだ付は等の場合に、第4図(b)に示
すように全体にはんだSが付着して、はんだ使用量が無
駄に増えてしまう問題点があった。
また、バルク方式による自動実装の場合、表裏判定機構
及び反転機構の装備してない設備を適用すると、第4図
(C)に示すようにジャンパー千ツブ21が表裏逆に実
装された場合に、回路基板26上の配線パターン27.
28が短絡してしまう問題点があった。
及び反転機構の装備してない設備を適用すると、第4図
(C)に示すようにジャンパー千ツブ21が表裏逆に実
装された場合に、回路基板26上の配線パターン27.
28が短絡してしまう問題点があった。
この発明は上記に鑑みなされたもので、はんだの使用量
が少なく、表裏逆に実装された場合でも配線パターン間
の短絡を防止できるジャンパーチップの提供を目的とし
ている。
が少なく、表裏逆に実装された場合でも配線パターン間
の短絡を防止できるジャンパーチップの提供を目的とし
ている。
(ニ)課題を解決するための手段及び作用この発明のジ
ャンパーチップの構成を一実施例に対応する第1図を用
いて説明すると、絶縁性基板2の表面2aから裏面2b
の端部にかけて基体金属層3を形成し、かつその基体金
属層3の表面にスズ又ははんだめっき層4を形成してな
るものにおいて、前記スズ又ははんだめっき層4上には
んだかつかない絶縁樹脂層5を形成したことを特徴とす
るものである。
ャンパーチップの構成を一実施例に対応する第1図を用
いて説明すると、絶縁性基板2の表面2aから裏面2b
の端部にかけて基体金属層3を形成し、かつその基体金
属層3の表面にスズ又ははんだめっき層4を形成してな
るものにおいて、前記スズ又ははんだめっき層4上には
んだかつかない絶縁樹脂層5を形成したことを特徴とす
るものである。
この発明のジャンパーチップは、絶縁樹脂層5のために
、スズ又ははんだめっき層4の露出面積が減り、第1図
(b)に示すように、はんだSの量を減らすことができ
る。また、表裏逆に印刷面IIr基板6に実装された場
合でも、絶縁樹脂層により配線ハターン7.8間が絶縁
される。
、スズ又ははんだめっき層4の露出面積が減り、第1図
(b)に示すように、はんだSの量を減らすことができ
る。また、表裏逆に印刷面IIr基板6に実装された場
合でも、絶縁樹脂層により配線ハターン7.8間が絶縁
される。
一方、絶縁樹脂層の形成は、高温に加熱する必要がなく
、この発明のジャンパーチップを容易に製造することが
できる。
、この発明のジャンパーチップを容易に製造することが
できる。
(ホ)実施例
この発明の一実施例を第1図乃至第3図に基づいて以下
に説明する。
に説明する。
第1図(a)は、実施例ジャンパーチップ1の外観斜視
図を示している。このジャンパーチップlは、アルミナ
セラミック等より絶縁性基板2の表面2aから裏面2b
端部にかけて、例えば無電解ニッケルめっき層等の基体
金属層3が形成される。この基体金属層3表面には、ス
ズ又ははんだのめっき層(以下単にめっき層という)4
が形成される。
図を示している。このジャンパーチップlは、アルミナ
セラミック等より絶縁性基板2の表面2aから裏面2b
端部にかけて、例えば無電解ニッケルめっき層等の基体
金属層3が形成される。この基体金属層3表面には、ス
ズ又ははんだのめっき層(以下単にめっき層という)4
が形成される。
さらに、絶縁性基板表面2aには、端部を残してシリコ
ン樹脂、エポキシ樹脂等の絶縁樹脂層5が形成されてい
る。
ン樹脂、エポキシ樹脂等の絶縁樹脂層5が形成されてい
る。
このジャンパーチップ1は、第2図に示す工程によって
製造される。まず、アルミナセラミック基板IO上に、
帯状のマスキングパターン12を形成する〔第2図(a
)参照〕。この基板10をブレイクライン16(−点鎖
線で示す)に沿って分割し、棒状の基板1工とするC第
2図(b)参照〕。この基板11の表面には無電解めっ
きにより基体金属層13が形成され、さらにこの基体金
属層13表面にめっき層14が形成される〔第2図(C
)参照〕。
製造される。まず、アルミナセラミック基板IO上に、
帯状のマスキングパターン12を形成する〔第2図(a
)参照〕。この基板10をブレイクライン16(−点鎖
線で示す)に沿って分割し、棒状の基板1工とするC第
2図(b)参照〕。この基板11の表面には無電解めっ
きにより基体金属層13が形成され、さらにこの基体金
属層13表面にめっき層14が形成される〔第2図(C
)参照〕。
この棒状の基板ll上には、エポキシ樹脂、シリコン樹
脂等を付着、硬化させて帯状の絶縁樹脂層15が形成さ
れる〔第2図(d)参照〕。最後にマスキングパターン
12を除去し、ブレイクライン17(二点鎖線で示す)
に沿って分割し、ジャンパーチップlを得る〔第2図(
C)参照〕。
脂等を付着、硬化させて帯状の絶縁樹脂層15が形成さ
れる〔第2図(d)参照〕。最後にマスキングパターン
12を除去し、ブレイクライン17(二点鎖線で示す)
に沿って分割し、ジャンパーチップlを得る〔第2図(
C)参照〕。
この実施例ジャンパーチップlを回路基板6上に実装し
た状態を第1図(b)に示す。7.7.8は回路基板6
上に形成されている配線パターン、Sははんだを示して
いる。ジャンパーチップ10基体金属層3、めっき層4
により、配線パターン7.7が配線パターン8を跨ぐよ
うに導通される。
た状態を第1図(b)に示す。7.7.8は回路基板6
上に形成されている配線パターン、Sははんだを示して
いる。ジャンパーチップ10基体金属層3、めっき層4
により、配線パターン7.7が配線パターン8を跨ぐよ
うに導通される。
デイツプ又はフローはんだによるはんだ付けでも絶縁樹
脂層5の部分にははんだがつがないから、はんだSの使
用量が減少する。
脂層5の部分にははんだがつがないから、はんだSの使
用量が減少する。
第1図(C)は、ジャンパーチップ1が表裏逆に実装さ
れた状態を示している。絶縁樹脂層5により、配線パタ
ーン7.8が短絡することが防止される。
れた状態を示している。絶縁樹脂層5により、配線パタ
ーン7.8が短絡することが防止される。
第3図(alは、変形例に係るジャンパーチップ1゜を
示している。このジャンパーチップl゛では、絶縁樹脂
層5゛が絶縁性基板表面2a全体を覆う構成とされてい
る点のみ相違している。このジャンパーチップl゛は、
第3図ら)に示すように、回路基板6に実装した時、−
層はんだSの使用量を少なくすることができる。
示している。このジャンパーチップl゛では、絶縁樹脂
層5゛が絶縁性基板表面2a全体を覆う構成とされてい
る点のみ相違している。このジャンパーチップl゛は、
第3図ら)に示すように、回路基板6に実装した時、−
層はんだSの使用量を少なくすることができる。
(へ)発明の詳細
な説明したように、この発明のジャンパーチップはスズ
又ははんだめっき層上に、はんだが付かない絶縁樹脂層
を形成したことを特徴さするものであるから、はんだ使
用量が少なくて済むと共に、表裏逆に実装された場合で
も配線パターン間の短絡を防止できる利点を有している
。
又ははんだめっき層上に、はんだが付かない絶縁樹脂層
を形成したことを特徴さするものであるから、はんだ使
用量が少なくて済むと共に、表裏逆に実装された場合で
も配線パターン間の短絡を防止できる利点を有している
。
第1図(a)は、この発明の一実施例に係るジャンパー
チップの外観斜視図、第1図(b)は、同ジャンパーチ
ップを印刷回路基板へ実装した状態を示す断面図、第1
図(C)は、同ジャンパーチップを表裏逆に印刷回路基
板へ実装した状態を示す断面図、第2図(a)、第2図
(b)、第2図(C)、第2図(d)及び第2図(e)
は、それぞれ順に同ジャンパーチップの製造工程を説明
する図、第3図(a)は、変形例に係るジャンパーチッ
プの外観斜視図、第3図(b)は、同ジャンパーチップ
を印刷回路基板へ実装した状態を示す断面図、第4図(
a)は、従来のジャンパーチップの外観斜視図、第4図
(b)は、従来のジャンパーチップを印刷回路基板へ実
装した状態を示す断面図、第4図(C)は、従来のジャ
ンパーチップを表裏逆に印刷回路基板へ実装した状態を
示す断面図である。 2:絶縁性基板、 3:基体金属層 4:めっき層 5:絶縁樹脂層。 特許出願人 ローム株式会社代理人 弁
理士 中 村 茂 信第1図(a) 第 図 (d) 第 図 (e) 第 図 (a) 第 図 (b)
チップの外観斜視図、第1図(b)は、同ジャンパーチ
ップを印刷回路基板へ実装した状態を示す断面図、第1
図(C)は、同ジャンパーチップを表裏逆に印刷回路基
板へ実装した状態を示す断面図、第2図(a)、第2図
(b)、第2図(C)、第2図(d)及び第2図(e)
は、それぞれ順に同ジャンパーチップの製造工程を説明
する図、第3図(a)は、変形例に係るジャンパーチッ
プの外観斜視図、第3図(b)は、同ジャンパーチップ
を印刷回路基板へ実装した状態を示す断面図、第4図(
a)は、従来のジャンパーチップの外観斜視図、第4図
(b)は、従来のジャンパーチップを印刷回路基板へ実
装した状態を示す断面図、第4図(C)は、従来のジャ
ンパーチップを表裏逆に印刷回路基板へ実装した状態を
示す断面図である。 2:絶縁性基板、 3:基体金属層 4:めっき層 5:絶縁樹脂層。 特許出願人 ローム株式会社代理人 弁
理士 中 村 茂 信第1図(a) 第 図 (d) 第 図 (e) 第 図 (a) 第 図 (b)
Claims (1)
- (1)絶縁性基板の表面から裏面の端部にかけて基体金
属層を形成し、かつその基体金属層の表面にスズ又はは
んだめっき層を形成してなるジャンパーチップにおいて
、前記スズ又ははんだめっき層上に、はんだがつかない
絶縁樹脂層を形成したことを特徴とするジャンパーチッ
プ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2176548A JPH0465024A (ja) | 1990-07-03 | 1990-07-03 | ジャンパーチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2176548A JPH0465024A (ja) | 1990-07-03 | 1990-07-03 | ジャンパーチップ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0465024A true JPH0465024A (ja) | 1992-03-02 |
Family
ID=16015511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2176548A Pending JPH0465024A (ja) | 1990-07-03 | 1990-07-03 | ジャンパーチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0465024A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062025A (ja) * | 2008-09-04 | 2010-03-18 | Tdk Corp | ジャンパーチップ部品及び実装構造 |
JP2015037327A (ja) * | 2013-08-15 | 2015-02-23 | ジョンソン エレクトリック ソシエテ アノニム | アンテナ回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5715405A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Method of producing jumper chip part |
-
1990
- 1990-07-03 JP JP2176548A patent/JPH0465024A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5715405A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Method of producing jumper chip part |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062025A (ja) * | 2008-09-04 | 2010-03-18 | Tdk Corp | ジャンパーチップ部品及び実装構造 |
JP2015037327A (ja) * | 2013-08-15 | 2015-02-23 | ジョンソン エレクトリック ソシエテ アノニム | アンテナ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3742597A (en) | Method for making a coated printed circuit board | |
GB1476886A (en) | Ceramic printed circuit board structure | |
JPH023317B2 (ja) | ||
GB2321908A (en) | Method for plating independent conductor circuit | |
JPH0465024A (ja) | ジャンパーチップ | |
JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
EP0095256A1 (en) | Method of making printed circuits | |
JP3523418B2 (ja) | 配線基板 | |
JP4199397B2 (ja) | 半導体素子の実装構造体 | |
JPH06163765A (ja) | 窒化アルミヒートシンクおよびその製造方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
JPH1051094A (ja) | プリント配線板及びその製造方法 | |
JPS6352796B2 (ja) | ||
JP2562797Y2 (ja) | 配線基板 | |
JPH0410754B2 (ja) | ||
JPS6194394A (ja) | 厚膜回路基板の製造方法 | |
JPS6231190A (ja) | 電子回路基板及びその製造方法 | |
JPS5982790A (ja) | セラミツクキヤリア実装構造 | |
JPS6451693A (en) | Manufacture of electronic circuit substrate | |
JPH0353793B2 (ja) | ||
JPH0327588A (ja) | 回路基板の製造方法 | |
JPH043991A (ja) | 厚膜集積回路の配線導体の形成方法 | |
JPS6031116B2 (ja) | 電気配線回路基板およびその製造方法 | |
JPH04158596A (ja) | 電子部品実装方法 |