JPH04116891A - 配線基板におけるヴィアの形成方法 - Google Patents
配線基板におけるヴィアの形成方法Info
- Publication number
- JPH04116891A JPH04116891A JP23444490A JP23444490A JPH04116891A JP H04116891 A JPH04116891 A JP H04116891A JP 23444490 A JP23444490 A JP 23444490A JP 23444490 A JP23444490 A JP 23444490A JP H04116891 A JPH04116891 A JP H04116891A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode layer
- conductor metal
- filled
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000007747 plating Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 abstract description 15
- 239000010408 film Substances 0.000 abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 5
- 239000010949 copper Substances 0.000 abstract description 5
- 239000012811 non-conductive material Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
セラミック基板等の配線基板におけるヴィアの形成方法
に関し、 薄膜配線パターンとの接続信顧性を向上させることを目
的とし、 配線基板に穿孔されたヴィアホール内に導体金属を充填
してヴィアを形成する配線基板におけるヴィアの形成方
法において、 前記導体金属の充填後、該導体金属の上下両端に生じる
凹部にメッキ金属を析出させて充填し、該導体金属の表
面を平坦化するように構成する。
に関し、 薄膜配線パターンとの接続信顧性を向上させることを目
的とし、 配線基板に穿孔されたヴィアホール内に導体金属を充填
してヴィアを形成する配線基板におけるヴィアの形成方
法において、 前記導体金属の充填後、該導体金属の上下両端に生じる
凹部にメッキ金属を析出させて充填し、該導体金属の表
面を平坦化するように構成する。
本発明は、セラミック基板等の配線基板におけるヴィア
の形成方法に関するものである。 一般に、セラミック基板等の製造は、配線基板の表裏面
に形成された薄膜配線パターン間の導通を取るためのヴ
ィアを形成した後、該配線基板の表裏面に薄膜配線パタ
ーンを薄膜形成することにより行われるが、製造後にヴ
ィアの収縮等により該ヴィアと薄膜配線パターン間の接
続が断裂することがあり、かかる不具合に対する対策が
要望されている。
の形成方法に関するものである。 一般に、セラミック基板等の製造は、配線基板の表裏面
に形成された薄膜配線パターン間の導通を取るためのヴ
ィアを形成した後、該配線基板の表裏面に薄膜配線パタ
ーンを薄膜形成することにより行われるが、製造後にヴ
ィアの収縮等により該ヴィアと薄膜配線パターン間の接
続が断裂することがあり、かかる不具合に対する対策が
要望されている。
第２図は従来のセラミック基板の断面を示すもので、ヴ
ィアは、窒化シリコン等の基材６に穿孔された小孔（ヴ
ィアホール１）内に銀ロウ等の導体金属２を溶浸させる
ことにより形成され、このヴィアを覆うような状態でア
ルミニウム材の薄膜配線パターン７が形成されている。
ィアは、窒化シリコン等の基材６に穿孔された小孔（ヴ
ィアホール１）内に銀ロウ等の導体金属２を溶浸させる
ことにより形成され、このヴィアを覆うような状態でア
ルミニウム材の薄膜配線パターン７が形成されている。
しかし、上述した従来例において、ヴィアを形成する銀
ロウ２は、凝固時に収縮して上下端部に大きなヒケを生
じさせるためにその表面状態は良好でな（、これに薄膜
工程を使用して薄膜配線パターン７を積層した場合、イ
ンターフェイス部の接続の信鱈性が悪く、かつ導体金属
２に銀ロウを使用し、Ｉ膜配線パターン７にアルミニウ
ムを使用するような場合には、アルミニウムが銀ロウ部
分に固溶して薄膜配線パターン７の断裂を惹起するとい
う欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、薄膜配線パターンとの接続信顧性の高い配線基板に
おけるヴィアの形成方法を提供することを目的とする。
ロウ２は、凝固時に収縮して上下端部に大きなヒケを生
じさせるためにその表面状態は良好でな（、これに薄膜
工程を使用して薄膜配線パターン７を積層した場合、イ
ンターフェイス部の接続の信鱈性が悪く、かつ導体金属
２に銀ロウを使用し、Ｉ膜配線パターン７にアルミニウ
ムを使用するような場合には、アルミニウムが銀ロウ部
分に固溶して薄膜配線パターン７の断裂を惹起するとい
う欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、薄膜配線パターンとの接続信顧性の高い配線基板に
おけるヴィアの形成方法を提供することを目的とする。
【課題を解決するための手段］
本発明によれば上記目的は、実施例に対応する第１図に
示すように、 配線基板に穿孔されたヴィアホール１内に導体金属２を
充填してヴィアを形成する配線基板におけるヴィアの形
成方法において、 前記導体金属２の充填後、該導体金属２の上下両端に生
じる凹部にメッキ金属３を析出させて充填し、該導体金
属２の表面を平坦化する配線基板におけるヴィアの形成
方法を提供することにより達成される。 また、この場合、前記メッキ金属３を、処理面の裏面全
面に渡り形成され、表面を保護膜４で覆われた電極層５
を電極として電解メッキ工程により析出させて形成する
こともできる。 【作用】 上記構成に基づき、本発明におけるヴィア上下端の凹部
にはメッキ金属３が充填され、平坦化が図られる。 この結果、その上部に形成される薄膜配線パターン７は
確実にヴィアの導体金属２に接続され、さらに該導体金
属２の熱による伸縮が低減し、薄膜配線パターン７の断
裂が防止される。 また、薄膜配線パターン７はメッキ金属３を介して導体
金属２に導通し、直接的な接触が行われないことから、
薄膜配線パターン７の導体金属２への拡散、固溶が防止
される。
示すように、 配線基板に穿孔されたヴィアホール１内に導体金属２を
充填してヴィアを形成する配線基板におけるヴィアの形
成方法において、 前記導体金属２の充填後、該導体金属２の上下両端に生
じる凹部にメッキ金属３を析出させて充填し、該導体金
属２の表面を平坦化する配線基板におけるヴィアの形成
方法を提供することにより達成される。 また、この場合、前記メッキ金属３を、処理面の裏面全
面に渡り形成され、表面を保護膜４で覆われた電極層５
を電極として電解メッキ工程により析出させて形成する
こともできる。 【作用】 上記構成に基づき、本発明におけるヴィア上下端の凹部
にはメッキ金属３が充填され、平坦化が図られる。 この結果、その上部に形成される薄膜配線パターン７は
確実にヴィアの導体金属２に接続され、さらに該導体金
属２の熱による伸縮が低減し、薄膜配線パターン７の断
裂が防止される。 また、薄膜配線パターン７はメッキ金属３を介して導体
金属２に導通し、直接的な接触が行われないことから、
薄膜配線パターン７の導体金属２への拡散、固溶が防止
される。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は本発明の実施例を示すもので、図中６は窒化シ
リコン等のセラミック材料を焼成して形成された基材、
１はこの基材６に穿孔されたヴィアホールである。 ２は上記ヴィアホールｌに溶浸された銀ロウを示すもの
で、溶融状態で充填された銀ロウは凝固により収縮し、
上下端部、すなわち後述する薄膜配線パターン７とのイ
ンターフェイス部にヒケを生じさせている。 本発明は、かかる導体金属２のヒケにより生じる表面状
態をメッキにより改善して平坦化するもので、先ず第１
図（ａ）に示すように、基材６の裏面には全面に渡り銅
等の電極材料からなる電極層５がスパソタ工程により形
成された後、この電極層５を非導電材料からなる保護膜
４により覆い、該電極層５へのメッキ付着が防止される
。 この後、電極層５から電極を取って上記基材６に銅、あ
るいはニッケルメッキを施すと、電極層５に導通してい
る導体金属２にのみ銅等が選択的に析出し、該導体金属
２上に積層される。以上のメッキ工程を経ることにより
第１図（ｂ）に示すように、導体金属２に形成される凹
凸はメッキ金属３により充填された状態となり、さらに
上方に積層された分は、表面研磨により除去される（第
１図（ｃ）参照）。 このようにして基材６の片面の処理が終了すると、次い
で裏面側の保護膜４を剥離した後、電極層５をエツチン
グにより剥離し、上述したと同様の工程により既に平坦
化された面倒に電極層５と保護膜４を形成して反対面の
平坦化を行う。 なお、以上のようにメッキ金属３による凹凸部の平坦化
は、処理面の裏面側に電極層５を形成した電解メッキ法
によりなされ、導体金属２への選択的メッキ付けを行う
以外に、無電解メッキ法を利用することも可能である。 イアの表面が確実に平坦化されるために、線パターンと
の接続信顛性が向上する。
細に説明する。 第１図は本発明の実施例を示すもので、図中６は窒化シ
リコン等のセラミック材料を焼成して形成された基材、
１はこの基材６に穿孔されたヴィアホールである。 ２は上記ヴィアホールｌに溶浸された銀ロウを示すもの
で、溶融状態で充填された銀ロウは凝固により収縮し、
上下端部、すなわち後述する薄膜配線パターン７とのイ
ンターフェイス部にヒケを生じさせている。 本発明は、かかる導体金属２のヒケにより生じる表面状
態をメッキにより改善して平坦化するもので、先ず第１
図（ａ）に示すように、基材６の裏面には全面に渡り銅
等の電極材料からなる電極層５がスパソタ工程により形
成された後、この電極層５を非導電材料からなる保護膜
４により覆い、該電極層５へのメッキ付着が防止される
。 この後、電極層５から電極を取って上記基材６に銅、あ
るいはニッケルメッキを施すと、電極層５に導通してい
る導体金属２にのみ銅等が選択的に析出し、該導体金属
２上に積層される。以上のメッキ工程を経ることにより
第１図（ｂ）に示すように、導体金属２に形成される凹
凸はメッキ金属３により充填された状態となり、さらに
上方に積層された分は、表面研磨により除去される（第
１図（ｃ）参照）。 このようにして基材６の片面の処理が終了すると、次い
で裏面側の保護膜４を剥離した後、電極層５をエツチン
グにより剥離し、上述したと同様の工程により既に平坦
化された面倒に電極層５と保護膜４を形成して反対面の
平坦化を行う。 なお、以上のようにメッキ金属３による凹凸部の平坦化
は、処理面の裏面側に電極層５を形成した電解メッキ法
によりなされ、導体金属２への選択的メッキ付けを行う
以外に、無電解メッキ法を利用することも可能である。 イアの表面が確実に平坦化されるために、線パターンと
の接続信顛性が向上する。
第１図は本発明の実施例を示す図、
第２図は従来例を示す図である。
図において、
１・・・ヴィアホール、
２・・・導体金属、
３・・・メッキ金属、
４・・・保護膜、
５・・・電極層。
Claims (1)
- 【特許請求の範囲】 〔１〕配線基板に穿孔されたヴィアホール （１）内に導体金属（２）を充填してヴィアを形成する
配線基板におけるヴィアの形成方法において、 前記１体金属（２）の充填後、該導体金属（２）の上下
両端に生じる凹部にメッキ金属（３）を析出させて充填
し、該導体金属（２）の表面を平坦化する配線基板にお
けるヴィアの形成方法。 〔２〕前記メッキ金属（３）は、処理面の裏面全面に渡
り形成され、表面を保護膜（４）で覆われた電極層（５
）を電極として電解メッキ工程により析出されることを
特徴とする請求項１記載の配線基板におけるヴィアの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23444490A JPH04116891A (ja) | 1990-09-06 | 1990-09-06 | 配線基板におけるヴィアの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23444490A JPH04116891A (ja) | 1990-09-06 | 1990-09-06 | 配線基板におけるヴィアの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04116891A true JPH04116891A (ja) | 1992-04-17 |
Family
ID=16971108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23444490A Pending JPH04116891A (ja) | 1990-09-06 | 1990-09-06 | 配線基板におけるヴィアの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04116891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751558A (en) * | 1996-03-04 | 1998-05-12 | International Business Machines Corporation | Device for improving computer cage slot keying |
| JP2013093535A (ja) * | 2011-10-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 無収縮セラミック基板及びその製造方法 |
| US20160330836A1 (en) * | 2015-05-07 | 2016-11-10 | Ibiden Co., Ltd. | Printed wiring board |
-
1990
- 1990-09-06 JP JP23444490A patent/JPH04116891A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751558A (en) * | 1996-03-04 | 1998-05-12 | International Business Machines Corporation | Device for improving computer cage slot keying |
| JP2013093535A (ja) * | 2011-10-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 無収縮セラミック基板及びその製造方法 |
| US20160330836A1 (en) * | 2015-05-07 | 2016-11-10 | Ibiden Co., Ltd. | Printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369881A (en) | Method of forming circuit wiring pattern | |
| US4985600A (en) | Printed circuit board having an injection molded substrate | |
| JPS58164249A (ja) | 金属の選択的被覆方法 | |
| US4925723A (en) | Microwave integrated circuit substrate including metal filled via holes and method of manufacture | |
| KR20010033664A (ko) | 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정 | |
| KR100751984B1 (ko) | 전자 부품의 제조 방법 및 전자 부품 | |
| JP3442403B2 (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| JP2008004862A (ja) | プリント配線板及びその製造方法 | |
| JPH04116891A (ja) | 配線基板におけるヴィアの形成方法 | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| US4424409A (en) | Thin-film electronic circuit unit | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| JP2007258436A (ja) | 配線基板、及びその製造方法 | |
| JP3687623B2 (ja) | 半導体装置用テープキャリア | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPS6350879B2 (ja) | ||
| JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
| JP3606763B2 (ja) | 可撓性回路基板の製造法 | |
| JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
| JP2000216546A (ja) | 有底ビアホ―ルを有する積層板 | |
| JPH03104230A (ja) | 半導体装置の製造方法 | |
| US20020184756A1 (en) | Wiring process | |
| JPH10229271A (ja) | 電子装置の製造方法 | |
| JPH0693538B2 (ja) | セラミック配線回路板およびその製造方法 | |
| KR100440476B1 (ko) | 반도체 소자의 제조 방법 |