JPS58164249A - 金属の選択的被覆方法 - Google Patents

金属の選択的被覆方法

Info

Publication number
JPS58164249A
JPS58164249A JP57202206A JP20220682A JPS58164249A JP S58164249 A JPS58164249 A JP S58164249A JP 57202206 A JP57202206 A JP 57202206A JP 20220682 A JP20220682 A JP 20220682A JP S58164249 A JPS58164249 A JP S58164249A
Authority
JP
Japan
Prior art keywords
substrate
metal
nickel
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57202206A
Other languages
English (en)
Other versions
JPS639376B2 (ja
Inventor
アナンダ・ホサケア・クマ−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58164249A publication Critical patent/JPS58164249A/ja
Publication of JPS639376B2 publication Critical patent/JPS639376B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は支持誘電基板の上に存在するメタラージ・パタ
ーン・キャリヤの上に金属層を付着させる方法に係る。
更に具体的には本発明は半導体デバイスをのせるために
用いられるセラミック基板キャリヤの上の耐火金属導電
性パターンの上に保護金属被覆体を被覆するための方法
に係る。
従って本発明の方法は誘電体基板の上に存在するメタラ
ージ・パターンに対して金属被覆体を設けるための新規
な方法を提供することにある。
本発明の他の目的は誘電体基板の上に存在する金属パタ
ーンの上に異なった( diverse )金属被覆体
を選択的に付着させるための新規な方法を与えることに
ある。
本発明の更に他の目的は誘電体基板の上に存在するメタ
ラージ・パターンに対して異なった金属を金属被覆する
ための新規なマスクレス法を与えることにある。
本発明の更に他の目的は、その上に半導体装置を取付け
るための改良されたメタライズ誘電体基板キャリヤを製
造するための新規な方法を与えることにある。
本発明の更に他の目的は半導体デバイスを取付けるため
に用いられるセラミック基板キャリヤの上のモリブデン
・メタラージ、−パターンの上の無電気メッキされたニ
ッケル被覆体を置き換えるためのマスクレス技術を与え
ることにある。
IC/半導体パッケージ組立体のための誘電体基板キャ
リヤを製造するための多層セラミック(MLC)技術は
公知である。そのようなMLC基板は、適当なセラミッ
ク粒子(例えばアルミナ)、除去しやすい樹脂バインダ
材、樹脂バインダ材のための溶剤及びプラスチサイザよ
りなるスラリーを調整し、除去しうるベースの上にその
スラリーをドクター・ブレードし、続いて乾燥し、一般
にセラミック・グリーン・シートと呼ばれる薄い可撓性
のシートを形成することによって、そのようなMLC基
板が作られる。次にそのシートは、バイア・ホールを形
成するためにパンチ処理され、バイア・ホールが導電性
の金属を含むペースト(例えばモリブデン)でもって満
たされる。更にそのペーストは導電線のパターンの形に
形成され、最終的にこれはMLCの内部回路を形成する
。パンチされ、プリントされたグリーン・シートは、選
択的に相互に重ねられ、例えば15乃至30のグリーン
・シートからなる重積体のような積層基板組立体が形成
される。そしてその組立体はシートを一体化し、導電体
パターンを伸長させるために、シンタリングされると共
にバインダ材が除去される。加熱されて出来たMLC基
板はMLC基板の内部回路に対して電気的に接続された
半導体デバイスのフリップ・チップ装荷のために用いろ
ことができる。
MLC基板の外部接続はMLC基板の反対側に通常半田
付けされた複数のI10ビンによってその内部回路に対
して与えられる。MLC基板はICの発達に対応する微
小化傾向に従って、バイア及び線が高密に形成されるこ
とが望ましい。そのような微小化はその上に取付けられ
る対応して高密化されたICデバイス・チップに対して
、パッケージを適合させるために望ましいことである。
そのような応用例において、MLC基板にはその上部表
面に多数の小さなパッドが設けられねばならない。それ
らのパッドは対応して密接して配置さtた半導体デバイ
スの端子、例えば半田マウンドに対して、位置合せされ
た電気的接触を可能ならしめる。最新のIC技術を更に
有効に用いるために・MLC基板に対してできる限り多
数のICデバイスがのせられ、相互に接続される。その
ような配列によって相互接続されるデバイスの間の距離
を小さくすることができ、それによって関連するデバイ
ス間の電気的信号の伝送時間を最小にすることができる
。更にこれによって電気的結線の数を減じることができ
、更にはパッケージのコストを減じ、信頼性を高めるこ
とができる。結果として多数のICデバイスを取付けら
れる基板の中に多数の小さな内部プリント回路が含まれ
た高度に複雑なMLCパッケージが得られる。
更にそのようなMLC基板はICデバイスに対して電気
的結線を設けるために、そして技術変更パッドを設ける
ためにその最上部において並びにI10パッド、ピンも
しくは他のタイプの接続部に対する結線を与えるために
その底部において相対的に複雑なメタラージを必要とす
る。グリーン・セラミックがシンタリングされる場合、
通常17乃至20チの収縮が生じる。その収縮はMLC
基板全体に亘って均一ではない。基板は相対的に大きく
、メタラージの寸法は極めて小さいので、基板メタラー
ジの上に保護用の異なった金属を被覆するためのマスク
を形成することは非常に困難である。即ち基板メタラー
ジに対して一致する開口領域を有する、もとの基板より
も17%乃至20チ小さいマスクを形成することは非常
に困難である。そのようなマスクは通常のマスキング技
術を用いて付加的なメタラージ金属を付着させるために
必要である。シンタリングの前に付着されたMLC基板
積層体の上の最初のメタラージ・パターンは、通常積層
ペースト状にスクリーニングされる耐火金属(例えばモ
リブデン)を含むペーストよりなる。シンタリングの後
で、耐火金属(例えばモリブデン、タングステン等)は
、例えばニッケル、クロム、銅、金などのような異なっ
た金属でもって保護のために被覆されなければならない
。更に耐火金属は半導体デバイスに対する半田付け、ワ
イヤに対する圧着ボンディング及びもしくはI/(1’
ンに対するろう付けなどによる結線の形成を助長しなけ
ればならない。モリブデンが用いられる場合の耐火ML
C基板メタラージの保護被覆は重要である。なぜならば
モリブデンはMLCモジュールもしくは基板応用におい
て共通した動作電位における任意のpH値の湿度に対し
て曝される場合の反応腐食に敏感であるからである。
この腐食は導体を切断し、モジュールの故障を招くこと
になる。
基板メタラージを保護するための1つの方法は、マスク
を必要としない無電気メッキ技術によって例えばニッケ
ルのような異なった金属でもってメタラージを被覆する
ことである。しかしながらそのような被覆体は後の結合
工程(半田付け、ろう付け、圧着ボンディング等)にお
いて障害となりうるリン、ホウ素のような不純物を含み
うる。
保護金属層を電気メツキ技術によって付着することも可
能である。しかしながらそのよ゛うなメッキ技術におい
ては、メッキされるべき領域に対して夫々電気的な結線
が必要とされる。MLC基板においてはそのような結線
は必ずしも使用可能ではない。何故ならば、メタラージ
・パターンのあるパッドもしくは部分が電気的に浮いた
状態にされうるからである。
これらの無電気及び電気メツキ技術は高価につき、時間
がかかり、制御が困難である。従ってステップが簡単で
あり、リン及びもしくはホウ素の汚染の問題を伴なうこ
となく、歩どまりが大きく改良されるマスクレス・メッ
キ技術の必要性が生じる。
本発明は、誘電体基板の上に支持されたメタラージの上
に保護メタライゼーションを被覆するための、無電気メ
ッキ及び電気メッキに代わるマスクレス技法を提供する
。本発明の方法は異なったメタラージ・パターンを有す
る誘電性基板の上に保護メタライゼーションをブランケ
ット被覆(例えば蒸着、スパッタリング等)シ、保護メ
タライゼーションを下方に存在するメタラージ内へ溶解
させるように加熱し基板上の非メタライズ部分の上にお
ける保護金属を分裂させもしくは砕くために基板を冷却
し、基板表面から保護メタライゼーションを好ましくは
超音波的に機械的に除去することによって行なわれる。
モリブデンのような耐火金属を有するアルミナMLC基
板を用いる半導体技術に対する特定の応用において、基
板はニッケルのような保護金属でもってブランケット被
覆され、モリブデンのような耐火金属内へニッケルを拡
散させるように加熱さt1セラミック表面における金属
を分裂させるかもしくは砕くために冷却され、例えば超
音波的に保護メタライゼーションをセラミック表面から
除去される。
本発明に従ってニッケル・ペース・メタライゼーション
でもって保護被覆されたモリブデン・ペース・メタラー
ジ・パターンを有するアルミナMLC基板を用いる半導
体デノ(イスを支持するための支持キャリヤもしくはモ
ジュールの製造に対する応用に関して、MLC基板の後
の拡散冷却の間に、ニッケル・フィルム及びセラミック
体の熱的収縮差がニッケル/セラミックの付着状態を完
全に分裂させる応力を生じることに注目されたい。
超音波処理において、セラミック状にゆるや力1に付着
したニッケル・フィルムが除去されて、セラミック基板
表面が現われる。そしてモリブデン回路のパターンのみ
がニッケル被覆体で付着さnた状態を呈する。
例えば金のような他の異なった金属によるニッケル被覆
体のパッシベーションが必要とさする場合、ソのような
)くツシペーションはソ1ノブデン・メタラージ内への
ニッケルの拡散と同時に行なうことができる。拡散スゲ
ツブの前に、例えばスノくツタリングによって金のより
なノくツシペーション金属でもってニッケル層を更にブ
ランケット被覆することができる。この場合ニッケル及
び金はカロ熱によってニッケルがモリブデン・メタラー
ジ内へ拡散すると同時に相互に拡散する。これは、もし
もニッケル被覆プロセスが約750℃を越えない拡散温
度(金−ニッケル非混合ドーム(dome)内にある)
において実施されうる場合に実現することができる。ア
ルミナMLCのモリブデン回路技術を用いる例において
は、両者は約3乃至7ミクロンのニッケルでもって例え
ばスパッタリングによってブランケット被覆され、約0
.25乃至05ミクロンの厚さの金のフィルムをニッケ
ル層の上にスパッタすることができる。加熱の際に、ニ
ッケルーモリブデン及びニッケルー金は、750℃以下
の温度において同時に相互に拡散される。
Ni−Au拡散に対する上限は耐酸化性の金に富んだA
u−Ni固溶体の形成を保証する必要性によって設定さ
れる。これはAu−Ni状態図における非混合ドームの
存在によって750℃以下において保証される。
この変形の利点は、金メッキ及び金拡散技術が後の工程
で用いられる無電気ニッケル・メッキによって、これま
で得られたキャップ構造体を実質的に類似した、アルミ
ナMLC基板のモリブデン回路パターンに対してその表
面において金に富んだニッケル・フィルムをマスクレス
被覆するための技術が与えられるという技術にある。
本発明は特に半導体デバイス・パッケージング応用のた
めに用いられるアルミナMLCのモリブデン回路パタン
のパッシベーションに関連して説明されたが、本発明の
範囲はそれに限定されるものでないこと及びニッケル被
覆に限定されるものでないこと並びにMLC基板を含む
応用に限定されないととに理解されたい。本発明は装飾
的金属被覆、ガラス−金属もしくはセラミックー金属シ
ーリングのような他の応用をも意図している。更に本発
明は、ガラスもしくはセラミック内に埋設された金属パ
ターンに対して選択的に付着金属フィルムを拡散ボンデ
ィングし、それと同時にガラスもしくはセラミック表面
から付着されたフィルムを砕き・続いてセラミックもし
くはガラスの表面から非付着性のフィルムを超音波除去
する他の応用をも意図するものである。
第1図を参照すると、焼成されたセラミック基板1(典
型例としてUSP3518756に示された方法によっ
て形成しうる多層セラミック構造体)が示される。第1
図乃至第4図は断面図で示されているが、基板における
内部メタラージ・パターンは図示されていない。これは
本発明の重要な部分を構成しないからであって、本発明
は基板1の表面における露出されたメタラージ2の処理
に関するものであるからである。しかしながら、基板1
は多層構造体である必要はなく、その表面全体にメタラ
ージ・パターンが形成されたソリッドなものでもよいこ
とを理解されたい。更にメタラージ・パターンには基板
の複数の表面上に配置されうろことを理解されたい。例
えばMLC構造体において、メタラージ・パターンは半
田付けされた半導体デバイスの端子に対する電気的結線
のために基板1の最上部表面に設けることができるだけ
ではなく、I10ビンを取付ける基板1の反対底部表面
まで伸びることができる。更に、メタラージ2は基板1
の上において盛上ったパターンとして伸びているように
示されているが、それはバイア・メタラージ4の露出し
た部分3を構成することも可能である。
基板の材料は通常アルミナもしくはUSP354089
4に示されるようなアルミナ及び他の材料(例えばガラ
ス)からなる。基板1の表面に示されるメタラージ・パ
ターンはシンタリングの前に付着された典型的にはモリ
ブデンのような耐火金属からなることができる。
第2図に示されるように、基板1は例えば約3ミクロン
乃至約7ミク、ロンの厚さの異なった保護金属層5を任
意の適当な技術によってブランケット被覆(例えば真空
蒸着、スパッタリング等)される。金属層5はメタラー
ジ2内へ拡散することができ、これによってメタラージ
回路パターンに対する付着力を選択的に増大させること
ができる。
付着の際に、金属は基板表面にも付着する。金、クロム
等のような種々の保護金属を用いることができるが、今
のところ好ましい金属としては、現在の無電気メッキ及
び電気メッキに替えて今日的利用に適合するニッケルで
ある。
次のプロセスにおいて、第2図のブランケット被覆され
た構造体が金属の間の界面における金属の相互間拡散、
例えば保護金属5のメタラージ・パターン2内部への拡
散、を誘起させるために金属の融点以下の温度まで加熱
される。保護被覆体5として厚さ5ミクロンのニッケル
を用い、メタラージのためにモリブデン・ペースの金属
を用いることによって、5分間に亘る650℃乃至11
00℃の温度における熱処理によってモリブデン内部へ
のニッケルの適当な拡散が得られる。その結果得られた
拡散領域6が第3′図に示されている。
この熱処理は、メタラージ・パターン2の回路に対する
保護金属フィルム5の拡散ボンディングの目的のためで
ある。そして相対的に散開した粒子構造のフィルム5゛
のタンクリングは、フィルムにおける良好な横方向付着
を得るため並びにそれを基板の非メタライズ表面即ち基
板の表面そのものから除去することを促進するために行
なわれる。
基板の表面からの保護フィルム5の剥離を行なうための
基板1の初期の条件付けはその冷却の際に得られる。金
属フィルム5及び誘電組成体の熱収縮率における差によ
って誘起される応力の結果として基板の表面上の金属フ
ィルム5が分裂されるかあるいは砕けることになる。
冷却の際に、金属フィルム5が生の基板表面に対しては
付着しない状態となり、この時点において、側部及びも
しくは底部に取付けられたトランスジューサを有する通
常のタンク型の超音波クリーナーにおける水もしくは他
の適当な媒体の中で超音波クリーニング処理されること
によって機械的に除去することができる。超音波クリー
ニングにおけるフィルム除去のメカニズムは表面をたた
く衝撃波の作用によって基板領域からゆるめられた金属
フィルム5を割るステップを含む、衝蒙波は超音波が動
作される際の液状媒体内の気泡崩壊(キャビテーション
)によって誘起される。金属フィルム5を除去するため
の1つの好ましい方法は、非常に高い局部的なエネルギ
強度(約100ワツト/em”)を集中させ、そして供
給するために超音波ホーン(horn)を用い、キャビ
テーションが最小の役割を果すにすぎないホーン表面に
対して密接した(約1乃至約10mm)超音波フィール
ドの近隣フィールド特性を用いることによって行なわれ
る。そのような条件の下において、基板表面からゆるや
かに付着した金属フィルム5を除去することは非常に有
効に行なわれる。例えば5ミクロンの厚さの付着してい
ないニッケル・フィルムは約5乃至約30秒でアルミナ
・セラミック表面から除去することができる。
金属フィルム除去のメカニズムは次のようなものである
と信ぜられる。近隣フィールド領域において、金属フィ
ルムを担持する基板の表面に対する超音波フィールド(
トランスジューサによって発生される)の結合が存在す
る。金属フィルム5が基板に対して強く付着する個所、
例えばフィルムの下の予め存在するメタラージ回路パタ
ーンの領域においては、超音波エネルギは単に金属フィ
ルム5を通して基板内部へ透過しそして消散されるに過
ぎない。金属フィルム5が非付着性を呈する個所、例え
ば生の基板表面領域においては、超音波エネルギは薄い
金属フィルム5によって実質的に吸収され、フィー・ル
ドによって振動する。この振動によってフィルムが基板
に対して付着しているフィルムの部分において交替的応
力が発生し、最終的にこれらの部分においてフィルムの
破壊が生じる。高い周波数(例えば10乃至40 KH
z )のフィールドによって、付着領域の境界部におけ
る金属フィルム5に対して10乃至40X10Sサイク
ルの交替的応力が印加され、金属フィルム、その厚さ並
びに隣接する付着領域の間の距離に応じて1乃至30秒
でフィルムの疲労限度に達することが保証される。基板
表面から非付着性の金属フィルム5を完全に除去するこ
とによって、第4図に示されるように予め設けられたメ
タラージ回路パターン2のみが付着した金属フィルム6
を保持する。更に本発明は、もしもニッケル被覆が約7
50℃を越えない拡散温度(Au−Ni非混合ドームの
内部にある)において実施されるならば、保護ニッケル
・フィルム5の金メッキのような保護フィルムのための
金属フィルムのノくツシベーシ′ヨンを含みうる。これ
は第5図において示されるように付着されたニッケル・
フィルム5の上部に金(0,25乃至[1,5ミクロン
)のフィルム10を真空蒸着、スパッタリングのような
方法によって付着し、第6図及び第7図に示さ扛るよう
にNi−Mo  固溶体6及びAu−Ni固溶体11を
同時に形成することによって達成することができる。こ
れはAu”−Ni状態図における非混合ドームの存在に
おいて750℃以下において補償される。
前述のように冷却の際に基板は第7図に示されるような
構造体を生じるように基板1の生の表面からのニッケル
/全フィルム5及び10の超音波除去のための条件付け
が行なわれる。
本発明のこの変形の利点は金メッキ及び金拡散処理が後
の工程で行なわれる無電気メッキによって、通常得られ
るキャップ構造体に実質的に類似した、金に富んだニッ
ケル・フィルムでもってアルミナM、L C基板のモリ
ブデン回路パターンのマスクレス被覆技術が与えられる
という事実に存する。
【図面の簡単な説明】
第1図乃至第4図は本発明の第1の実施例を示す図であ
る。 第5図乃至第7図は本発明の第2の実施例を示す図であ
る。 1・・・・基板、2・・・・メタラージ回路パターン、
4・・・・パイプ・メタラージ、5・・・・保護金属層
、6・・・・拡散領域、10・・・・金フィルム、11
・・・・Au−Ni固溶体。 出願人 インター九四ナル・ビ趨ス・マシーンズ・コー
ポレーション代理人 弁理士  岡   1)  次 
  生(外1名)

Claims (1)

  1. 【特許請求の範囲】 誘電性基板上に支持されたメタラージ・パターンの上に
    異なった金属層を選択的に付着させる方法に於いて、 上記基板上に上記金属層をブランケット被覆し、上記基
    板を加熱して上記金属層を上記メタラージ・パターンに
    対して拡散結合させ、 上記基板上の上記メタラージ・パターンを有しない部分
    に於ける上記金属層を、上記基板及び上記金属層間の膨
    張及び収縮における差によって砕く様に上記基板を冷却
    し、 上記基板の上記メタラージ・パターンを有しない部分か
    ら上記金属層を機械的に除去する金属の選択的被覆方法
JP57202206A 1982-03-18 1982-11-19 金属の選択的被覆方法 Granted JPS58164249A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/359,444 US4442137A (en) 1982-03-18 1982-03-18 Maskless coating of metallurgical features of a dielectric substrate
US359444 1982-03-18

Publications (2)

Publication Number Publication Date
JPS58164249A true JPS58164249A (ja) 1983-09-29
JPS639376B2 JPS639376B2 (ja) 1988-02-29

Family

ID=23413812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202206A Granted JPS58164249A (ja) 1982-03-18 1982-11-19 金属の選択的被覆方法

Country Status (5)

Country Link
US (1) US4442137A (ja)
EP (1) EP0089559B1 (ja)
JP (1) JPS58164249A (ja)
CA (1) CA1189748A (ja)
DE (1) DE3378288D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5980700A (ja) * 1983-09-14 1984-05-10 Tsunematsu Takemoto ギノサポニンの分離法
JPS61107750A (ja) * 1984-10-30 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 金属被覆方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092971B1 (en) * 1982-04-27 1989-08-16 Richardson Chemical Company Process for selectively depositing a nickel-boron coating over a metallurgy pattern on a dielectric substrate and products produced thereby
US4536470A (en) * 1982-09-07 1985-08-20 International Business Machines Corporation Method and apparatus for making a mask conforming to a ceramic substrate metallization pattern
US4526859A (en) * 1983-12-12 1985-07-02 International Business Machines Corporation Metallization of a ceramic substrate
US4552615A (en) * 1984-05-21 1985-11-12 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4601424A (en) * 1985-05-17 1986-07-22 International Business Machines Corporation Stripped gold plating process
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
US4684446A (en) * 1985-09-26 1987-08-04 General Electric Company Secondary metallization by glass displacement in ceramic substrate
US4833039A (en) * 1985-09-26 1989-05-23 General Electric Company Hermetic feedthrough in ceramic substrate
US4664942A (en) * 1986-02-05 1987-05-12 General Electric Company Nickel diffusion bonded to metallized ceramic body and method
US4663186A (en) * 1986-04-24 1987-05-05 International Business Machines Corporation Screenable paste for use as a barrier layer on a substrate during maskless cladding
US4704304A (en) * 1986-10-27 1987-11-03 International Business Machines Corporation Method for repair of opens in thin film lines on a substrate
US4829020A (en) * 1987-10-23 1989-05-09 The United States Of America As Represented By The United States Department Of Energy Substrate solder barriers for semiconductor epilayer growth
NL9000545A (nl) * 1990-03-09 1991-10-01 Philips Nv Werkwijze voor het vervaardigen van geleidersporen.
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE69531571T2 (de) * 1994-05-27 2004-04-08 Texas Instruments Inc., Dallas Verbesserungen in Bezug auf Halbleitervorrichtungen
JPH0855913A (ja) * 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
JP3000877B2 (ja) 1995-02-20 2000-01-17 松下電器産業株式会社 金メッキ電極の形成方法、基板及びワイヤボンディング方法
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
DE19724595A1 (de) * 1997-06-11 1998-12-17 Micronas Semiconductor Holding Verfahren zum Herstellen einer Halbleiteranordnung mit strukturierter Metallisierung
US6127268A (en) * 1997-06-11 2000-10-03 Micronas Intermetall Gmbh Process for fabricating a semiconductor device with a patterned metal layer
US6634543B2 (en) * 2002-01-07 2003-10-21 International Business Machines Corporation Method of forming metallic z-interconnects for laminate chip packages and boards
US7015064B1 (en) 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US6972244B1 (en) * 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
US7101620B1 (en) 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8709957B2 (en) 2012-05-25 2014-04-29 International Business Machines Corporation Spalling utilizing stressor layer portions
JP5778654B2 (ja) * 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6914593A (ja) * 1969-09-26 1971-03-30
US3736167A (en) * 1971-04-01 1973-05-29 Coors Porcelain Co Electroless nickel plating process
NL7117429A (ja) * 1971-12-18 1973-06-20
US4206254A (en) * 1979-02-28 1980-06-03 International Business Machines Corporation Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern
US4232059A (en) * 1979-06-06 1980-11-04 E-Systems, Inc. Process of defining film patterns on microelectronic substrates by air abrading

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5980700A (ja) * 1983-09-14 1984-05-10 Tsunematsu Takemoto ギノサポニンの分離法
JPS6140679B2 (ja) * 1983-09-14 1986-09-10 Tsunematsu Takemoto
JPS61107750A (ja) * 1984-10-30 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 金属被覆方法

Also Published As

Publication number Publication date
DE3378288D1 (en) 1988-11-24
JPS639376B2 (ja) 1988-02-29
CA1189748A (en) 1985-07-02
EP0089559A2 (en) 1983-09-28
EP0089559A3 (en) 1985-05-22
EP0089559B1 (en) 1988-10-19
US4442137A (en) 1984-04-10

Similar Documents

Publication Publication Date Title
JPS58164249A (ja) 金属の選択的被覆方法
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
US3614832A (en) Decal connectors and methods of forming decal connections to solid state devices
US3934074A (en) Ceramic circuit board mounted in housing and method of fabrication thereof
TW522536B (en) Bumpless flip chip assembly with strips-in-via and plating
EP0252977A1 (en) Ultra high density pad array chip carrier
JPH05502337A (ja) 半導体チップ用のくぼんだ空洞を持った多層パッケージ
JPH0150119B2 (ja)
JPS58168266A (ja) 金層の選択的付着方法
JPH0758257A (ja) 改良ヒートシンク能力を有する電子回路アセンブリ
US5787578A (en) Method of selectively depositing a metallic layer on a ceramic substrate
JPS61107750A (ja) 金属被覆方法
JPH1056101A (ja) スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ
US4501768A (en) Thin film floating zone metal coating technique
JPH05211256A (ja) 半導体装置
RU2191445C2 (ru) Корпус для монтажа кристалла интегральной схемы и способ ее монтажа
JP2687604B2 (ja) プリント回路基板の製造方法
JP3950950B2 (ja) セラミック配線基板の製造方法
JPS61245555A (ja) 半導体用端子接続構体
JP3117967B2 (ja) 多層セラミックス基板
JPS60107845A (ja) 半導体用回路基板
CN115152040A (zh) 电子元件安装用封装和电子设备
JPH0982836A (ja) 半導体素子搭載用配線基板
JPS6086840A (ja) 半導体装置の製造方法
JPH09223755A (ja) 半導体素子収納用パッケージ