JPS61107750A - 金属被覆方法 - Google Patents

金属被覆方法

Info

Publication number
JPS61107750A
JPS61107750A JP60200731A JP20073185A JPS61107750A JP S61107750 A JPS61107750 A JP S61107750A JP 60200731 A JP60200731 A JP 60200731A JP 20073185 A JP20073185 A JP 20073185A JP S61107750 A JPS61107750 A JP S61107750A
Authority
JP
Japan
Prior art keywords
metal
layer
substrate
metal layer
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60200731A
Other languages
English (en)
Other versions
JPH0738420B2 (ja
Inventor
レスター・ウイン・ヘロン
アナンダ・ホサケア・クマール
ロバート・ウオルフ・ニユーフアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61107750A publication Critical patent/JPS61107750A/ja
Publication of JPH0738420B2 publication Critical patent/JPH0738420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/388—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/04—Diffusion into selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0743—Mechanical agitation of fluid, e.g. during cleaning of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、誘電体基板上に存在している金属パターン上
に金属層を付着する方法に係り、更に具体的に言えば、
半導体素子を装着するだめに用いられるセラミック基板
上の金属パターンの選択された金属領域上に金属層を被
覆し、他の金属領域上には該金属層を被覆しない、金属
被覆方法に係る。
Ｂ、開示の概要 存在している金属パターン上に金属層をめっきする、マ
スクを用いない金属被覆方法に於て、更に金属層をめっ
きしたくない、下の金属領域を分離させるために、保護
層が用いられる。その保護層は、そのような下の金属領
域を上の金属層の付着及び後の拡散から保護する、分離
障壁層としてタジく。上記保護層の組成は、処理に耐え
そして例えは金の上層を支持することができる充分な機
械的特性を有し、且つ金属スノくツタリング及び拡散処
理中に達する高温に耐えることができる熱的特性を有す
るように、選択される。上記保護層部ち分離障壁層は、
金属層を付着する前の加熱工程に於て、又は拡散サイク
ル中に、熱的に分解し、炭素を含む残渣を生じずに、上
記金属層を支持する不活性の無機の分離層を形成する、
有機成分を結合剤として含んでいる。上記金属層が拡散
された後、残されている無機の分離層、上の金属層、及
び金属パターンを有していない基板の領域上に残されて
いるすべての拡散されていない金属層が、超音波の如き
、標準的技術によって容易に除去される。
Ｃ０従来技術 集積回路パッケージ組立体の多層セラミ７ツク基板を形
成するための工程は周知である。一般的には、セラミッ
ク粒子（例えば、アルミナ）、結合剤、及びそのだめの
溶媒を組合わせて、ペースト又はスラリを形成する。上
記ペーストをキャスティング又はドクタ・ブレードによ
りシート状にし、それらを乾燥して、切断する。乾燥し
たシートに貫通孔を形成し、スクリーン法により金属パ
ターンを設けて、それらの貫通孔を充填する。それらの
シートを重ね、積層化して、焼結させる。それらの焼結
された基板は、該基板の内部回路に電気的に接続される
半導体素子を装着するために用いることかできる。
外部電源から基板の内部回路への電気的接続は、該基板
の底面に装着された入力／出力（Ｉｌｏ）ピンを経て行
われる。基板の上面に於ける電気的接続は集積回路素子
へ、そして技術変更（ＥＣ）パッド間に、行われねばな
らない。従って、比較的複雑な金属領域を基板に設ける
必要がある。
基板の上面には、例えば、９個の集積回路チップを装着
するためのＩ１０パッドのパターンとと　　　　　１．
１もに、多数のＥＣパッドが設けられる。チップの装着
は、一般的には、チップが、ろうの再溶融又は同様な標
準的方法を用いて、基板表面上のＩ１０パッドに装着さ
れる、゛フリップーチップ″の配向を用いて行われる。
鉛−錫のろうに対して良好なボンディングが行われるよ
うに、チップが装着されるＩ１０パッドは、モリブデン
の貫通路上に付着された薄いニッケル層上に薄い金の層
を設けられていることが多い。米国特許第４４９３８５
６号明細書は、工１０パッド及びＥＣパッドの両方に適
用される、２つの材料による金属化方法について論じて
いる。その明細書に於て論じられている如く、ニッケル
はモリブデンに対して良好に付着し、更にニッケル上に
付着された薄い金の層はニッケルの酸化を防ぐ。更に、
■１０パッド上の極めて薄い金の層は、チップの装着に
於ける良好なろうによるボンディングを可能にする。し
かしながら、Ｉ１０パッド上の厚い金の層は、鉛−錫の
ろうを汚染して、好ましくない付着を生せしめることが
ある。一方、ニッケル及び金で処理されたＥＣパッドに
は、テスト、技術変更、及び欠陥の補償を行うために、
それらのパッドへのワイヤ・ボンディングを頻繁に反復
して変更するととができるように、更に金を厚くめっき
する必要がある。
そのように導体バンド・パターン、即ちＥＣパッド及び
Ｉ１０パッドに、異なるめっきを施す必要については、
本出願人による日本特願昭５９−１７１６５６号の明細
書に於て論じられている。
その明細書は、ＥＣパッドの上だけ又はＩ１０パッドの
上だけに厚い金属、例えば金の層を得るために、フォト
レジストをマスク層として用いることについて論じてい
る。レジストをマスクとして用いることは、例えば、日
本特開昭５２−４８９９２号及び米国特許第３９５７５
５２号の明細書に記載されている如く、周知である。上
記日本特願昭５９−１７１６５６号明細書に開示されて
いル如く、レジストが付着され、そのレジストが適当な
マスクを用いて選択的に露光され、露光されたレジスト
が現像されて、パターンが形成され、金属化されるべき
下の表面が露出される。それから、表面全体が金属化さ
れて、露光されたレジスト上及び金属化されるべき下の
表面上に金属層が付着される。残されているレジストが
その上の金属層とともに、’ノット・オフ又はエツチン
グ技術により除去されて、金属パターンを有する清浄な
表面が得られる。
同様に、金属マスクを用いることもできる。その場合に
は、金属マスクが基板と整合され、該マスクを経てスク
リーン法が施される。しかしながら、予め形成されてい
る金属マスクを、焼結中に不均一な縮みを生し：でいる
基板に整合させることは困難な場合が多い。
金属層の付着に於ては、多くの周知の技術に於ける任意
の方法を用いることができる。上記日本特願昭５９−１
７１６５６号明細書に於ては、概して、フォトレジスト
が然るべき位置に配置されて、マグネトロン・スパッタ
リング又はイオンめっきの如き、乾式の付着方法が用い
られている。
表面全体に於ける金属層の無差別の付着は、金属の塗布
（米国特許第３７４１７３５号明細書参照）、溶融金属
中への浸漬（米国特許第２７８８２８９号明細書参照）
、スパッタリング、蒸着技術、又は気相付着（これらの
方法については、米国特許第４２９３５８７号明細書参
照）によって得られる。すべて、これらの方法に於ては
、基板から余分の金属層を除くために、後にレジスト・
パターンの形成及び金属層のエツチングを行う工程が必
要である。ＩＢＭテクニカル・ディスクロージャ・ビュ
レテイン、第２２巻、第４号、１９７９年９月、第１４
３９頁の文献に記載されている如き、電解めっきは、め
っきされるべきパッドだけに導電路を設けることにより
、金属層を所定の金属パターン上に特定的に付着させる
ことができる、金属付着方法である。マスク工程を必要
としない、もう１つの公知の方法は、米国特許第４４４
２１３７号明細書に記載されている、マスクを用いない
金属被覆方法（ｍａｓｋｌｅｓｓ　　ｃｌａｄｄｉｎｇ
ｐｒｏｃｅｓｓ）である。その方法に於ては、金属層力
、スパッタリング、気相付着、又は他の公知の１１′ 方法により、全体的に付着され、それから上記金属、例
えば金の層を下の金属領域に拡散させるために充分な温
度に加熱される。上記金属間の拡散が行われると同時に
、基板材料及び上の金属層に於ける異なる縮み率は、基
板上に付着された上記金属層がはげ落ちて又は剥離して
、後に行われる、超音波による残渣の除去の如き、機械
的清浄化工程に於て容易に除去されるよう陀するために
充分な応力を生じる。
しかしながら、上記の付着及び拡散は、非運′択的に行
われ、従ってすべての金属相互接続パッド、即ちＥＣパ
ッド及びＩ１０パッド上に同様に、厚い金属層を付着し
、又拡散さ−せる。前述の如く、厚い金の層は、チップ
が装着されるＩ１０パッド上には付着さ°せず、ＥＣＣ
シソド上に付着させることが望ましい。
Ｄ１発明が解決しようとする問題点 本発明の目的は、上の金属層の付着及び他の必要な処理
に耐え、後の拡散工程中に上記金属層を支持し、除去が
容易に行われて、基板上に残渣を残さない、熱的及び機
械的特性を有する、金属層の付着を防ぐ分離障壁層を用
いることにより、マスクを用いずに、金属パターンの選
択された金属領域の上に金属層を付着するための金属被
覆方法を提供することである。
Ｅ１問題点を解決するための手段 本発明は、（１）基板の表面上に露出している、相互に
離隔して配置された複数の金属領域のうちの選択された
金属領域上に金属層を被覆するための方法に於て、他の
金属領域を除去可能な保護層で被覆し、上記保護層で被
覆されていない上記の選択された金属領域を含む上記基
板の表面を上記金属層で全体的に被覆し、上記金属層を
上記保護層で被覆されていない上記の選択された金属領
域に拡散及び合金化させるために上記基板を加熱し、上
記基板の表面に於ける非金属領域から上記金属層を除去
するとともに、上記の他の金属領域から上記保護層及び
該保護層上の上記金属層を除去することを含む、金属被
覆方法を提供する。
本発明の方法に於ては、誘電体基板上の金属パターンの
選択された金属領域が、有機の重合体恰合剤及び低蒸気
圧の溶媒中に分散されたセラミック粒子のペーストより
成シ、スクリーン法により付着された分離障壁層によっ
て、後の処理から分離される。上記分離障壁層は、上記
溶媒を除くために乾燥され、上記重合体結合剤を除くた
めに還元雰囲気中でベーキングされる。有機の即ち炭素
を含む残渣を有していない、残された無機の層は、後の
マスクを用いない金属被覆処理工程に於ける、金属層の
付着、拡散、及び基板の非金属領域から上記金属層を除
去するためのパターン化に耐える充分な強さを有してい
る。上記パパターン化″が行われる間に、上記分離障壁
層も除去されて、選択的に金属化された、清浄な表面が
残される。
Ｆ、実施例 多層セラミック構造体のための基本的処理工程は、例え
ば米国特許第３５１８７５６号明細書に記載されている
如く、周知である。第１図及び第２図に示されている如
く、処理されて焼結された多層セラミック基板は、該基
板の表面上に露出している金属パターンを有している。
本発明の方法は、基板に於ける金属パターンの露出して
いる金属領域をめっき即ち金属化する。そのような金属
パターンは、基板の１つの表面或は幾つかの表面に設け
られていても、又は構造体に於ける多数の層を貫通して
設けられていてもよい。第１図及び第２図は、本発明の
方法が適用される、金属領域及び基板の表面だけを示し
ている断面図及び上面図である。前述の如く、基板１２
は、異なる目的に用いられる幾つかの金属パターンを含
むことができる。
多層セラミック基板の形成に於て、表面上の金属パター
ンは、貫通孔を形成した後にスクリーン法により金属を
被覆する工程によって形成され、概してモリブデンを基
材とする金属領域より成る。
モリブデンは、従来、ろうを用いた電気的接続に於て、
優れた質の付着を生じていない。更に、モリブデンは、
酸化し、保護膜を設けられていなければ、湿気に曝され
たときに反応性の腐食を生じる。従って、モリブデンの
金属パッドは、前述の米国特許第４４９３８５６号明細
書に記載されている如く、予め処理される。その明細書
は、例えば、モリブデンに対して優れた付着特性を有す
る金属であるニッケルを付着し、それからニッケルの酸
化を防ぐために薄い金の層を付着することを開示してい
る。そのようにすべての金属パッドにＮｉ−Ａｕ処理を
施すことにより、所望の保護特性並びにろう付けが可能
な特性の両方が得られる。
第１図の工程Ａに於て、位置１４に於ける金属パターン
は、集積回路チップが接続される、チップ装置パッド即
ちＩ１０パッドと呼ばれる金属領域１６より成る。それ
らの■１０パッドは、前述の如く、極めて薄い、保護特
性及び導電性を有する金属層で被覆されている。存在す
る金属領域にチップをろうによるボンディングによって
装着するためには、薄い金の層がＩ１０パッド上に必要
である。基板上に設けられている他の金属パターンは、
ＥＣパッドと呼ばれる金属領域１５より成る。それらの
ＥＣパッドは、技術変更、テスト、及び欠陥の修正を行
うためにＩ１０パッド及び基板に相互接続ワイヤを接続
することにより、それらに代替的な導電路を設ける。任
意のＥＣパッドを反復的に使用する場合には、そのＥＣ
パッドに更に厚い金の層を設けることが好ましい。
基板を被覆せずに、パッドだけに金属層を付着させるた
めには、マスクが用いられている。マスクを用いる場合
の問題は、焼結中に基板に不均一な縮みが生じて、マス
クを焼結された基板と整合させることが実質的に不可能
になることである。
電解めっきによる選択的めっきを用いることもできるが
、ＥＣパッドは゛浮遊″シていることが多く、従って電
解めっき方法が行われるように電気的に接続することが
できないので、ＥＣパッドへの適用はかなシ限定されて
いる。
前述の米国特許第４４４２１３７号明細書に記載されて
いる如く、拡散技術を用いた金属化は、各バンドが適切
に被覆され、周囲の基板領域上に付着されている金属層
が容易且つ適切に除去されることを可能にする。上記金
属層は、スパッタリング又は気相付着等により、金属パ
ターンを有する基板表面全体に付着される。それから、
その金属層で被覆された基板が、下の金属パターンに上
記金属層を拡散させるために充分な温度に加熱される。
その拡散のだめの加熱工程に於て、基板及び上の金属層
が異なる熱収縮特性を有していれば、金属パターンを有
していない基板領域の上の金属層がはがれ落ち又は剥離
し、従って容易に除去されて、金属パターンを有する基
板が残されるっそのマスクを用いない金属被覆方法は、
正確なマスクの整合、並びに付着、マスク及びエツチン
グの工程の反復を不要にする。しかしながら、その金属
被覆方法は、基板全体に施され、従ってすべての金属領
域に同一材料を同一の層の厚さに被覆する。そのような
方法は、前述の米国特許第４４９３８５６号明細書に記
載されている如く、すべての金属パッドが、それらのパ
ッドの付着特性を増すだめに、薄いニッケルの層及び薄
い金の層で被覆される、金属の予備処理の場合には、極
めて有用である。しかしながら、その方法は、Ｉ１０パ
ッドには付着せずに、ＥＣパッドに更に厚い金属の層を
選択的に付着するためには有用でない。
工１０パッドを金属化から遮弊するためにマスクを用い
ることは、有効な方法に思われるが、今日知られている
マスクは、謂ゆるマスクを用いない金属被覆方法に耐え
るために必要な質を何ら有していない。又、金属マスク
も、焼結された、反りを有する基板との整合の問題を有
している。周知のフォトレジスト又は電子ビーム・レジ
ストの如き、レジストは、例えばスパッタリングに於け
る、付着温度に耐えることができない。通常のりソグラ
フイ材料は、例えばスパッタリング中に達する〉２５０
℃の処理温度に於て、劣化し又は縮み、従ってマスクさ
れた領域を金の付着から効果的に遮弊することができな
い。更に、始どのフォトレジストは、拡散工程に於て、
還元雰囲気中で４００℃よりも高い温度に加熱されると
、炭化する・そＱｊ５な炭即ち炭素を含む残渣を除去す
る　　　　　　１．。
ためには、長時間のプラズマ灰化の如き、処理工程が更
に必要である。それらのレジストは、拡散工程中に、必
ず崩壊して、下のパ保護されている層に汚染を生じる。
本発明の方法に於ては、マスクを用いない金属被覆方法
を用いてＥ’Ｃパッド及び基板上に厚い金の層を付着す
る間、Ｉ１０バンド上に分離障壁層を設けることを可能
にする、適当なマスク材料が用いられる。解重合可能な
重合体結合剤及び溶媒を含むアルミナより成るペースト
が形成される。
そのペーストが、第１図の工程Ｂに於て参照番号１６に
より示されている如く、保護されるべき金属領域上に、
スクリーン法、噴霧、又は他の方法により選択的に付着
される。上記重合体結合剤は、ペーストが基板及び／若
しくは保護されるべき金属領域の表面に容易に付着する
ようにする。スクリーン法により付着された後、上記ペ
ーストは、上記溶媒を除去するために、室温で乾燥され
、更に該ペーストを解重合させることにより上記重合体
結合剤を除去するために、加速された乾燥工程を施され
る。その結果、耐久力を有する無機の分＊Ｍ障壁層１６
′が残される。次に、厚い金属層の付着が、気相付着、
スパッタリング、又は他の周知の技術を用いて行われ、
第１図の工程Ｃに示されている如く、めっきされるべき
金属領域、即ち本実施例に於てはＥＣパッド１５、露出
している基板表面、及び保護層即ち分離障壁層１６′を
含む、基板１２の全体の上に金属層１７が形成される。
その後の拡散処理は、例えば前述の米国特許第４４４２
１３７号明細書に記載されている如く、行われる。分離
障壁層１６′は、厚い金属層の重さ、及び該金属層を下
の金属領域に拡散させて、基板に結合させるために用い
られる温度に耐える、機械的及び熱的特性を有している
。拡散処理が完了した後、基板が、前述の米国特許第４
４４２１３７号明細書に記載されている如り、°゛パタ
ーン化″れる。その″パターン化″は、例えば超音波ホ
ーンに曝すことによって行われ、隣接する露出している
基板表面上の剥離された金属層を除去し、遮弊されてい
る金属領域の上の金属層を除去し、又無機の分離障壁層
１６′を除去する。その結果、第１図の工程りに示され
ている如く、チップの装着及び後の接続等に用いられる
ように処理された、選択的に被覆された金属パターンを
有する、清浄な基板が得られる。
分離障壁層のだめの材料は、所望の熱的及び機械的特性
を生ぜしめる、特別な組合せの成分より成る。例えばア
ルミナ又はガラス・セラミックである、セラミックの無
機の基材は、溶媒及び結合剤が除去されたとき、固体で
あり、下の保護されている金属領域から金又は他の金属
の層を分離させて支持するように、充分な不透過性を有
していなければならない。無機のセラミックは、直接基
板上に効果的に付着されないので、スクリーン法、噴霧
、又は他の方法により付着可能なペーストを形成するた
めに、解重合可能な重合体結合剤及び溶媒と混合される
。分離障壁層の材料をスクリーン法により付着する場合
には、アミアセタート（ａｍｙａｃｅｔａｔｅ）の如き
、低蒸気圧の溶媒を用いることか好ましい。より揮発性
の溶媒は、付着中」 に、スクリーンを詰まらせてしまう。上記重合体結合剤
は、解重合して、基板又は分離障壁層上に炭素を含む残
渣を何ら残さないように、所定の温度で容易に分解する
ことができる重合体の群より選択されねばならない。そ
れらの重合体の適当な例としては、ポリメタクリル酸メ
チル及び他のメタクリル酸メチル、アクリラート並びに
共重合体；ポリアルファメチルスチレン；ポリイノブチ
レン；及び低温で分解するニトロセルロース又はポリフ
タルアルデヒド等が挙げられる。前述の如く、金属層を
付着する前に無機の層をパージさせて重合体を解重合さ
せるために、付着された分離障壁層を加熱する工程を用
いてもよい。しかしながら、その加熱工程を後に行うこ
とも可能である。ポリメタクリル酸メチルの如き、選択
された重合体は、拡散工程中に、３５０乃至４５０℃の
拡散温度に於て分解し、同様に働いて、厚い金属の層を
支持し且つ下の金属領域を分離させる、無機のセラミッ
ク粒子の構造体を残す。次に、適当なペーストの組成の
１例を示す。ポリメタクリル酸メチル６゜１； ５８％　アミアセタート２６．３５％　アルミナ粉末６
５．８３チ　溶融シリカ１．２５％Ｇ１発明の効果 本発明の方法によれば、上の金属層の付着及び他の必要
な処理に耐え、後の拡散工程中に上記金属層を支持し、
除去が容易に行われて、基板上に残渣を残さない、熱的
及び機械的特性を有する、金属層の付着を防ぐ分離障壁
層を用いることにより、マスクを用いずに、金属パター
ンの選択された金属領域の上に金属層を付着するための
金属被覆力８去が得られる。
【図面の簡単な説明】
第１図は本発明の方法の処理工程を示す断面図、第２図
は金属化される基板を示す上面図である。 １２・・・基板、１６・・・・金属領域（ｒ１０パッド
）、１４・・・・位置、１５・・・・金属領域（ＥＣバ
ンド）、１６・・・・ペースト、１６′・・・・分離障
壁層（保護層）、１７・・・・金属層。

Claims (2)

    【特許請求の範囲】
  1. （１）基板の表面上に露出している、相互に離隔して配
    置された複数の金属領域のうちの選択された金属領域上
    に金属層を被覆するための方法に於て、他の金属領域を
    除去可能な保護層で被覆し、上記保護層で被覆されてい
    ない上記の選択された金属領域を含む上記基板の表面を
    上記金属層で全体的に被覆し、 上記金属層を上記保護層で被覆されていない上記の選択
    された金属領域に拡散及び合金化させるために上記基板
    を加熱し、 上記基板の表面に於ける非金属領域から上記金属層を除
    去するとともに、上記の他の金属領域から上記保護層及
    び該保護層上の上記金属層を除去することを含む、 金属被覆方法。
  2. （２）保護層が有機結合剤中に於けるセラミック粒子の
    分散系より成る、特許請求の範囲第（１）項に記載の方
    法。
JP60200731A 1984-10-30 1985-09-12 金属被覆方法 Expired - Lifetime JPH0738420B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US666954 1984-10-30
US06/666,954 US4582722A (en) 1984-10-30 1984-10-30 Diffusion isolation layer for maskless cladding process

Publications (2)

Publication Number Publication Date
JPS61107750A true JPS61107750A (ja) 1986-05-26
JPH0738420B2 JPH0738420B2 (ja) 1995-04-26

Family

ID=24676216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200731A Expired - Lifetime JPH0738420B2 (ja) 1984-10-30 1985-09-12 金属被覆方法

Country Status (10)

Country Link
US (1) US4582722A (ja)
EP (1) EP0180091B1 (ja)
JP (1) JPH0738420B2 (ja)
KR (1) KR900000438B1 (ja)
CN (1) CN85107549B (ja)
AU (1) AU569805B2 (ja)
BR (1) BR8504923A (ja)
CA (1) CA1267990A (ja)
DE (1) DE3576098D1 (ja)
DK (1) DK495885A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501661A (ja) * 2002-10-01 2006-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路を接続するための基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582722A (en) * 1984-10-30 1986-04-15 International Business Machines Corporation Diffusion isolation layer for maskless cladding process
DE3517965A1 (de) * 1985-05-18 1986-11-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
US4663186A (en) * 1986-04-24 1987-05-05 International Business Machines Corporation Screenable paste for use as a barrier layer on a substrate during maskless cladding
US4829020A (en) * 1987-10-23 1989-05-09 The United States Of America As Represented By The United States Department Of Energy Substrate solder barriers for semiconductor epilayer growth
NL9000545A (nl) * 1990-03-09 1991-10-01 Philips Nv Werkwijze voor het vervaardigen van geleidersporen.
DE4344061C1 (de) * 1993-12-23 1995-03-30 Mtu Muenchen Gmbh Bauteil mit Schutzanordnung gegen Alitieren oder Chromieren beim Gasdiffusionsbeschichten und Verfahren zu seiner Herstellung
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
JP2000203885A (ja) * 1999-01-11 2000-07-25 Ulvac Japan Ltd 機能性薄膜、機能性基板、及び酸化チタン薄膜製造方法。
US20020197854A1 (en) * 2001-05-16 2002-12-26 Bard Allen J. Selective deposition of materials for the fabrication of interconnects and contacts on semiconductor devices
US8935981B2 (en) 2010-09-24 2015-01-20 Canon Nanotechnologies, Inc. High contrast alignment marks through multiple stage imprinting
EP2895562A1 (en) * 2012-09-13 2015-07-22 Eckart America Corporation Methods for producing platelet materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159274A (en) * 1974-11-20 1976-05-24 Tdk Electronics Co Ltd Hakumakusoshino seizohoho
JPS5248992A (en) * 1975-10-17 1977-04-19 Nec Corp Method for manufacturing high frequency elastic surface wave electrode like grating
JPS58164249A (ja) * 1982-03-18 1983-09-29 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 金属の選択的被覆方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2788289A (en) * 1951-06-29 1957-04-09 Climax Molybdenum Co Method of forming protective coatings for molybdenum and molybdenum-base alloys
US3741735A (en) * 1964-01-08 1973-06-26 Atomic Energy Commission Coating molybdenum with pure gold
FR1554958A (ja) * 1967-02-22 1969-01-24
US3518756A (en) * 1967-08-22 1970-07-07 Ibm Fabrication of multilevel ceramic,microelectronic structures
JPS5938268B2 (ja) * 1974-03-22 1984-09-14 カンザキセイシ カブシキガイシヤ 新規フタリド化合物の製造法
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step
US4293587A (en) * 1978-11-09 1981-10-06 Zilog, Inc. Low resistance backside preparation for semiconductor integrated circuit chips
US4206254A (en) * 1979-02-28 1980-06-03 International Business Machines Corporation Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4493856A (en) * 1982-03-18 1985-01-15 International Business Machines Corporation Selective coating of metallurgical features of a dielectric substrate with diverse metals
US4526859A (en) * 1983-12-12 1985-07-02 International Business Machines Corporation Metallization of a ceramic substrate
US4582722A (en) * 1984-10-30 1986-04-15 International Business Machines Corporation Diffusion isolation layer for maskless cladding process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159274A (en) * 1974-11-20 1976-05-24 Tdk Electronics Co Ltd Hakumakusoshino seizohoho
JPS5248992A (en) * 1975-10-17 1977-04-19 Nec Corp Method for manufacturing high frequency elastic surface wave electrode like grating
JPS58164249A (ja) * 1982-03-18 1983-09-29 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 金属の選択的被覆方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501661A (ja) * 2002-10-01 2006-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路を接続するための基板

Also Published As

Publication number Publication date
CN85107549B (zh) 1988-05-25
BR8504923A (pt) 1986-07-22
EP0180091A2 (en) 1986-05-07
KR860003650A (ko) 1986-05-28
KR900000438B1 (ko) 1990-01-30
DK495885D0 (da) 1985-10-29
JPH0738420B2 (ja) 1995-04-26
CN85107549A (zh) 1986-08-13
AU569805B2 (en) 1988-02-18
EP0180091A3 (en) 1987-01-14
DE3576098D1 (de) 1990-03-29
CA1267990A (en) 1990-04-17
US4582722A (en) 1986-04-15
EP0180091B1 (en) 1990-02-21
DK495885A (da) 1986-05-01
AU4791285A (en) 1986-05-08

Similar Documents

Publication Publication Date Title
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
JPS58164249A (ja) 金属の選択的被覆方法
US4510000A (en) Method for palladium activating molybdenum metallized features on a ceramic substrate
EP0163172B1 (en) Process for forming a top surface metallurgy pattern on a ceramic substrate
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
JPS61107750A (ja) 金属被覆方法
EP0006810A1 (fr) Procédé de fabrication d'un circuit intégré hybride
JPH0213949B2 (ja)
JPH0684546B2 (ja) 電子部品
KR19990072967A (ko) 플립-칩장치제조방법
JPS63115397A (ja) 集積回路の修理方法
JPS6317337B2 (ja)
JPH0141271B2 (ja)
JPS63170925A (ja) 基板上に配線を形成する方法およびリフトオフ膜
JPS5933665B2 (ja) 応力のないニツケル層を与える方法
US4786674A (en) Diffusion isolation layer for maskless cladding process
JPS6332266B2 (ja)
CA1312405C (en) Diffusion isolation layer for maskless cladding process
JP3077666B2 (ja) 半導体装置の製造方法
JP3940589B2 (ja) セラミック配線基板の製造方法
JPH05326524A (ja) 半田バンプ形成方法
JPS6182493A (ja) セラミツク配線基板の製造方法
JPS61225839A (ja) バンプ電極の形成方法