JPH0738420B2 - 金属被覆方法 - Google Patents

金属被覆方法

Info

Publication number
JPH0738420B2
JPH0738420B2 JP60200731A JP20073185A JPH0738420B2 JP H0738420 B2 JPH0738420 B2 JP H0738420B2 JP 60200731 A JP60200731 A JP 60200731A JP 20073185 A JP20073185 A JP 20073185A JP H0738420 B2 JPH0738420 B2 JP H0738420B2
Authority
JP
Japan
Prior art keywords
metal
layer
substrate
gold
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60200731A
Other languages
English (en)
Other versions
JPS61107750A (ja
Inventor
レスター・ウイン・ヘロン
アナンダ・ホサケア・クマール
ロバート・ウオルフ・ニユーフアー
Original Assignee
インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション filed Critical インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Publication of JPS61107750A publication Critical patent/JPS61107750A/ja
Publication of JPH0738420B2 publication Critical patent/JPH0738420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/388—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/04—Diffusion into selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0743—Mechanical agitation of fluid, e.g. during cleaning of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、誘電体基板上に存在している金属パターン上
に金属層を付着する方法に係り、更に具体的に言えば、
半導体素子を装着するために用いられるセラミツク基板
上の金属パターンの選択された金属領域上に金属層を被
覆し、他の金属領域上には該金属層を被覆しない、金属
被覆方法に係る。
B.開示の概要 存在している金属パターン上に金属層をめつきする、マ
スクを用いない金属被覆方法に於て、更に金属層をめつ
きしたくない、下の金属領域を分離させるために、保護
層が用いられる。その保護層は、そのような下の金属領
域を上の金属層の付着及び後の拡散から保護する、分離
障壁層として働く。上記保護層の組成は、処理に耐えそ
して例えば金の上層を支持することができる充分な機械
的特性を有し、且つ金属スパツタリング及び拡散処理中
に達する高温に耐えることができる熱的特性を有するよ
うに、選択される。上記保護層即ち分離障壁層は、金属
層を付着する前の加熱工程に於て、又は拡散サイクル中
に、熱的に分解し、炭素を含む残渣を生じずに、上記金
属層を支持する不活性の無機の分離層を形成する、有機
成分を結合剤として含んでいる。上記金属層が拡散され
た後、残されている無機の分離層、上の金属層、及び金
属パターンを有していない基板の領域上に残されている
すべての拡散されていない金属層が、超音波の如き、標
準的技術によつて容易に除去される。
C.従来技術 集積回路パツケージ組立体の多層セラミツク基板を形成
するための工程は周知である。一般的には、セラミツク
粒子（例えば、アルミナ）、結合剤、及びそのための溶
媒を組合わせて、ペースト又はスラリを形成する。上記
ペーストをキヤステイング又はドクタ・ブレードにより
シート状にし、それらを乾燥して、切断する。乾燥した
シートに貫通孔を形成し、スクリーン法により金属パタ
ーンを設けて、それらの貫通孔を充填する。それらのシ
ートを重ね、積層化して、焼結させる。それらの焼結さ
れた基板は、該基板の内部回路に電気的に接続される半
導体素子を装着するために用いることができる。
外部電源から基板の内部回路への電気的接続は、該基板
の底面に装着された入力／出力（I/O）ピンを経て行わ
れる。基板の上面に於ける電気的接続は集積回路素子
へ、そして技術変更（EC）パッド間に、行われねばなら
ない。従つて、比較的複雑な金属領域を基板に設ける必
要がある。
基板の上面には、例えば、９個の集積回路チツプを装着
するためのI/Oパツドのパターンとともに、多数のECパ
ツドが設けられる。チツプの装着は、一般的には、チツ
プが、ソルダ・レフロー又は同様な標準的方法を用い
て、基板表面上のI/Oパツドに装着される、“フリツプ
ーチツプ”の配向を用いて行われる。鉛−錫のろうに対
して良好なボンデイングが行われるように、チツプが装
着されるI/Oパツドは、モリブデンの貫通路上に装着さ
れた薄いニツケル層上に薄い金の層を設けられているこ
とが多い。米国特許第4493856号明細書は、I/Oパツド及
びECパツドの両方に適用される、２つの材料による金属
化方法について論じている。その明細書に於て論じられ
ている如く、ニツケルはモリブデンに対して良好に付着
し、更にニツケル上に付着された薄い金の層はニツケル
の酸化を防ぐ。更に、I/Oパツド上の極めて薄い金の層
は、チツプの装着に於ける良好なろうによるボンデイン
グを可能にする。しかしながら、I/Oパツド上の厚い金
の層は、鉛−錫のろうを汚染して、好ましくない付着を
生ぜしめることがある。一方、ニツケル及び金で処理さ
れたECパツドには、テスト、技術変更、及び欠陥の補償
を行うために、それらのパツドへのワイヤ・ボンデイン
グを頻繁に反復して変更することができるように、更に
金を厚くめつきする必要がある。
そのように導体パツド・パターン、即ちECパツド及びI/
Oパツドに、異なるめつきを施す必要については、本出
願人による米国特許第4526859号の明細書に於て論じら
れている。その明細書は、ECパツドの上だけ又はI/Oパ
ツドの上だけに厚い金属、例えば金の層を得るために、
フオトレジストをマスク層として用いることについて論
じている。レジストをマスクとして用いることは、例え
ば、日本特開昭52-48992号及び米国特許第3957552号の
明細書に記載されている如く、周知である。上記米国特
許第4526859号明細書に開示されている如く、レジスト
が付着され、そのレジストが適当なマスクを用いて選択
的に露光され、露光されたレジストが現像されて、パタ
ーンが形成され、金属化されるべき下の表面が露出され
る。それから、表面全体が金属化されて、露光されたレ
ジスト上及び金属化されるべき下の表面上に金属層が付
着される。残されているレジストがその上の金属層とと
もに、リフト・オフ又はエツチング技術により除去され
て、金属パターンを有する清浄な表面が得られる。
同様に、金属マスクを用いることもできる。その場合に
は、金属マスクが基板と整合され、該マスクを経てスク
リーン法が施される。しかしながら、予め形成されてい
る金属マスクを、焼結中に不均一な縮みを生じている基
板に整合させることは困難な場合が多い。
金属層の付着に於ては、多くの周知の技術に於ける任意
の方法を用いることができる。上記米国特許第4526859
号明細書に於ては、概して、フオトレジストが然るべき
位置に配置されて、マグネトロン・スパツタリング又は
イオンめつきの如き、乾式の付着方法が用いられてい
る。表面全体に於ける金属層の無差別の付着は、金属の
塗布（米国特許第3741735号明細書参照）、溶融金属中
への浸漬（米国特許第2788289号明細書参照）、スパツ
タリング、蒸着技術、又は気相付着（これらの方法につ
いては、米国特許第4293587号明細書参照）によつて得
られる。すべて、これらの方法に於ては、基板から余分
の金属層を除くために、後にレジスト・パターンの形成
及び金属層のエツチングを行う工程が必要である。IBM
テクニカル・デイスクロージヤ・ビユレテイン、第22
巻、第４号、1979年９月、第1439頁の文献に記載されて
いる如き、電解めつきは、めつきされるべきパッドだけ
に導電路を設けることにより、金属層を所定の金属パタ
ーン上に特定的に付着させることができる、金属付着方
法である。マスク工程を必要としない、もう１つの公知
の方法は、米国特許第4442137号明細書に記載されてい
る、マスクを用いない金属被覆方法（maskless claddin
g process）である。その方法に於ては、金属層が、ス
パツタリング、気相付着、又は他の公知の方法により、
全面に付着され、それから上記金属、例えば金の層を下
の金属領域に拡散させるために充分な温度に加熱され
る。上記金属間の拡散が行われると同時に、基板材料及
び上の金属層に於ける異なる縮み率は、基板上に付着さ
れた上記金属層がはげ落ちて又は剥離して、後に行われ
る、超音波による残渣の如き、機械的清浄化工程に於て
容易に除去されるようにするために充分な応力を生じ
る。
しかしながら、上記の付着及び拡散は、非選択的に行わ
れ、従つてすべての金属相互接続パツド、即ちECパツド
及びI/Oパツド上に同様に、厚い金属層を付着し、又拡
散させる。前述の如く、厚い金の層は、チツプが装着さ
れるI/Oパツド上には付着させず、ECパツド上に付着さ
せることが望ましい。
D.発明が解決しようとする問題点 本発明の目的は、上の金属層の付着及び他の必要な処理
に耐え、後の拡散工程中に上記金属層を支持し、除去が
容易に行われて、基板上に残渣を残さない、熱的及び機
械的特性を有する、金属層の付着を防ぐ分離障壁層を用
いることにより、マスクを用いずに、金属パターンの選
択された金属領域の上に金属層を付着するための金属被
覆方法を提供することである。
E.問題点を解決するための手段 本発明は、基板の表面に露出している、相互に離隔して
配置された複数の金属領域のうちの選択された金属領域
上のみに金属層を被覆するための方法であって、上記選
択された金属領域以外の金属領域を除去可能な保護層で
被覆し、上記保護層で被覆されていない金属領域を含め
て上記基板の表面を金属層で全体的に被覆し、上記金属
層を上記保護層で被覆されていない金属領域に拡散させ
合金化させるために上記基板を加熱し、上記基板の表面
の非金属領域に被覆された上記金属層を除去するととも
に、上記保護層及び該保護層上の上記金属層を除去する
工程よりなる金属被覆方法を提供する。
本発明の方法に於ては、誘電体基板上の金属パターンの
選択された金属領域が、有機の重合体結合剤及び低蒸気
圧の溶媒中に分散されたセラミツク粒子のペーストより
成り、スクリーン法により付着された分離障壁層によつ
て、後の処理から分離される。上記分離障壁層は、上記
溶媒を除くために乾燥され、上記重合体結合剤を除くた
めに還元雰囲気中でベーキングされる。有機の即ち炭素
を含む残渣を有していない、残された無機の層は、後の
マスクを用いない金属被覆処理工程に於ける、金属層の
付着、拡散、及び基板の非金属領域から上記金属層を除
去するためのパターン化に耐える充分な強さを有してい
る。上記“パターン化”が行われる間に、上記分離障壁
層も除去されて、選択的に金属化された、清浄な表面が
残される。
F.実施例 多層セラミツク構造体のための基板的処理工程は、例え
ば米国特許第3518756号明細書に記載されている如く、
周知である。第１図及び第２図に示されている如く、処
理されて焼結された多層セラミツク基板は、該基板の表
面上に露出している金属パターンを有している。本発明
の方法は、基板に於ける金属パターンの露出している金
属領域をめつき即ち金属化する。そのような金属パター
ンは、基板の１つの表面或は幾つかの表面に設けられて
いても、又は構造体に於ける多数の層を貫通して設けら
れていてもよい。第１図及び第２図は、本発明の方法が
適用される、金属領域及び基板の表面だけを示している
断面図及び上面図である。前述の如く、基板12は、異な
る目的に用いられる幾つかの金属パターンを含むことが
できる。
多層セラミツク基板の形成に於て、表面上の金属パター
ンは、貫通孔を形成した後にスクリーン法により金属を
被覆する工程によつて形成され、概してモリブデンを基
材とする金属領域より成る。モリブデンは、従来、ろう
を用いた電気的接続に於て、優れた質の付着を生じてい
ない。更に、モリブデンは、酸化し、保護膜を設けられ
ていなければ、湿気に曝されたときに反応性の腐食を生
じる。従つて、モリブデンの金属パツドは、前述の米国
特許第4493856号明細書に記載されている如く、予め処
理される。その明細書は、例えば、モリブデンに対して
優れた付着特性を有する金属であるニツケルを付着し、
それからニツケルの酸化を防ぐために薄い金の層を付着
することを開示している。そのようにすべての金属パツ
ドにNi-Au処理を施すことにより、所望の保護特性並び
にろう付けが可能な特性の両方が得られる。
第１図の工程Ａに於て、位置14に於ける金属パターン
は、集積回路チツプが接続される、チツプ装置パツド即
ちI/Oパツドと呼ばれる金属領域13より成る。それらのI
/Oパツドは、前述の如く、極めて薄い、保護特性及び導
電性を有する金属層で被覆されている。存在する金属領
域にチツプをろうによるボンデイングによつて装着する
ためには、薄い金の層がI/Oパツド上に必要である。基
板上に設けられている他の金属パターンは、ECパツドと
呼ばれる金属領域15より成る。それらのECパツドは、技
術変更、テスト、及び欠陥の修正を行うためにI/Oパツ
ド及び基板に相互接続ワイヤを接続することにより、そ
れらに代替的な導電路を設ける。任意のECパツドを反復
的に使用する場合には、そのECパツドに更に厚い金の層
を設けることが望ましい。
基板を被覆せずに、パツドだけに金属層を付着させるた
めには、一般にはマスクが用いられている。マスクを用
いる場合の問題は、焼結中に基板に不均一な縮みが生じ
て、マスクを焼結された基板と整合させることが実質的
に不可能になることである。
電解めつきによる選択的めつきを用いることもできる
が、ECパツドは電気的に浮いていることが多く、従つて
電解めつき方法が行われるように電気的に接続すること
ができないので、ECパツドへの適用はかなり限定されて
いる。
前述の米国特許第4442137号明細書に記載されている如
く、拡散技術を用いた金属化は、各パツドが適切に被覆
され、周囲の基板領域上に付着されている金属層が容易
且つ適切に除去されることを可能にする。上記金属層
は、スパツタリング又は気相付着等により、金属パター
ンを有する基板表面全体に付着される。それから、その
金属層で被覆された基板が、下の金属パターンに上記金
属層を拡散させるために充分な温度に加熱される。その
拡散のための加熱工程に於て、基板及び上の金属層が異
なる熱収縮特性を有していれば、金属パターンを有して
いない基板領域の上の金属層がはがれ落ち又は剥離し、
従つて容易に除去されて、金属パターンを有する基板が
残される。そのマスクを用いない金属被覆方法は、正確
なマスクの整合、並びに付着、マスク及びエツチングの
工程の反復を不要にする。しかしながら、その金属被覆
方法は、基板全体に施され、従つてすべての金属領域に
同一材料を同一の層の厚さに被覆する。そのような方法
は、前述の米国特許第4493856号明細書に記載されてい
る如く、すべての金属パツドが、それらのパツドの付着
特性を増すために、薄いニツケルの層及び薄い金の層で
被覆される、金属の予備処理の場合には、極めて有用で
ある。しかしながら、その方法は、I/Oパツドには付着
せずに、ECパツドに更に厚い金属の層を選択的に付着す
るためには有用でない。
I/Oパツドを金属化から遮蔽するためにマスクを用いる
ことは、有効な方法に思われるが、今日知られているマ
スクは、謂ゆるマスクを用いない金属被覆方法に耐える
ために必要な質を何ら有していない。又、金属マスク
も、焼結された、反りを有する基板との整合の問題を有
している。周知のフオトレジスト又は電子ビーム・レジ
ストの如き、レジストは、例えばスパツタリングに於け
る、付着温度に耐えることができない。通常のリソグラ
フイ材料は、例えばスパツタリング中に達する＞250℃
の処理温度に於て、劣化し又は縮み、従つてマスクされ
た領域を金の付着から効果的に遮弊することができな
い。更に、殆どのフオトレジストは、拡散工程に於て、
還元雰囲気中で400℃よりも高い温度に加熱されると、
炭化する。そのような炭即ち炭素を含む残渣を除去する
ためには、長時間のプラズマ灰化の如き、処理工程が更
に必要である。それらのレジストは、拡散工程中に、必
ず崩壊して、下の“保護されている”層に汚染を生じ
る。
本発明の方法に於ては、マスクを用いない金属被覆方法
を用いてECパツド及び基板上に厚い金の層を付着する
間、I/Oパツド上に分離障壁層を設けることを可能にす
る、適当なマスク材料が用いられる。解重合可能の重合
体結合剤及び溶媒を含むアルミナより成るペーストが形
成される。そのペーストが、第１図の工程Ｂに於て参照
番号16により示されている如く、保護されるべき金属領
域上に、スクリーン法、噴霧、又は他の方法により選択
的に付着される。上記重合体結合剤は、ペーストが基板
及び／若しくは保護されるべき金属領域の表面に容易に
付着するようにする。スクリーン法により付着された
後、上記ペーストは、上記溶媒を除去するために、室温
で乾燥され、更に該ペーストを解重合させることにより
上記重合体結合剤を除去するために、加速された乾燥工
程を施される。その結果、耐久力を有する無機の分離障
壁層16′が残される。次に、厚い金属層の付着が、気相
付着、スパツタリング、又は他の周知の技術を用いて行
われ、第１図の工程Ｃに示されている如く、めつきされ
るべき金属領域、即ち本実施例に於てはECパツド15、露
出している基板表面、及び保護層即ち分離障壁層16′を
含む、基板12の全体の上に金属層17が形成される。その
後の拡散処理は、例えば前述の米国特許第4442137号明
細書に記載されている如く、行われる。分離障壁層16′
は、厚い金属層の重さ、及び金属層を下の金属領域に拡
散させて、基板に結合させるために用いられる温度に耐
える、機械的及び熱的特性を有している。拡散処理が完
了した後、基板が、前述の米国特許第4442137号明細書
に記載されている如く、“パターン化”される。その
“パターン化”は、例えば超音波ホーンに曝すことによ
つて行われ、隣接する露出している基板表面上の剥離さ
れた金属層を除去し、遮蔽されている金属領域の上の金
属層を除去し、又無機の分離障壁層16′を除去する。そ
の結果、第１図の工程Ｄに示されている如く、チツプの
装着及び後の接続等に用いられるように処理された、選
択的に被覆された金属パターンを有する、清浄な基板が
得られる。
分離障壁層のための材料は、所望の熱的及び機械的特性
を生ぜしめる、特別な組合せの成分より成る。例えばア
ルミナ又はガラス・セラミツクである、セラミツクの無
機の基材は、溶媒及び結合剤が除去されたとき、固体で
あり、下の保護されている金属領域から金又は他の金属
の層を分離させて支持するように、充分な不透過性を有
していなければならない。無機のセラミツクは、直接基
板上に効果的に付着されないので、スクリーン法、噴
霧、又は他の方法により付着可能なペーストを形成する
ために、解重合可能な重合体結合剤及び溶媒と混合され
る。分離障壁層の材料をスクリーン法により付着する場
合には、アミアセタート（amyacetate）の如き、低蒸気
圧の溶媒を用いることが好ましい。より揮発性の溶媒
は、付着中に、スクリーンを詰まらせてしまう。上記重
合体結合剤は、解重合して、基板又は分離障壁層上に炭
素を含む残渣を何ら残さないように、所定の温度で容易
に分解することができる重合体の群より選択されねばな
らない。それらの重合体の適当な例としては、ポリメタ
クリル酸メチル及び他のメタクリル酸メチル、アクリラ
ート並びに共重合体；ポリアルフアメチルスチレン；ポ
リイソブチレン；及び低温で分解するニトロセルロース
又はポリフタルアルデヒド等が挙げられる。前述の如
く、金属層を付着する前に無機の層をパージさせて重合
体を解重合させるために、付着された分離障壁層を加熱
する工程を用いてもよい。しかしながら、その加熱工程
を後に行うことも可能である。ポリメタクリル酸メチル
の如き、選択された重合体は、拡散工程中に、350乃至4
50℃の拡散温度に於て分解し、同様に働いて、厚い金属
の層を支持し且つ下の金属領域を分離させる、無機のセ
ラミツク粒子の構造体を残す。次に、適当なペーストの
組成の１例を示す。ポリメタクリル酸メチル6.58％ ア
ミアセタート26.33％ アルミナ粉末65.83％ 溶融シリ
カ1.25％ G.発明の効果 本発明の方法によれば、上の金属層の付着及び他の必要
な処理に耐え、後の拡散工程中に上記金属層を支持し、
除去が容易に行われて、基板上に残渣を残さない、熱的
及び機械的特性を有する、金属層の付着を防ぐ分離障壁
層を用いることにより、マスクを用いずに、金属パター
ンの選択された金属領域の上に金属層を付着するための
金属被覆方法が得られる。
【図面の簡単な説明】
第１図は本発明の方法の処理工程を示す断面図、第２図
は金属化される基板を示す上面図である。 12……基板、13……金属領域（I/Oパツド）、14……位
置、15……金属領域（ECパツド）、16……ペースト、1
6′……分離障壁層（保護層）、17……金属層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ウオルフ・ニユーフアー アメリカ合衆国ニユーヨーク州ホープウエ ル・ジヤンクシヨン、タマラツク・ドライ ブ、アール・デイ３、ボツクス234番地 (56)参考文献 特開 昭58−164249（ＪＰ，Ａ)

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】基板の表面に露出している、相互に離隔し
    て配置された複数の金属領域のうちの選択された金属領
    域上のみに金属層を被覆するための方法であって、 上記選択された金属領域以外の金属領域を除去可能な保
    護層で被覆し、 上記保護層で被覆されていない金属領域を含めて上記基
    板の表面を金属層で全体的に被覆し、 上記金属層を上記保護層で被覆されていない金属領域に
    拡散させ合金化させるために上記基板を加熱し、 上記基板の表面の非金属領域に被覆された上記金属層を
    除去するとともに、上記保護層及び該保護層上の上記金
    属層を除去する、 工程よりなる、金属被覆方法。
  2. 【請求項２】上記基板がアルミナ・セラミックである、
    請求項１の方法。
  3. 【請求項３】上記金属領域がモリブデンよりなる、請求
    項１の方法。
  4. 【請求項４】上記保護層が有機結合剤内にセラミック粒
    子を分散させたものである、請求項３の方法。
  5. 【請求項５】上記有機結合剤は解重合可能な重合体であ
    る、請求項４の方法。
  6. 【請求項６】上記金属領域は互いに隣接して１群に配置
    されている、請求項１、２、３、４または５の方法。
  7. 【請求項７】上記金属領域はチップ装着用パッド及び技
    術変更用パッドである、請求項６の方法。
  8. 【請求項８】上記金属層除去工程を超音波ホーンに晒す
    ことで行う、請求項１の方法。
  9. 【請求項９】上記解重合可能な重合体はメチルメタクリ
    レートを含む群から選択される、請求項５の方法。
  10. 【請求項１０】上記金属層は金であ請求項５の方法。
  11. 【請求項１１】基板の表面に露出している、相互に離隔
    して配置された複数の金属領域のうちの選択された金属
    領域上のみに金を被覆するための方法であって、 セラミック粒子、解重合可能な重合体結合剤及び溶媒よ
    りなるペーストを作成し、 上記選択された金属領域以外に金属領域を上記ペースト
    で被覆し、上記溶媒を駆逐するように上記ペーストを乾
    燥させ、 上記ペーストで被覆されていない金属領域を含めて上記
    基板の表面を金層で全体的に被覆し、 上記金層を上記ペーストで被覆されていない金属領域に
    拡散させ合金化させるために上記基板を加熱し、 上記基板の表面の非金属領域に被覆された上記金層を除
    去するとともに、上記ペースト層及び該ペースト層上の
    上記金層を除去する、 工程よりなる、金被覆方法。
JP60200731A 1984-10-30 1985-09-12 金属被覆方法 Expired - Lifetime JPH0738420B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US666954 1984-10-30
US06/666,954 US4582722A (en) 1984-10-30 1984-10-30 Diffusion isolation layer for maskless cladding process

Publications (2)

Publication Number Publication Date
JPS61107750A JPS61107750A (ja) 1986-05-26
JPH0738420B2 true JPH0738420B2 (ja) 1995-04-26

Family

ID=24676216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200731A Expired - Lifetime JPH0738420B2 (ja) 1984-10-30 1985-09-12 金属被覆方法

Country Status (10)

Country Link
US (1) US4582722A (ja)
EP (1) EP0180091B1 (ja)
JP (1) JPH0738420B2 (ja)
KR (1) KR900000438B1 (ja)
CN (1) CN85107549B (ja)
AU (1) AU569805B2 (ja)
BR (1) BR8504923A (ja)
CA (1) CA1267990A (ja)
DE (1) DE3576098D1 (ja)
DK (1) DK495885A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582722A (en) * 1984-10-30 1986-04-15 International Business Machines Corporation Diffusion isolation layer for maskless cladding process
DE3517965A1 (de) * 1985-05-18 1986-11-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
US4663186A (en) * 1986-04-24 1987-05-05 International Business Machines Corporation Screenable paste for use as a barrier layer on a substrate during maskless cladding
US4829020A (en) * 1987-10-23 1989-05-09 The United States Of America As Represented By The United States Department Of Energy Substrate solder barriers for semiconductor epilayer growth
NL9000545A (nl) * 1990-03-09 1991-10-01 Philips Nv Werkwijze voor het vervaardigen van geleidersporen.
DE4344061C1 (de) * 1993-12-23 1995-03-30 Mtu Muenchen Gmbh Bauteil mit Schutzanordnung gegen Alitieren oder Chromieren beim Gasdiffusionsbeschichten und Verfahren zu seiner Herstellung
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
JP2000203885A (ja) * 1999-01-11 2000-07-25 Ulvac Japan Ltd 機能性薄膜、機能性基板、及び酸化チタン薄膜製造方法。
US20020197854A1 (en) * 2001-05-16 2002-12-26 Bard Allen J. Selective deposition of materials for the fabrication of interconnects and contacts on semiconductor devices
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
US8935981B2 (en) 2010-09-24 2015-01-20 Canon Nanotechnologies, Inc. High contrast alignment marks through multiple stage imprinting
EP2895562A1 (en) * 2012-09-13 2015-07-22 Eckart America Corporation Methods for producing platelet materials

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2788289A (en) * 1951-06-29 1957-04-09 Climax Molybdenum Co Method of forming protective coatings for molybdenum and molybdenum-base alloys
US3741735A (en) * 1964-01-08 1973-06-26 Atomic Energy Commission Coating molybdenum with pure gold
FR1554958A (ja) * 1967-02-22 1969-01-24
US3518756A (en) * 1967-08-22 1970-07-07 Ibm Fabrication of multilevel ceramic,microelectronic structures
JPS5938268B2 (ja) * 1974-03-22 1984-09-14 カンザキセイシ カブシキガイシヤ 新規フタリド化合物の製造法
JPS5159274A (en) * 1974-11-20 1976-05-24 Tdk Electronics Co Ltd Hakumakusoshino seizohoho
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step
JPS5248992A (en) * 1975-10-17 1977-04-19 Nec Corp Method for manufacturing high frequency elastic surface wave electrode like grating
US4293587A (en) * 1978-11-09 1981-10-06 Zilog, Inc. Low resistance backside preparation for semiconductor integrated circuit chips
US4206254A (en) * 1979-02-28 1980-06-03 International Business Machines Corporation Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4493856A (en) * 1982-03-18 1985-01-15 International Business Machines Corporation Selective coating of metallurgical features of a dielectric substrate with diverse metals
US4442137A (en) * 1982-03-18 1984-04-10 International Business Machines Corporation Maskless coating of metallurgical features of a dielectric substrate
US4526859A (en) * 1983-12-12 1985-07-02 International Business Machines Corporation Metallization of a ceramic substrate
US4582722A (en) * 1984-10-30 1986-04-15 International Business Machines Corporation Diffusion isolation layer for maskless cladding process

Also Published As

Publication number Publication date
CN85107549B (zh) 1988-05-25
BR8504923A (pt) 1986-07-22
EP0180091A2 (en) 1986-05-07
KR860003650A (ko) 1986-05-28
KR900000438B1 (ko) 1990-01-30
DK495885D0 (da) 1985-10-29
CN85107549A (zh) 1986-08-13
AU569805B2 (en) 1988-02-18
EP0180091A3 (en) 1987-01-14
DE3576098D1 (de) 1990-03-29
CA1267990A (en) 1990-04-17
US4582722A (en) 1986-04-15
EP0180091B1 (en) 1990-02-21
DK495885A (da) 1986-05-01
JPS61107750A (ja) 1986-05-26
AU4791285A (en) 1986-05-08

Similar Documents

Publication Publication Date Title
CA1189748A (en) Maskless coating of metallurgical features of a dielectric substrate
EP0006810B1 (fr) Procédé de fabrication d'un circuit intégré hybride
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
US4704304A (en) Method for repair of opens in thin film lines on a substrate
EP0939436B1 (en) Manufacture of flip-chip devices
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
JPH0738420B2 (ja) 金属被覆方法
JPH0154878B2 (ja)
JPH0213949B2 (ja)
JPS6317337B2 (ja)
JPH0141271B2 (ja)
US5051811A (en) Solder or brazing barrier
JPS5933665B2 (ja) 応力のないニツケル層を与える方法
US4786674A (en) Diffusion isolation layer for maskless cladding process
US4827610A (en) Method of creating solder or brazing barriers
JP3675407B2 (ja) 電子装置
JPS6332266B2 (ja)
CA1312405C (en) Diffusion isolation layer for maskless cladding process
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP3077666B2 (ja) 半導体装置の製造方法
JP2895569B2 (ja) 電気的接続部材および電気回路部材
JP3940589B2 (ja) セラミック配線基板の製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
TWI282611B (en) Methods of manufacturing chip array resistor
JPH03173195A (ja) 窒化アルミニウム基板における導体回路の形成方法