JPH03173195A - 窒化アルミニウム基板における導体回路の形成方法 - Google Patents

窒化アルミニウム基板における導体回路の形成方法

Info

Publication number
JPH03173195A
JPH03173195A JP31285389A JP31285389A JPH03173195A JP H03173195 A JPH03173195 A JP H03173195A JP 31285389 A JP31285389 A JP 31285389A JP 31285389 A JP31285389 A JP 31285389A JP H03173195 A JPH03173195 A JP H03173195A
Authority
JP
Japan
Prior art keywords
titanium
mask
substrate
aluminum nitride
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31285389A
Other languages
English (en)
Inventor
Sotaro Ito
宗太郎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP31285389A priority Critical patent/JPH03173195A/ja
Publication of JPH03173195A publication Critical patent/JPH03173195A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、窒化アルミニウム基板における導体回路の形
成方法に関する。
[従来の技術及び発明が解決しようとする課題]窒化ア
ルミニウムは電気絶縁性、熱伝導性及び機械的強度等に
優れているため、高価でしかも毒性の強いベリリア(B
 e O)に代わるセラミック多層配線板用の材料とし
て有望視されている。
しかし、窒化アルミニウムは溶融金属に濡れないという
難点があり、その表面に銅等の回路形成物質を使用して
導体回路を直接印刷することができない。また、窒化ア
ルミニウム基板の焼結前にその成形体にタングステンペ
ーストにて導体回路を形成しておき、同時焼成によって
基板上に導体回路を同時形成することが考えられるが、
窒化アルミニウムの焼結温度が高いため、窒化アルミニ
ウムとタングステンとのシリンケージコントロールが難
かしく、反りが発生する等の問題を生ずる。
故に、このような問題を回避するため、窒化アルミニウ
ム基板上にスパッタリングによってチタン層並びにモリ
ブデン(MO)、タングステン(W)及びタンタル(T
a)の各層を順次形成し、基板の回路形成部を除いた表
面に対しマスクスパッタを施して当該部位における前記
各層を除去することにより、基板上の回路形成部のみに
チタン層並びにMo、W、Taの各層からなる膜を形成
していた。そして、この膜上に電解ニッケルメッキを施
してニッケルによる導体回路を形成した後、シンターリ
ングによりチタンを窒化アミニウム中に拡散させ、導体
回路の窒化アルミニウム基板に対する密着強度を向上さ
せる試みがなされている。
尚、前記Mo、W、Taの各層は、シンターリングによ
ってチタンがニッケル層側へ拡散することを防止し、導
電性の低下を阻止するバリアーとして作用するものであ
る。
しかし、上記方法においては、チタン層並びにM o 
、 W、 T aの各層を形成する必要があるため、ス
パッタ装置に複数のスパッタターゲットを切替え配置す
る複雑な機構を必要とするという欠点があった。また、
膜は複数層からなるため膜厚が厚くなる傾向にあり、マ
スクスパッタが困難になるという問題があった。
本発明は上記事情に鑑みなされたものであり、その目的
は、窒化アルミニウム基板に対し導体回路を簡便かつ、
確実、安価に形成することが可能な窒化アルミニウム基
板における導体回路の形成方法を提供することにある。
[課題を解決するための手段及び作用]上記課題を解決
するために本発明は、窒化アルミニウム基板の回路形成
部を除いた表面をエツチング可能なプレマスクで被覆し
ておき、この基板にチタンスパッタリングを施してチタ
ンを均一に付着させ、続くエツチングにより前記プレマ
スク及びそのプレマスク表面のチタンを除去することに
より、基板上の回路形成部にチタン薄膜を形成した後、
このチタン薄膜上に導体物質をメッキしている。
この方法によれば、基板の回路形成部を除いた表面をプ
レマスクで覆い、チタン薄膜を形成した後、プレマスク
をエツチングにて除去するという簡便な方法で、窒化ア
ルミニウム基板の回路形成部にチタン薄膜が確実に形成
される。また、スパッタリングを施すのはチタン一種類
だけであるため、通常のスパッタ装置を使用することが
できる。
更に、窒化アルミニウム基板の回路形成部にチタン薄膜
を予め形成した後に導体物質をメッキしているため、貴
重な導体物質を無駄に消費することがなく、導体回路が
安価に形成される。
さて、前記プレマスクとしては、工業的に量産されてい
るレジスト材料を使用することができる。
このレジスト材料によるプレマスクの形成方法としては
、印刷法、フォトリソグラフィー法を適用することが有
利である。例えば、前記レジスト材料は必要に応じ、芳
香族炭化水素、脂肪族炭化水素、多価アルコール等の希
釈剤を配合して混練され、ペースト状あるいは液状の樹
脂組成物として調製されてスクリーン印刷法等により窒
化アルミニウム基板の回路形成部を除いた表面に印刷さ
れる。印刷後、前記希釈剤を乾燥除去することにより、
プレマスクが形成される。
プレマスクで被覆された窒化アルミニウム基板に対して
ほぼ垂直に、スパッタリング装置によってスパッタされ
たチタン粒子を照射することにより、基板の回路形成部
及びプレマスクの上面にチタンが均一に付着される。こ
の時、チタン粒子はスパッタリング装置に向けられた基
板の正面に対してのみ照射されるため、プレマスクを構
成する樹脂層の側面部分にはチタンが付着されず、樹脂
がそのまま露出される。
そして、チタンが付着された基板をエツチング処理する
と、エツチング剤が樹脂の露出されたプレマスクの側面
部分に作用して樹脂層を次第に浸食し、その結果、プレ
マスク及びそれに付着されたチタンが基板上から除去さ
れ、窒化アルミニウム基板上の回路形成部にのみチタン
薄膜が形成される。エツチング剤としては、プレマスク
のみを溶解し、チタン膜を腐食しないものが使用される
ところで、スパッタリングによって形成されるチタン薄
膜の膜厚は0.1〜0.5μmの範囲が好適である。膜
厚が0.1μm未満では導体物質のメッキが困難となり
、膜厚が0.5μmを超えると、レジスト剥離が困難に
なるからである。
これに対し、前記プレマスクの厚さは10〜100μm
の範囲が好適である。この厚さが10μm未満ではチタ
ンのスパッタ時にチタン膜がプレマスクの樹脂層の側面
部を閉塞して、プレマスクのエツチングによる除去が困
難になる。一方、厚さが100μmを超えるとチタンス
パッタリングの精度を悪くし、回路形成部と非形成部の
境界が不鮮明となる。
窒化アルミニウム基板上にチタンスパッタリングによっ
て形成されたままのチタン薄膜はアモルファス状であり
、窒化アルミニウムとの密着強度が充分でない。そのた
め、必要に応じ加熱を行い、チタン膜を窒化アルミニウ
ムに対しシンターリングさせ、密着強度を向上させても
よい。
続いて、前記チタン薄膜上に導体物質をメッキすること
により、基板上に導体回路が形成される。
導体物質としては、ニッケル(Ni)、金(Au)、銀
(Ag)、銅(Cu)等の一般的な良導電性金属等があ
げられる。また、上記メッキは電解メッキ、無電解メッ
キ等の常法によりなされる。
[実施例コ 以下に、本発明を具体化した一実施例を図面に従って説
明する。
第1図(a)に示すように、表面が洗浄された窒化アル
ミニウム基板l上の回路形成部を除いた表面に、レジス
ト材料によって厚さ40μmのプレマスク2を形成した
次に、第1図(b)に示すように、チタン製ターゲット
を備えたスパッタ装置(図示路)から発射されたチタン
粒子を、基板1の表面に対し垂直方向から付着させ、基
板1上の露出部位(即ち、回路形成部)及びプレマスク
の上面にチタン薄膜3を形成した。この際、プレマスク
2の側面部2aにはチタンは付着されない。
続いて、この基板1に対し、エツチング剤を使用してエ
ツチング処理を施すことにより、プレマスク2を構成す
る樹脂が次第に溶解され、第1図(C)に示すようにプ
レマスク2及びその上に付着されたチタンが除去される
。この基板lを洗浄して乾燥した後、これを900℃に
て60分間加熱してチタンを基板lに対してシンターリ
ングさせた。
その後、第1図(d)に示すように、この薄膜3上に電
解ニッケルメッキを施し、導体物質としてのニッケル層
4を厚さ3μmにわたり形成して導体回路の形成を完了
した。
このように本実施例によれば、窒化アルミニウム基板1
上に導体回路を簡便かつ、確実に形成することができる
。また、基板l上の回路形成部にのみ予めチタン薄膜3
を形成し、その後ニッケル層4を形成しているため、一
般に行われているサブトラクティブ法に比べて、ニッケ
ルを無駄に消費することがなく、製造コストの低減を図
ることができる。
[発明の効果コ 以上詳述したように本発明によれば、窒化アルミニウム
基板に対し導体回路を簡便かつ、確実、安価に形成する
ことができるという優れた効果を奏する。
【図面の簡単な説明】
第1図(a)〜(d)は本発明を具体化した一実施例の
回路形成手順を示す説明図である。 ■・・・窒化アルミニウム基板、2・・−プレマスク、
3・・・チタン薄膜、4・・・導体物質としてのニッケ
ル層。

Claims (1)

    【特許請求の範囲】
  1. 1 窒化アルミニウム基板(1)の回路形成部を除いた
    表面をエッチング可能なプレマスク(2)で被覆してお
    き、この基板(1)にチタンスパッタリングを施してチ
    タンを均一に付着させ、続くエッチングにより前記プレ
    マスク(2)及びそのプレマスク表面のチタンを除去す
    ることにより、基板上の回路形成部にチタン薄膜(3)
    を形成した後、このチタン薄膜(3)上に導体物質(4
    )をメッキすることを特徴とする窒化アルミニウム基板
    における導体回路の形成方法。
JP31285389A 1989-11-30 1989-11-30 窒化アルミニウム基板における導体回路の形成方法 Pending JPH03173195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31285389A JPH03173195A (ja) 1989-11-30 1989-11-30 窒化アルミニウム基板における導体回路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31285389A JPH03173195A (ja) 1989-11-30 1989-11-30 窒化アルミニウム基板における導体回路の形成方法

Publications (1)

Publication Number Publication Date
JPH03173195A true JPH03173195A (ja) 1991-07-26

Family

ID=18034220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31285389A Pending JPH03173195A (ja) 1989-11-30 1989-11-30 窒化アルミニウム基板における導体回路の形成方法

Country Status (1)

Country Link
JP (1) JPH03173195A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531223B1 (ko) * 2001-07-26 2005-11-28 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법
JP2008034555A (ja) * 2006-07-27 2008-02-14 Matsushita Electric Works Ltd 3次元立体回路基板の製造方法、および3次元立体回路基板
JP2008053465A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Works Ltd 3次元立体回路基板の製造方法、および3次元立体回路基板
KR20140110998A (ko) * 2012-02-15 2014-09-17 후지쯔 콤포넌트 가부시끼가이샤 터치패널 및 위치검출방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531223B1 (ko) * 2001-07-26 2005-11-28 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법
JP2008034555A (ja) * 2006-07-27 2008-02-14 Matsushita Electric Works Ltd 3次元立体回路基板の製造方法、および3次元立体回路基板
JP4497135B2 (ja) * 2006-07-27 2010-07-07 パナソニック電工株式会社 3次元立体回路基板の製造方法、および3次元立体回路基板
JP2008053465A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Works Ltd 3次元立体回路基板の製造方法、および3次元立体回路基板
JP4577284B2 (ja) * 2006-08-24 2010-11-10 パナソニック電工株式会社 3次元立体回路基板の製造方法、および3次元立体回路基板
KR20140110998A (ko) * 2012-02-15 2014-09-17 후지쯔 콤포넌트 가부시끼가이샤 터치패널 및 위치검출방법

Similar Documents

Publication Publication Date Title
US5545927A (en) Capped copper electrical interconnects
EP0158536B1 (en) Methods of and apparatus for forming conductive patterns on a substrate
EP0061010B1 (en) Process for forming refractory metal layers on ceramic substrates
RU2494492C1 (ru) Способ создания токопроводящих дорожек
JPH10513314A (ja) 金属層を非金属基板から選択的に除去する方法
EP0083458B1 (en) Method of partially metallising electrically conductive non-metallic patterns
KR900000438B1 (ko) 마스크 없는 크래딩 공정용 금속 피복방법
JPH03173195A (ja) 窒化アルミニウム基板における導体回路の形成方法
JPH0513933A (ja) プリント配線板の導体パターン及びその形成方法
JPS6260662A (ja) サ−マルヘツドの製造方法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JP2002111176A (ja) 導電路の形成方法および基板
US10426043B2 (en) Method of thin film adhesion pretreatment
JP4385434B2 (ja) 厚膜回路基板及びその製造方法
JP3452677B2 (ja) ファインパターン回路の形成方法
JP2937676B2 (ja) 多層回路基板
JPS62193102A (ja) セラミツク配線基板の製法
KR100757421B1 (ko) 플라즈마 디스플레이 패널의 금속전극 제조방법
JPS6149496A (ja) 無機基板上にはんだ層を形成する方法
JP2003179329A (ja) 配線パターン形成方法
JPH04297092A (ja) セラミック多層回路板の製造方法
JPH03101290A (ja) セラミックプリントの配線板
JPH03133138A (ja) 集積回路用パッケージのバンプの製造方法
JPH03205892A (ja) セラミックプリント配線板およびその製造方法
JPH0141016B2 (ja)