JP3452677B2 - ファインパターン回路の形成方法 - Google Patents
ファインパターン回路の形成方法Info
- Publication number
- JP3452677B2 JP3452677B2 JP04195095A JP4195095A JP3452677B2 JP 3452677 B2 JP3452677 B2 JP 3452677B2 JP 04195095 A JP04195095 A JP 04195095A JP 4195095 A JP4195095 A JP 4195095A JP 3452677 B2 JP3452677 B2 JP 3452677B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit
- thin film
- palladium
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ファインパターン回路
の形成方法に係り、特に、絶縁基板と導体回路との密着
性の改善、及び導体パターンの微細化、並びに導体パタ
ーン形成方法の簡略化等に有効な手段に関する。
の形成方法に係り、特に、絶縁基板と導体回路との密着
性の改善、及び導体パターンの微細化、並びに導体パタ
ーン形成方法の簡略化等に有効な手段に関する。
【０００２】
【従来の技術】フレキシブルプリント基板や表面実装テ
ープキャリアなどの配線基板においては、これらの配線
基板が備えられる装置の小型化や回路構成の複雑化に伴
って、一層の導電パターンの微細化、すなわちファイン
パターン化が要求されている。
ープキャリアなどの配線基板においては、これらの配線
基板が備えられる装置の小型化や回路構成の複雑化に伴
って、一層の導電パターンの微細化、すなわちファイン
パターン化が要求されている。
【０００３】従来より、有機物フィルム上に導体回路を
形成する方法としては、有機物フィルムに銅箔を接着剤
で貼り付け、銅箔の不要部分をフォトエッチングによっ
て選択的に取り除き、所望の回路パターンを形成すると
いう、所謂サブトラクティブ法が一般的に用いられてい
る。ところが、この方法によると、銅箔の厚さが十数μ
ｍ〜数十μｍと厚く、フォトエッチングの際にサイドエ
ッチングを生じるために、微細な回路パターンを精度よ
く形成することが困難で、線幅が銅箔の厚さの数倍〜数
十倍程度の回路パターンを形成するのが限界であった。
形成する方法としては、有機物フィルムに銅箔を接着剤
で貼り付け、銅箔の不要部分をフォトエッチングによっ
て選択的に取り除き、所望の回路パターンを形成すると
いう、所謂サブトラクティブ法が一般的に用いられてい
る。ところが、この方法によると、銅箔の厚さが十数μ
ｍ〜数十μｍと厚く、フォトエッチングの際にサイドエ
ッチングを生じるために、微細な回路パターンを精度よ
く形成することが困難で、線幅が銅箔の厚さの数倍〜数
十倍程度の回路パターンを形成するのが限界であった。
【０００４】また、サイドエッチングを解消して、回路
パターンのより一層の微細化を図るため、従来より、有
機物フィルム上にスパッタリング等の真空成膜方法によ
って導体膜を形成する方法が提案されている。これに属
する方法としては、有機物フィルム上にまず下地層とし
てクロムの薄膜を形成し、次いでこのクロム膜上に銅の
薄膜を積層する方法がある。この方法によると、導体膜
の膜厚を数μｍに形成できるので、フォトエッチングの
際にサイドエッチングが発生せず、より微細な回路パタ
ーンを精度よく形成することができる。ところが、この
方法によると、有機物フィルムと導体膜との密着力が弱
く、使用中あるいは取扱中に導体膜の剥離を生じやすい
という問題がある。また、導体膜の膜厚が薄いために、
回路抵抗が極めて高いという問題もある。
パターンのより一層の微細化を図るため、従来より、有
機物フィルム上にスパッタリング等の真空成膜方法によ
って導体膜を形成する方法が提案されている。これに属
する方法としては、有機物フィルム上にまず下地層とし
てクロムの薄膜を形成し、次いでこのクロム膜上に銅の
薄膜を積層する方法がある。この方法によると、導体膜
の膜厚を数μｍに形成できるので、フォトエッチングの
際にサイドエッチングが発生せず、より微細な回路パタ
ーンを精度よく形成することができる。ところが、この
方法によると、有機物フィルムと導体膜との密着力が弱
く、使用中あるいは取扱中に導体膜の剥離を生じやすい
という問題がある。また、導体膜の膜厚が薄いために、
回路抵抗が極めて高いという問題もある。
【０００５】一方、セラミックス基板上に導体回路を形
成する方法としては、セラミックス基板を脱脂、洗浄し
た後、基板表面の粗面化を行って銅などの導体を無電解
めっき法などで直接成膜し、形成された導体膜にフォト
エッチングを施して、所望の回路パターンを形成すると
いう方法が一般的に採られている。この方法によると、
粗面化された基板表面に導体膜を無電解めっき等によっ
て形成するので、平滑面に導体膜を無電解めっき等によ
って形成する場合に比べて、セラミックス基板と導体膜
との密着性を良好なものにすることができる。また、無
電解めっき等によって形成される導体膜も、膜厚が薄い
ために、フォトエッチングの際のサイドエッチングが防
止される。ところが、この方法によって形成される導体
膜は、機械的なアンカ効果によってセラミックス基板上
に被着されるので、実用上十分な密着力をもたせること
が難しく、使用中あるいは取扱中に剥離を生じやすいと
いう問題がある。また、粗面上に導体膜を形成するの
で、微細な回路パターンを形成することが困難であると
いう問題もある。
成する方法としては、セラミックス基板を脱脂、洗浄し
た後、基板表面の粗面化を行って銅などの導体を無電解
めっき法などで直接成膜し、形成された導体膜にフォト
エッチングを施して、所望の回路パターンを形成すると
いう方法が一般的に採られている。この方法によると、
粗面化された基板表面に導体膜を無電解めっき等によっ
て形成するので、平滑面に導体膜を無電解めっき等によ
って形成する場合に比べて、セラミックス基板と導体膜
との密着性を良好なものにすることができる。また、無
電解めっき等によって形成される導体膜も、膜厚が薄い
ために、フォトエッチングの際のサイドエッチングが防
止される。ところが、この方法によって形成される導体
膜は、機械的なアンカ効果によってセラミックス基板上
に被着されるので、実用上十分な密着力をもたせること
が難しく、使用中あるいは取扱中に剥離を生じやすいと
いう問題がある。また、粗面上に導体膜を形成するの
で、微細な回路パターンを形成することが困難であると
いう問題もある。
【０００６】かかる問題を解決するため、例えば特開昭
５７−２３４１６号公報に記載されているように、セラ
ミックス基板に塩化第１スズによる感受性化処理を施
し、次いで、このセラミックス基板に塩化パラジウムに
よる活性化処理を施す方法や、例えば特開平４−２０１
２５１号公報等に記載されているように、セラミックス
基板上に酸化亜鉛を主体とする層を設けた後、前記と同
様の感受性化処理及び活性化処理を施す方法等が提案さ
れている。
５７−２３４１６号公報に記載されているように、セラ
ミックス基板に塩化第１スズによる感受性化処理を施
し、次いで、このセラミックス基板に塩化パラジウムに
よる活性化処理を施す方法や、例えば特開平４−２０１
２５１号公報等に記載されているように、セラミックス
基板上に酸化亜鉛を主体とする層を設けた後、前記と同
様の感受性化処理及び活性化処理を施す方法等が提案さ
れている。
【０００７】
【発明が解決しようとする課題】前記公知例に係る方法
によれば、有機物フィルム又はセラミックス基板等の絶
縁基板上に、密着力が高く、かつ回路抵抗が低い微細な
導電パターンを形成し得る。しかるに、この方法による
と、導電パターンの形成工程がきわめて複雑になり、製
品がコスト高になるため、工業的には必ずしもこの方法
が有利であるとはいえない。
によれば、有機物フィルム又はセラミックス基板等の絶
縁基板上に、密着力が高く、かつ回路抵抗が低い微細な
導電パターンを形成し得る。しかるに、この方法による
と、導電パターンの形成工程がきわめて複雑になり、製
品がコスト高になるため、工業的には必ずしもこの方法
が有利であるとはいえない。
【０００８】本発明は、かかる従来技術の不都合を解決
するためになされたものであって、その目的は、絶縁基
板との密着力が高くかつ回路抵抗が低い微細な導電パタ
ーンを有するファインパターン回路を簡単な工程で安価
に製造し得る方法を提供することにある。
するためになされたものであって、その目的は、絶縁基
板との密着力が高くかつ回路抵抗が低い微細な導電パタ
ーンを有するファインパターン回路を簡単な工程で安価
に製造し得る方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、前記の目的を
達成するため、絶縁基板上にパラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金からなる薄膜を均一な厚さに
成膜した後、これをフォトエッチングして所望の回路パ
ターンを形成し、次いで、この回路パターン上にのみ導
体を選択的に析出させて所望の導体回路を形成するファ
インパターン回路の形成方法において、前記絶縁基板上
に前記薄膜を成膜する際に、亜鉛酸化物ターゲットの表
面にこれよりも小型の金属パラジウムチップを配置した
複合ターゲットをターゲットとして、前記絶縁基板上に
前記薄膜をスパッタリングするという構成にした。
達成するため、絶縁基板上にパラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金からなる薄膜を均一な厚さに
成膜した後、これをフォトエッチングして所望の回路パ
ターンを形成し、次いで、この回路パターン上にのみ導
体を選択的に析出させて所望の導体回路を形成するファ
インパターン回路の形成方法において、前記絶縁基板上
に前記薄膜を成膜する際に、亜鉛酸化物ターゲットの表
面にこれよりも小型の金属パラジウムチップを配置した
複合ターゲットをターゲットとして、前記絶縁基板上に
前記薄膜をスパッタリングするという構成にした。
【００１０】また、本発明は、前記の目的を達成するた
め、絶縁基板上にパラジウム又は酸化パラジウムと亜鉛
酸化物との合金からなる薄膜を均一な厚さに成膜した
後、これをフォトエッチングして所望の回路パターンを
形成し、次いで、この回路パターン上にのみ導体を選択
的に析出させて所望の導体回路を形成するファインパタ
ーン回路の形成方法において、前記絶縁基板上に前記薄
膜を成膜する際に、パラジウム又は酸化パラジウムと亜
鉛酸化物との合金をターゲットとして、酸素を含む雰囲
気中で、前記絶縁基板上に前記薄膜を反応性スパッタリ
ングするという構成にした。
め、絶縁基板上にパラジウム又は酸化パラジウムと亜鉛
酸化物との合金からなる薄膜を均一な厚さに成膜した
後、これをフォトエッチングして所望の回路パターンを
形成し、次いで、この回路パターン上にのみ導体を選択
的に析出させて所望の導体回路を形成するファインパタ
ーン回路の形成方法において、前記絶縁基板上に前記薄
膜を成膜する際に、パラジウム又は酸化パラジウムと亜
鉛酸化物との合金をターゲットとして、酸素を含む雰囲
気中で、前記絶縁基板上に前記薄膜を反応性スパッタリ
ングするという構成にした。
【００１１】
【作用】有機物フィルムや無機セラミックスなどの絶縁
基板上に亜鉛酸化物の薄膜を形成すると、これら絶縁基
板と薄膜とは、強固に密着する。その理由は、必ずしも
明らかではないが、亜鉛酸化物をスパッタリングによっ
て薄膜化すると、薄膜中の亜鉛酸化物の組成が化学量論
的組成からずれて亜鉛リッチな組成になり、基板の構成
原子である酸素と薄膜の構成原子である亜鉛原子とが化
学的に結合するためであると考えられる。一方、前記薄
膜を構成する亜鉛酸化物中にパラジウム又は酸化パラジ
ウムを含有すると、薄膜中の亜鉛酸化物が活性化される
ので、めっき処理を施したときに、薄膜の表面にのみ銅
などの導体を析出させることができる。よって、絶縁基
板と導体回路との間に、パラジウム又は酸化パラジウム
と亜鉛酸化物との合金からなる薄膜を介在させた構造の
ファインパターン回路は、絶縁基板に対する導体回路の
密着性が強いものになる。
基板上に亜鉛酸化物の薄膜を形成すると、これら絶縁基
板と薄膜とは、強固に密着する。その理由は、必ずしも
明らかではないが、亜鉛酸化物をスパッタリングによっ
て薄膜化すると、薄膜中の亜鉛酸化物の組成が化学量論
的組成からずれて亜鉛リッチな組成になり、基板の構成
原子である酸素と薄膜の構成原子である亜鉛原子とが化
学的に結合するためであると考えられる。一方、前記薄
膜を構成する亜鉛酸化物中にパラジウム又は酸化パラジ
ウムを含有すると、薄膜中の亜鉛酸化物が活性化される
ので、めっき処理を施したときに、薄膜の表面にのみ銅
などの導体を析出させることができる。よって、絶縁基
板と導体回路との間に、パラジウム又は酸化パラジウム
と亜鉛酸化物との合金からなる薄膜を介在させた構造の
ファインパターン回路は、絶縁基板に対する導体回路の
密着性が強いものになる。
【００１２】また、導体は薄膜の表面にのみ析出される
ので、導体パターンの線幅及び精度は、薄膜をもって形
成される回路パターンの線幅及び精度によって決まる。
絶縁基板上に成膜された薄膜は、フォトエッチングによ
って所望の回路パターンに形成されるが、薄膜の膜厚を
小さくすれば、フォトエッチング時のサイドエッチング
を防止でき、細幅にして高精度の回路パターンを形成で
きる。
ので、導体パターンの線幅及び精度は、薄膜をもって形
成される回路パターンの線幅及び精度によって決まる。
絶縁基板上に成膜された薄膜は、フォトエッチングによ
って所望の回路パターンに形成されるが、薄膜の膜厚を
小さくすれば、フォトエッチング時のサイドエッチング
を防止でき、細幅にして高精度の回路パターンを形成で
きる。
【００１３】前記薄膜上に析出される導体は、めっき条
件を調整することによって、任意の膜厚に形成すること
ができる。よって、前記薄膜上に析出される導体の膜厚
を調整することによって、回路抵抗を低いものにするこ
とができる。
件を調整することによって、任意の膜厚に形成すること
ができる。よって、前記薄膜上に析出される導体の膜厚
を調整することによって、回路抵抗を低いものにするこ
とができる。
【００１４】また、亜鉛酸化物中にパラジウム又は酸化
パラジウムを含有すると、亜鉛酸化物が活性化され、薄
膜上に導体を析出させることができるので、薄膜形成後
に特別な感受性化処理や活性化処理を施す必要がなく、
ファインパターン回路の形成をきわめて容易なものにす
ることができる。
パラジウムを含有すると、亜鉛酸化物が活性化され、薄
膜上に導体を析出させることができるので、薄膜形成後
に特別な感受性化処理や活性化処理を施す必要がなく、
ファインパターン回路の形成をきわめて容易なものにす
ることができる。
【００１５】
【実施例】以下、本発明に係るファインパターン回路の
形成方法を、図１を参照しつつ説明する。
形成方法を、図１を参照しつつ説明する。
【００１６】まず、図１（ａ）に示すように、ファイン
パターン回路を形成しようとする絶縁基板１を用意す
る。絶縁基板１としては、例えばポリイミドフィルム等
の有機物フィルムや、ガラス、アルミナ等のセラミック
ス基板など、従来よりフレキシブルプリント基板や表面
実装テープキャリアなど、公知の配線基板の作製に用い
られている任意の絶縁性の基板を用いることができる。
パターン回路を形成しようとする絶縁基板１を用意す
る。絶縁基板１としては、例えばポリイミドフィルム等
の有機物フィルムや、ガラス、アルミナ等のセラミック
ス基板など、従来よりフレキシブルプリント基板や表面
実装テープキャリアなど、公知の配線基板の作製に用い
られている任意の絶縁性の基板を用いることができる。
【００１７】次に、図１（ｂ）に示すように、前記絶縁
基板１上に、パラジウム又は酸化パラジウムと亜鉛酸化
物との合金からなる薄膜２を、均一な厚さに形成する。
薄膜２の成膜手段としては、スパッタリングや真空蒸着
などの物理的あるいは化学的な真空成膜方法が用いられ
る。
基板１上に、パラジウム又は酸化パラジウムと亜鉛酸化
物との合金からなる薄膜２を、均一な厚さに形成する。
薄膜２の成膜手段としては、スパッタリングや真空蒸着
などの物理的あるいは化学的な真空成膜方法が用いられ
る。
【００１８】薄膜２の成膜手段として、スパッタリング
を用いる場合には、亜鉛酸化物ターゲットの表面にこれ
よりも小型の金属パラジウムチップを配置した複合ター
ゲットをターゲットとして、前記絶縁基板１上に前記薄
膜２をスパッタリングするという方法を採ることができ
る。また、他の方法として、パラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金をターゲットとして、前記絶
縁基板１上に前記薄膜２を反応性スパッタリングすると
いう方法を採ることができる。
を用いる場合には、亜鉛酸化物ターゲットの表面にこれ
よりも小型の金属パラジウムチップを配置した複合ター
ゲットをターゲットとして、前記絶縁基板１上に前記薄
膜２をスパッタリングするという方法を採ることができ
る。また、他の方法として、パラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金をターゲットとして、前記絶
縁基板１上に前記薄膜２を反応性スパッタリングすると
いう方法を採ることができる。
【００１９】前記薄膜２の膜厚は、１００Å〜３０００
Åの間とすることが望ましい。薄膜２の膜厚が１００Å
以下であると、絶縁基板１との密着性を十分に確保する
ことができず、反対に、薄膜２の膜厚が３０００Å以上
であると、次工程で行われるフォトエッチングの際にサ
イドエッチングを生じ、微細な回路パターンを高精度に
形成することが難しくなるからである。また、前記薄膜
２中に含まれるパラジウム量は、亜鉛量の少なくとも
２．５原子％以上であることが望ましい。パラジウム量
がこれよりも少ないと、後工程で行われる導体の析出工
程で、導体の析出が不十分になるからである。但し、こ
れらの条件は、絶縁基板１の表面状態やエッチング条
件、それにめっき条件等によって変動するので、必ずし
も当該条件に制限されるものではない。
Åの間とすることが望ましい。薄膜２の膜厚が１００Å
以下であると、絶縁基板１との密着性を十分に確保する
ことができず、反対に、薄膜２の膜厚が３０００Å以上
であると、次工程で行われるフォトエッチングの際にサ
イドエッチングを生じ、微細な回路パターンを高精度に
形成することが難しくなるからである。また、前記薄膜
２中に含まれるパラジウム量は、亜鉛量の少なくとも
２．５原子％以上であることが望ましい。パラジウム量
がこれよりも少ないと、後工程で行われる導体の析出工
程で、導体の析出が不十分になるからである。但し、こ
れらの条件は、絶縁基板１の表面状態やエッチング条
件、それにめっき条件等によって変動するので、必ずし
も当該条件に制限されるものではない。
【００２０】なお、図１（ｂ）においては、絶縁基板１
の片面のみに薄膜２を形成したが、必要に応じて絶縁基
板１の両面に薄膜２を形成することも勿論可能である。
の片面のみに薄膜２を形成したが、必要に応じて絶縁基
板１の両面に薄膜２を形成することも勿論可能である。
【００２１】さらに、図１（ｃ）に示すように、前記薄
膜２をフォトエッチングして、所望の回路パターン３を
形成する。フォトエッチングの具体的方法については、
公知に属する事項であり、かつ本発明の要旨でもないの
で、説明を省略する。
膜２をフォトエッチングして、所望の回路パターン３を
形成する。フォトエッチングの具体的方法については、
公知に属する事項であり、かつ本発明の要旨でもないの
で、説明を省略する。
【００２２】次いで、図１（ｄ）に示すように、薄膜２
をもって形成された回路パターン３上に、導体層、例え
ば銅層４を析出させる。銅層４の析出方法としては、比
較的簡単な方法で絶縁性の回路パターン３上に銅層４を
析出できることから、無電解めっきが好適である。
をもって形成された回路パターン３上に、導体層、例え
ば銅層４を析出させる。銅層４の析出方法としては、比
較的簡単な方法で絶縁性の回路パターン３上に銅層４を
析出できることから、無電解めっきが好適である。
【００２３】最後に、図１（ｅ）に示すように、銅層４
上に、導体層、例えば銅層５を所望の厚さに積層し、所
望のファインパターン回路とする。銅層５の析出方法と
しては、成膜速度が大きいことから、電解めっきが好適
である。
上に、導体層、例えば銅層５を所望の厚さに積層し、所
望のファインパターン回路とする。銅層５の析出方法と
しては、成膜速度が大きいことから、電解めっきが好適
である。
【００２４】以下に、より具体的な実験例を挙げ、本発
明の効果を明らかにする。
明の効果を明らかにする。
【００２５】〈第１実験例〉スパッタリングによって、
膜厚が夫々１００Å、３００Å、１０００Å、３０００
Å、５０００ÅのＺｎＯ−Ｐｄ合金膜が形成された５種
類のガラス板を作製した。スパッタリングは、酸化亜鉛
（ＺｎＯ）−酸化パラジウム（ＰｄＯ）の合金（ＺｎＯ
／ＰｄＯ比は４／１）をターゲットとして行った。その
ときのスパッタリング条件を、図２に示す。次いで、各
ガラス板に形成されたＺｎＯ−Ｐｄ合金膜を塩酸でエッ
チングし、幅が５０μｍで長さが１０ｍｍの微細パター
ンを形成した。これらの各ガラス板について、微細パタ
ーンにサイドエッチングが発生しているか否かを調べた
ところ、膜厚が３０００Å以下のものについては、サイ
ドエッチングが発生しないことが分かった。したがっ
て、ＺｎＯ−Ｐｄ合金膜の膜厚を３０００Å以下にすれ
ば、微細パターンの形成が可能であることが分かった。
また、ＺｎＯ−Ｐｄ合金膜の表面粗さをＺｎＯ膜の表面
粗さと比較したところ、ＺｎＯ膜は、中心線平均あらさ
Ｒａが５．２ｎｍであるのに対して、ＺｎＯ−Ｐｄ合金
膜は、中心線平均あらさＲａが１．２ｎｍであり、Ｚｎ
Ｏ−Ｐｄ合金膜はＺｎＯ膜に比べてより平滑に形成でき
ること、即ち、より微細パターンの形成に有利であるこ
とが分かった。
膜厚が夫々１００Å、３００Å、１０００Å、３０００
Å、５０００ÅのＺｎＯ−Ｐｄ合金膜が形成された５種
類のガラス板を作製した。スパッタリングは、酸化亜鉛
（ＺｎＯ）−酸化パラジウム（ＰｄＯ）の合金（ＺｎＯ
／ＰｄＯ比は４／１）をターゲットとして行った。その
ときのスパッタリング条件を、図２に示す。次いで、各
ガラス板に形成されたＺｎＯ−Ｐｄ合金膜を塩酸でエッ
チングし、幅が５０μｍで長さが１０ｍｍの微細パター
ンを形成した。これらの各ガラス板について、微細パタ
ーンにサイドエッチングが発生しているか否かを調べた
ところ、膜厚が３０００Å以下のものについては、サイ
ドエッチングが発生しないことが分かった。したがっ
て、ＺｎＯ−Ｐｄ合金膜の膜厚を３０００Å以下にすれ
ば、微細パターンの形成が可能であることが分かった。
また、ＺｎＯ−Ｐｄ合金膜の表面粗さをＺｎＯ膜の表面
粗さと比較したところ、ＺｎＯ膜は、中心線平均あらさ
Ｒａが５．２ｎｍであるのに対して、ＺｎＯ−Ｐｄ合金
膜は、中心線平均あらさＲａが１．２ｎｍであり、Ｚｎ
Ｏ−Ｐｄ合金膜はＺｎＯ膜に比べてより平滑に形成でき
ること、即ち、より微細パターンの形成に有利であるこ
とが分かった。
【００２６】〈第２実験例〉第１実験例と同一のスパッ
タリング条件で、膜厚が夫々１００Å、３００Å、１０
００Å、３０００Å、５０００ÅのＺｎＯ−Ｐｄ合金膜
が形成された５種類のガラス板を作製した。次いで、エ
ッチングを施さず、剥離試験を行うのに十分な大きさの
ＺｎＯ−Ｐｄ合金膜が保持された各ガラス板に無電解銅
めっきを施した後、無電解銅を電極として電解銅めっき
を施し、薄膜上に銅層を形成した。そのときの電解めっ
き条件を、図３に示す。
タリング条件で、膜厚が夫々１００Å、３００Å、１０
００Å、３０００Å、５０００ÅのＺｎＯ−Ｐｄ合金膜
が形成された５種類のガラス板を作製した。次いで、エ
ッチングを施さず、剥離試験を行うのに十分な大きさの
ＺｎＯ−Ｐｄ合金膜が保持された各ガラス板に無電解銅
めっきを施した後、無電解銅を電極として電解銅めっき
を施し、薄膜上に銅層を形成した。そのときの電解めっ
き条件を、図３に示す。
【００２７】これらの各ガラス板について、ＺｎＯ−Ｐ
ｄ合金膜のテープ剥離試験及びピン接着引張試験を行っ
たところ、図４の結果を得た。すなわち、ＺｎＯ−Ｐｄ
合金膜の膜厚が１００Åのものについては、テープ剥離
試験の結果、銅の一部に剥離を生じたが、膜厚が３００
Å以上のものについては、同一の条件でテープ剥離試験
を行っても、剥離を生じないことが分かった。但し、膜
厚が５０００Åのものは、めっき応力によるものと思わ
れる割れが、ＺｎＯ−Ｐｄ合金膜に発生した。また、銅
層にピンをエポキシ接着剤で接着し、引張強度を測定す
るピン接着引張試験では、膜厚が３００Åのものについ
ては、３．５ｋｇでエポキシ接着剤が破壊し、膜厚が１
０００Å及び３０００Åのものについては、４．５ｋｇ
でエポキシ接着剤が破壊した。
ｄ合金膜のテープ剥離試験及びピン接着引張試験を行っ
たところ、図４の結果を得た。すなわち、ＺｎＯ−Ｐｄ
合金膜の膜厚が１００Åのものについては、テープ剥離
試験の結果、銅の一部に剥離を生じたが、膜厚が３００
Å以上のものについては、同一の条件でテープ剥離試験
を行っても、剥離を生じないことが分かった。但し、膜
厚が５０００Åのものは、めっき応力によるものと思わ
れる割れが、ＺｎＯ−Ｐｄ合金膜に発生した。また、銅
層にピンをエポキシ接着剤で接着し、引張強度を測定す
るピン接着引張試験では、膜厚が３００Åのものについ
ては、３．５ｋｇでエポキシ接着剤が破壊し、膜厚が１
０００Å及び３０００Åのものについては、４．５ｋｇ
でエポキシ接着剤が破壊した。
【００２８】〈第３実験例〉厚さが７５μｍのポリイミ
ドフィルム上に、スパッタリングによって、膜厚が３０
０Åで、Ｐｄ量が夫々２．５３原子％、３．３８原子
％、５．０６原子％、６．７５原子％に調整されたＺｎ
Ｏ−Ｐｄ合金膜を形成した。スパッタリングは、直径が
１００ｍｍのＺｎＯターゲット上に、横１０ｍｍ、縦１
０ｍｍ、厚さ１ｍｍの金属Ｐｄチップを配置してなる複
合ターゲットを用いて行い、ＺｎＯターゲット上に配置
される金属Ｐｄチップの数を変更することによって、Ｚ
ｎＯ−Ｐｄ合金膜の組成を調整した。また、同じく厚さ
７５μｍのポリイミドフィルム上に、スパッタリングに
よって、ＺｎＯ膜を形成した。スパッタリングは、直径
が１００ｍｍのＺｎＯターゲットを用いて行った。その
他のスパッタリング条件は、第１実施例及び第２実施例
と同じである（図２参照）。次いで、エッチングを施さ
ず、剥離試験を行うのに十分な大きさのＺｎＯ−Ｐｄ合
金膜又はＺｎＯ膜が保持された各フィルムに無電解銅め
っき及び電解銅めっきを順次施した。電解めっき条件
は、第２実施例の場合と同じである（図２参照）。図５
に、第２実施例と同様の条件下で行ったテープ剥離試験
結果と、めっき適性の判定結果とを示す。この図から明
らかなように、ＺｎＯ−Ｐｄ合金膜が形成されたポリイ
ミドフィルムは、いずれもテープ剥離試験を行っても銅
の剥離がなく、しかもＺｎＯ−Ｐｄ合金膜上に銅が析出
し、導電パターンを形成可能であることが分かった。こ
れに対して、ＺｎＯ膜が形成されたポリイミドフィルム
は、無電解めっきを施してもＺｎＯ膜上に銅が析出せ
ず、何らかの特別な感受性化処理や活性化処理が必要で
あることが分かった。
ドフィルム上に、スパッタリングによって、膜厚が３０
０Åで、Ｐｄ量が夫々２．５３原子％、３．３８原子
％、５．０６原子％、６．７５原子％に調整されたＺｎ
Ｏ−Ｐｄ合金膜を形成した。スパッタリングは、直径が
１００ｍｍのＺｎＯターゲット上に、横１０ｍｍ、縦１
０ｍｍ、厚さ１ｍｍの金属Ｐｄチップを配置してなる複
合ターゲットを用いて行い、ＺｎＯターゲット上に配置
される金属Ｐｄチップの数を変更することによって、Ｚ
ｎＯ−Ｐｄ合金膜の組成を調整した。また、同じく厚さ
７５μｍのポリイミドフィルム上に、スパッタリングに
よって、ＺｎＯ膜を形成した。スパッタリングは、直径
が１００ｍｍのＺｎＯターゲットを用いて行った。その
他のスパッタリング条件は、第１実施例及び第２実施例
と同じである（図２参照）。次いで、エッチングを施さ
ず、剥離試験を行うのに十分な大きさのＺｎＯ−Ｐｄ合
金膜又はＺｎＯ膜が保持された各フィルムに無電解銅め
っき及び電解銅めっきを順次施した。電解めっき条件
は、第２実施例の場合と同じである（図２参照）。図５
に、第２実施例と同様の条件下で行ったテープ剥離試験
結果と、めっき適性の判定結果とを示す。この図から明
らかなように、ＺｎＯ−Ｐｄ合金膜が形成されたポリイ
ミドフィルムは、いずれもテープ剥離試験を行っても銅
の剥離がなく、しかもＺｎＯ−Ｐｄ合金膜上に銅が析出
し、導電パターンを形成可能であることが分かった。こ
れに対して、ＺｎＯ膜が形成されたポリイミドフィルム
は、無電解めっきを施してもＺｎＯ膜上に銅が析出せ
ず、何らかの特別な感受性化処理や活性化処理が必要で
あることが分かった。
【００２９】なお、第２実施例及び第３実施例において
形成された銅層の抵抗率は、１．８〜２．２μΩｃｍで
あり、圧延箔などで形成される銅層の抵抗率、１．７８
〜１．９４μΩｃｍと大差ないことが分かった。
形成された銅層の抵抗率は、１．８〜２．２μΩｃｍで
あり、圧延箔などで形成される銅層の抵抗率、１．７８
〜１．９４μΩｃｍと大差ないことが分かった。
【００３０】
【発明の効果】以上説明したように、本発明によると、
絶縁基板上に、絶縁基板との密着力が高い亜鉛酸化物
と、この亜鉛酸化物を活性化して導体の析出を可能にす
るパラジウム又は酸化パラジウムとの合金からなる薄膜
を介して導体層を形成したので、絶縁基板に対する導体
層の密着性が高いファインパターン回路を形成すること
ができる。また、前記の薄膜は、非常に薄形に形成でき
るので、フォトエッチング時にサイドエッチングが発生
せず、微細な導電パターンを形成できる。さらに、導体
層は、メッキ条件を適宜調整することによって任意の厚
さに形成することができるので、回路抵抗の低い導電パ
ターンを形成できる。また、絶縁基板上に形成された薄
膜をエッチングし、所望の回路パターンを形成した後、
特別な感受性化処理や活性化処理を施すことなく直ちに
導体層を形成することができるので、ファインパターン
回路の形成をきわめて容易なものにすることができる。
絶縁基板上に、絶縁基板との密着力が高い亜鉛酸化物
と、この亜鉛酸化物を活性化して導体の析出を可能にす
るパラジウム又は酸化パラジウムとの合金からなる薄膜
を介して導体層を形成したので、絶縁基板に対する導体
層の密着性が高いファインパターン回路を形成すること
ができる。また、前記の薄膜は、非常に薄形に形成でき
るので、フォトエッチング時にサイドエッチングが発生
せず、微細な導電パターンを形成できる。さらに、導体
層は、メッキ条件を適宜調整することによって任意の厚
さに形成することができるので、回路抵抗の低い導電パ
ターンを形成できる。また、絶縁基板上に形成された薄
膜をエッチングし、所望の回路パターンを形成した後、
特別な感受性化処理や活性化処理を施すことなく直ちに
導体層を形成することができるので、ファインパターン
回路の形成をきわめて容易なものにすることができる。
【図１】本発明に係るファインパターン回路の製造工程
説明図である。
説明図である。
【図２】実験例におけるスパッタリング条件を示す表図
である。
である。
【図３】実験例におけるめっき条件を示す表図である。
【図４】第２実験例の試料とその効果を示す表図であ
る。
る。
【図５】第３実験例の試料とその効果を示す表図であ
る。
る。
１ 絶縁基板
２ ＺｎＯ−Ｐｄ合金薄膜
３ 回路パターン
４ 無電解銅層
５ 電解銅層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−61619（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/10 - 3/38
Claims (2)
- 【請求項１】 絶縁基板上にパラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金からなる薄膜を均一な厚さに
成膜した後、これをフォトエッチングして所望の回路パ
ターンを形成し、次いで、この回路パターン上にのみ導
体を選択的に析出させて所望の導体回路を形成するファ
インパターン回路の形成方法において、前記絶縁基板上
に前記薄膜を成膜する際に、亜鉛酸化物ターゲットの表
面にこれよりも小型の金属パラジウムチップを配置した
複合ターゲットをターゲットとして、前記絶縁基板上に
前記薄膜をスパッタリングすることを特徴とするファイ
ンパターン回路の形成方法。 - 【請求項２】 絶縁基板上にパラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金からなる薄膜を均一な厚さに
成膜した後、これをフォトエッチングして所望の回路パ
ターンを形成し、次いで、この回路パターン上にのみ導
体を選択的に析出させて所望の導体回路を形成するファ
インパターン回路の形成方法において、前記絶縁基板上
に前記薄膜を成膜する際に、パラジウム又は酸化パラジ
ウムと亜鉛酸化物との合金をターゲットとして、酸素を
含む雰囲気中で、前記絶縁基板上に前記薄膜を反応性ス
パッタリングすることを特徴とするファインパターン回
路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04195095A JP3452677B2 (ja) | 1995-03-01 | 1995-03-01 | ファインパターン回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04195095A JP3452677B2 (ja) | 1995-03-01 | 1995-03-01 | ファインパターン回路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236903A JPH08236903A (ja) | 1996-09-13 |
| JP3452677B2 true JP3452677B2 (ja) | 2003-09-29 |
Family
ID=12622488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04195095A Expired - Fee Related JP3452677B2 (ja) | 1995-03-01 | 1995-03-01 | ファインパターン回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3452677B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI457570B (zh) * | 2011-06-15 | 2014-10-21 | Kobe Steel Ltd | Electrical contact components |
-
1995
- 1995-03-01 JP JP04195095A patent/JP3452677B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236903A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752555A (en) | Method of manufacturing multilayer circuit board | |
| US5830533A (en) | Selective patterning of metallization on a dielectric substrate | |
| JP3570802B2 (ja) | 銅薄膜基板及びプリント配線板 | |
| US6331811B2 (en) | Thin-film resistor, wiring substrate, and method for manufacturing the same | |
| JP2002252257A (ja) | 半導体キャリア用フィルム及びその製造方法 | |
| KR20050025900A (ko) | 도전층의 밀착성을 향상시킨 도전성 시트 및 그것을포함하는 제품 | |
| US6136512A (en) | Method of forming resistors | |
| JPH07147483A (ja) | プリント配線板及びその製造方法 | |
| JP3452677B2 (ja) | ファインパターン回路の形成方法 | |
| JP3255112B2 (ja) | 抵抗内蔵型の配線基板及びその製造方法 | |
| JP3265027B2 (ja) | 金属膜付きポリイミドフィルム | |
| JP3821868B2 (ja) | 絶縁基材上にめっきする方法及びその方法にて得られるめっき付与物 | |
| JPH0745948A (ja) | 多層配線板及びその製造方法 | |
| JPH06334341A (ja) | 薄膜多層配線板及びその製造方法 | |
| JP2000101231A (ja) | プリント配線板の製造方法 | |
| JP3049161B2 (ja) | マルチチップ薄膜多層配線板の製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JP3085067B2 (ja) | 配線基板およびその製造方法 | |
| JP3080508B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2514020B2 (ja) | 配線基板 | |
| JPH0360192A (ja) | 銅配線セラミック基板および製造方法 | |
| JPH03173195A (ja) | 窒化アルミニウム基板における導体回路の形成方法 | |
| JPS62257702A (ja) | 配線基板の製造方法 | |
| JPH11266069A (ja) | 転写用部材の製造方法及び転写用部材 | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030701 |
|
| LAPS | Cancellation because of no payment of annual fees |