JP2937676B2 - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP2937676B2
JP2937676B2 JP1668293A JP1668293A JP2937676B2 JP 2937676 B2 JP2937676 B2 JP 2937676B2 JP 1668293 A JP1668293 A JP 1668293A JP 1668293 A JP1668293 A JP 1668293A JP 2937676 B2 JP2937676 B2 JP 2937676B2
Authority
JP
Japan
Prior art keywords
metal
thin film
circuit board
superplastic
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1668293A
Other languages
English (en)
Other versions
JPH06232557A (ja
Inventor
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1668293A priority Critical patent/JP2937676B2/ja
Publication of JPH06232557A publication Critical patent/JPH06232557A/ja
Application granted granted Critical
Publication of JP2937676B2 publication Critical patent/JP2937676B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路基板に係り、
詳しくは、電子計算機等に用いられる多層セラミック回
路基板等に適用することができ、特に、多層セラミック
回路基板と薄膜多層回路の界面に金属超塑性部材を形成
し構成することにより、界面での応力集中によって金属
薄膜が断線しても、断線し難い金属超塑性部材を介して
金属薄膜とこの金属薄膜と接続される配線間での導通を
取ることができ、信頼性の高い配線構造を得ることがで
きる多層回路基板に関する。
【0002】
【従来の技術】従来、多層の半導体素子を搭載する多層
回路基板は、主に厚膜部分と薄膜部分からなり、その製
造方法としては、スクリーン印刷によって導体層が形成
された複数のグリーンシートを積層し、その後に焼成し
て多層セラミック回路基板とする方法、所謂厚膜技術
と、この厚膜技術で得られる多層セラミック回路基板上
に金属薄膜を蒸着、パターニング及びエッチングして配
線を形成し、その上に絶縁層を形成し、これを繰り返し
て薄膜多層回路とする方法、所謂薄膜技術が併用されて
いる。
【0003】
【発明が解決しようとする課題】上記したように、従来
の多層回路基板では、厚膜技術を用い、グリーンシート
にバイアホールを形成し、このバイアホールに金属の粉
末やペースト等を充填した後、導体配線を印刷して積層
した後、焼成して多層セラミック回路基板を形成する。
そして、フォトリソグラフィ技術を用いた薄膜技術によ
り、多層セラミック回路基板上に金属薄膜を蒸着、パタ
ーニング及びエッチングして配線を形成し、その上に絶
縁層を形成し、これを繰り返して薄膜多層回路を形成し
ている。このように薄膜多層回路を形成するには多くの
複雑なプロセスが必要であり、このプロセス毎に加熱処
理が行われるため、それが熱サイクルとなり、多層セラ
ミック回路基板(厚膜)部分で、セラミック部分と導体
部分での熱膨脹率の差によって導体部分が相対的に伸び
てしまう。このため、この導体部分上に形成された金属
薄膜部分に剪断応力が働き、これにより金属薄膜にクラ
ック等が生じたりして断線し易いという問題が生じてい
た。
【0004】そこで本発明は、多層セラミック回路基板
と薄膜多層回路の界面に、金属ビアのエッジ部分を覆う
ように金属超塑性部材を形成し構成することにより、界
面での応力集中によって金属薄膜が断線しても、断線し
難い金属超塑性部材を介して金属薄膜とこの金属薄膜と
接続される配線間での導通を取ることができ、信頼性の
高い配線構造を得ることができる多層回路基板を提供す
ることを目的としている。
【0005】
【課題を解決するための手段】請求項1記載の発明によ
る多層回路基板は上記目的達成のため、厚膜部分の多層
セラミック回路基板(1)の金属ビア(2)上に金属薄
膜(4)と絶縁物層からなる薄膜部分の多層回路が形成
されてなる多層回路基板において、厚膜薄膜部分の界面
に位置する前記金属薄膜(4)上に金属超塑性部材
(5)が形成され、該金属超塑性部材(5)は前記金属
薄膜(4)を介して金属ビア(2)のエッジ部分を覆う
ことを特徴とするものである。
【0006】請求項2記載の発明による多層回路基板は
上記目的達成のため、厚膜部分の多層セラミック回路基
板(1)の金属ビア(2)上に金属薄膜(4)と絶縁物
層からなる薄膜部分の多層回路が形成されてなる多層回
路基板において、厚膜薄膜部分の界面に位置する前記金
属薄膜(4)と金属ビア(2)の間に金属超塑性部材
(5)が形成され、該金属超塑性部材(5)は金属ビア
(2)のエッジ部分を覆うことを特徴とするものであ
る。 請求項1、2記載の発明に係る金属超塑性材料は、
応力が働いた時、通常金属よりもよく伸びる性質を有
し、粒子すべりによって数百%から千%も伸びる性質を
有するものを言い、この金属超塑性材料にはHSLA鋼
等の炭素鋼、Ti−6A1−4V等のチタン合金、Zn
−22%AlやAl−6%Cu−0.4%Zr等のアル
ミ合金等が挙げられる。
【0007】本発明に係る金属超塑性部材を形成する方
法には、一元スパッタ法や多元同時スパッタ法が挙げら
れ、このうち多元同時スパッタ法によれば、一元スパッ
タ法(合金ターゲットを用いる場合)による場合よりも
各成分の組成を容易に制御することができるので、容易
に超塑性部材を得ることができる。
【0008】
【作用】従来では、薄膜多層回路を形成する前処理とし
て多層セラミック回路基板を焼成した後に研磨して平滑
にした後、薄膜プロセスを行って薄膜多層回路を形成し
ていた。この薄膜多層回路を形成するには、前述した如
く、多くの複雑なプロセスが必要であり、このプロセス
毎に加熱処理が行われるため、それが熱サイクルとな
り、セラミック回路基板部分で、セラミック部分と導体
部分での熱膨脹率の差によって導体部分が相対的に伸び
てしまうため、その導体部分上に形成された金属薄膜部
分に剪断応力が働き、これにより金属薄膜にクラック等
が生じたりして断線障害が起こり易いという問題があっ
た。
【0009】そこで、本発明者等は、上記界面での熱膨
脹率の差による金属薄膜の断線を防ぐために、思考錯誤
を繰り返しながら各種実験を重ねた結果、厚膜部分と薄
膜部分の界面に応力が働いても通常金属よりもよく伸び
る性質を有する金属超塑性部材を該界面に形成し構成し
たところ、薄膜導体に剪断応力が掛かってもクラックが
入り難く断線し難い超塑性部材が存在するため、断線し
ないインターフェースを得ることができた。このため、
セラミック部分と導体部分での熱膨脹率の差によって導
体部分が伸び、この導体部分上に形成された金属薄膜部
分に剪断応力が働いて金属薄膜が断線しても、この部分
に金属超塑性部材を形成すれば、この金属超塑性部材は
応力が掛かっても伸びるため、断線し難い。このため、
金属薄膜が断線しても金属超塑性部材を介して金属薄膜
とこの金属薄膜と接続される配線間での導通を取ること
ができるので、信頼性の高い配線構造を得ることができ
る。
【0010】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 (実施例1) 図1は本発明の実施例1に則した多層回路基板を示す図
である。図1において、1は銅等の金属ビア2等が形成
された多層セラミック回路基板であり、3a〜3cはレ
ジストであり、4は金属ビア2上に形成されたTi等の
金属薄膜であり、5はTi金属薄膜4上に形成されたZ
n−22%Al合金等の金属超塑性部材であり、6は金
属超塑性部材5を覆うように形成されたTi等の金属薄
膜であり、7はTi金属薄膜6上に形成された銅等の金
属薄膜である。本実施例では、金属ビア2のエッジ部分
を覆うように金属薄膜4上に金属超塑性部材5が設けら
れている。
【0011】次に、その多層回路基板の製造方法を説明
する。まず、アルミナ、硼硅酸ガラス、石英ガラスを絶
縁層の主成分とし、導体配線材料として銅を用いて金属
ビア2を形成した多層セラミック回路基板1の表面を鏡
面研磨した後、フォトリソグラフィにより、金属ビア2
の周りにレジスト3でマスクし(図1(a))、Ti金
属薄膜4を1000Åスパッタした。次に、レジスト3
aを除去した後、金属ビア2のエッジ部分のみを覆うよ
うにレジスト3bでマスクし(図1(b))、Zn−2
2%Alの合金ターゲットを用いてZn−22%Al合
金からなる金属超塑性部材5を5000Åスパッタし
た。その後、レジスト3bを除去した後、レジスト3c
でマスクし(図1(c))、Ti金属薄膜6を1000
Åスパッタし、続けてCu金属薄膜7を5μmスパッタ
した(図1(d))。その後、レジスト3cを除去し、
更に薄膜プロセスにより薄膜多層回路を形成した。そし
て、この本実施例の多層回路基板と、上記金属超塑性部
材5を形成しない比較例の多層回路基板(その他の条件
は上記実施例1と同じ)とを、各々60〜450℃の熱
衝撃試験を行ったところ、比較例の多層回路基板では、
十数回のサイクルで断線が生じていたが、本実施例の多
層回路基板では、数十回のサイクルでも断線は生じてい
なかった。また、実施例では金属ビア2のエッジ部分を
覆うように金属薄膜4上に金属超塑性部材5を設けたた
め、金属薄膜4および金属ビア2の電気的な抵抗が増大
するのを防止することができる。すなわち、金属超塑性
部材5はZn−22%Al合金等の合金であるため、銅
等に比較して電気抵抗が大きくこれを金属薄膜4に接合
すると、金属薄膜4および金属ビア2の電気抵抗が増大
してしまう。 本実施例では、金属超塑性部材5を、金属
ビア2のエッジ部分を覆う金属薄膜4上の必要最低限な
部分に設けることにより、金属薄膜4および金属ビア2
の電気的な抵抗が増大するのを防止することができるの
である。
【0012】(実施例2)図2は本発明の実施例2に則
した多層回路基板の製造方法を示す図である。図2にお
いて、11は銅等の金属ビア12等が形成された多層セラミ
ック回路基板であり、13a〜13cはレジストであり、14
は金属ビア12上に形成されたTi等の金属薄膜であり、
15はTi金属薄膜14上に形成されたZn−22%Al合
金等の金属超塑性部材であり、16は金属超塑性部材15を
覆うように形成されたTi等の金属薄膜であり、17は金
属薄膜16上に形成された銅等の金属薄膜である。
【0013】次に、その多層回路基板の製造方法を説明
する。まず、アルミナ、硼硅酸ガラス、石英ガラスを絶
縁層の主成分とし、導体配線材料として銅を用いて金属
ビア2を形成した多層セラミック回路基板1の表面を鏡
面研磨した後、フォトリソグラフィにより、金属ビア12
の周りにレジスト13でマスクし(図2(a))、Ti金
属薄膜4を1000Åスパッタした。次に、レジスト13
aを除去した後、金属ビア12のエッジ部分のみを覆うよ
うにレジスト13bでマスクし(図2(b))、ZnとA
lの各ターゲットを用いてZn−22%Alの合金組成
になるように二元同時にスパッタして膜厚5000Åの
Zn−22%Al合金からなる金属超塑性部材15を形成
した。その後、レジスト13bを除去した後、レジスト13
cでマスクし(図2(c))、Ti金属薄膜16を100
0Åスパッタし、続けてCu金属薄膜17を5μmスパッ
タした(図2(d))。その後、レジスト13cを除去
し、更に薄膜プロセスにより薄膜多層回路を形成した。
そして、この本実施例の多層回路基板と、上記金属超塑
性部材15を形成しない比較例の多層回路基板(その他の
条件は上記実施例2と同じ)とを、各々60〜450℃
の熱衝撃試験を行ったところ、比較例の多層回路基板で
は、十数回のサイクルで断線が生じていたが、本実施例
の多層回路基板では数十回のサイクルでも断線は生じて
いなかった。
【0014】なお、上記各実施例では、金属薄膜上に金
属超塑性部材を形成してなる場合について説明したが、
本発明はこれに限定されるものではなく、金属薄膜
多層セラミック回路基板の金属ビアの間に金属超塑性部
材を形成してなる場合であってもよく、この場合は、
属ビア2のエッジ部分を覆うように金属薄膜4と金属ビ
ア2の間に金属超塑性部材5を設けることにより、上記
各実施例と同様の効果を得ることができる。
【0015】
【発明の効果】請求項1、2記載の発明によれば、界
での応力集中によって金属薄膜が断線しても断線し難い
金属超塑性部材を介して金属薄膜とこの金属薄膜と接続
される配線間での導通を取ることができ、信頼性の高い
配線構造を得ることできるという効果がある。また、
金属超塑性部材を、金属ビアのエッジ部分を覆う金属薄
膜上の必要最低限な部分に設けることにより、金属薄膜
および金属ビアの電気的な抵抗が増大するのを防止する
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例1に則した多層回路基板の製造
方法を示す図である。
【図2】本発明の実施例2に則した多層回路基板の製造
方法を示す図である。
【符号の説明】
1、11 多層セラミック回路基板 2、12 金属ビア 3a、3b、3c、13a、13b、13c レジスト 4、6、7、14、16、17 金属薄膜 5、15 金属超塑性部材

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 厚膜部分の多層セラミック回路基板
    (1)の金属ビア(2)上に金属薄膜(4)と絶縁物層
    からなる薄膜部分の多層回路が形成されてなる多層回路
    基板において、厚膜薄膜部分の界面に位置する前記金属
    薄膜(4)上に金属超塑性部材(5)が形成され、該金
    属超塑性部材(5)は前記金属薄膜(4)を介して金属
    ビア(2)のエッジ部分を覆うことを特徴とする多層回
    路基板。
  2. 【請求項2】 厚膜部分の多層セラミック回路基板
    (1)の金属ビア(2)上に金属薄膜(4)と絶縁物層
    からなる薄膜部分の多層回路が形成されてなる多層回路
    基板において、厚膜薄膜部分の界面に位置する前記金属
    薄膜(4)と金属ビア(2)の間に金属超塑性部材
    (5)が形成され、該金属超塑性部材(5)は金属ビア
    (2)のエッジ部分を覆うことを特徴とする多層回路基
    板。
JP1668293A 1993-02-04 1993-02-04 多層回路基板 Expired - Fee Related JP2937676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1668293A JP2937676B2 (ja) 1993-02-04 1993-02-04 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1668293A JP2937676B2 (ja) 1993-02-04 1993-02-04 多層回路基板

Publications (2)

Publication Number Publication Date
JPH06232557A JPH06232557A (ja) 1994-08-19
JP2937676B2 true JP2937676B2 (ja) 1999-08-23

Family

ID=11923094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1668293A Expired - Fee Related JP2937676B2 (ja) 1993-02-04 1993-02-04 多層回路基板

Country Status (1)

Country Link
JP (1) JP2937676B2 (ja)

Also Published As

Publication number Publication date
JPH06232557A (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
US5545927A (en) Capped copper electrical interconnects
EP0260857B1 (en) Multilayer wiring substrate
US5120572A (en) Method of fabricating electrical components in high density substrates
JP2003152340A (ja) 多層配線基板の製造方法
WO1989006086A1 (en) Thin-film conductive circuit and process for its production
WO2008125010A1 (fr) Procédé de fabrication d'un substrat de circuit à conduction thermique élevée
JP2688446B2 (ja) 多層配線基板およびその製造方法
JP2937676B2 (ja) 多層回路基板
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
JP2007509488A (ja) 基板上に多機能誘電体層を形成する方法
JPH0316296A (ja) 錫構造体を有する薄膜回路の製造方法
JP3144596B2 (ja) 薄膜電子部品及びその製造方法
TWI223579B (en) Patterned circuit layer of semiconductor package substrate and method for fabricating the same
JP2000500293A (ja) プリント回路基板の表面に実装可能な電気素子及びこのような電気素子の製造方法
JP4328134B2 (ja) プリント配線基板の製造方法
JP2000349447A (ja) 多層プリント配線板と、その多層プリント配線板の製造方法
JP2002528924A (ja) 金属支持基板上に金属コンタクトパッドを形成する方法
JP2565362B2 (ja) 多層配線基板の製造方法
JPH02161793A (ja) 多層配線基板
GB2307351A (en) Printed circuit boards and their manufacture
JPS6155799B2 (ja)
JPH0744336B2 (ja) 回路基板の製造方法
JPS6155800B2 (ja)
JP3585964B2 (ja) セラミックス表面配線基体
JPH02229488A (ja) 電子部品用薄膜導体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990525

LAPS Cancellation because of no payment of annual fees