JPS6155799B2 - - Google Patents

Info

Publication number
JPS6155799B2
JPS6155799B2 JP2247180A JP2247180A JPS6155799B2 JP S6155799 B2 JPS6155799 B2 JP S6155799B2 JP 2247180 A JP2247180 A JP 2247180A JP 2247180 A JP2247180 A JP 2247180A JP S6155799 B2 JPS6155799 B2 JP S6155799B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
conductor
plating base
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2247180A
Other languages
English (en)
Other versions
JPS56118396A (en
Inventor
Akihiro Kotani
Yasuhiko Hino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2247180A priority Critical patent/JPS56118396A/ja
Priority to FR8103559A priority patent/FR2476913B1/fr
Publication of JPS56118396A publication Critical patent/JPS56118396A/ja
Priority to US06/429,636 priority patent/US4434544A/en
Publication of JPS6155799B2 publication Critical patent/JPS6155799B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は回路基板の導体層の形成方法に関し、
特に高密度多層回路基板の導体層の形成方法に関
する。
従来、回路基板の導体層の形成方法の一つとし
て、選択メツキ法が採用されている。この方法は
まず、第1図aに示すように、絶縁基板1の上に
密着金属層2およびメツキ下地層3が形成され
る。次に、第1図bに示すように、ホトレジスト
4を用いて所望な部分のみに導体回路5として金
属5がメツキされる。次に、第1図cに示すよう
に、剥離液を用いてホトレジスト4が除去され
る。
次に、第1図dに示すように、導体回路5の下
以外の密着金属層2およびメツキ下地層3がエツ
チングで除去され、導体層の形成は完了する。
しかし、上述の方法には次のような2つの欠点
がある。第1はホトレジスト4の剥離の問題であ
る。ホトレジスト4は剥離液を用いて剥離される
が、レジスト4が熱硬化された場合や基板表面に
凹部分がある場合などは、レジスト4を完全に除
去するのは困難である。第2はサイドエツチング
の問題である。密着金属層およびメツキ下地層を
エツチングするとき、導体回路の下の部分のそれ
ぞれの金属層がサイドエツチングされ、導体回路
が微細になると、密着劣化などの原因となる。
本発明の目的は高品質高密度の導体層の形成が
容易にできる回路基板のの導体層の形成方法を提
供することにある。
本発明の形成方法は、耐熱性絶縁基板上または
該基板上に形成された絶縁層上に密着層およびメ
ツキ下地層からなる複層金属層を形成する第1の
工程と、 ホトレジストを用いて前記金属層上の所望の部
分に貴金属をメツキして導体回路を形成する第2
の工程と、 高温焼成により前記ホトレジストを焼却すると
ともに前記密着金属層を酸化させて絶縁物にする
第3の工程と、 前記導体回路部分の下以外のメツキ下地金属層
をエツチングして取り除く第4の工程とを有する
ことを特徴とする。
次に本発明について、図面を参照して詳細に説
明する。
第2図は本発明の一実施例を示す工程図であ
る。
第2図aに示す工程において、耐熱性絶縁基板
11の上に、密着金属層12およびメツキ下地金
属層13が形成される。耐熱性絶縁基板11とし
ては、アルミナおよびベリリヤなどが適当であ
る。密着金属層12としては、チタン、銅または
アルミなどがまたメツキ下地金属層13として
は、パラジウムまたはプラチナなどが適当であ
る。本実施例では、アルミナ基板11上に、チタ
ンおよびパラジウムがスパツタリング法により形
成されている。
次に、第2図bに示す工程では、ホトレジスト
14を用いて必要部分に貴金属からなる導体回路
15がメツキされる。貴金属としては、金
(Au)、金合金またはロジウムなどがあげられ、
本実施例では金が使用されている。第2図cに示
す次の工程ではホトレジスト14が高温焼成によ
り除去される。本実施例では900℃〜1000℃の高
温にまで上げるので、レジストは完全に除去され
る。この除去と同時に、密着金属層が酸化されて
絶縁物(酸化チタン)16が形成される。
次に第2図dに示す工程では、メツキ下地金属
層13がエツチングされる。このとき、導体回路
15の下の部分のメツキ下地金属層17は、導体
回路金属15との相互拡散による合金化され、エ
ツチングされなくなつている。また、密着金属層
16は、絶縁物となつており、エツチングの必要
はない。従つて、本工程においてサイドエツチン
グは省略できる。
本実施例では導体が一層の場合を説明したが、
この導体層の上に絶縁物を形成することにより本
発明は、多層回路基板の導体層の形成方法にも適
用できる。
本発明には、ホトレジストを焼却して除去する
工程と、密着金属層を絶縁物にかえる工程とを用
いることにより、容易に高品質および高密度の導
体回路を形成できるという効果がある。
【図面の簡単な説明】
第1図a〜dは従来技術による形成方法を示す
工程断面図、および第2図a〜dは本発明の一実
施例の工程断面図である。第1図a〜dおよび第
2図a〜dにおいて、 1,11…絶縁基板、2,12…密着金属層、
3,13…メツキ下地金属層、4,14…ホトレ
ジスト、5,15…導体回路、16…絶縁物。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱性絶縁基板上または該基板上に形成され
    た絶縁層上に密着層およびメツキ下地層からなる
    複層金属層を形成する第1の工程と、 ホトレジストを用いて前記金属層上の所望の部
    分に貴金属をメツキして導体回路を形成する第2
    の工程と、 高温焼成により前記ホトレジストを焼却すると
    ともに前記密着金属層を酸化させて絶縁物にする
    第3の工程と、 前記導体回路部分の下以外のメツキ下地金属層
    をエツチングして取り除く第4の工程とを有する
    ことを特徴とする回路基板の導体層の形成方法。
JP2247180A 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board Granted JPS56118396A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2247180A JPS56118396A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board
FR8103559A FR2476913B1 (fr) 1980-02-25 1981-02-23 Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
US06/429,636 US4434544A (en) 1980-02-25 1982-09-30 Multilayer circuit and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2247180A JPS56118396A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board

Publications (2)

Publication Number Publication Date
JPS56118396A JPS56118396A (en) 1981-09-17
JPS6155799B2 true JPS6155799B2 (ja) 1986-11-29

Family

ID=12083616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2247180A Granted JPS56118396A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board

Country Status (1)

Country Link
JP (1) JPS56118396A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893297A (ja) * 1981-11-30 1983-06-02 日本電気株式会社 導体回路の形成方法
JPS58128797A (ja) * 1982-01-27 1983-08-01 日本電気株式会社 多層セラミツク基板の製造方法
JP5736722B2 (ja) * 2010-10-22 2015-06-17 大日本印刷株式会社 サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンション、およびハードディスクドライブ

Also Published As

Publication number Publication date
JPS56118396A (en) 1981-09-17

Similar Documents

Publication Publication Date Title
EP0361752A2 (en) Selective solder formation on printed circuit boards
GB1527108A (en) Methods of forming conductors on substrates involving electroplating
US5208656A (en) Multilayer wiring substrate and production thereof
JPS6155799B2 (ja)
JPS6155800B2 (ja)
JPH0139236B2 (ja)
JPS6155797B2 (ja)
JPS63199487A (ja) 配線基板の製造方法
JP2872834B2 (ja) 2層フレキシブル印刷回路基板の製造方法
JPS634360B2 (ja)
JPH07161712A (ja) パターン形成方法
JPS6156879B2 (ja)
JPS6285496A (ja) 回路基板の製造方法
JPH0143476B2 (ja)
JP2885974B2 (ja) フィルムキャリア用テープの製造方法およびフィルムキャリアの製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法
JPS5893297A (ja) 導体回路の形成方法
JPS5946439B2 (ja) 多層セラミツク回路基板の製造方法
JPS5819154B2 (ja) スル−ホ−ルプリント板の製造方法
JPS59188997A (ja) ワイヤボンデイング用プリント配線基板の製造方法
JPS5921198B2 (ja) 導体パタ−ンの形成方法
JPS6320854A (ja) 集積回路用外部電極の形成方法
JPH0691310B2 (ja) 配線基板の製造方法
JPS6194396A (ja) 多層配線基板の製造方法
JPS613494A (ja) プリント板製造方法