KR100757421B1 - 플라즈마 디스플레이 패널의 금속전극 제조방법 - Google Patents

플라즈마 디스플레이 패널의 금속전극 제조방법 Download PDF

Info

Publication number
KR100757421B1
KR100757421B1 KR1020010001371A KR20010001371A KR100757421B1 KR 100757421 B1 KR100757421 B1 KR 100757421B1 KR 1020010001371 A KR1020010001371 A KR 1020010001371A KR 20010001371 A KR20010001371 A KR 20010001371A KR 100757421 B1 KR100757421 B1 KR 100757421B1
Authority
KR
South Korea
Prior art keywords
metal electrode
layer
forming
photosensitive resin
metal
Prior art date
Application number
KR1020010001371A
Other languages
English (en)
Other versions
KR20020060346A (ko
Inventor
문원석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010001371A priority Critical patent/KR100757421B1/ko
Publication of KR20020060346A publication Critical patent/KR20020060346A/ko
Application granted granted Critical
Publication of KR100757421B1 publication Critical patent/KR100757421B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 금속전극 형성방법에 관한 것으로, 종래 플라즈마 디스플레이 패널의 금속전극 형성방법은 금속전극의 상부측이 하부측 보다 넓게 형성되어 유전체형성공정에서 금속전극의 하부측면에 기포가 형성되고, 그 기포를 제거하기 용이하지 않게되어 금속전극의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 유리기판의 상부전면에 시드금속층을 증착하고, 상기 시드금속층의 상부전면에 감광성 수지층을 도포하고, 노광 및 현상하여 상호 소정거리 이격되는 사다리꼴 형태의 감광성 수지층 패턴을 형성하는 단계와; 상기 감광성 수지층 패턴을 식각마스크로 사용하는 식각공정으로 상기 시드금속층의 일부를 제거하는 단계와; 상기 구조의 상부전면에 유전체 페이스트를 상기 감광성 수지층의 상부가 노출되도록 인쇄하는 단계와; 상기 감광성 수지층을 선택적으로 제거하여 그 하부의 시드금속층을 노출시키는 단계와; 상기 노출된 시드금속층에 금속을 도금하여 단면이 사다리꼴인 금속전극을 형성하는 단계로 구성되어, 금속전극의 상부면을 하부면보다 좁게 형성하여 금속전극의 측면에 기포가 잔존하지 않도록 함으로써, 플라즈마 디스플레이 패널의 특성 열화를 방지하는 효과가 있다.

Description

플라즈마 디스플레이 패널의 금속전극 제조방법{MANUFACTURING METHOD FOR METAL ELECTRODE IN PLASMA DISPLAY PANEL}
도1a 내지 도1d는 종래 플라즈마 디스플레이 패널의 금속전극 제조방법의 일실시예 단면도.
도2a 내지 도2c는 종래 플라즈마 디스플레이 패널의 금속전극 제조방법의 다른 실시 단면도.
도3a 내지 도3d는 종래 플라즈마 디스플레이 패널의 금속전극 제조방법의 다른 실시 단면도.
도4는 종래 도3a 내지 도3d의 수순을 통해 제조한 금속전극의 단면모식도.
도5a 내지 도5e는 본 발명 플라즈마 디스플레이 패널의 금속전극 제조공정 수순단면도.
도6은 본 발명에 의해 제조한 금속전극의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
51:유리기판 52:시드금속층
53:감광성 수지 54:유전체 페이스트
55:금속전극
본 발명은 플라즈마 디스플레이 패널의 금속전극 제조방법에 관한 것으로, 특히 금속전극의 상부측이 하부측보다 좁은 면적을 갖도록 형성하여 금속전극의 하부측에 기포의 생성을 억제하여 수율을 향상시키는 플라즈마 디스플레이 패널의 금속전극 제조방법에 관한 것이다.
종래 플라즈마 디스플레이 패널의 금속전극 제조방법은 스퍼터링법, 스크린 인쇄법, 도금법 등을 사용하여 금속전극을 제조하였으며, 이와 같은 종래 플라즈마 디스플레이 패널의 금속전극 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 스퍼터링법을 이용한 금속전극 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(11)의 상부에 시드금속층(12)을 증착하는 단계(도1a)와; 상기 시드금속층(12)의 상부에 금속을 스퍼터링 증착하여 그 시드금속층(12)의 상부전면에 위치하는 금속전극층(13)을 형성하는 단계(도1b)와; 상기 금속전극층(13)의 상부전면에 감광성수지(14)를 도포하고, 노광 및 현상하여 상기 금속전극층(13)의 상부일부에만 위치하는 패턴을 형성하는 단계(도1c)와; 상기 감광성 수지(14) 패턴을 식각마스크로 사용하는 식각공정으로 상기 금속전극층(13)과 그 하부의 시드금속층(12)을 패터닝하여 금속전극을 형성하고, 상기 감광성 수지(14)를 제거하는 단계(도1d)로 구성된다.
이하, 상기와 같은 종래 스퍼터링법을 이용한 금속전극 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 유리기판(11)의 상부전면에 금속전극과 유리기판(11)의 접착성 및 금속전극의 증착속도를 향상시키기 위해 진공증착법을 이용하여 시드금속층(12)을 증착한다.
그 다음, 도1b에 도시한 바와 같이 그 두께가 수㎛에 달하는 금속전극층(13)을 스퍼터링법으로 증착하여 상기 시드금속층(12)의 상부전면에 위치시킨다.
이때, 스퍼터링법을 이용하여 금속전극층(13)을 형성하는 과정은 그 증착속도가 느려 시간의 소요가 많으며, 얻어진 막의 스트레스 제어가 용이하지 않다.
그 다음, 도1c에 도시한 바와 같이 상기 금속전극층(13)의 상부전면에 감광성 수지(14)를 도포하고, 노광 및 현상하여 상기 금속전극층(13)의 상부일부에만 위치하는 패턴을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 감광성 수지(14) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속전극층(13)과 그 하부의 시드금속층(12)을 식각하고, 상기 감광성 수지(14) 패턴을 제거하여 금속전극을 형성하게 된다.
상기한 바와 같이 스퍼터링법을 이용하여 금속전극을 형성하는 방법은 스퍼터링법의 특성상 두꺼운 금속전극을 형성하는데 시간이 지연되며, 식각공정을 사용하여 식각에 의한 손실이 많은 문제점이 있다.
도2a 내지 도2c는 스크린 인쇄법을 이용한 종래 금속전극 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(21)의 상부에 인쇄마스크(22)를 실장하고, 그 인쇄마스크(22)의 상부측에 전극형성용 페이스트(23)를 도포하는 단계(도2a)와; 상기 인쇄마스크(22)를 제거하여 상기 유리기판(21)의 상부일부에 전극형성용 페이스트(23)를 잔존시키는 단계(도2b)와; 상기 전극형성용 페이스트(23)를 소성하여 금속전극(24)을 형성하는 단계(도2c)로 구성된다.
이하, 상기와 같이 구성된 종래 스크린 인쇄법을 이용한 금속전극 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 유리기판(21)의 상부에 일부에 천공이 형성된 인쇄마스크(22)를 실장하고, 그 상부에 금속이 포함된 페이스트(23)를 도포하여, 상기 인쇄마스크(22)의 천공부분을 통해 페이스트(23)가 일정한 두께로 상기 유리기판(21)의 상부에 도포되도록 한다.
그 다음, 도2b에 도시한 바와 같이 상기 인쇄마스크(22)를 제거하여, 상기 유리기판(21)의 상부일부에 페이스트(23)가 잔존하도록 한다.
그 다음, 도2c에 도시한 바와 같이 특정한 소결온도에서 상기 잔존하는 페이스트(23)를 소성하여 금속전극(24)을 형성한다.
이와 같이 스크린 인쇄법을 사용하여 금속전극을 형성하는 방법은 높은 소결온도의 사용으로 에너지 비용이 증가하는 문제점과 아울러 페이스트 패턴을 소결하여 그 페이스트 패턴이 수축되어, 인쇄마스크(22) 패턴과 금속전극의 크기가 다른 문제점이 있었다.
또한, 페이스트 형성을 위해 첨가되는 유기 바인더나 유리기판(21)과의 접착성을 향상시키는 첨가제의 함유에 의해 그 비저항이 높아지는 문제점이 있었다.
도3a 내지 도3d는 도금법을 이용한 종래 금속전극 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(31)의 상부전면에 시드금속층(32)을 증착하는 단계(도3a)와; 상기 시드금속층(32)의 상부전면에 감광성 수지(33)를 도포하고, 노광 및 현상하여 상기 시드금속층(32)의 상부일부를 노출시키는 패턴을 형성하는 단계(도3b)와; 상기 노출된 시드금속층(32)의 상부에 금속을 도금하여 금속전극층(34)을 형성하는 단계(도3c)와; 상기 감광성 수지(33)를 제거하고, 그 감광성 수지(33)의 하부에 위치하는 시드금속층(32)을 제거하여 금속전극층(34)의 금속전극을 형성하는 단계(도3d)로 구성된다.
이하, 상기와 같이 구성된 종래 도금법을 이용한 플라즈마 디스플레이 패널의 제조방법을 좀 더 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 유리기판(31)의 상부전면에 시드금속층(32)을 증착한다.
그 다음, 도3b에 도시한 바와 같이 상기 시드금속층(32)의 상부전면에 감광성 수지(33)를 도포하고, 노광 및 패터닝하여 금속전극이 형성될 위치의 시드금속층(32)을 노출시킨다.
그 다음. 도3c에 도시한 바와 같이 전기도금법 또는 무전해도금법을 이용하여 금속을 도금하여, 도3d에 도시한 바와 같이 상기 노출된 시드금속층(32)의 상부에 위치하는 금속전극층(34)을 형성한다.
이와 같이 도금법으로 형성되는 금속전극층(34)은 순수한 금속만으로 이루어지기 때문에 높은 전기전도도를 갖게 되며, 원하는 부분에만 금속전극을 형성할 수 있다는 장점이 있다.
그러나, 감광성 수지(33)를 사용하여 도금액의 선택이나 운전조건 등에 제약이 가해진다. 즉, 금속전극층(34)을 구리로 제조하는 경우, 산성 또는 중성의 도금액이 존재하므로 문제가 없지만 구리는 유전체와 접촉되어 있는 경우 유전체의 소성공정에서 그 유전체와 반응을 일으켜 산화되기 때문에 반드시 보호층을 사용해야 하며, 금속전극층(34)의 재료로 은을 사용하는 경우에는 유전체와 반응하지 않기 때문에 보호층은 필요 없으나, 염기성의 시안화은 용액을 사용하기 때문에 도금액의 농도나 도금 시간 등에 제약을 받는다.
또한, 도금법에서 시안화은 용액을 사용하는 경우, 염기성 액이 되므로 양성(positive) 감광성 수지를 사용해야 하고 전극의 단면 폭은 기판쪽보다 상부쪽이 더 넓은 구조를 갖게 형성된다.
그 다음, 도3d에 도시한 바와 같이 상기 감광성 수지(33) 패턴을 제거하고, 그 감광성 수지(33) 패턴의 하부에 위치한 시드금속층(32)을 제거하여, 상기 유리기판(31)의 상부에 금속전극층(34)을 형성한다.
도4는 종래 도금법을 사용하여 금속전극층(34)을 형성한 후, 유전체(35)를 증착한 상태의 모식도로서, 상기 금속전극층(34)은 그 상부면이 하부면보다 더 넓게 형성되고, 그 금속전극층(34)의 상부측에 유전체(35)를 증착하면 상기 금속전극층(34)의 하부측면에 기포(36)가 형성되는 경우 그 기포(36)가 외부로 배출되기 어 려운 구조를 갖게 되어 기포(36)가 잔존하게 되며, 이는 플라즈마 디스플레이 패널의 특성을 열화시키는 요인이 된다.
상기한 바와 같이 종래 스퍼터링을 이용한 금속전극 제조방법은 그 제조공정의 시간이 지연되고, 스크린 인쇄법을 사용할 경우 소성공정에 의해 페이스트가 수축되어 정확한 패턴을 형성할 수 없는 문제점이 있었으며, 도금법을 사용하는 경우에는 구리를 이용하여 전극을 형성하는 경우 반드시 보호층이 요구되어 제조공정단계가 증가하게 되며, 은을 사용하는 경우 감광성수지 패턴을 양성의 감광성수지로 형성해야 함으로써, 금속전극의 상부측이 하부측 보다 넓게 형성되어 유전체형성공정에서 금속전극의 하부측면에 기포가 형성되고, 그 기포를 제거하기 용이하지 않게되어 금속전극의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 제조시간이 빠르며 원하는 정확한 패턴의 금속전극을 형성하면서도, 발생된 기포를 용이하게 제거할 수 있는 플라즈마 디스플레이 패널의 금속전극 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적은 유리기판의 상부전면에 시드금속층을 증착하고, 상기 시드금속층의 상부전면에 감광성 수지층을 도포하고, 노광 및 현상하여 상호 소정거리 이격되는 사다리꼴 형태의 감광성 수지층 패턴을 형성하는 단계와; 상기 감광성 수지층 패턴을 식각마스크로 사용하는 식각공정으로 상기 시드금속층의 일부를 제거하는 단계와; 상기 시드금속층의 일부가 제거된 구조의 상부전면에 유전체 페이스트를 상기 감광성 수지층의 상부가 노출되도록 인쇄하는 단계와; 상기 감광성 수지층을 선택적으로 제거하여 그 하부의 시드금속층을 노출시키는 단계와; 상기 노출된 시드금속층에 금속을 도금하여 단면이 사다리꼴인 금속전극을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도5a 내지 도5e는 본 발명 플라즈마 디스플레이 패널의 금속전극 제조공정 수순 단면도로서, 이에 도시한 바와 같이 유리기판(51)의 상부전면에 시드금속층(52)을 증착하고, 상기 시드금속층(52)의 상부전면에 감광성 수지층(53)을 도포하고, 노광 및 현상하여 상호 소정거리 이격되는 사다리꼴 형태의 감광성 수지층(53) 패턴을 형성하는 단계(도5a)와; 상기 감광성 수지층(53) 패턴을 식각마스크로 사용하는 식각공정으로 상기 시드금속층(52)의 일부를 제거하는 단계(도5b)와; 상기 구조의 상부전면에 유전체 페이스트(54)를 상기 감광성 수지층(53)의 상부가 노출되도록 인쇄하는 단계(도5c)와; 상기 감광성 수지층(53)을 선택적으로 제거하여 그 하부의 시드금속층(52)을 노출시키는 단계(도5d)와; 상기 노출된 시드금속층(52)에 금속을 도금하여 단면이 사다리꼴인 금속전극(55)을 형성하는 단계(도5e)로 구성된다.
이하, 상기와 같이 구성된 본 발명 플라즈마 디스플레이 패널의 금속전극 제조방법을 좀 더 상세히 설명한다.
먼저, 도5a에 도시한 바와 같이 유리기판(51)의 상부전면에 시드금속층(52)을 형성한다. 이 때의 시드금속층(52)은 크롬 또는 티타늄 이나 각각의 합금 또는 산화물을 증착하여 제1층을 형성하고, 그 제1층의 상부에 구리, 니켈, 금이나 이들의 합금으로 이루어지는 제2층을 증착하여 형성한다.
이 때의 증착방법은 스퍼터링법이나 이온플레이팅 또는 전자빔 증착법을 사용한다.
그 다음, 상기 시드금속층(52)이 형성된 구조의 상부전면에 감광성 수지층(53)을 도포하고, 노광 및 현상하여 금속전극이 형성될 위치에 단면이 사다리꼴 형태인 감광성 수지층(53) 패턴을 위치시킨다.
그 다음, 도5b에 도시한 바와 같이 상기 감광성 수지층(53) 패턴의 측면 하부측에 노출되어 있는 시드금속층(52)을 식각하여 그 하부의 유리기판(51)을 노출시킨다.
그 다음, 도5c에 도시한 바와 같이 상기 유리기판(51)이 노출된 구조의 상부전면에 유전체 페이스트(54)를 인쇄한다. 이 때의 유전체 페이스트(54)의 상부는 상기 감광성 수지층(53)의 상부보다 낮게 인쇄한다.
그 다음, 상기 인쇄된 유전체 페이스트(54)를 그 유동성을 제거할 만큼만 1차적으로 가소성한다.
그 다음, 도5d에 도시한 바와 같이 상기 감광성 수지층(53)을 선택적으로 제거하여, 상기 감광성 수지층(53)의 하부에 잔존하던 시드 금속층(52)을 노출시킨다.
그 다음, 도5e에 도시한 바와 같이 상기 노출된 시드 금속층(52)에 은을 도금하여 금속전극(55)을 형성한다.
이와 같이 형성되는 금속전극(55)은 상기 감광성 수지층(53)의 패턴과 동일 한 패턴을 갖게 되어, 그 상부측이 하부측보다 좁은 형태, 즉 단면이 사다리꼴 형태로 형성된다.
도6은 상기 도5e의 상태에서 유전체(56)를 인쇄하고 소성한 후의 단면모식도로서, 이에 도시한 바와 같이 상기 금속전극(55)의 하부측면에 기포(57)가 발생하는 경우에도, 금속전극(55)의 측면 사면을 따라 외부로 배출되기가 용이하며, 이에 따라 기포(57)가 잔존하는 확률을 줄일 수 있게 된다.
상기한 바와 같이 본 발명은 은을 사용한 도금법으로 금속전극을 형성하여 형성시간을 단축하며, 보호층을 형성하지 않아 공정단계를 단순화함과 아울러 금속전극의 상부면을 하부면보다 좁게 형성하여 금속전극의 측면에 기포가 잔존하지 않도록 함으로써, 플라즈마 디스플레이 패널의 특성 열화를 방지하는 효과가 있다.

Claims (3)

  1. 기판 위에 시드금속층을 형성하는 단계와, 상기 시드금속층 위에 전기도금법에 의해 금속전극 패턴을 형성하는 단계와, 상기 금속전극 패턴을 포함하는 기판전면에 유전체층을 형성하는 단계를 포함하는 플라즈마 디스플레이 패널의 금속전극 형성방법에 있어서, 상기 금속전극 패턴은 기판쪽의 표면적이 유전체층쪽의 표면적보다 넓게 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속전극 형성방법.
  2. 제 1항에 있어서, 상기 시드금속층을 형성하는 단계는, 크롬 또는 티타늄 이나 각각의 합금 또는 산화물을 증착하여 제1층을 형성하는 단계와; 상기 제1층의 상부에 구리, 니켈, 금이나 이들의 합금으로 이루어지는 제2층을 증착하는 단계로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속전극 형성방법.
  3. 제 1항에 있어서, 금속전극 패턴을 형성하는 단계는, 상기 시드금속층의 위에 사다리꼴 형태의 감광성 수지층 패턴을 형성하는 단계와; 상기 감광성 수지층 패턴을 식각마스크로 사용하여 상기 시드금속층의 일부를 제거하는 단계와; 상기 시드금속층의 일부가 제거된 구조 위에 유전체 페이스트를 인쇄하고 상기 감광성 수지 패턴을 제거하여 상기 시드금속층을 노출시키는 단계와; 상기 노출된 시드금속층 위에 사다리꼴 형태의 금속전극을 형성하는 단계로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속전극 형성방법.
KR1020010001371A 2001-01-10 2001-01-10 플라즈마 디스플레이 패널의 금속전극 제조방법 KR100757421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010001371A KR100757421B1 (ko) 2001-01-10 2001-01-10 플라즈마 디스플레이 패널의 금속전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001371A KR100757421B1 (ko) 2001-01-10 2001-01-10 플라즈마 디스플레이 패널의 금속전극 제조방법

Publications (2)

Publication Number Publication Date
KR20020060346A KR20020060346A (ko) 2002-07-18
KR100757421B1 true KR100757421B1 (ko) 2007-09-11

Family

ID=27691288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001371A KR100757421B1 (ko) 2001-01-10 2001-01-10 플라즈마 디스플레이 패널의 금속전극 제조방법

Country Status (1)

Country Link
KR (1) KR100757421B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056654A (ko) * 1999-02-24 2000-09-15 구자홍 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056654A (ko) * 1999-02-24 2000-09-15 구자홍 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20020060346A (ko) 2002-07-18

Similar Documents

Publication Publication Date Title
KR100826068B1 (ko) 양면 배선 글래스 기판의 제조 방법
JP2002515178A (ja) 電子多層素子の製造方法
CN104576323A (zh) 一种金属图形化结构及方法
JPH05218645A (ja) 薄膜多層配線基板の製造方法
US4340838A (en) Control plate for a gas discharge display device
US7138335B2 (en) Method of forming electrode for flat display panel
JPS5812315A (ja) 薄膜コイルの製造方法
KR100757421B1 (ko) 플라즈마 디스플레이 패널의 금속전극 제조방법
KR20010090726A (ko) 초광폭 평면 스크린용 채널 플레이트에 전극으로서의금속-인쇄 전도체를 부착하는 방법
JPS6260662A (ja) サ−マルヘツドの製造方法
JPH05218646A (ja) 薄膜多層配線基板の製造方法
US4703392A (en) Microstrip line and method for fabrication
KR100293510B1 (ko) 플라즈마디스플레이패널의전극및그제조방법
JPH0442841B2 (ko)
KR20020060345A (ko) 표시소자의 금속전극 형성방법
KR100456140B1 (ko) 플라즈마 디스플레이 패널의 전극제조방법
JP2006278431A (ja) セラミック回路基板及びその製造方法
US4600663A (en) Microstrip line
JPH0245996A (ja) 混成集積回路の製造方法
JP2003173728A (ja) チップ型電流ヒューズの製造方法
KR100408030B1 (ko) 표시소자의 전극패턴 형성방법
JPS6014453A (ja) 金属層パタ−ンの形成方法
JPH07254534A (ja) 電子部品の外部電極形成方法
JPH03173195A (ja) 窒化アルミニウム基板における導体回路の形成方法
KR100408029B1 (ko) 표시소자의 전극패턴 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee