JP2003173728A - チップ型電流ヒューズの製造方法 - Google Patents

チップ型電流ヒューズの製造方法

Info

Publication number
JP2003173728A
JP2003173728A JP2001372630A JP2001372630A JP2003173728A JP 2003173728 A JP2003173728 A JP 2003173728A JP 2001372630 A JP2001372630 A JP 2001372630A JP 2001372630 A JP2001372630 A JP 2001372630A JP 2003173728 A JP2003173728 A JP 2003173728A
Authority
JP
Japan
Prior art keywords
substrate
fuse
fuse element
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001372630A
Other languages
English (en)
Other versions
JP2003173728A5 (ja
Inventor
Shuichi Endo
修一 遠藤
Koji Maeno
浩二 前野
Nobuhiro Kanamaru
展大 金丸
Noboru Kashiwagi
昇 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001372630A priority Critical patent/JP2003173728A/ja
Publication of JP2003173728A publication Critical patent/JP2003173728A/ja
Publication of JP2003173728A5 publication Critical patent/JP2003173728A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fuses (AREA)

Abstract

(57)【要約】 【課題】 容易に製造することが可能で、精度の高い溶
断特性が得られるチップ型電流ヒューズを提供する。 【解決手段】 角板状の絶縁性基板11の表面にヒュー
ズエレメント14を形成し、ヒューズエレメント14を
保護膜15で被覆し、基板11の両端部に電極12を配
設したチップ型電流ヒューズの製造方法において、熱伝
導率の低い絶縁性基板1上に、金属材料をスパッタリン
グまたは蒸着で着膜し、フォトレジスト3をコートして
フォトリソグラフィでヒューズエレメントパターンを形
成することを特徴とする。また、熱伝導率の低い絶縁性
基板1上に、感光性導電ペースト6を塗布し、フォトリ
ソグラフィによりヒューズエレメントパターンを形成
し、高温で焼成することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチップ型電流ヒュー
ズに係り、特に外形寸法が1〜2mm程度の角板状の絶
縁性基板の表面に導電性材料のヒューズエレメントを配
置したチップ型の電流ヒューズ素子の製造方法に関す
る。
【0002】
【従来の技術】チップ型の電流ヒューズとしては、例え
ば図5に示す構造のものが知られている。これはアルミ
ナ等のセラミック基板21の両側に電極部22を設け、
両電極間に蓄熱層となる絶縁層23を設け、その絶縁層
の上にヒューズエレメントとなる金属被膜を配置したも
のである。金属被膜24は保護膜25で被覆されてお
り、その形状は図5(b)に示すように、その略中央部
に細幅の狭隘部を備えている。
【0003】係るヒューズ素子においては、所定の過電
流が流れると、ヒューズエレメント24の狭隘部に電流
が集中し、発熱を起こすことによりヒューズエレメント
が溶断し、このチップ型電流ヒューズに接続された各種
電子機器を保護するようになっている。しかしながら、
アルミナ系のセラミック基板21は一般に熱伝導率が高
く、熱が逃げやすい性質を有している。このため、ガラ
スまたはガラスエポキシ樹脂等からなる熱絶縁材23を
ヒューズエレメント24とセラミック基板21との間に
挿入して蓄熱部とし、これによりヒューズエレメントの
溶断部に生じる熱が逃げて冷却されることを防止してい
る。
【0004】ヒューズエレメントとして、Cu,Ag,
Auを電解めっきで形成することが、一般的に知られて
いるが、電解液中の金属イオンの振る舞いや、電解液の
流れ、めっきのシード層をエッチング除去するエッチン
グレートなどで、所望の精度を出しにくいという問題が
ある。また、加工過程において、めっき廃液がでるた
め、その処理方法にも問題がある。
【0005】また、ヒューズエレメントを無電解めっき
で形成する場合には、電解めっきよりも、膜厚のバラツ
キが少なくなるが、成膜速度が極端に遅いため、生産性
が乏しいという問題がある。また、めっき液の管理が難
しく、めっき廃液も多量に出るという問題がある。
【0006】また、厚膜導電材ペーストの印刷・焼成に
よりヒューズエレメントを形成するという方法も知られ
ている。この場合にも、80μm未満のファインパター
ンの形成が困難である。また、アルミナ基板上に蓄熱層
となるガラス層を形成すると厚膜導電材ペーストが流れ
てしまい、パターンに波うち現象が現れ溶断特性がバラ
ついてしまうという問題もある。
【0007】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、精度の高い溶断特性が得られ
るチップ型電流ヒューズを容易に製造することが可能な
チップ型電流ヒューズの製造方法を提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明のチップ型電流ヒ
ューズのエッチングの製造方法は、熱伝導率の低い絶縁
基板上に、金属材料をスパッタリング等で着膜し、フォ
トレジストをコートし、フォトリソグラフィにてヒュー
ズパターンを形成することを特徴とする。また、本発明
のチップ型電流ヒューズのリフトオフの製造方法は、フ
ォトレジストを露光・現像によりパターン形成した後
に、金属材料をスパッタリング等にて着膜し、その後フ
ォトレジストを除去することを特徴とする。
【0009】これにより、熱伝導率の低い絶縁性基板上
に、フォトリソグラフィを用いることで、精度の高いヒ
ューズエレメントパターンが容易に得られ、ヒューズ素
子としての良好な電気的特性が得られる。そして、従来
の蓄熱層が不要であり、まためっきによるヒューズエレ
メントの形成が不要となるので、工程の簡素化が可能と
なり、製造コストを低減できる。特に、ヒューズエレメ
ントを高温処理を用いることなく形成できるので、耐熱
性の低いガラスエポキシ基板、またはポリイミド基板等
を用いることが可能となる。これにより、さらなる製造
コストの低減、または特性の向上が期待できる。
【0010】また、本発明の他の態様のチップ型電流ヒ
ューズの製造方法は、熱伝導率の低い絶縁性基板上に、
感光性導電ペーストを塗布し、フォトリソグラフィによ
りヒューズエレメントパターンを形成し、高温で焼成す
ることを特徴とする。
【0011】これにより、フォトリソグラフィでヒュー
ズエレメントパターンを形成するので、厚膜導電材ペー
ストのスクリーン印刷でパターンを形成するのと比較し
て、例えば10μm幅程度の細幅のパターンの形成が可
能となる。そして、従来の蓄熱層が不要であり、製造コ
ストを低減しつつ、良好な電気的特性を有するチップ型
電流ヒューズを提供できる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て図1を参照しながら説明する。このチップ型電流ヒュ
ーズ10は、角板状の絶縁性基板11として、ガラスセ
ラミック基板、ガラスエポキシ基板、またはポリイミド
基板等の熱伝導率の低い材料を採用し、その上に直接ヒ
ューズエレメントである導電膜14を配置している。基
板11の寸法としては、例えば2mm×1.25mm、
1.6mm×0.8mm、または1.0mm×0.5m
m程度の通常の標準チップ部品のサイズが採用されてい
る。
【0013】ヒューズエレメント14は、ヒューズとし
て溶断可能な金属薄膜(例えば、Cu,Ag,Au,A
lなど)を基板全体にスパッタリング、蒸着、またはイ
オンプレーティングによりデポジットし、フォトリソグ
ラフィによりヒューズエレメントパターンが形成されて
いる。なお、この金属薄膜と基板表面との間に、密着度
増加のための薄膜を配設してもよい。金属薄膜のデポジ
ションとフォトリソグラフィを組み合わせることで、1
0μm程度までの細幅のヒューズエレメントパターンを
形成することができる。また、ヒューズエレメントパタ
ーンを細幅に形成することで、チップ型電流ヒューズの
限られたパターンエリアの中に、図1(b)に示すよう
に引き回しパターンを形成することが可能である。この
ため、耐パルス性の向上、低定格電流ヒューズ(1A以
下)の内部抵抗を高くしなければならない領域も、上記
細幅のヒューズエレメントパターンにより対応すること
が可能となる。
【0014】ヒューズエレメント14はガラス及び/ま
たはエポキシ樹脂等の保護膜15により(例えば、下地
の第1層をガラスとし、その上の第2層をエポキシ樹脂
等の保護膜15により)被覆され、保護されている。電
極12は、基板11の端面及び裏面側に設けられた下地
金属上にNiめっき及びはんだめっき等が施されて形成さ
れている。
【0015】
【表1】
【0016】表1は、各種絶縁性基板材料の特性比較を
示す。このように、ガラスセラミック基板、ガラスエポ
キシ基板、またはポリイミド基板等の絶縁性基板は、熱
伝導率が従来のアルミナ系セラミック基板に比べ一桁以
上低い。このため、従来の蓄熱層である絶縁材を用いる
ことなく、ヒューズエレメントの過電流による溶断時の
放熱を防止することができ、これにより安定した溶断特
性が得られる。
【0017】また、チップ型電流ヒューズは試験基板に
実装後、曲げ試験を実施するが、チップが試験基板から
受ける荷重はかなり大きく素体の曲げ強度が必要とな
る。素体の曲げ強度はヒューズエレメントを形成する基
板の曲げ強度と相関があり、表1に示すように、ガラス
セラミック基板においては、基板の曲げ強度も高く素体
の曲げ試験に対する強度を満足する。また、ガラスエポ
キシ基板またはポリイミド基板は、有機材料系の基板で
あり、十分な曲げ強度を有している。
【0018】表1に示すように、ガラスセラミックス基
板(例えばLTCC,HTCC)は高い平滑性(Ra<
0.3μm)がありヒューズエレメントのパターン形成
が安定してできる。
【0019】ガラスセラミック基板には、上述したよう
にLTCC又はHTCCと呼ばれるものがある。LTC
C(Low Temperature Co−fire
dCeramic:低温同時焼成セラミック)は、アル
ミナ成分とガラス成分とをそれぞれ50%程度の割合
で、800℃〜1000℃の焼成を行ない基板状に形成
したものである。HTCC(High Tempera
ture Co−fired Ceramic:高温同
時焼成セラミック)は、アルミナ成分とガラス成分とを
それぞれ50%程度の割合で1000℃以上の焼成を行
ない基板状に形成したものである。これらのガラスセラ
ミック基板では、ヒューズ特性に必要な低熱伝導率、高
い曲げ強度、及び良好な面粗さを得ることができる。な
お、アルミナ成分とガラス成分の比は上記割合に限定す
るものでなく、ガラス成分を増加すると、より低熱伝導
率化が可能で、ヒューズ特性のより良いものが得られ
る。
【0020】ガラスエポキシ系、ポリイミド系の基板
は、表1に示すように、熱伝導率がかなり低く、チップ
型電流ヒューズとして直接ヒューズエレメントを形成す
るには良い基板である。一方で、ヒューズの溶断特性を
安定して得るためには、ヒューズエレメントの材質、パ
ターンの精度が必要となり、上記表における基板面の粗
さがヒューズエレメントパターンの寸法精度を損なわす
要因となっている。基板面の粗さは、ラッピング、ポリ
ッシング、研削等で改善される。電流ヒューズを構成す
る上で、ヒューズエレメントパターンを形成する工程の
熱処理温度及びその後の熱工程における温度が重要とな
る。その熱処理方法は基板や基板上におけるヒューズ機
能を満足させ得る構造とするため、物質の耐熱温度によ
り制約をうけるため、工程や方法が限定されることが多
く、一般的に耐熱温度の半分以下に押さえる必要があ
る。このような観点からすると、ガラスエポキシ系、ポ
リイミド系の基板は、耐熱温度がかなり低く、金属薄膜
のデポジションとフォトリソグラフィを組み合わせた低
温処理によるヒューズエレメントの形成方法に最適であ
る。
【0021】次にこのチップ型電流ヒューズの製造方法
について図2及び図3を参照しながら説明する。まず、
図2(a)に示すように、熱伝導率の低い基板1を準備
する。この基板1は、ガラスエポキシ基板、ポリイミド
基板等の有機材料を用いた基板、またはガラスセラミッ
ク基板を用いることが好適である。尚、図2に示す各図
は、シート状(多数個取り)の基板のうちの、後に1個
のチップ型電流ヒューズとなる一部分のみを示してい
る。
【0022】次に、図2(b)に示すように、ヒューズ
として溶断可能な金属膜(例えば、Cu,Ag,Au,
Alなど)2を基板全体にスパッタリングまたは蒸着等
によりデポジットする。次に、図2(c)に示すよう
に、フォトレジスト膜3を塗布し、ヒューズエレメント
のパターンを有するガラスマスクを用いて露光を行い、
現像することで同図に示すようなフォトレジスト膜のパ
ターン3aを形成する。
【0023】次に、図2(d)に示すように金属膜2の
エッチングを行う。フォトレジスト膜のパターン3aを
マスクとして、金属を溶解可能で且つレジストを溶解し
ないエッチング液を使用し金属膜2をエッチングする。
これにより、金属膜2のうち、レジストパターン3aに
より被覆されていない部分が除去され、金属膜によるヒ
ューズエレメントパターン2aが形成される。次に、図
2(e)に示すようにフォトレジストを溶解可能且つ金
属は溶解しない液によりレジストマスク3aを除去す
る。これにより、金属膜のヒューズエレメントパターン
2aが形成される。
【0024】次に、ヒューズエレメント部を被覆するよ
うにガラスコート層及びまたは樹脂コート層からなる保
護層を設ける。このガラスコート/樹脂コート層は、ガ
ラスペースト/樹脂ペーストをスクリーン印刷等により
所定の部分に形成した後に、加熱焼成及び/または加温
硬化して形成する。なお、基板1としてガラスエポキシ
基板またはポリイミド基板等の耐熱性の低い基板を用い
る場合には、保護層は処理温度の低い樹脂コート層を用
いることが必要である。
【0025】次に、裏面及び端面の電極を形成する。こ
の電極は例えばをスパッタリング等により下地金属薄膜
を端面及び所要の部分に形成する。次に、電極部分にN
i/ハンダによる電極メッキを行う。これは、例えば電
解メッキによりまずNiメッキを行い、次に引き続きハ
ンダメッキを行うことにより上述した電極メッキを施し
た電極が形成される。これにより、表面実装に好適なチ
ップ型電流ヒューズが完成する。
【0026】図3は、チップ型電流ヒューズを、リフト
オフ(Lift Off)によって作成する方法を示
す。リフトオフ法は、図3(a)に示すように、まず基
板1を準備する。そして、図3(b)に示すように、基
板1上に紫外線で感光可能なフォトレジスト3をコート
する。そして、図3(c)に示すように、フォトマスク
を介して紫外線をレジストにあて露光して、レジストの
未露光部と露光部は、現像工程により断面形状を逆テー
パ状に形成しつつ現像され、ヒューズエレメントに対応
したレジストパターン3aが形成される。その後、図3
(d)に示すようにヒューズとして溶断可能な金属(例
えば、Cu,Ag,Au,Alなど)2を基板全体にス
パッタリングまたは蒸着によりデポジットする。そし
て、レジストパターン3aをエッチングまたは剥離する
ことで、レジスト上にデポジットされた金属層も除去さ
れる。そして、図3(e)に示すようにレジストの開口
されたパターン部分(図3(c)参照)のみ、金属薄膜
のヒューズエレメント2aが形成される。
【0027】フォトリソグラフィでヒューズパターンを
形成することにより、電解めっき等で形成されていたヒ
ューズパターンをより膜厚制御可能なスパッタリング、
蒸着等で作成可能である。従って、基体となる基板の制
約を受けずにファインパターンで、膜厚均一性の優れた
ヒューズエレメントを作成可能とし、且つ低温処理でヒ
ューズエレメントを形成できる。このため、ガラスエポ
キシ基板、またはポリイミド基板等の耐熱性のない基板
上へのヒューズエレメントの作成が可能となる。なお、
ヒューズエレメント2aの形成以降の工程は、上述の製
造方法と同様である。
【0028】また、フォトリソグラフィでヒューズエレ
メントを作成することで、めっき方法(電解めっき、無
電解めっき)における、危険且つ有害な薬品を使用する
ことなく、容易に且つ安価にチップ型電流ヒューズを作
成することが可能となる。
【0029】図4は、本発明の第2の実施形態のチップ
型電流ヒューズの製造方法を示す。まず、熱伝導率の低
いガラスセラミック基板等の絶縁性基板を準備し、その
上に感光性導電ペースト6をまず全面もしくは少なくと
もヒューズエレメントとなる部分を含む領域に印刷す
る。この感光性導電ペーストは、Cu,Ag,Au,A
l等の導電材を含み、その塗布は例えばスクリーン印刷
により行う。そして、フォトリソグラフィによりフォト
マスクを用いて紫外線をマスクパターンに従って照射す
ることで、図4(c)の符号6aに示すような感光性導
電ペーストのヒューズエレメントパターンを露光および
現像により形成する。そして、この形成した導電ペース
トのヒューズエレメントパターン6aと接続する電極パ
ターン7を例えばスクリーン印刷により形成する。これ
を例えば600℃以上の高温で焼成することで、電極に
接続したヒューズエレメントパターンが形成される。
尚、図示の例ではヒューズエレメントパターン6aと電
極パターン7とを別部材として形成しているが、同一部
材を用いて同一工程で形成してもよい。尚、以降の工程
は、上述の製造方法と同様である。
【0030】このようなチップ型電流ヒューズの製造方
法によれば、ヒューズエレメントパターンを感光性導電
ペーストのフォトリソグラフィ処理により形成するの
で、例えば10μm程度の細幅のパターンを形成するこ
とができる。従って、図4に示すようなパターンの引き
回しが可能となり、これにより対衝撃電流特性に優れた
チップ型電流ヒューズを製造することができる。また、
ヒューズエレメントパターンを細幅に形成することがで
きるので、例えば1A以下の低電流領域のヒューズを比
較的高い内部抵抗で精度よく形成することができる。
【0031】このようなチップ型電流ヒューズの製造方
法によれば、蓄熱層となる絶縁材の装着の工程が不要と
なるので、材料コストが低減し、工程が短縮されるの
で、その製造コストを低減できる。
【0032】
【発明の効果】以上説明したように本発明によれば、フ
ァインパターンのヒューズエレメントを容易に形成で
き、且つ溶断特性が改良されたチップ型電流ヒューズが
提供される。
【図面の簡単な説明】
【図1】本発明の実施の形態のチップ型電流ヒューズの
(a)縦断面図、(b)平面図である。
【図2】本発明の実施の形態のチップ型電流ヒューズの
製造工程を示す左側が平面図であり、右側が断面図であ
る。
【図3】本発明の他の実施の形態のチップ型電流ヒュー
ズの製造工程を示す左側が平面図であり、右側が断面図
である。
【図4】本発明の更に他の実施の形態のチップ型電流ヒ
ューズの製造工程を示す左側が平面図であり、右側が断
面図である。
【図5】従来のチップ型電流ヒューズの(a)縦断面
図、(b)平面図である。
【符号の説明】
1,11 絶縁性基板 2 金属薄膜 3 フォトレジスト膜 5 下地金属薄膜 6 感光性導電ペースト 10 チップ型電流ヒューズ 11 絶縁性基板 12 電極 14 ヒューズエレメント 15 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金丸 展大 長野県上伊那郡箕輪町大字中箕輪14016 コーア株式会社内 (72)発明者 柏木 昇 長野県上伊那郡箕輪町大字中箕輪14016 コーア株式会社内 Fターム(参考) 5G502 AA01 BA08 BB13 BD02 JJ01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 角板状の絶縁性基板の表面にヒューズエ
    レメントを形成し、該ヒューズエレメントを保護膜で被
    覆し、前記基板の両端部に電極を配設したチップ型電流
    ヒューズの製造方法において、 熱伝導率の低い絶縁性基板上に、金属材料をスパッタリ
    ングまたは蒸着で着膜し、フォトレジストをコートして
    パターンをマスクとして金属材料をエッチングにより除
    去してでヒューズエレメントパターンを形成することを
    特徴とするチップ型電流ヒューズの製造方法。
  2. 【請求項2】 絶縁性基板上に、紫外線で感光可能なフ
    ォトレジストをコートし、フォトマスクを介して紫外線
    を前記レジストにあて露光させ、現像してレジストパタ
    ーンを形成し、金属材料を基板全体にデポジットし、前
    記レジストを除去することで前記金属材料のヒューズエ
    レメントパターンを形成することを特徴とする請求項1
    記載のチップ型電流ヒューズの製造方法。
  3. 【請求項3】 前記絶縁性基板は、耐熱性の低い基板で
    あることを特徴とする請求項1または2記載のチップ型
    電流ヒューズの製造方法。
  4. 【請求項4】 前記絶縁性基板として、ガラスセラミッ
    ク基板、ガラスエポキシ基板、またはポリイミド基板を
    用いることを特徴とする請求項1または2記載のチップ
    型電流ヒューズの製造方法。
  5. 【請求項5】 角板状の絶縁性基板の表面にヒューズエ
    レメントを形成し、該ヒューズエレメントを保護膜で被
    覆し、前記基板の両端部に電極を配設したチップ型電流
    ヒューズの製造方法において、 熱伝導率の低い絶縁性基板上に、感光性導電ペーストを
    塗布し、フォトリソグラフィによりヒューズエレメント
    パターンを形成し、高温で焼成することを特徴とするチ
    ップ型電流ヒューズの製造方法。
  6. 【請求項6】 前記絶縁性基板として、ガラスセラミッ
    ク基板を用いたことを特徴とする請求項5記載のチップ
    型電流ヒューズの製造方法。
JP2001372630A 2001-12-06 2001-12-06 チップ型電流ヒューズの製造方法 Pending JP2003173728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001372630A JP2003173728A (ja) 2001-12-06 2001-12-06 チップ型電流ヒューズの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001372630A JP2003173728A (ja) 2001-12-06 2001-12-06 チップ型電流ヒューズの製造方法

Publications (2)

Publication Number Publication Date
JP2003173728A true JP2003173728A (ja) 2003-06-20
JP2003173728A5 JP2003173728A5 (ja) 2005-02-24

Family

ID=19181486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001372630A Pending JP2003173728A (ja) 2001-12-06 2001-12-06 チップ型電流ヒューズの製造方法

Country Status (1)

Country Link
JP (1) JP2003173728A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033251B3 (de) * 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
JP2007019054A (ja) * 2005-07-05 2007-01-25 Nichicon Corp ヒューズ内蔵型固体電解コンデンサ
JP2008245668A (ja) * 2007-03-29 2008-10-16 Fujinon Corp 電子内視鏡の撮像装置、および電子内視鏡
JP2013539904A (ja) * 2010-10-14 2013-10-28 エイヴィーエックス コーポレイション 低電流ヒューズ
WO2014049809A1 (ja) * 2012-09-28 2014-04-03 釜屋電機株式会社 チップヒューズ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033251B3 (de) * 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
JP2007019054A (ja) * 2005-07-05 2007-01-25 Nichicon Corp ヒューズ内蔵型固体電解コンデンサ
JP2008245668A (ja) * 2007-03-29 2008-10-16 Fujinon Corp 電子内視鏡の撮像装置、および電子内視鏡
US8462202B2 (en) 2007-03-29 2013-06-11 Fujifilm Corporation Imaging apparatus of electronic endoscope and electronic endoscope
JP2013539904A (ja) * 2010-10-14 2013-10-28 エイヴィーエックス コーポレイション 低電流ヒューズ
US9847203B2 (en) 2010-10-14 2017-12-19 Avx Corporation Low current fuse
KR101811084B1 (ko) * 2010-10-14 2017-12-20 에이브이엑스 코포레이션 저전류 퓨즈
WO2014049809A1 (ja) * 2012-09-28 2014-04-03 釜屋電機株式会社 チップヒューズ及びその製造方法
TWI455165B (zh) * 2012-09-28 2014-10-01 Kamaya Electric Co Ltd Chip fuse and manufacturing method thereof
JPWO2014049809A1 (ja) * 2012-09-28 2016-08-22 釜屋電機株式会社 チップヒューズ及びその製造方法
US9852868B2 (en) 2012-09-28 2017-12-26 Kamaya Electric Co., Ltd. Chip fuse and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3755453B2 (ja) インダクタ部品およびそのインダクタンス値調整方法
KR20040014180A (ko) 반도체장치 및 그 제조방법
EP0145862B1 (en) Metallization of a ceramic substrate
JP2557019B2 (ja) 超小型チップヒューズおよびその製造方法
TWI413146B (zh) 晶片熔絲及其製造方法
US20110123931A1 (en) High-precision ceramic substrate preparation process
KR100678860B1 (ko) 전극 패턴 형성방법
TW201025529A (en) Substrate structure and manufacturing method thereof
JP2003173728A (ja) チップ型電流ヒューズの製造方法
US3649392A (en) Thin-film circuit formation
JP2002140975A (ja) ヒューズ素子及びその製造方法
KR100769459B1 (ko) 미세 전극을 갖는 세라믹 소자의 제조방법
JP2001291615A (ja) 3端子型可変インダクタンス素子
JP2002353160A (ja) 回路基板及びその製造方法
JP2003151425A (ja) チップ型電流ヒューズ及びその製造方法
KR100740436B1 (ko) 전해 도금 방식을 이용한 세라믹 소자의 전극 형성 방법
JP2003173728A5 (ja)
TWI282611B (en) Methods of manufacturing chip array resistor
JPH04245132A (ja) チップヒューズ用基板及びそれを用いたチップヒューズ
TW571426B (en) Manufacturing method of non-optical etched thin film resistor
JP2003330161A (ja) 電子部品の製造方法およびその製造方法を用いた電子部品
JPH02267941A (ja) 突起電極の形成方法
JP2000331590A (ja) 回路保護素子及びその製造方法
KR20050109653A (ko) 빌드업 기술을 이용한 반도체 실장기판의 제조방법
JP2002246206A (ja) チップ抵抗器及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040325

A131 Notification of reasons for refusal

Effective date: 20070925

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205