JPH0982836A - 半導体素子搭載用配線基板 - Google Patents
半導体素子搭載用配線基板Info
- Publication number
- JPH0982836A JPH0982836A JP23518895A JP23518895A JPH0982836A JP H0982836 A JPH0982836 A JP H0982836A JP 23518895 A JP23518895 A JP 23518895A JP 23518895 A JP23518895 A JP 23518895A JP H0982836 A JPH0982836 A JP H0982836A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electric circuit
- pad
- insulating substrate
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体素子搭載用配線基板の絶縁基体と外部電
気回路基板の熱膨張係数の相違に起因する熱応力によっ
て外部接続用パッドと外部電気回路基板の配線導体の接
合が破れる。 【解決手段】絶縁基体１の上面に半導体素子５の電極が
バンプ６を介して接続される複数個の半導体素子接続用
パッド２を、下面に外部電気回路基板の配線導体と接続
される複数個の外部接続用パッド３を、内部及び／また
は外表面に前記半導体素子接続用パッド２と外部接続用
パッド３を電気的に接続する配線導体４を被着形成した
半導体素子搭載用配線基板であって、前記外部接続用パ
ッド３の最外部を結んで囲まれる領域の面積が絶縁基体
１下面の全面積に対し５０％以内である。
気回路基板の熱膨張係数の相違に起因する熱応力によっ
て外部接続用パッドと外部電気回路基板の配線導体の接
合が破れる。 【解決手段】絶縁基体１の上面に半導体素子５の電極が
バンプ６を介して接続される複数個の半導体素子接続用
パッド２を、下面に外部電気回路基板の配線導体と接続
される複数個の外部接続用パッド３を、内部及び／また
は外表面に前記半導体素子接続用パッド２と外部接続用
パッド３を電気的に接続する配線導体４を被着形成した
半導体素子搭載用配線基板であって、前記外部接続用パ
ッド３の最外部を結んで囲まれる領域の面積が絶縁基体
１下面の全面積に対し５０％以内である。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子が搭載さ
れ、半導体素子の各電極を外部電気回路に接続するため
の半導体素子搭載用配線基板に関するものである。
れ、半導体素子の各電極を外部電気回路に接続するため
の半導体素子搭載用配線基板に関するものである。
【０００２】
【従来の技術】従来、例えば樹脂モールドタイプの半導
体装置等に使用される半導体素子搭載用配線基板は図２
に示すように、一般に酸化アルミニウム質焼結体等の電
気絶縁材料から成る四角形状の絶縁基体１１と、該絶縁
基体１１の上面に被着形成され、半導体素子１５の各電
極がバンプ１６を介して接続される複数個の半導体素子
接続用パッド１２と、絶縁基体１１の下面に被着形成さ
れ、外部電気回路基板の配線導体と接続される外部接続
用パッド１３と、絶縁基体の内部に形成され、前記半導
体素子接続用パッド１２と外部接続用パッド１３を電気
的に接続させる配線導体１４とによって構成されてお
り、絶縁基体１１の上面に半導体素子１５を該半導体素
子１５の各電極と半導体素子接続用パッド１２とが金や
半田等の金属バンプ１６を介して電気的に接続されるよ
うに搭載し、しかる後、半導体素子１５をエポキシ樹脂
等の樹脂製被覆材１７で被覆することによって製品とし
ての半導体装置となる。
体装置等に使用される半導体素子搭載用配線基板は図２
に示すように、一般に酸化アルミニウム質焼結体等の電
気絶縁材料から成る四角形状の絶縁基体１１と、該絶縁
基体１１の上面に被着形成され、半導体素子１５の各電
極がバンプ１６を介して接続される複数個の半導体素子
接続用パッド１２と、絶縁基体１１の下面に被着形成さ
れ、外部電気回路基板の配線導体と接続される外部接続
用パッド１３と、絶縁基体の内部に形成され、前記半導
体素子接続用パッド１２と外部接続用パッド１３を電気
的に接続させる配線導体１４とによって構成されてお
り、絶縁基体１１の上面に半導体素子１５を該半導体素
子１５の各電極と半導体素子接続用パッド１２とが金や
半田等の金属バンプ１６を介して電気的に接続されるよ
うに搭載し、しかる後、半導体素子１５をエポキシ樹脂
等の樹脂製被覆材１７で被覆することによって製品とし
ての半導体装置となる。
【０００３】かかる半導体装置は半導体素子搭載用配線
基板の絶縁基体１１下面に被着形成されている外部接続
用パッド１３を外部電気回路基板の配線導体に当接させ
るとともに両者を半田を介し接合させることによって外
部電気回路基板上に実装され、同時に外部接続用パッド
１３は外部電気回路基板の配線導体に電気的に接続され
て半導体素子１５の各電極が半導体素子接続用パッド１
２、配線導体１４及び外部接続用パッド１３を介し外部
電気回路に電気的に接続されるようになっている。
基板の絶縁基体１１下面に被着形成されている外部接続
用パッド１３を外部電気回路基板の配線導体に当接させ
るとともに両者を半田を介し接合させることによって外
部電気回路基板上に実装され、同時に外部接続用パッド
１３は外部電気回路基板の配線導体に電気的に接続され
て半導体素子１５の各電極が半導体素子接続用パッド１
２、配線導体１４及び外部接続用パッド１３を介し外部
電気回路に電気的に接続されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子搭載用配線基板は、一般に外部接続用パ
ッドが絶縁基体の下面外周部に格子状に配設されている
こと、及び半導体素子搭載用配線基板の絶縁基体の熱膨
張係数が約７×１０-6／℃であるのに対し、外部電気回
路基板がガラスエポキシ樹脂等から成り、その熱膨張係
数が約２０×１０-6／℃で両者大きく相違すること等か
ら上面に半導体素子を搭載した半導体素子搭載用配線基
板を外部電気回路基板に実装させた後、半導体素子の作
動時に発する熱が半導体素子搭載用配線基板の絶縁基体
と外部電気回路基板の両者に繰り返し印加されると、外
部接続用パッドと外部電気回路基板の配線導体との接合
部に半導体素子搭載用配線基板の絶縁基体と外部電気回
路基板の熱膨張係数の相違に起因して発生する熱応力が
大きく作用し、外部接続用パッドを外部電気回路基板の
配線導体より剥離させてしまい、その結果、半導体素子
の各電極を長期間にわたり所定の外部電気回路に電気的
に接続させることができないという欠点を有していた。
来の半導体素子搭載用配線基板は、一般に外部接続用パ
ッドが絶縁基体の下面外周部に格子状に配設されている
こと、及び半導体素子搭載用配線基板の絶縁基体の熱膨
張係数が約７×１０-6／℃であるのに対し、外部電気回
路基板がガラスエポキシ樹脂等から成り、その熱膨張係
数が約２０×１０-6／℃で両者大きく相違すること等か
ら上面に半導体素子を搭載した半導体素子搭載用配線基
板を外部電気回路基板に実装させた後、半導体素子の作
動時に発する熱が半導体素子搭載用配線基板の絶縁基体
と外部電気回路基板の両者に繰り返し印加されると、外
部接続用パッドと外部電気回路基板の配線導体との接合
部に半導体素子搭載用配線基板の絶縁基体と外部電気回
路基板の熱膨張係数の相違に起因して発生する熱応力が
大きく作用し、外部接続用パッドを外部電気回路基板の
配線導体より剥離させてしまい、その結果、半導体素子
の各電極を長期間にわたり所定の外部電気回路に電気的
に接続させることができないという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明は絶縁基体の上面
に半導体素子の電極がバンプを介して接続される複数個
の半導体素子接続用パッドを、下面に外部電気回路基板
の配線導体と接続される複数個の外部接続用パッドを、
内部及び／または外表面に前記半導体素子接続用パッド
と外部接続用パッドを電気的に接続する配線導体を被着
形成した半導体素子搭載用配線基板であって、前記外部
接続用パッドの最外部を結んで囲まれる領域の面積が絶
縁基体下面の全面積に対し５０％以内であることを特徴
とするものである。
に半導体素子の電極がバンプを介して接続される複数個
の半導体素子接続用パッドを、下面に外部電気回路基板
の配線導体と接続される複数個の外部接続用パッドを、
内部及び／または外表面に前記半導体素子接続用パッド
と外部接続用パッドを電気的に接続する配線導体を被着
形成した半導体素子搭載用配線基板であって、前記外部
接続用パッドの最外部を結んで囲まれる領域の面積が絶
縁基体下面の全面積に対し５０％以内であることを特徴
とするものである。
【０００６】本発明の半導体素子搭載用配線基板によれ
ば、外部接続用パッドを絶縁基体下面の狭領域に集中さ
せて形成したことから上面に半導体素子を搭載させ、半
導体装置となすとともにこれを外部電気回路基板上に実
装した後、半導体素子の作動時に発する熱が半導体素子
搭載用配線基板の絶縁基体と外部電気回路基板の両者に
繰り返し印加されて半導体素子搭載用配線基板の絶縁基
体と外部電気回路基板の熱膨張係数の相違に起因する熱
応力が発生したとしてもその熱応力は外部接続用パッド
と外部電気回路基板の配線導体との接合部に大きく作用
することはなく、その結果、外部接続用パッドを外部電
気回路基板の配線導体に強固に接合させ、半導体素子の
各電極を長期間にわたり所定の外部電気回路に電気的に
接続させることが可能となる。
ば、外部接続用パッドを絶縁基体下面の狭領域に集中さ
せて形成したことから上面に半導体素子を搭載させ、半
導体装置となすとともにこれを外部電気回路基板上に実
装した後、半導体素子の作動時に発する熱が半導体素子
搭載用配線基板の絶縁基体と外部電気回路基板の両者に
繰り返し印加されて半導体素子搭載用配線基板の絶縁基
体と外部電気回路基板の熱膨張係数の相違に起因する熱
応力が発生したとしてもその熱応力は外部接続用パッド
と外部電気回路基板の配線導体との接合部に大きく作用
することはなく、その結果、外部接続用パッドを外部電
気回路基板の配線導体に強固に接合させ、半導体素子の
各電極を長期間にわたり所定の外部電気回路に電気的に
接続させることが可能となる。
【０００７】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の半導体素子搭載用配線基
板の一実施例を示し、１は絶縁基体、２は半導体素子接
続用パッド、３は外部接続用パッド、４は半導体素子接
続用パッド２と部接続用パッド３とを電気的に接続する
配線導体である。
細に説明する。図１は本発明の半導体素子搭載用配線基
板の一実施例を示し、１は絶縁基体、２は半導体素子接
続用パッド、３は外部接続用パッド、４は半導体素子接
続用パッド２と部接続用パッド３とを電気的に接続する
配線導体である。
【０００８】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス質焼結体等の電気
絶縁材料から成り、略四角形状の平板状をなし、その上
面に半導体素子５が搭載される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス質焼結体等の電気
絶縁材料から成り、略四角形状の平板状をなし、その上
面に半導体素子５が搭載される。
【０００９】前記絶縁基体１は半導体素子５を支持する
支持部材として作用し、例えば、酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原料粉末に適当な有
機バインダー、溶剤等を添加混合して泥漿物を作るとと
もに該泥漿物をドクターブレード法やカレンダーロール
法を採用することによってセラミックグリーンシート
（セラミック生シート）と成し、しかる後、前記セラミ
ックグリーンシートに適当な打ち抜き加工を施し、所定
形状となすとともに高温（約１６００℃）で焼成するこ
とによって製作される。
支持部材として作用し、例えば、酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原料粉末に適当な有
機バインダー、溶剤等を添加混合して泥漿物を作るとと
もに該泥漿物をドクターブレード法やカレンダーロール
法を採用することによってセラミックグリーンシート
（セラミック生シート）と成し、しかる後、前記セラミ
ックグリーンシートに適当な打ち抜き加工を施し、所定
形状となすとともに高温（約１６００℃）で焼成するこ
とによって製作される。
【００１０】また前記絶縁基体１はその上面に半導体素
子５の各電極が接続される複数個の半導体素子接続用パ
ッド２が被着形成されており、該半導体素子接続用パッ
ド２には半導体素子５の各電極が金や半田等の金属材料
から成るバンプ６を介して接合され、これによって半導
体素子５は絶縁基体１上に搭載されるとともに各電極が
半導体素子接続用パッド２に電気的に接続される。
子５の各電極が接続される複数個の半導体素子接続用パ
ッド２が被着形成されており、該半導体素子接続用パッ
ド２には半導体素子５の各電極が金や半田等の金属材料
から成るバンプ６を介して接合され、これによって半導
体素子５は絶縁基体１上に搭載されるとともに各電極が
半導体素子接続用パッド２に電気的に接続される。
【００１１】更に前記絶縁基体１はその内部に絶縁基体
１上面から下面にかけて導出する複数個の配線導体４が
形成されており、該配線導体４の絶縁基体１上面に導出
する部位は前記半導体素子接続用パッド２と電気的に接
続され、また下面に導出する部位は後述する外部接続用
パッド３と電気的に接続されている。
１上面から下面にかけて導出する複数個の配線導体４が
形成されており、該配線導体４の絶縁基体１上面に導出
する部位は前記半導体素子接続用パッド２と電気的に接
続され、また下面に導出する部位は後述する外部接続用
パッド３と電気的に接続されている。
【００１２】前記配線導体４は絶縁基体１上面に被着形
成されている半導体素子接続用パッド２を絶縁基体１下
面に形成されている外部接続用パッド３に接続させる作
用を為し、これによって絶縁基体１上面の半導体素子接
続用パッド２にバンプ６を介して接合される半導体素子
５の各電極は半導体素子接続用パッド２及び配線導体４
を介して外部接続パッド３に電気的に接続されることと
なる。
成されている半導体素子接続用パッド２を絶縁基体１下
面に形成されている外部接続用パッド３に接続させる作
用を為し、これによって絶縁基体１上面の半導体素子接
続用パッド２にバンプ６を介して接合される半導体素子
５の各電極は半導体素子接続用パッド２及び配線導体４
を介して外部接続パッド３に電気的に接続されることと
なる。
【００１３】前記絶縁基体１の下面には更に複数個の外
部接続用パッド３が被着形成されており、該外部接続用
パッド３は半導体素子５の各電極を外部電気回路に接続
する作用を為し、外部電気回路基板の配線導体に半田等
のロウ材を介して接合される。
部接続用パッド３が被着形成されており、該外部接続用
パッド３は半導体素子５の各電極を外部電気回路に接続
する作用を為し、外部電気回路基板の配線導体に半田等
のロウ材を介して接合される。
【００１４】また前記複数個の外部接続用パッド３はそ
の最外部に位置するものを結んで囲まれる領域の面積が
絶縁基体１下面の全面積に対し５０％以内となるよう集
中して形成されており、これによって絶縁基体１上面に
半導体素子５を搭載させ、半導体装置となすとともにこ
れを外部電気回路基板上に実装した後、半導体素子５の
作動時に発する熱が絶縁基体１と外部電気回路基板の両
者に繰り返し印加され、絶縁基体１と外部電気回路基板
の熱膨張係数の相違に起因して熱応力が発生したとして
もその熱応力は外部接続用パッド３が絶縁基体１下面の
狭領域に集中して形成されていることから外部接続用パ
ッド３と外部電気回路基板の配線導体との接合部に大き
く作用することはなく、その結果、外部接続用パッド３
を外部電気回路基板の配線導体に強固に接合させ、半導
体素子５の各電極を長期間にわたり所定の外部電気回路
に電気的に接続させることが可能となる。
の最外部に位置するものを結んで囲まれる領域の面積が
絶縁基体１下面の全面積に対し５０％以内となるよう集
中して形成されており、これによって絶縁基体１上面に
半導体素子５を搭載させ、半導体装置となすとともにこ
れを外部電気回路基板上に実装した後、半導体素子５の
作動時に発する熱が絶縁基体１と外部電気回路基板の両
者に繰り返し印加され、絶縁基体１と外部電気回路基板
の熱膨張係数の相違に起因して熱応力が発生したとして
もその熱応力は外部接続用パッド３が絶縁基体１下面の
狭領域に集中して形成されていることから外部接続用パ
ッド３と外部電気回路基板の配線導体との接合部に大き
く作用することはなく、その結果、外部接続用パッド３
を外部電気回路基板の配線導体に強固に接合させ、半導
体素子５の各電極を長期間にわたり所定の外部電気回路
に電気的に接続させることが可能となる。
【００１５】尚、前記外部接続用パッド３の最外部に位
置するものを結んで囲まれる領域の面積が絶縁基体１下
面の全面積に対し５０％以上となると絶縁基体１と外部
電気回路基板との熱膨張係数の相違に起因して発生する
熱応力によって外部接続用パッド３が外部電気回路基板
の配線導体より剥離してしまう。従って、前記外部接続
用パッド３の最外部に位置するものを結んで囲まれる領
域の面積は絶縁基体１下面の全面積に対し５０％以内に
特定される。
置するものを結んで囲まれる領域の面積が絶縁基体１下
面の全面積に対し５０％以上となると絶縁基体１と外部
電気回路基板との熱膨張係数の相違に起因して発生する
熱応力によって外部接続用パッド３が外部電気回路基板
の配線導体より剥離してしまう。従って、前記外部接続
用パッド３の最外部に位置するものを結んで囲まれる領
域の面積は絶縁基体１下面の全面積に対し５０％以内に
特定される。
【００１６】また前記絶縁基体１の下面で外部接続用パ
ッド３の最外部に位置するものを結んで囲まれる領域の
外側に外部接続用パッド３と実質的に同一の厚みを有す
るダミーのパッドを被着させておくと外部電気回路基板
に実装する際、絶縁基体１の外部電気回路基板に対する
傾きが是正され、その結果、絶縁基体１下面の外部接続
用パッド３を外部電気回路基板の配線導体に確実強固に
接合させることが可能となる。従って、前記絶縁基体１
の下面には外部接続用パッド３の最外部に位置するもの
を結んで囲まれる領域の外側に外部接続用パッド３と実
質的に同一の厚みを有するダミーのパッドを被着させて
おくことが好ましい。
ッド３の最外部に位置するものを結んで囲まれる領域の
外側に外部接続用パッド３と実質的に同一の厚みを有す
るダミーのパッドを被着させておくと外部電気回路基板
に実装する際、絶縁基体１の外部電気回路基板に対する
傾きが是正され、その結果、絶縁基体１下面の外部接続
用パッド３を外部電気回路基板の配線導体に確実強固に
接合させることが可能となる。従って、前記絶縁基体１
の下面には外部接続用パッド３の最外部に位置するもの
を結んで囲まれる領域の外側に外部接続用パッド３と実
質的に同一の厚みを有するダミーのパッドを被着させて
おくことが好ましい。
【００１７】前記絶縁基体１の上面に被着形成する半導
体素子接続用パッド２、絶縁基体１の下面に被着形成す
る外部接続用パッド３及び絶縁基体１の内部に形成され
半導体素子接続用パッド２と外部接続用パッド３を接続
する配線導体４はそのいずれもがタングステン、モリブ
デン、マンガン等の金属粉末で形成されており、例え
ば、タングステン等の金属粉末に適当な有機バインダ
ー、溶剤、可塑剤等を添加混合して得た金属ペーストを
絶縁基体１と成るセラミックグリーンシートに予めスク
リーン印刷法等の厚膜手法により所定パターンに印刷塗
布しておくことによって絶縁基体１の所定位置に所定形
状に被着形成される。
体素子接続用パッド２、絶縁基体１の下面に被着形成す
る外部接続用パッド３及び絶縁基体１の内部に形成され
半導体素子接続用パッド２と外部接続用パッド３を接続
する配線導体４はそのいずれもがタングステン、モリブ
デン、マンガン等の金属粉末で形成されており、例え
ば、タングステン等の金属粉末に適当な有機バインダ
ー、溶剤、可塑剤等を添加混合して得た金属ペーストを
絶縁基体１と成るセラミックグリーンシートに予めスク
リーン印刷法等の厚膜手法により所定パターンに印刷塗
布しておくことによって絶縁基体１の所定位置に所定形
状に被着形成される。
【００１８】更に前記絶縁基体１に被着形成した半導体
素子接続用パッド２及び外部接続用パッド３はその露出
表面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡
れ性の良い良導電性の金属をメッキ法等により１μｍ乃
至２０μｍの厚みに被着させておくと半導体素子接続用
パッド２及び外部接続用パッド３の酸化腐食を有効に防
止することができるとともに半導体素子接続用パッド２
とバンプ６を介しての半導体素子５の電極との接続及び
外部接続用パッド３と外部電気回路基板の配線導体との
半田を介しての接合を確実、強固となすことができる。
従って、前記絶縁基体１に被着形成させた半導体素子接
続用パッド２及び外部接続用パッド３はその露出表面に
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の
良い良導電性の金属をメッキ法等により１μｍ乃至２０
μｍの厚みに被着させておくことが好ましい。
素子接続用パッド２及び外部接続用パッド３はその露出
表面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡
れ性の良い良導電性の金属をメッキ法等により１μｍ乃
至２０μｍの厚みに被着させておくと半導体素子接続用
パッド２及び外部接続用パッド３の酸化腐食を有効に防
止することができるとともに半導体素子接続用パッド２
とバンプ６を介しての半導体素子５の電極との接続及び
外部接続用パッド３と外部電気回路基板の配線導体との
半田を介しての接合を確実、強固となすことができる。
従って、前記絶縁基体１に被着形成させた半導体素子接
続用パッド２及び外部接続用パッド３はその露出表面に
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の
良い良導電性の金属をメッキ法等により１μｍ乃至２０
μｍの厚みに被着させておくことが好ましい。
【００１９】かくして本発明の半導体素子搭載用配線基
板によれば、絶縁基体１の上面に半導体素子５を該半導
体素子５の各電極と半導体素子接続用パッド２とが金や
半田等から成るバンプ６を介して電気的に接続されるよ
うに搭載するとともに半導体素子５をエポキシ樹脂等の
樹脂製被覆材７で被覆することによって製品としての半
導体装置となり、かかる半導体装置は半導体素子搭載用
配線基板の絶縁基体１下面に被着形成されている外部接
続用パッド３を外部電気回路基板の配線導体に当接させ
るとともに両者を半田を介し接合させることによって外
部電気回路基板上に実装され、同時に半導体素子５の各
電極が半導体素子接続用パッド２、配線導体４及び外部
接続用パッド３を介して外部電気回路に電気的に接続さ
れる。
板によれば、絶縁基体１の上面に半導体素子５を該半導
体素子５の各電極と半導体素子接続用パッド２とが金や
半田等から成るバンプ６を介して電気的に接続されるよ
うに搭載するとともに半導体素子５をエポキシ樹脂等の
樹脂製被覆材７で被覆することによって製品としての半
導体装置となり、かかる半導体装置は半導体素子搭載用
配線基板の絶縁基体１下面に被着形成されている外部接
続用パッド３を外部電気回路基板の配線導体に当接させ
るとともに両者を半田を介し接合させることによって外
部電気回路基板上に実装され、同時に半導体素子５の各
電極が半導体素子接続用パッド２、配線導体４及び外部
接続用パッド３を介して外部電気回路に電気的に接続さ
れる。
【００２０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では半導体
素子接続用パッド２と外部接続用パッド３を接続する配
線導体４を絶縁基体１の内部に形成したが、これを絶縁
基体１の外表面に形成してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では半導体
素子接続用パッド２と外部接続用パッド３を接続する配
線導体４を絶縁基体１の内部に形成したが、これを絶縁
基体１の外表面に形成してもよい。
【００２１】
【発明の効果】本発明の半導体素子搭載用配線基板によ
れば、外部接続用パッドを絶縁基体下面の狭領域に集中
させて形成したことから上面に半導体素子を搭載させ、
半導体装置となすとともにこれを外部電気回路基板上に
実装した後、半導体素子の作動時に発する熱が半導体素
子搭載用配線基板の絶縁基体と外部電気回路基板の両者
に繰り返し印加されて半導体素子搭載用配線基板の絶縁
基体と外部電気回路基板の熱膨張係数の相違に起因する
熱応力が発生したとしてもその熱応力は外部接続用パッ
ドと外部電気回路基板の配線導体との接合部に大きく作
用することはなく、その結果、外部接続用パッドを外部
電気回路基板の配線導体に強固に接合させ、半導体素子
の各電極を長期間にわたり所定の外部電気回路に電気的
に接続させることが可能となる。
れば、外部接続用パッドを絶縁基体下面の狭領域に集中
させて形成したことから上面に半導体素子を搭載させ、
半導体装置となすとともにこれを外部電気回路基板上に
実装した後、半導体素子の作動時に発する熱が半導体素
子搭載用配線基板の絶縁基体と外部電気回路基板の両者
に繰り返し印加されて半導体素子搭載用配線基板の絶縁
基体と外部電気回路基板の熱膨張係数の相違に起因する
熱応力が発生したとしてもその熱応力は外部接続用パッ
ドと外部電気回路基板の配線導体との接合部に大きく作
用することはなく、その結果、外部接続用パッドを外部
電気回路基板の配線導体に強固に接合させ、半導体素子
の各電極を長期間にわたり所定の外部電気回路に電気的
に接続させることが可能となる。
【図１】本発明の半導体素子搭載用配線基板の一実施例
を示す断面図である。
を示す断面図である。
【図２】従来の半導体素子搭載用配線基板の断面図であ
る。
る。
１・・・・・・絶縁基体 ２・・・・・・半導体素子接続用パッド ３・・・・・・外部接続用パッド ４・・・・・・配線導体
Claims (2)
- 【請求項１】絶縁基体の上面に半導体素子の電極がバン
プを介して接続される複数個の半導体素子接続用パッド
を、下面に外部電気回路基板の配線導体と接続される複
数個の外部接続用パッドを、内部及び／または外表面に
前記半導体素子接続用パッドと外部接続用パッドを電気
的に接続する配線導体を被着形成した半導体素子搭載用
配線基板であって、前記外部接続用パッドの最外部を結
んで囲まれる領域の面積が絶縁基体下面の全面積に対し
５０％以内であることを特徴とする半導体素子搭載用配
線基板。 - 【請求項２】前記絶縁基体の下面で外部接続用パッドの
最外部を結んで囲まれる領域の外側にダミーパッドを被
着させたことを特徴とする請求項１に記載の半導体素子
搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23518895A JPH0982836A (ja) | 1995-09-13 | 1995-09-13 | 半導体素子搭載用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23518895A JPH0982836A (ja) | 1995-09-13 | 1995-09-13 | 半導体素子搭載用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982836A true JPH0982836A (ja) | 1997-03-28 |
Family
ID=16982384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23518895A Pending JPH0982836A (ja) | 1995-09-13 | 1995-09-13 | 半導体素子搭載用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004738A (ja) * | 2002-04-30 | 2004-01-08 | Samsung Electronics Co Ltd | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
-
1995
- 1995-09-13 JP JP23518895A patent/JPH0982836A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004738A (ja) * | 2002-04-30 | 2004-01-08 | Samsung Electronics Co Ltd | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
| JP4572060B2 (ja) * | 2002-04-30 | 2010-10-27 | サムスン エレクトロニクス カンパニー リミテッド | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JPH0982836A (ja) | 半導体素子搭載用配線基板 | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000049193A (ja) | 半導体素子の実装構造体 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004281470A (ja) | 配線基板 | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH09223755A (ja) | 半導体素子収納用パッケージ | |
| JP4557461B2 (ja) | 配線基板 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2763470B2 (ja) | 配線基板 | |
| JPH06196585A (ja) | 回路基板 | |
| JP2002299514A (ja) | 電子部品搭載用基板 | |
| JPH11214587A (ja) | 半導体装置 | |
| JPH10189831A (ja) | 半導体装置の製造方法 | |
| JPH08335777A (ja) | 多層薄膜配線基板 | |
| JP2004281472A (ja) | 配線基板 |