JPH11214587A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11214587A
JPH11214587A JP1034798A JP1034798A JPH11214587A JP H11214587 A JPH11214587 A JP H11214587A JP 1034798 A JP1034798 A JP 1034798A JP 1034798 A JP1034798 A JP 1034798A JP H11214587 A JPH11214587 A JP H11214587A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating base
semiconductor device
coating material
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1034798A
Other languages
English (en)
Inventor
Shingo Sato
慎吾 佐藤
Shiyouji Uegaki
祥司 植垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1034798A priority Critical patent/JPH11214587A/ja
Publication of JPH11214587A publication Critical patent/JPH11214587A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

(57)【要約】 【課題】樹脂製被覆材と絶縁基体との間に剥離が発生
し、半導体素子の気密封止が破れて半導体素子を長期間
にわたり安定に作動させることができない。 【解決手段】四角形状をなし、上面に半導体素子5が搭
載される搭載部1aと、該搭載部1aに搭載される半導
体素子5の各電極を外部電気回路に電気的に接続するた
めの複数個の配線層2が被着された絶縁基体1と、前記
絶縁基体1の搭載部1aに搭載された半導体素子5と、
該半導体素子5の表面及び絶縁基体1上面に被着され、
半導体素子5を気密に封止する樹脂製被覆材7とから成
る半導体装置であって、前記絶縁基体1は上面の少なく
とも4隅に段差部1bが形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコンピュータ等の情
報処理装置に実装される半導体装置に関し、より詳細に
は半導体素子を樹脂製被覆層で被覆した樹脂モールドタ
イプの半導体装置に関するものである。
【0002】
【従来の技術】従来、コンピュータ等の情報処理装置に
実装される樹脂モールドタイプの半導体装置は、一般に
酸化アルミニウム質焼結体等の電気絶縁材料から成り、
その上面に半導体素子が搭載される搭載部を有する四角
形状の絶縁基体と、該絶縁基体の上面に半導体素子接続
用パッドを、絶縁基体の下面に外部接続用パッドを有す
る複数個の配線層と、半導体素子と、樹脂製被覆材とに
より構成されており、絶縁基体上面の搭載部に半導体素
子を、該半導体素子の各電極と半導体素子接続用パッド
とが金や半田等の金属バンプから成る電気的接続手段を
介し電気的に接続されるようにして搭載し、しかる後、
半導体素子及び絶縁基体上面にエポキシ樹脂前駆体等を
滴下するとともにこれを所定温度で熱硬化させ、半導体
素子をエポキシ樹脂等から成る樹脂製被覆材で気密に封
止することによって製品としての半導体装置となる。
【0003】かかる半導体装置は配線層の絶縁基体下面
に被着形成されている外部接続用パッドを外部電気回路
基板の配線導体に当接させ、外部接続用パッドと外部電
気回路基板の配線導体とを半田を介し接合させることに
よって外部電気回路基板上に実装され、同時に半導体素
子の各電極は配線層を介して外部電気回路に電気的に接
続されるようになっている。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は、一般に絶縁基体が酸化アルミニウム
質焼結体で形成されており、その熱膨張係数が約7pp
m/℃であるのに対し、半導体素子を気密に封止するエ
ポキシ樹脂等から成る樹脂製被覆材の熱膨張係数は約3
0ppm/℃で両者大きく相違することから、絶縁基体
と樹脂製被覆材の両方に半導体素子が作動時に発生した
熱等が繰り返し印加されると、絶縁基体と樹脂製被覆材
との熱膨張係数の相違に起因して発生する熱応力によっ
て絶縁基体と樹脂製被覆材との接合部、特に絶縁基体の
4隅の結合部に剥離が発生するとともにこれが絶縁基体
の中心部に向かって徐々に進行し、その結果、半導体素
子の気密封止が破れ、半導体素子を長期間にわたり安定
に作動させることができないという欠点を有していた。
【0005】また樹脂製被覆材が絶縁基体より剥離する
際に同時に配線層の一部が絶縁基体より剥離し、断線し
て半導体素子の各電極と外部電気回路との電気的接続が
破れてしまうという欠点も有していた。
【0006】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体と樹脂製被覆材とを強固に接合
させ、樹脂製被覆材による半導体素子の気密封止を完全
として半導体素子を長期間にわたり正常、かつ安定に作
動させることができ、且つ半導体素子の各電極を所定の
外部電気回路に確実、強固に接続させるとができる半導
体装置を提供することにある。
【0007】
【課題を解決するための手段】本発明は、四角形状をな
し、上面に半導体素子が搭載される搭載部と、該搭載部
に搭載される半導体素子の各電極を外部電気回路に電気
的に接続するための複数個の配線層が被着された絶縁基
体と、前記絶縁基体の搭載部に搭載された半導体素子
と、該半導体素子の表面及び絶縁基体上面に被着され、
半導体素子を気密に封止する樹脂製被覆材とから成る半
導体装置であって、前記絶縁基体は上面の少なくとも4
隅に段差部が形成されていることを特徴とするものであ
る。
【0008】また本発明は、前記段差部の深さが0.0
5mm以上であることを特徴とするものである。
【0009】本発明の半導体装置によれば、四角形状を
なす絶縁基体の上面の4隅に深さが、例えば、0.05
mm以上の段差部を形成したことから、絶縁基体と樹脂
製被覆材の熱膨張係数の相違に伴う熱応力によって絶縁
基体の4隅において絶縁基体と樹脂製被覆材との間に剥
離が発生したとしてもその剥離の進行は前記段差部で有
効に阻止され、その結果、樹脂製被覆材で半導体素子を
常に確実に気密封止することができ、半導体素子を長期
間にわたり安定に作動させることが可能となる。
【0010】また同時に配線層が絶縁基体より剥離して
断線することも殆どなく、これによって半導体素子の各
電極は配線層を介して所定の外部電気回路に確実に電気
的接続される。
【0011】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1及び図2は本発明の半導体装置の一
実施例を示し、1は絶縁基体、2は配線層、3は配線層
2の一端に設けた半導体素子接続パッド、4は配線層2
の他端に設けた外部接続用パッドである。
【0012】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス質焼結体等の電気
絶縁材料から成り、略四角形状の平板状をなし、その上
面に半導体素子5が搭載される搭載部1aを有してい
る。
【0013】前記絶縁基体1は半導体素子5を支持する
支持部材として作用し、例えば、酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原料粉末に適当な有
機バインダー、溶剤等を添加混合して泥漿物を作るとと
もに該泥漿物をドクターブレード法やカレンダーロール
法等を採用することによってセラミックグリーンシート
(セラミック生シート)と成し、しかる後、前記セラミ
ックグリーンシートに適当な打ち抜き加工を施し、所定
形状となすとともにこれを複数枚積層し高温(約160
0℃)で焼成することによって製作される。
【0014】前記絶縁基体1はその上面から下面にかけ
て複数個の配線層2が被着されており、絶縁基体1上面
に位置する配線層2の端部には半導体素子5の各電極が
接続される半導体素子接続用パッド3が、また絶縁基体
1下面に位置する配線層2の端部には外部接続用パッド
4が各々形成されている。
【0015】前記絶縁基体1の上面に形成されている半
導体素子接続用パッド3は半導体素子5の各電極を外部
接続用パッド4に接続する作用をなし、該半導体素子接
続用パッド3には半導体素子5の各電極が金や半田等の
バンプから成る電気的接続手段6を介して接合され、こ
れによって半導体素子5は絶縁基体1上に搭載されると
ともに各電極が半導体素子接続用パッド3に電気的に接
続されることとなる。
【0016】また前記絶縁基体1の下面に形成されてい
る外部接続用パッド4は半導体素子5の各電極が電気的
に接続されている配線層2を外部電気回路に接続する作
用をなし、外部電気回路基板の配線導体に半田等のロウ
材を介して接合される。
【0017】前記半導体素子接続用パッド3及び外部接
続用パッド4を有する配線層2はタングステンやモリブ
デン、マンガン等の金属材料により形成されており、例
えば、タングステン等の金属粉末に適当な有機バインダ
ー,溶剤等を添加混合して金属ペーストを得、しかる
後、この金属ペーストを焼成によって絶縁基体1と成る
セラミックグリーンシートにスクリーン印刷法等により
所定パターンに印刷塗布しておくことによって絶縁基体
1の所定位置に所定形状に被着形成される。
【0018】なお、前記半導体素子接続用パッド3及び
外部接続用パッド4を有する配線層2はその露出する表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い良導電性の金属をメッキ法等により1μm乃至
20μmの厚みに被着させておくと半導体素子接続用パ
ッド2及び外部接続用パッド3を有する配線層2の酸化
腐食を有効に防止することができるとともに半導体素子
接続用パッド2と電気的接続手段6を介しての半導体素
子5の電極との接続及び外部接続用パッド3と外部電気
回路基板の配線導体との半田を介しての接合を確実、強
固となすことができる。従って、前記半導体素子接続用
パッド3及び外部接続用パッド4を有する配線層2はそ
の露出する表面にニッケル、金等の耐蝕性に優れ、且つ
ロウ材と濡れ性の良い良導電性の金属をメッキ法等によ
リ1μm乃至20μmの厚みに被着させておくことが好
ましい。
【0019】また前記半導体素子接続用パッド3及び外
部接続用パッド4を有する配線層2が被着された絶縁基
体1はその上面に半導体素子5が搭載された後、絶縁基
体1上面及び半導体素子5表面に樹脂製被覆材7が被着
されて製品としての半導体装置が完成する。
【0020】前記樹脂製被覆材7はエポキシ樹脂等の有
機樹脂からなり、エポキシ樹脂前駆体を半導体素子5の
表面及び半導体素子5が搭載されている絶縁基体1の上
面に滴下するとともにこれを所定の温度(約150℃)
で熱処理し、エポキシ樹脂前駆体を熱硬化させることに
よって半導体素子5を気密に封止するように形成され
る。
【0021】かかる半導体装置は配線層2の絶縁基体1
下面に形成した外部接続用パッド4を外部電気回路基板
の配線導体に当接させ、外部接続用パッド4と外部電気
回路基板の配線導体とを半田を介し接合させることによ
って外部電気回路基板上に実装され、同時に半導体素子
5の各電極は配線層2を介して外部電気回路に電気的に
接続されるようになっている。
【0022】本発明の半導体装置においては、絶縁基体
1上面の4隅に段差部1bを形成しておくことが重要で
ある。
【0023】前記段差部1bは絶縁基体1の4隅におい
て絶縁基体1と樹脂製被覆材7との間に発生した剥離が
絶縁基体1の中心部に向かって進行するのを阻止する作
用をなし、絶縁基体1と樹脂製被覆材7の熱膨張係数の
相違に起因して発生する熱応力によって絶縁基体の4隅
で絶縁基体と樹脂製被覆材との間に剥離が発生したとし
てもその剥離は前記段差部1bによって絶縁基体1の中
心部に進行することはなく、その結果、半導体素子5を
樹脂製被覆材7で常に確実に気密封止することができ、
半導体素子5を長期間にわたり安定に作動させることが
可能となる。
【0024】また同時に樹脂製被覆材7と絶縁基体1と
の剥離に伴って発生する配線層2の絶縁基体1からの剥
離も有効に防止でき、配線層2の断線を殆どなくして半
導体素子5の各電極を配線層2を介し所定の外部電気回
路に確実に電気的接続することもできる。
【0025】前記絶縁基体1上面の4隅に形成する段差
部1bはその深さが0.05mm未満となると絶縁基体
と樹脂製被覆材との間に発生した剥離が絶縁基体1の中
心部に向かって進行するのを有効に防止することができ
ず、半導体素子5を樹脂製被覆材7で完全に気密封止す
ることができなくなる危険性がある。従って、前記絶縁
基体1上面の4隅に形成する段差部1bはその深さを
0.05mm以上としておくことが好ましい。
【0026】前記絶縁基体1上面の4隅に形成する段差
部1bは絶縁基体1の上面に研削加工を施すことによっ
て、或いは焼成によって絶縁基体1となる複数枚のセラ
ミックグリーンシートのうち最上部に配されるセラミッ
クグリーンシートの角部を予めプレス打ち抜き加工等に
より部分的に切除しておくことによって所定深さ、所定
形状に形成される。
【0027】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では段差
部1bを絶縁基体と樹脂性被覆材との間で最も剥離が発
生し易い絶縁基体1上面の4隅に形成したもので説明し
たが、段差部1bを絶縁基体1上面の外周部全周にわた
って形成してもよい。
【0028】また上述の実施例では半導体素子5の各電
極と配線層2の半導体素子接続用パッド3とを接続する
電気的接続手段6として半田や金等から成るバンプを使
用したがこれをアルミニウムや金等から成るボンディン
グワイヤを使用してもよい。
【0029】更に前記絶縁基体1上面の4隅に形成する
段差部1bはその平面形状が四角形状、扇状に形成され
る。
【0030】
【発明の効果】本発明の半導体装置によれば、四角形状
をなす絶縁基体の上面の4隅に深さが、例えば、0.0
5mm以上の段差部を形成したことから、絶縁基体と樹
脂製被覆材の熱膨張係数の相違に伴う熱応力によって絶
縁基体の4隅において絶縁基体と樹脂製被覆材との間に
剥離が発生したとしてもその剥離の進行は前記段差部で
有効に阻止され、その結果、樹脂製被覆材で半導体素子
を常に確実に気密封止することができ、半導体素子を長
期間にわたり安定に作動させることが可能となる。
【0031】また同時に配線層が絶縁基体より剥離して
断線することも殆どなく、これによって半導体素子の各
電極は配線層を介して所定の外部電気回路に確実に電気
的接続される。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【図2】図1に示す半導体装置の要部拡大断面図であ
る。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・配線層 3・・・・・・半導体素子接続用パッド 4・・・・・・外部接続用パッド 5・・・・・・半導体素子 7・・・・・・樹脂性被覆材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】四角形状をなし、上面に半導体素子が搭載
    される搭載部と、該搭載部に搭載される半導体素子の各
    電極を外部電気回路に電気的に接続するための複数個の
    配線層が被着された絶縁基体と、前記絶縁基体の搭載部
    に搭載された半導体素子と、該半導体素子の表面及び絶
    縁基体上面に被着され、半導体素子を気密に封止する樹
    脂製被覆材とから成る半導体装置であって、前記絶縁基
    体は上面の少なくとも4隅に段差部が形成されているこ
    とを特徴とする半導体装置。
  2. 【請求項2】前記段差部の深さが0.05mm以上であ
    ることを特徴とする請求項1に記載の半導体装置。
JP1034798A 1998-01-22 1998-01-22 半導体装置 Pending JPH11214587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1034798A JPH11214587A (ja) 1998-01-22 1998-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1034798A JPH11214587A (ja) 1998-01-22 1998-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH11214587A true JPH11214587A (ja) 1999-08-06

Family

ID=11747670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1034798A Pending JPH11214587A (ja) 1998-01-22 1998-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH11214587A (ja)

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP2000040774A (ja) 半導体装置
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3526508B2 (ja) 半導体素子収納用パッケージ
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JPH11214587A (ja) 半導体装置
JPH08125291A (ja) 配線基板及びその製造方法
JP3838940B2 (ja) 配線基板
JP3297577B2 (ja) 半導体素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3281778B2 (ja) 半導体装置
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2004119909A (ja) 配線基板
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JPH08162589A (ja) 半導体装置
JP2003158220A (ja) 配線基板
JP2001185675A (ja) 半導体装置
JP3336136B2 (ja) 半導体素子収納用パッケージ
JP2003243553A (ja) 配線基板
JPH1074856A (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2789369B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0982836A (ja) 半導体素子搭載用配線基板