JPH08162589A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08162589A JPH08162589A JP30258394A JP30258394A JPH08162589A JP H08162589 A JPH08162589 A JP H08162589A JP 30258394 A JP30258394 A JP 30258394A JP 30258394 A JP30258394 A JP 30258394A JP H08162589 A JPH08162589 A JP H08162589A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- external lead
- insulating base
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】内部の半導体素子を常に低温として正常、且つ
安定に作動させることが可能な半導体装置を提供する。 【構成】上面中央部に半導体素子３が搭載される搭載部
１ａ及び該搭載部１ａから外周部にかけて導出するメタ
ライズ配線層４を有する絶縁基体１と、前記絶縁基体１
の搭載部１ａに搭載され、電極３ａが前記メタライズ配
線層４に金属バンプ５を介して接続されている半導体素
子３と、前記絶縁基体１及び半導体素子３を被覆するモ
ールド樹脂７とから成る半導体装置であって、前記半導
体素子３はその厚み方向に貫通する貫通孔３ｂが形成さ
れている。
安定に作動させることが可能な半導体装置を提供する。 【構成】上面中央部に半導体素子３が搭載される搭載部
１ａ及び該搭載部１ａから外周部にかけて導出するメタ
ライズ配線層４を有する絶縁基体１と、前記絶縁基体１
の搭載部１ａに搭載され、電極３ａが前記メタライズ配
線層４に金属バンプ５を介して接続されている半導体素
子３と、前記絶縁基体１及び半導体素子３を被覆するモ
ールド樹脂７とから成る半導体装置であって、前記半導
体素子３はその厚み方向に貫通する貫通孔３ｂが形成さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。
処理装置に使用される半導体装置に関するものである。
【０００２】
【従来技術】従来、コンピューター等の情報処理装置に
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、該ダイパッドを取り囲みダイパ
ッド近傍から所定間隔で延出する多数の外部リード端子
と、前記半導体素子、ダイパッド及び外部リード端子の
一部を被覆するモールド樹脂とで形成されており、かか
る半導体装置は、ダイパッドと多数の外部リード端子と
が枠状の連結帯を介して一体に連結形成されたリードフ
レームを準備するとともに該リードフレームのダイパッ
ド上面に半導体素子を搭載固定し、次に前記半導体素子
の各電極と外部リード端子とをボンディングワイヤーを
介して電気的に接続するとともに前記半導体素子、ダイ
パッド及び外部リード端子の一部をモールド樹脂により
被覆することによって製作されている。
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、該ダイパッドを取り囲みダイパ
ッド近傍から所定間隔で延出する多数の外部リード端子
と、前記半導体素子、ダイパッド及び外部リード端子の
一部を被覆するモールド樹脂とで形成されており、かか
る半導体装置は、ダイパッドと多数の外部リード端子と
が枠状の連結帯を介して一体に連結形成されたリードフ
レームを準備するとともに該リードフレームのダイパッ
ド上面に半導体素子を搭載固定し、次に前記半導体素子
の各電極と外部リード端子とをボンディングワイヤーを
介して電気的に接続するとともに前記半導体素子、ダイ
パッド及び外部リード端子の一部をモールド樹脂により
被覆することによって製作されている。
【０００３】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
【０００４】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を０．
３ｍｍ以下の極めて狭いものとすることが困難であり、
そのため近時の高集積化が進み電極数が大幅に増大した
半導体素子を搭載させた場合、半導体素子に近接して多
数の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を０．
３ｍｍ以下の極めて狭いものとすることが困難であり、
そのため近時の高集積化が進み電極数が大幅に増大した
半導体素子を搭載させた場合、半導体素子に近接して多
数の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
【０００５】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部から外周部に
かけて扇状に高密度に導出する多数のメタライズ配線層
を有する絶縁基体及び内端が前記絶縁基体外周部位にお
けるメタライズ配線層の間隔と実質的に同一の間隔で配
置された多数の外部リード端子を外端部で枠状の連結帯
により一体に連結して成るリードフレームを準備すると
ともに該絶縁基体のメタライズ配線層に外部リード端子
の内端を銀ロウ、半田、金−錫ロウ等のロウ材を介して
接合させ、しかる後、前記絶縁基体の搭載部に半導体素
子を該半導体素子の各電極とメタライズ配線層とが金属
バンプを介して電気的に接続されるようにして搭載固定
するとともに前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂により被覆するようになした
半導体装置が提案されている。
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部から外周部に
かけて扇状に高密度に導出する多数のメタライズ配線層
を有する絶縁基体及び内端が前記絶縁基体外周部位にお
けるメタライズ配線層の間隔と実質的に同一の間隔で配
置された多数の外部リード端子を外端部で枠状の連結帯
により一体に連結して成るリードフレームを準備すると
ともに該絶縁基体のメタライズ配線層に外部リード端子
の内端を銀ロウ、半田、金−錫ロウ等のロウ材を介して
接合させ、しかる後、前記絶縁基体の搭載部に半導体素
子を該半導体素子の各電極とメタライズ配線層とが金属
バンプを介して電気的に接続されるようにして搭載固定
するとともに前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂により被覆するようになした
半導体装置が提案されている。
【０００６】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。
【０００７】
【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体と半導体素子との間に金属バンプ
の高さ分だけ隙間が形成され、該隙間が狭いために絶縁
基体、半導体素子及び外部リード端子の一部をモールド
樹脂により被覆する際に前記絶縁基体と半導体素子との
隙間に存在する空気が外部に良好に排出されず絶縁基体
と半導体素子との間に残留して熱伝導率の悪い空隙が多
数形成されてしまい、その結果、半導体素子が作動時に
発生する熱が絶縁基体及びモールド樹脂を介して外部に
良好に放散除去されず、半導体素子が該半導体素子自身
の発生する熱で高温となり、半導体素子に熱破壊や誤動
作を発生させてしまうという欠点を誘発した。
導体装置は、絶縁基体と半導体素子との間に金属バンプ
の高さ分だけ隙間が形成され、該隙間が狭いために絶縁
基体、半導体素子及び外部リード端子の一部をモールド
樹脂により被覆する際に前記絶縁基体と半導体素子との
隙間に存在する空気が外部に良好に排出されず絶縁基体
と半導体素子との間に残留して熱伝導率の悪い空隙が多
数形成されてしまい、その結果、半導体素子が作動時に
発生する熱が絶縁基体及びモールド樹脂を介して外部に
良好に放散除去されず、半導体素子が該半導体素子自身
の発生する熱で高温となり、半導体素子に熱破壊や誤動
作を発生させてしまうという欠点を誘発した。
【０００８】
【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたもので、その目的は内部の半導体素子を常に低温
として正常、且つ安定に作動させることが可能な半導体
装置を提供することにある。
されたもので、その目的は内部の半導体素子を常に低温
として正常、且つ安定に作動させることが可能な半導体
装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に金属バンプを介して接続されている半
導体素子と、前記絶縁基体及び半導体素子を被覆するモ
ールド樹脂とから成る半導体装置であって、前記半導体
素子はその厚み方向に貫通する貫通孔が形成されている
ことを特徴とするものである。
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に金属バンプを介して接続されている半
導体素子と、前記絶縁基体及び半導体素子を被覆するモ
ールド樹脂とから成る半導体装置であって、前記半導体
素子はその厚み方向に貫通する貫通孔が形成されている
ことを特徴とするものである。
【００１０】
【作用】本発明の半導体装置は、絶縁基体に搭載される
半導体素子の厚み方向に貫通孔を有していることから、
絶縁基体上に半導体素子を金属バンプを介して搭載後、
前記絶縁基体及び半導体素子をモールド樹脂で被覆する
際、絶縁基体と半導体素子との間に存在する空気は前記
半導体素子に設けた孔から外部に良好に排出され、その
結果、絶縁基体と半導体素子との間に熱伝導率の悪い空
隙が多量に発生することは一切ない。
半導体素子の厚み方向に貫通孔を有していることから、
絶縁基体上に半導体素子を金属バンプを介して搭載後、
前記絶縁基体及び半導体素子をモールド樹脂で被覆する
際、絶縁基体と半導体素子との間に存在する空気は前記
半導体素子に設けた孔から外部に良好に排出され、その
結果、絶縁基体と半導体素子との間に熱伝導率の悪い空
隙が多量に発生することは一切ない。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は、本発明の半導体装置の一実施例を示し、１
は絶縁基体、２は外部リード端子、３は半導体素子であ
る。
る。図１は、本発明の半導体装置の一実施例を示し、１
は絶縁基体、２は外部リード端子、３は半導体素子であ
る。
【００１２】前記絶縁基体１は、その上面中央部に半導
体素子を搭載する搭載部１ａを有しており、該搭載部１
ａには半導体素子３が搭載実装される。
体素子を搭載する搭載部１ａを有しており、該搭載部１
ａには半導体素子３が搭載実装される。
【００１３】前記絶縁基体１は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシート（セラミック
生シート）を得、しかる後、前記セラミックグリーンシ
ートを打ち抜き加工法等により適当な形状に打ち抜くと
ともに必要に応じて複数枚を積層し、最後に前記セラミ
ックグリーンシートを還元雰囲気中約１６００℃の温度
で焼成することによって製作される。
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシート（セラミック
生シート）を得、しかる後、前記セラミックグリーンシ
ートを打ち抜き加工法等により適当な形状に打ち抜くと
ともに必要に応じて複数枚を積層し、最後に前記セラミ
ックグリーンシートを還元雰囲気中約１６００℃の温度
で焼成することによって製作される。
【００１４】また、前記絶縁基体１は、その搭載部１ａ
から外周部にかけて扇状に広がる多数のメタライズ配線
層４が被着形成されており、該メタライズ配線層４の搭
載部１ａ周辺部位には半導体素子３の各電極が半田等の
金属から成る金属バンプ５を介して電気的に接続された
状態で接合され、また絶縁基体１の外周部位には外部電
気回路と接続される外部リード端子２がロウ材６を介し
て接合される。
から外周部にかけて扇状に広がる多数のメタライズ配線
層４が被着形成されており、該メタライズ配線層４の搭
載部１ａ周辺部位には半導体素子３の各電極が半田等の
金属から成る金属バンプ５を介して電気的に接続された
状態で接合され、また絶縁基体１の外周部位には外部電
気回路と接続される外部リード端子２がロウ材６を介し
て接合される。
【００１５】前記メタライズ配線層４は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体１となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体１の搭載部１ａか
ら絶縁基体１外周部上面にかけて扇状に広がるように被
着形成される。
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体１となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体１の搭載部１ａか
ら絶縁基体１外周部上面にかけて扇状に広がるように被
着形成される。
【００１６】前記メタライズ配線層４にロウ材６を介し
て接合される外部リード端子２は、内部に収容する半導
体素子３を外部電気回路に接続する作用を為し、外部リ
ード端子２を外部電気回路基板の配線導体に接続するこ
とにより、半導体素子３がメタライズ配線層４及び外部
リード端子２を介して外部電気回路に電気的に接続され
ることとなる。
て接合される外部リード端子２は、内部に収容する半導
体素子３を外部電気回路に接続する作用を為し、外部リ
ード端子２を外部電気回路基板の配線導体に接続するこ
とにより、半導体素子３がメタライズ配線層４及び外部
リード端子２を介して外部電気回路に電気的に接続され
ることとなる。
【００１７】前記外部リード端子２は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
【００１８】尚、前記外部リード端子２を絶縁基体１の
メタライズ配線層４に取着するには、内端が前記絶縁基
体１外周部部位におけるメタライズ配線層４の間隔と実
質的に同一の間隔で配置された多数の外部リード端子２
を外端部で枠状の連結帯により一体に連結して成るリー
ドフレームを準備するとともに絶縁基体１のメタライズ
配線層４上に外部リード端子２の内端を両者の間に銀ロ
ウ、半田、金−錫ロウ等のロウ材６を挟んで載置し、こ
れを前記ロウ６が溶融する温度以上の温度に加熱してロ
ウ材６を溶融させ、しかる後、前記溶融したロウ材６を
冷却固化させる方法が採用される。
メタライズ配線層４に取着するには、内端が前記絶縁基
体１外周部部位におけるメタライズ配線層４の間隔と実
質的に同一の間隔で配置された多数の外部リード端子２
を外端部で枠状の連結帯により一体に連結して成るリー
ドフレームを準備するとともに絶縁基体１のメタライズ
配線層４上に外部リード端子２の内端を両者の間に銀ロ
ウ、半田、金−錫ロウ等のロウ材６を挟んで載置し、こ
れを前記ロウ６が溶融する温度以上の温度に加熱してロ
ウ材６を溶融させ、しかる後、前記溶融したロウ材６を
冷却固化させる方法が採用される。
【００１９】また、前記絶縁体１の搭載部１ａに搭載実
装される半導体素子３は、その下面に多数の電極３ａを
有しており、該電極３ａとメタライズ配線層４とが金属
バンプ５を介して接合されている。
装される半導体素子３は、その下面に多数の電極３ａを
有しており、該電極３ａとメタライズ配線層４とが金属
バンプ５を介して接合されている。
【００２０】前記金属バンプ５は、例えば錫−鉛半田等
の金属からなり、該錫−鉛半田を半導体素子３の各電極
３ａ、或いは絶縁基体１のメタライズ配線層４の所定位
置に予め熔着法やメッキ法等により所定高さに被着させ
ておくことによって形成され、絶縁基体１のメタライズ
配線層４に半導体素子３の各電極３ａ金属バンプ５を介
して接続するには、例えば絶縁基体１の搭載部１ａに半
導体素子３を該半導体素子３の各電極３ａとメタライズ
配線層４との間に金属バンプ５を挟んで載置し、これを
前記半田から成る金属バンプ５が溶融する温度以上の温
度に加熱して前記金属バンプ５を溶融させ、しかる後、
前記溶融した金属バンプ５を冷却固化することによって
接続する方法が採られる。
の金属からなり、該錫−鉛半田を半導体素子３の各電極
３ａ、或いは絶縁基体１のメタライズ配線層４の所定位
置に予め熔着法やメッキ法等により所定高さに被着させ
ておくことによって形成され、絶縁基体１のメタライズ
配線層４に半導体素子３の各電極３ａ金属バンプ５を介
して接続するには、例えば絶縁基体１の搭載部１ａに半
導体素子３を該半導体素子３の各電極３ａとメタライズ
配線層４との間に金属バンプ５を挟んで載置し、これを
前記半田から成る金属バンプ５が溶融する温度以上の温
度に加熱して前記金属バンプ５を溶融させ、しかる後、
前記溶融した金属バンプ５を冷却固化することによって
接続する方法が採られる。
【００２１】更に前記半導体素子３にはその厚み方向に
貫通する貫通孔３ｂが形成されており、該貫通孔３ｂは
絶縁基体１に半導体素子３を搭載後、絶縁基体１、半導
体素子３及び外部リード端子２の一部を後述するモール
ド樹脂７で被覆する際に前記絶縁基体１と半導体素子３
との間に存在する空気を外部に排出する排出孔として作
用する。
貫通する貫通孔３ｂが形成されており、該貫通孔３ｂは
絶縁基体１に半導体素子３を搭載後、絶縁基体１、半導
体素子３及び外部リード端子２の一部を後述するモール
ド樹脂７で被覆する際に前記絶縁基体１と半導体素子３
との間に存在する空気を外部に排出する排出孔として作
用する。
【００２２】前記半導体素子３にはその厚み方向に貫通
する貫通孔３ｂが形成されていることから、モールド樹
脂７により、絶縁基体１、半導体素子３及び外部リード
端子２の一部を被覆する際、絶縁基体１と半導体素子３
との間に存在する空気は、前記半導体素子３に形成され
た貫通孔３ｂから外部に良好に排出され、従って、絶縁
基体１と半導体素子３との間に熱伝導率の悪い空隙が形
成されることは一切なく、その結果、半導体素子３が作
動時に発生する熱は、絶縁基体１及びモールド樹脂７を
介して外部に良好に放散除去され、半導体素子３を常に
低温として正常、且つ安定に作動させることが可能とな
る。
する貫通孔３ｂが形成されていることから、モールド樹
脂７により、絶縁基体１、半導体素子３及び外部リード
端子２の一部を被覆する際、絶縁基体１と半導体素子３
との間に存在する空気は、前記半導体素子３に形成され
た貫通孔３ｂから外部に良好に排出され、従って、絶縁
基体１と半導体素子３との間に熱伝導率の悪い空隙が形
成されることは一切なく、その結果、半導体素子３が作
動時に発生する熱は、絶縁基体１及びモールド樹脂７を
介して外部に良好に放散除去され、半導体素子３を常に
低温として正常、且つ安定に作動させることが可能とな
る。
【００２３】また前記絶縁基体１、半導体素子３及び外
部リード端子２の一部は、エポキシ樹脂等から成るモー
ルド樹脂７により被覆されており、これにより半導体素
子３が内部に気密に封止されることとなる。
部リード端子２の一部は、エポキシ樹脂等から成るモー
ルド樹脂７により被覆されており、これにより半導体素
子３が内部に気密に封止されることとなる。
【００２４】前記絶縁基体１、半導体素子３及び外部リ
ード端子２の一部をモールド樹脂７で被覆するには、半
導体素子３及び外部リード端子２が接合された絶縁基体
１を所定のモールド金型内に配置するとともに該金型内
にエポキシ樹脂等のモールド樹脂を注入し、しかる後、
注入した樹脂を約２００℃の温度、１００ｋｇｆ／ｍｍ
2 の圧力を加えて熱硬化させる方法が採られる。
ード端子２の一部をモールド樹脂７で被覆するには、半
導体素子３及び外部リード端子２が接合された絶縁基体
１を所定のモールド金型内に配置するとともに該金型内
にエポキシ樹脂等のモールド樹脂を注入し、しかる後、
注入した樹脂を約２００℃の温度、１００ｋｇｆ／ｍｍ
2 の圧力を加えて熱硬化させる方法が採られる。
【００２５】尚、前記絶縁基体１、半導体素子３及び外
部リード端子２の一部をモールド樹脂７で覆う場合、先
ず絶縁基体１と半導体素子３との間にモールド樹脂７ａ
を注入して絶縁基体１と半導体素子３との間をモールド
樹脂７ａで完全に充填させた後、絶縁基体１、半導体素
子３及び外部リード端子２の一部で残りの部分をモール
ド樹脂７ｂで覆うようにすると絶縁基体１と半導体素子
３との間に存在する空気をより効率よく外部に排出する
ことができる。
部リード端子２の一部をモールド樹脂７で覆う場合、先
ず絶縁基体１と半導体素子３との間にモールド樹脂７ａ
を注入して絶縁基体１と半導体素子３との間をモールド
樹脂７ａで完全に充填させた後、絶縁基体１、半導体素
子３及び外部リード端子２の一部で残りの部分をモール
ド樹脂７ｂで覆うようにすると絶縁基体１と半導体素子
３との間に存在する空気をより効率よく外部に排出する
ことができる。
【００２６】かくして本発明の半導体装置によれば、外
部リード端子２が取着された絶縁基体１の搭載部１ａに
半導体素子３を、該半導体素子３の各電極３ａと絶縁基
体１のメタライズ配線層４とが半田等の金属から成る金
属バンプ５で電気的に接続するようにして搭載し、しか
る後、前記絶縁基体１、半導体素子３及び外部リード端
子２の一部をモールド樹脂７で被覆し、最後に前記各外
部リード端子２を枠状の連結帯から切断分離して各々電
気的に独立させ、該電気的に各々独立した外部リード端
子２を外部電気回路に接続することによってコンピュー
ター等の情報処理装置内で使用されることとなる。
部リード端子２が取着された絶縁基体１の搭載部１ａに
半導体素子３を、該半導体素子３の各電極３ａと絶縁基
体１のメタライズ配線層４とが半田等の金属から成る金
属バンプ５で電気的に接続するようにして搭載し、しか
る後、前記絶縁基体１、半導体素子３及び外部リード端
子２の一部をモールド樹脂７で被覆し、最後に前記各外
部リード端子２を枠状の連結帯から切断分離して各々電
気的に独立させ、該電気的に各々独立した外部リード端
子２を外部電気回路に接続することによってコンピュー
ター等の情報処理装置内で使用されることとなる。
【００２７】
【発明の効果】本発明の半導体装置は、絶縁基体に搭載
される半導体素子の厚み方向に貫通孔を有していること
から、絶縁基体上に半導体素子を金属バンプを介して搭
載後、前記絶縁基体及び半導体素子をモールド樹脂で被
覆する際、絶縁基体と半導体素子との間に存在する空気
は前記半導体素子に設けた貫通孔から外部に良好に排出
される。従って、絶縁基体と半導体素子との間に熱伝導
率の悪い空隙が多量に形成されることは一切なく、その
結果、半導体素子が作動時に発生する熱を絶縁基体及び
モールド樹脂を介して外部に良好に放散除去させること
ができ、半導体素子を常に正常、且つ安定に作動させる
ことが可能となる。
される半導体素子の厚み方向に貫通孔を有していること
から、絶縁基体上に半導体素子を金属バンプを介して搭
載後、前記絶縁基体及び半導体素子をモールド樹脂で被
覆する際、絶縁基体と半導体素子との間に存在する空気
は前記半導体素子に設けた貫通孔から外部に良好に排出
される。従って、絶縁基体と半導体素子との間に熱伝導
率の悪い空隙が多量に形成されることは一切なく、その
結果、半導体素子が作動時に発生する熱を絶縁基体及び
モールド樹脂を介して外部に良好に放散除去させること
ができ、半導体素子を常に正常、且つ安定に作動させる
ことが可能となる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
１・・・・絶縁基体 １ａ・・・搭載部 ２・・・・外部リード端子 ３・・・・半導体素子 ４・・・・メタライズ配線層 ５・・・・金属バンプ ７・・・・モールド樹脂
Claims (1)
- 【請求項１】上面中央部に半導体素子が搭載される搭載
部及び該搭載部から外周部にかけて導出するメタライズ
配線層を有する絶縁基体と、前記絶縁基体の搭載部に搭
載され、電極が前記メタライズ配線層に金属バンプを介
して接続されている半導体素子と、前記絶縁基体及び半
導体素子を被覆するモールド樹脂とから成る半導体装置
であって、前記半導体素子はその厚み方向に貫通する貫
通孔が形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30258394A JP3279849B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30258394A JP3279849B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162589A true JPH08162589A (ja) | 1996-06-21 |
| JP3279849B2 JP3279849B2 (ja) | 2002-04-30 |
Family
ID=17910732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30258394A Expired - Fee Related JP3279849B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279849B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036517A (ja) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | フリップチップパッケ―ジ用の応力減少 |
| JP2007335449A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | 半導体装置 |
| JP2014192347A (ja) * | 2013-03-27 | 2014-10-06 | Murata Mfg Co Ltd | 樹脂封止型電子機器およびそれを備えた電子装置 |
-
1994
- 1994-12-07 JP JP30258394A patent/JP3279849B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036517A (ja) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | フリップチップパッケ―ジ用の応力減少 |
| JP2007335449A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | 半導体装置 |
| JP2014192347A (ja) * | 2013-03-27 | 2014-10-06 | Murata Mfg Co Ltd | 樹脂封止型電子機器およびそれを備えた電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279849B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132425A (ja) | 半導体装置 | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3350269B2 (ja) | 半導体装置 | |
| JP3850341B2 (ja) | 配線基板 | |
| JP2003179175A (ja) | 配線基板 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP4089958B2 (ja) | 多数個取り配線基板 | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000277872A (ja) | 配線基板 | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09293742A (ja) | 半導体装置及びその製造方法 | |
| JP2001185675A (ja) | 半導体装置 | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2833901B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |