JP2004004738A - 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 - Google Patents

駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 Download PDF

Info

Publication number
JP2004004738A
JP2004004738A JP2003106466A JP2003106466A JP2004004738A JP 2004004738 A JP2004004738 A JP 2004004738A JP 2003106466 A JP2003106466 A JP 2003106466A JP 2003106466 A JP2003106466 A JP 2003106466A JP 2004004738 A JP2004004738 A JP 2004004738A
Authority
JP
Japan
Prior art keywords
signal input
video signal
bump
drive signal
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003106466A
Other languages
English (en)
Other versions
JP4572060B2 (ja
Inventor
Sung-Ho Lee
李　聖　昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004004738A publication Critical patent/JP2004004738A/ja
Application granted granted Critical
Publication of JP4572060B2 publication Critical patent/JP4572060B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】接合精度が優れた駆動集積回路パッケージを提供する。
【解決手段】駆動集積回路パッケージ２００に形成された映像信号入力バンプ２７０及び駆動信号出力バンプ２６０の相異する面積に起因して、映像信号入力バンプ２７０及び駆動信号出力バンプ２６０に加えられるボンディング圧力が異なることを、バンプ圧力調節パターン２１０を使用して補正し、駆動集積回路パッケージ２００がチップオンガラス液晶表示パネルに結合される過程での問題点を解決することができる。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置に関するものであり、より詳細には、実装過程で発生するボンディング不良率を減少させた駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置に関するものである。
【０００２】
【従来の技術】
一般に、液晶表示装置は液晶により文字、映像、動映像をディスプレーする偏光表示装置うちの一つである。
【０００３】
液晶表示装置は、液晶を制御して映像をディスプレーするための液晶表示パネル、液晶表示パネルに光を供給する光供給装置及び所望である画像がディスプレーされるように液晶表示パネルを制御する駆動モジュールにより構成される。
【０００４】
液晶表示パネルは、ＴＦＴ基板、液晶、カラーフィルタ基板により構成される。
【０００５】
ＴＦＴ基板は、ガラス基板、ガラス基板にマトリックス状に形成された薄膜トランジスター、薄膜トランジスターを駆動するためのゲートライン及びデータライン、薄膜トランジスターから出力された電圧が印加される透明な画素電極を含む。
【０００６】
カラーフィルタ基板は、ガラス基板、ガラス基板にＴＦＴ基板が形成された画素電極と向き合うようにマトリックス状形態に配列されたカラーフィルタ、カラーフィルタが覆われるようにガラス基板の全面積にわたって形成された共通電極を含む。
【０００７】
ＴＦＴ基板とカラーフィルタ基板は画素電極とカラーフィルタが向き合うように精密にアセンブリされる。
【０００８】
液晶は、ＴＦＴ基板とカラーフィルタとの間に形成されたセルギャップに指定された厚さで注入される。
【０００９】
駆動モジュールは映像をディスプレーするに必要とする駆動信号を液晶表示パネルのＴＦＴ基板に形成された薄膜トランジスターに印加する役割を有する。
【００１０】
駆動モジュールは印刷回路基板及びテープキャリアパッケージにより構成される。
【００１１】
印刷回路基板は、情報処理装置で入力された映像信号を液晶表示装置で認識できる駆動信号に変更させる役割を有する。
【００１２】
テープキャリアパッケージは、ベースフィルム及び駆動ＩＣにより構成される。
【００１３】
ベースフィルムは厚さが相当に薄いプレート形状の合成樹脂材質で製作され、駆動ＩＣが実装される。
【００１４】
駆動ＩＣは印刷回路基板で発生した各種駆動信号を指定されたタイミングで液晶表示パネルに提供する。
【００１５】
テープキャリアパッケージはフレキシブルなベースフィルムにより、該ベースフィルムの折り曲げにより印刷回路基板が液晶表示パネルの後面上に配置されることができるようにする。
【００１６】
さらに軽くかつ薄くされた液晶表示装置を製造するために、最近、駆動集積回路パッケージが開発された。駆動集積回路パッケージはベースフィルムと駆動ＩＣの機能を全て有するように設計されている。従って、駆動集積回路パッケージは液晶表示パネルに直接実装されるに適した構造を有する。このような構造を有する液晶表示装置は特別に、“チップオンガラス方式液晶表示装置”と称する。
【００１７】
図１は従来の駆動集積回路パッケージの概念図である。
【００１８】
図１に示すように、駆動集積回路パッケージ１００はデータラインに実装されるソース駆動集積回路パッケージである。駆動集積回路パッケージ１００は駆動信号処理モジュール９０、モールド８０、映像信号入力バンプ７０及び駆動信号出力バンプ６０を有する。
【００１９】
駆動信号処理モジュール９０は外部情報処理装置で発生した映像信号を液晶表示装置に適合した駆動信号にコンバーティングする。駆動信号処理モジュール９０は映像信号が入力される映像信号入力パッド９２及び処理された駆動信号が出力される駆動信号出力パッド９４を有する。
【００２０】
一方、駆動信号処理モジュール９０の駆動信号出力パッド９４及び映像信号入力パッド９２は間隔がμｍ単位で相当に狭く、サイズが小さいために駆動信号出力パッド９４及び映像信号入力パッド９２は液晶表示パネルのデータライン及び印刷回路基板に形成された信号線に直接実装することができない。
【００２１】
このような問題点を克服するために、従来の駆動信号処理モジュール９０はモールド８０により取囲まれ、モールド８０の表面には液晶表示パネルに連結されるに十分な間隔及びサイズを有する駆動信号出力バンプ６０が形成される。勿論、駆動信号出力バンプ６０は導電性ワイヤ９６などにより駆動信号出力パッド９４と連結される。また、モールド８０の表面には駆動信号出力バンプ６０と対向して印刷回路基板に形成された信号線と連結されるに十分な間隔及びサイズを有する映像信号入力バンプ７０が形成される。勿論、映像信号入力バンプ７０は導電性ワイヤ９８などにより映像信号入力パッド９２に連結される。
【００２２】
図２は図１の駆動集積回路パッケージが実装された状態を示した概念図である。
【００２３】
図２に示すように、駆動集積回路パッケージ１００の映像信号入力バンプ７０は異方性導電フィルム５０を媒介として印刷回路基板と連結されるように液晶表示パネルに用意された導電パターン４０と接触し、駆動信号出力バンプ６０は異方性導電フィルム５０を媒介として液晶表示パネルのデータライン３０に接触される。説明しない符号２０は透明な基板である。
【００２４】
続いて、ボンディングヘッド（図示せず）は、図２に示したように駆動集積回路パッケージ１００を加圧する力Ｆを加える。力Ｆが加えられた駆動信号出力バンプ６０は、増幅された圧力Ｐａを異方性導電フィルム５０に加えて駆動信号出力バンプ６０、異方性導電フィルム５０及びデータライン３０が電気的に連結されるようにする。
【００２５】
また、ボンディングヘッド（図示せず）により加えられた力Ｆは、映像信号入力バンプ７０へも印加される。映像信号入力バンプ７０は異方性導電フィルム５０に圧力Ｐｂを加えて映像信号入力バンプ７０、異方性導電フィルム５０及び導電パターン４０が電気的に連結されるようにする。
【００２６】
このようなチップオンガラス液晶表示装置は、体積、重量、必要とする部品数を大きく減少させるという長所があるが、チップオンガラス方式による固有な問題点も共に有する。
【００２７】
問題点は、映像信号入力バンプ７０と駆動信号出力バンプ６０の面積が相異することにより発生する。各映像信号入力バンプ７０の面積の和と各駆動信号出力バンプ６０の面積の和が相異する場合、ボンディングヘッドを介し同一の力Ｆが映像信号入力バンプ７０及び駆動信号出力バンプ６０に加えられても、映像信号入力バンプ７０及び駆動信号出力バンプ６０は相異する圧力で基板に対し押圧される。
【００２８】
このように、映像信号入力バンプ７０及び駆動信号出力バンプ６０に加えられた圧力が相異することが生じる。例えば、映像信号入力バンプ７０の全体面積が駆動信号出力バンプ６０の全体面積より大きい場合、映像信号入力バンプ７０に加えられる圧力Ｐｂは、駆動信号出力バンプ６０に加えられる圧力Ｐａより小さくなる。
【００２９】
このように、映像信号入力バンプ７０に加えられる圧力Ｐｂが駆動信号出力バンプ６０に加えられる圧力Ｐａより小さい場合、駆動信号出力バンプ６０と異方性導電フィルム５０は過度に圧着され、電気的特性が低下する。一方、映像信号入力バンプ７０は異方性導電フィルム５０と圧着がよくなされず、これも電気的特性を低下させる問題を発生させる。
【００３０】
【発明が解決しようとする課題】
本発明の目的は、駆動集積回路パッケージに形成された映像信号入出力バンプを基板に形成された信号線に実装する時に発生する実装不良を防止する駆動集積回路パッケージを提供することにある。
【００３１】
本発明の他の目的は、駆動集積回路パッケージの信号入力及び出力過程で発生する電気的欠陥を改善して良質のディスプレーを具現した液晶表示装置を提供することにある。
【００３２】
【発明の解決するための手段】
上述した目的を達成するための本発明による液晶表示装置用駆動集積回路パッケージは、情報処理装置から発生した映像信号の印加を受けるための映像信号入力パッドと、前記映像信号を処理して駆動信号を発生する駆動信号発生モジュールと、前記駆動信号を出力するための駆動信号出力パッドを含む駆動信号発生チップと、前記駆動信号発生チップを取囲むモールドと、前記駆動信号出力パッドと連結されるように前記モールドの第１面に直列形態で配置された第１の個数の駆動信号出力バンプと、前記映像信号入力パッドと連結されるように同第１面に直列形態で配置された第２の個数の映像信号入力バンプと、前記第１面に形成され、前記モールドに加えられた力により前記映像信号入力バンプに伝達された第１の圧力及び前記駆動信号出力バンプに伝達された第２の圧力の差が所定の範囲内に含まれるようにするためのバンプ圧力調節手段とを含む。
【００３３】
上述した他の目的を達成するための本発明による液晶表示装置は、液晶を制御するための駆動信号が印加される駆動信号入力線及び前記駆動信号入力線と離隔され情報処理装置から発生した映像信号の印加を受ける信号入力線を含む液晶表示パネルと、駆動集積回路パッケージとを含む。この液晶表示装置において上記駆動集積回路パッケージは、前記情報処理装置から発生した映像信号の印加を受けるための映像信号入力パッドと、前記映像信号を処理して駆動信号を発生する駆動信号発生モジュールと、前記駆動信号を出力するための駆動信号出力パッドとを含むする駆動信号発生チップと、前記駆動信号発生チップを取囲むモールドと、前記駆動信号出力パッド及び前記駆動信号入力線が相互に連結されるように前記モールドの第１面に直列形態で配置された第１の個数の駆動信号出力バンプと、前記映像信号入力パッド及び前記映像信号入力線が相互に連結されるように前記モールドの前記第１面に直列形態で配置された第２の個数の映像信号入力バンプと、前記駆動信号出力バンプと前記駆動信号入力線との間及び前記映像信号入力バンプ及び前記映像信号入力線との間に介在せしめられた異方性導電フィルムと、前記モールドの前記第１面に形成され、前記モールドに加えられた力により前記映像信号入力パッドにより前記異方性導電フィルムに伝達された第１の圧力及び前記駆動信号出力バンプにより前記異方性導電フィルムに伝達された第２の圧力の差が所定の範囲内に含まれるようにするためのバンプ圧力調節手段を含む。
【００３４】
本発明は外部で映像信号の印加を受ける信号線に実装されるバンプと外部に駆動信号を出力する信号線に実装されるバンプの面積差を減少させ、バンプ及び信号線を異方性導電フィルムを介し連結する際に発生する電気的特性の低下を減少させ、良質のディスプレーを実施することができるようにする。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
【００３６】
〈第１実施形態〉
図３は本発明の第１実施形態による駆動集積回路パッケージを示した概念図である。
【００３７】
図３に示すように、駆動集積回路パッケージ２００は駆動信号処理チップ２９０、モールド２８０、駆動信号出力バンプ２６０、映像信号入力バンプ２７０及びバンプ圧力調節パターン２１０により構成される。
【００３８】
駆動信号処理チップ２９０は駆動信号発生モジュール２９２、映像信号入力パッド２９４及び駆動信号出力パッド２９６により構成される。
【００３９】
駆動信号発生モジュール２９２は、外部情報処理装置で入力された映像信号を処理して液晶表示パネルを駆動するに適した駆動信号を発生する機能を発揮する。
【００４０】
映像信号入力パッド２９４は駆動信号発生モジュール２９２に形成される。映像信号入力パッド２９４は、駆動信号発生モジュール２９２の表面の該モジュール中央を基準とした一方の側において該中央から所定距離離隔された位置において、複数個が列をなして配置される。映像信号入力パッド２９４は映像信号が駆動信号発生モジュール２９２に印加されるようにする。
【００４１】
駆動信号出力パッド２９６は、駆動信号発生モジュール２９２の表面の該モジュール中央を基準として他方の側において該中央から所定距離離隔された位置において、複数個が列をなして配置される。駆動信号出力パッド２９６は駆動信号発生モジュール２９２から駆動信号の印加を受ける。
【００４２】
このように、駆動信号発生モジュール２９２、映像信号入力パッド２９４及び駆動信号出力パッド２９６を有する駆動信号処理チップ２９０は直六面体形状を有するようにモールド２８０によりモルディングされる。
【００４３】
一方、駆動信号出力バンプ２６０及び映像信号入力バンプ２７０は駆動信号処理チップ２９０を取囲むモールド２８０に形成される。駆動信号出力バンプ２６０及び映像信号入力バンプ２７０は駆動信号処理チップ２９０の駆動信号出力パッド２９６及び映像信号入力パッド２９４が露出されるモールド２８０の第１面２８２に形成される。
【００４４】
駆動信号出力バンプ２６０は前述した駆動信号出力パッド２９６と導電性パターン２９７により連結される。駆動信号出力バンプ２６０はモールド２８０の第１面２８２のうち、駆動信号出力パッド２９６に対応した位置で各々一列に即ち直列形態で複数個が形成される。図示の例ではこれら出力バンプ２６０の各群は直線状に配置されている。
【００４５】
ここで、駆動信号出力バンプ２６０の個数は後述される液晶表示パネルの解像度と関連がある。例えば、液晶表示パネルの解像度が１２８ｘ１６０である場合、駆動信号出力バンプ２６０は最小限１２８ｘ３に対応した３８４個を必要とする。本発明では、望ましい一実施形態として、駆動信号出力バンプ２６０の個数は３８４個より多い４２０個を有するものを列挙する。このように、駆動信号出力バンプ２６０の個数が多い関係で、駆動信号出力バンプ２６０は図３に示したようにモールド２８０の第１面２８２に形成された四つのエッジ２８２ａ、２８２ｂ、２８２ｃ、２８２ｄのうち、三つのエッジ２８２ａ、２８２ｂ、２８２ｃに沿って直列形態に配列される。
【００４６】
一方、映像信号入力バンプ２７０はモールド２８０の第１面２８２のうち、前述した駆動信号出力バンプ２６０が形成されないその他のエッジ２８２ｄに形成される。ここで、映像信号入力バンプ２７０は複数個の個数を有し、直列形態で配置される。図示の例では入力バンプ２７０は直線状に配置されている。
【００４７】
ここで、一実施形態として映像信号入力バンプ２７０の個数は、前述した駆動信号出力バンプ２６０の個数より小さい。ここで、各駆動信号出力バンプ２６０の面積は各映像信号入力バンプ２７０より小さいが、各駆動信号出力バンプ２６０の面積を全て合算した第１面積と各映像信号入力バンプ２７０の面積を全て合算した第２面積を比較すると、第２面積より第１面積がかなり大きい。
【００４８】
図４は本発明の一実施形態による駆動集積回路パッケージにバンプ圧力調節手段が形成されないと仮定した時の映像信号入力バンプ及び駆動信号出力バンプでの圧力偏差を示した概念図である。
【００４９】
図４において、各駆動信号出力バンプ２６０の面積の和と定義された第１面積は各映像信号入力バンプ２７０の面積の和と定義された第２面積より大きい。従って、映像信号入力バンプ２７０及び駆動信号出力バンプ２６０に同じ力Ｆ１が加えられた場合、圧力、力、面積の関係により駆動信号出力バンプ２６０に生じる圧力Ｐ１は映像信号入力バンプ２７０に生じる圧力Ｐ３より小さい。
【００５０】
図５は図３のＶ−Ｖ断面図である。
【００５１】
図３及び図５に示すように、本発明では力Ｆ１が加えられた映像信号入力バンプ２７０での圧力Ｐ４及び力Ｆ１が加えられた駆動信号出力バンプ２６０での圧力Ｐ１を同一にするために、バンプ圧力調節パターン２１０が使用される。
【００５２】
バンプ圧力調節パターン２１０は望ましい一実施形態で、モールド２８０に映像信号入力バンプ２７０及び駆動信号出力バンプ２６０を形成するときに共に形成する。このような、バンプ圧力調節パターン２１０は各映像信号入力バンプ２７０の面積を全て合算した第２面積及び各駆動信号出力バンプ２６０の面積を全て合算した第１面積の差が最小になるようにする役割を有する。
【００５３】
一実施形態として、このバンプ圧力調節パターン２１０は各映像信号入力バンプ２７０の面積を全て合算した第２面積及び各駆動信号出力バンプ２６０の面積を全て合算した第１面積を調節するダミーパターンである。
【００５４】
これを具現するために、映像信号入力バンプ２７０の第２面積及び駆動信号出力バンプ２６０の第１面積の差を計算した後、シミュレーションなどの方法によりバンプ圧力調節パターン２１０の面積を算出する。
【００５５】
図６は本発明の一実施形態によるバンプ圧力調節パターンの形成位置を示した斜視図である。図７は本発明の他の実施形態によるバンプ圧力調節パターンの形成位置を示した斜視図である。
【００５６】
図６に示すように、バンプ圧力調節パターン２１０は映像信号入力バンプ２７０と駆動信号出力バンプ２６０のと間に形成され、または図７に示したように映像信号入力バンプ２７０の間に形成されることができる。
【００５７】
ここで、バンプ圧力調節パターン２１０の形状及びサイズ自体はは重要ではない。重要な点はバンプ圧力調節パターン２１０が映像信号入力バンプ２７０及び駆動信号出力バンプ２６０により基板に加えられる圧力が許容範囲内に含まれるように、調節されるようにすることである。
【００５８】
図８は本発明による駆動集積回路パッケージが実装された液晶表示装置の斜視図である。図９は本発明による液晶表示装置のうち、ＴＦＴ基板部分を示した概念図である。
【００５９】
図８または図９に示すように、チップオンガラス液晶表示装置４００は全体的な面で液晶表示パネル３００と駆動集積回路パッケージ２００および情報処理装置で印加された映像信号を駆動集積回路パッケージ２００に伝達する可撓性印刷回路基板３５０で構成される。
【００６０】
より具体的には、液晶表示パネル３００はＴＦＴ基板３１０、液晶（図示せず）及びカラーフィルタ基板３２０により構成される。
【００６１】
これらのうち、ＴＦＴ基板３１０は図９に示したように、有効ディスプレー領域３０１及び非有効ディスプレー領域３０２に分かれ、有効ディスプレー領域３０１には液晶を制御するための液晶制御部３０５が位置する。液晶制御部３０５は図９に示したように、ゲート電極Ｇ、ソース電極Ｓ、チャンネル層Ｃ及びドレーン電極Ｄを有する薄膜トランジスター３０１ａと画素電極３０１ｂにより構成される。
【００６２】
一方、液晶制御部３０５の薄膜トランジスター３０１ａを動作させるために薄膜トランジスター３０１ａのゲート電極Ｇには、駆動信号線の一つであるゲートライン３０３が連結され、薄膜トランジスター３０１ａのソース電極Ｓには駆動信号線の一つであるデータライン３０４が連結される。
【００６３】
このように、ゲートライン３０３及びデータライン３０４により構成された駆動信号線は有効ディスプレー領域３０１から非有効ディスプレー領域３０２まで延びる。
【００６４】
それ以外に、ＴＦＴ基板３１０には情報処理装置で印加された映像信号の入力を受けるために映像信号入力線３０６が別途に用意される。この映像信号入力線３０６はデータライン３０４と所定間隔離隔されるように形成される。
【００６５】
一方、このような構成を有するＴＦＴ基板３１０の有効ディスプレー領域３０１に対向してカラーフィルタ基板３２０（図８参照）が形成される。カラーフィルタ基板３２０は画素電極３０１ｂと対向する位置に形成されたカラーフィルタ（図示せず）及びカラーフィルタが覆われるように全面積にわたって形成された共通電極（図示せず）により構成される。
【００６６】
このような構成を有するＴＦＴ基板３１０とカラーフィルタ基板３２０との間には液晶が注入され液晶表示パネル３００が製作される。
【００６７】
このような構成を有する液晶表示パネル３００のＴＦＴ基板３１０に形成された映像信号入力線３０６には、前述した図３で詳細に説明した駆動集積回路パッケージ２００の映像信号入力バンプ２７０が異方性導電フィルムを介して連結され、ＴＦＴ基板３１０に形成されたデータライン３０４には駆動集積回路パッケージ２００の駆動信号出力バンプ２６０が異方性導電フィルムを介して連結される。
【００６８】
ここで、駆動集積回路パッケージ２００の映像信号入力バンプ２７０と映像信号入力線３０６を異方性導電フィルムを介し連結し、また駆動信号出力バンプ２６０とデータライン３０４を異方性導電フィルムを介し連結するためには、駆動集積回路パッケージ２００をボンディングヘッドなどを利用して加圧する。
【００６９】
この時、面積が異なる駆動信号出力バンプ２６０と映像信号入力バンプ２７０の面積の差により発生する圧力差を添付された図９のバンプ圧力調節パターン２１０が補償して、映像信号入力バンプ２７０と異方性導電フィルム及び駆動信号出力バンプ２６０と異方性導電フィルムが精密な接合を与えるのに望ましい圧力で付着されることができるようにする。
【００７０】
ここで、バンプ圧力調節パターン２１０は例えば、隣接する映像信号入力バンプ２７０同士の間に位置するようにし、または映像信号入力バンプ２７０と駆動信号出力バンプ２６０との間に位置するようにすることができる。
【００７１】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【００７２】
【発明の効果】
本発明によると、駆動集積回路パッケージを液晶表示パネルに結合するときに駆動集積回路パッケージの映像信号入力バンプ及び駆動信号出力バンプの面積の差により発生する圧力差が所定の範囲内に含まれるように最小化しまたはゼロにして、駆動集積回路パッケージの接合不良を防止する効果を有する。
【図面の簡単な説明】
【図１】従来の駆動集積回路パッケージの概念図である。
【図２】図１の駆動集積回路パッケージが実装された状態を示した概念図である。
【図３】本発明の一実施形態による駆動集積回路パッケージの概念図である。
【図４】本発明の一実施形態において駆動集積回路パッケージのバンプ圧力調節手段が形成されないと仮定したときの映像信号入力バンプ及び駆動信号出力バンプでの圧力差を説明するための概念図である。
【図５】本発明の一実施形態による駆動集積回路パッケージのバンプ圧力調節手段が形成されたときの映像信号入力バンプ及び駆動信号出力バンプでの圧力差を示した概念図である。
【図６】本発明の一実施形態によるバンプ圧力調節手段の形成位置を示した斜視図である。
【図７】図６の他の実施形態である。
【図８】本発明による駆動集積回路パッケージが実装された液晶表示装置の斜視図である。
【図９】本発明による液晶表示装置のうちのＴＦＴ基板部分を示した概念図である。
【符号の説明】
２００　　駆動集積回路パッケージ
２１０　　バンプ圧力調節パターン
２６０　　駆動信号出力バンプ
２７０　　映像信号入力バンプ
２８０　　モールド
２９０　　駆動信号処理チップ
２９２　　駆動信号発生モジュール
２９４　　映像信号入力パッド
２９６　　駆動信号出力パッド
３００　　液晶表示パネル
３０１　　有効ディスプレー領域
３０３　　ゲートライン
３０４　　データライン
４００　　チップオンガラス液晶表示装置

Claims (13)

  1. 情報処理装置から発生した映像信号の印加を受けるための映像信号入力パッドと、前記映像信号を処理して駆動信号を発生する駆動信号発生モジュールと、前記駆動信号を出力するための駆動信号出力パッドと、を含む駆動信号発生チップと、
    前記駆動信号発生チップを取囲むモールドと、
    前記駆動信号出力パッドと連結されるように前記モールドの第１面に直列形態で配置された第１の個数の駆動信号出力バンプと、
    前記映像信号入力パッドと連結されるように前記第１面に直列形態で配置された第２の個数の映像信号入力バンプと、
    前記第１面に形成され、前記モールドに加えられた力により前記映像信号入力バンプに伝達された第１の圧力及び前記駆動信号出力バンプに伝達された第２の圧力の差が所定の範囲内に含まれるようにするためのバンプ圧力調節手段と、
    を含むことを特徴とする液晶表示装置用駆動集積回路パッケージ。
  2. 前記バンプ圧力調節手段は前記第１面に形成されたダミーバンプであることを特徴とする請求項１に記載の液晶表示装置用駆動集積回路パッケージ。
  3. 前記ダミーバンプは前記駆動信号出力バンプと前記映像信号入力バンプとの間に直列形態で配置されることを特徴とする請求項２に記載の液晶表示装置用駆動集積回路パッケージ。
  4. 前記ダミーバンプは前記映像信号入力バンプ相互の間に形成されることを特徴とする請求項２に記載の液晶表示装置用駆動集積回路パッケージ。
  5. 前記第１面は四角形態で四つのエッジを有し、前記駆動信号出力バンプは前記第１面のうちの三つのエッジに沿って直列形態で配置され、前記映像信号入力バンプは第１面のうち、その他の一つのエッジに沿って直列形態で配置されることを特徴とする請求項１に記載の液晶表示装置用駆動集積回路パッケージ。
  6. 前記第１の個数は前記第２の個数より多いことを特徴とする請求項１に記載の液晶表示装置用駆動集積回路パッケージ。
  7. 前記力は前記第１面に対向する前記モールドの第２面に加えられることを特徴とする請求項１に記載の液晶表示装置用駆動集積回路パッケージ。
  8. 液晶を制御するための駆動信号が印加される駆動信号入力線及び前記駆動信号入力線と離隔され情報処理装置から発生した映像信号の印加を受ける信号入力線を含む液晶表示パネルと、駆動集積回路パッケージと、を含み、該駆動集積回路パッケージが、
    （ａ）前記情報処理装置から発生した映像信号の印加を受けるための映像信号入力パッドと、前記映像信号を処理して駆動信号を発生する駆動信号発生モジュールと、前記駆動信号を出力するための駆動信号出力パッドとを含む駆動信号発生チップと、
    （ｂ）前記駆動信号発生チップを取囲むモールドと、
    （ｃ）前記駆動信号出力パッド及び前記駆動信号入力線が相互に連結されるようにするものであり前記モールドの第１面に直列形態で配置された第１の個数の駆動信号出力バンプと、
    （ｄ）前記映像信号入力パッド及び前記映像信号入力線が相互に連結されるように前記モールドの前記第１面に直列形態で配置された第２の個数の映像信号入力バンプと、
    （ｅ）前記駆動信号出力バンプと前記駆動信号入力線との間及び前記映像信号入力バンプ及び前記映像信号入力線との間に介在せしめられた異方性導電フィルムと、
    （ｆ）前記モールドの前記第１面に形成され、前記モールドに加えられた力により前記映像信号入力パッドにより前記異方性導電フィルムに伝達された第１の圧力及び前記駆動信号出力バンプにより前記異方性導電フィルムに伝達された第２の圧力の差が所定の範囲内に含まれるようにするためのバンプ圧力調節手段と、を含む、
    ことを特徴とするチップオンガラス液晶表示装置。
  9. 前記バンプ圧力調節手段は、前記第１面に形成されたダミーバンプであることを特徴とする請求項８に記載のチップオンガラス液晶表示装置。
  10. 前記ダミーバンプは前記駆動信号出力バンプと前記映像信号入力バンプとの間に直列形態で配置されることを特徴とする請求項９に記載のチップオンガラス液晶表示装置。
  11. 前記ダミーバンプは前記映像信号入力バンプ相互の間に形成されることを特徴とする請求項９に記載のチップオンガラス液晶表示装置。
  12. 前記第１の圧力と前記第２の圧力は同一であることを特徴とする請求項８に記載のチップオンガラス液晶表示装置。
  13. 前記力は前記第１面に対向する前記モールドの第２面に加えられることを特徴とする請求項８に記載のチップオンガラス液晶表示装置。
JP2003106466A 2002-04-30 2003-04-10 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 Expired - Lifetime JP4572060B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020023768A KR100857494B1 (ko) 2002-04-30 2002-04-30 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Publications (2)

Publication Number Publication Date
JP2004004738A true JP2004004738A (ja) 2004-01-08
JP4572060B2 JP4572060B2 (ja) 2010-10-27

Family

ID=29244812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106466A Expired - Lifetime JP4572060B2 (ja) 2002-04-30 2003-04-10 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置

Country Status (5)

Country Link
US (1) US7002809B2 (ja)
JP (1) JP4572060B2 (ja)
KR (1) KR100857494B1 (ja)
CN (1) CN1328614C (ja)
TW (1) TWI279896B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR100470208B1 (ko) * 2003-04-03 2005-02-04 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
JP4748963B2 (ja) * 2004-09-28 2011-08-17 京セラ株式会社 表示装置
KR101147990B1 (ko) * 2005-03-29 2012-05-24 엘지디스플레이 주식회사 드라이버칩 패드가 형성된 기판
KR100721163B1 (ko) * 2005-09-27 2007-05-23 삼성전기주식회사 이미지 센서 모듈과 이를 이용한 카메라 모듈 및 카메라모듈의 제조방법
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR101217500B1 (ko) * 2005-12-26 2013-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101274939B1 (ko) * 2006-06-30 2013-06-18 엘지디스플레이 주식회사 구동회로 및 이를 구비한 액정모듈
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
TWI310983B (en) * 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
KR100824533B1 (ko) * 2006-12-20 2008-04-24 동부일렉트로닉스 주식회사 디스플레이 구동 칩
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
US20120080789A1 (en) * 2009-06-16 2012-04-05 Sharp Kabushiki Kaisha SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
KR101041146B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 표시 장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN104392976A (zh) 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
US10209542B1 (en) 2017-12-15 2019-02-19 Didrew Technology (Bvi) Limited System and method of embedding driver IC (EmDIC) in LCD display substrate
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
US10347509B1 (en) 2018-02-09 2019-07-09 Didrew Technology (Bvi) Limited Molded cavity fanout package without using a carrier and method of manufacturing the same
US10734326B2 (en) 2018-02-15 2020-08-04 Didrew Technology (Bvi) Limited Hermetic flat top integrated heat spreader (IHS)/electromagnetic interference (EMI) shield package and method of manufacturing thereof for reducing warpage
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
CN210167052U (zh) * 2019-08-02 2020-03-20 云谷（固安）科技有限公司 柔性显示屏及显示装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227785A (ja) * 1988-07-15 1990-01-30 Matsushita Electric Ind Co Ltd 集積回路素子およびその製造方法
JPH07114035A (ja) * 1993-10-19 1995-05-02 Optrex Corp 表示素子
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH0982836A (ja) * 1995-09-13 1997-03-28 Kyocera Corp 半導体素子搭載用配線基板
JPH09148482A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体装置
JPH09260418A (ja) * 1996-03-27 1997-10-03 Oki Micro Design Miyazaki:Kk ワイヤーボンディングを考慮したｔｃｐ用半導体装置
JPH09321088A (ja) * 1996-05-27 1997-12-12 Hitachi Ltd 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JPH1098073A (ja) * 1996-07-29 1998-04-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10214857A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体装置およびその製造方法
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH11330128A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体装置
JP2000277574A (ja) * 1999-03-23 2000-10-06 Casio Comput Co Ltd Ｌｓｉチップおよびその接合試験方法
JP2001056479A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 半導体装置及びその接合構造
JP2003029659A (ja) * 2001-05-09 2003-01-31 Seiko Epson Corp 電気光学装置、駆動用ｉｃ及び電子機器
JP2003263117A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6470727A (en) * 1987-09-10 1989-03-16 Seiko Epson Corp Liquid crystal panel structure
US5841414A (en) * 1994-08-16 1998-11-24 Citizen Watch Co., Ltd. Liquid crystal display device
JPH09186438A (ja) * 1995-12-30 1997-07-15 Sony Corp 電子部品
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227785A (ja) * 1988-07-15 1990-01-30 Matsushita Electric Ind Co Ltd 集積回路素子およびその製造方法
JPH07114035A (ja) * 1993-10-19 1995-05-02 Optrex Corp 表示素子
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH0982836A (ja) * 1995-09-13 1997-03-28 Kyocera Corp 半導体素子搭載用配線基板
JPH09148482A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体装置
JPH09260418A (ja) * 1996-03-27 1997-10-03 Oki Micro Design Miyazaki:Kk ワイヤーボンディングを考慮したｔｃｐ用半導体装置
JPH09321088A (ja) * 1996-05-27 1997-12-12 Hitachi Ltd 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JPH1098073A (ja) * 1996-07-29 1998-04-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10214857A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体装置およびその製造方法
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH11330128A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体装置
JP2000277574A (ja) * 1999-03-23 2000-10-06 Casio Comput Co Ltd Ｌｓｉチップおよびその接合試験方法
JP2001056479A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 半導体装置及びその接合構造
JP2003029659A (ja) * 2001-05-09 2003-01-31 Seiko Epson Corp 電気光学装置、駆動用ｉｃ及び電子機器
JP2003263117A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 表示装置

Also Published As

Publication number Publication date
KR100857494B1 (ko) 2008-09-08
US7002809B2 (en) 2006-02-21
CN1470908A (zh) 2004-01-28
KR20030085366A (ko) 2003-11-05
CN1328614C (zh) 2007-07-25
JP4572060B2 (ja) 2010-10-27
TW200308068A (en) 2003-12-16
US20030202150A1 (en) 2003-10-30
TWI279896B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
JP4572060B2 (ja) 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置
US6756975B1 (en) Matrix type display apparatus, method of production thereof, and thermo-compression bonding head
US6025901A (en) Liquid crystal display device and method for producing the same
US8154120B2 (en) Chip-mounted film package
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
KR101644055B1 (ko) 외곽영역이 최소화된 액정표시장치
KR20170113748A (ko) 표시 장치 및 이의 제조 방법
US6292248B1 (en) COG type liquid crystal panel and fabrication method thereof having first and second conductive bumps in different planes
JP2002023190A (ja) 液晶表示装置製造方法
KR20080001330A (ko) 테이프 캐리어 패키지, 액정 표시 장치 및 그 제조 방법
US20050185127A1 (en) Method of manufacturing liquid crystal display
US7180196B2 (en) Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device
KR101002307B1 (ko) 액정표시장치와 그 제조방법
JPS59210419A (ja) 液晶表示体装置
KR101217500B1 (ko) 액정표시장치 및 그 제조방법
US6738121B2 (en) Tape carrier package with dummy bending part and liquid crystal display employing the same
KR101658978B1 (ko) 액정표시장치
JP4343328B2 (ja) 表示装置
US20060256064A1 (en) Liquid crystal display device
JP2003152019A (ja) 電極端子の接続構造及びその構造を用いた液晶表示装置
KR100699694B1 (ko) 액정표시장치
KR100266214B1 (ko) 패드마진을줄인cog형액정패널
JP3716564B2 (ja) 半導体要素の実装構造及び液晶表示装置
JP2003179091A (ja) Ｉｃチップ、ｉｃチップの実装構造、液晶パネル、液晶装置及びインクジェット装置
KR960014645B1 (ko) 대면적 액정 디스플레이 및 그 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4572060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term