JPH11330128A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11330128A
JPH11330128A JP10136575A JP13657598A JPH11330128A JP H11330128 A JPH11330128 A JP H11330128A JP 10136575 A JP10136575 A JP 10136575A JP 13657598 A JP13657598 A JP 13657598A JP H11330128 A JPH11330128 A JP H11330128A
Authority
JP
Japan
Prior art keywords
semiconductor chip
support plate
dummy bonding
bonding wire
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10136575A
Other languages
English (en)
Inventor
Satoshi Kikuchi
智 菊地
Koya Sakumoto
功也 佐久本
Junichi Goto
順一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10136575A priority Critical patent/JPH11330128A/ja
Priority to KR1019990017711A priority patent/KR19990088347A/ko
Priority to TW088108085A priority patent/TW510001B/zh
Publication of JPH11330128A publication Critical patent/JPH11330128A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に関し、ボンディングワイヤーの
長さをことさらに短くしなくても半導体チップを支持板
に搭載できるようにし、半導体チップを制限なく支持板
に搭載できるようにすることを目的とする。 【解決手段】 支持板１２と、該支持板に搭載された半
導体チップ１４と、該半導体チップと該支持板とを接続
するボンディングワイヤー１６と、該半導体チップを覆
うモールド樹脂１８とを備え、該支持板は電気的な動作
に不要なダミーのボンディングエリア２２ａを有し、該
半導体チップは電気的な動作に不要なダミーのボンディ
ングパッド２０ａを有し、少なくとも１つのダミーのボ
ンディングワイヤー１６ａの一端が該ダミーのボンディ
ングエリアに接続され、該少なくとも１つのダミーのボ
ンディングワイヤーの他端が該ダミーのボンディングパ
ッドに接続されている構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は微細ピッチのパター
ンを有する半導体装置に関する。
【０００２】
【従来の技術】近年、情報機器の小型化が進み、これに
伴って半導体の小型パッケージ化が要求されている。パ
ッケージの小型化は、必然的に半導体チップのサイズの
小型化を要求する。半導体チップのサイズが小型化され
ると、半導体チップの回路はますます微細ピッチにな
り、それにともなって半導体チップを搭載するための支
持板の回路も微細ピッチにすることが要求される。その
結果、半導体チップと支持板とを接続するためのボンデ
ィングワイヤーの微細接続技術が必要である。なお、こ
こで、支持板は、ガラエポ基板やセラミック基板、リー
ドフレーム、ＴＡＢテープ等を言うものとする。
【０００３】例えば、ＢＧＡタイプの半導体パッケージ
は、安価で高品質であるため、多ピンＢＧＡとして大量
に使用されている。この半導体パッケージは、樹脂封止
のためにトランスファーモールドを行っているが、トラ
ンスファーモールドを行う際に、ボンディングワイヤー
が注入された樹脂の流れで動かされるワイヤフロー（ス
イープ）が生じ、電気的なオープンやショートが生じる
可能性がある。
【０００４】従来、ワイヤフローによる電気的なオープ
ンやショートを防ぐため、ボンディングワイヤーの長さ
が所定値よりも長くならないようにしていた。具体的に
は、半導体チップのサイズやパターン毎に適合する支持
板を指定し、支持板のパターンの平行線化によりボンデ
ィングワイヤーの長さを短縮し、ボンディングワイヤー
の湾曲を規制したりしている。
【０００５】
【発明が解決しようとする課題】しかし、半導体チップ
の微細加工の進歩に対し、支持板の微細化は進みにくい
ため、半導体チップのサイズが小さくなっても、支持板
のサイズは小さくならず、ボンディングワイヤーの長さ
がなかなか短くできないという問題点があった。また、
半導体チップの電極パッドを２列に形成し、パターンの
微細化を図る場合でも、１列目の電極パッドに接続され
るボンディングワイヤーは短くなるが、２列目の電極パ
ッドに接続されるボンディングワイヤーは長くなる。こ
のため、新規の支持板（基板）の開発工数が増加し、コ
ストアップし、既存の支持板に搭載できる半導体チップ
が限定される等の問題点が健在化している。
【０００６】最近、ますます微細化し、小型化する半導
体チップをＢＧＡの半導体パッケージに搭載可能とする
ことが、市場の要求となっている。そのためには、半導
体チップのサイズを指定するボンディングワイヤーの長
さの制限をなくし、半導体チップを制限なく支持板に搭
載できるようにすることが望まれている。本発明の目的
は、ボンディングワイヤーの長さをことさらに短くしな
くても半導体チップを支持板に搭載できるようにし、半
導体チップを制限なく支持板に搭載できるようにした半
導体装置を提供することである。
【０００７】
【課題を解決するための手段】本発明の一面による半導
体装置は、支持板と、該支持板に搭載された半導体チッ
プと、該半導体チップと該支持板とを接続するボンディ
ングワイヤーと、該半導体チップを覆うモールド樹脂と
を備え、該支持板は電気的な動作に不要なダミーのボン
ディングエリアを有し、少なくとも１つのダミーのボン
ディングワイヤーの少なくとも一端が該ダミーのボンデ
ィングエリアに接続されていることを特徴とするもので
ある。
【０００８】本発明のもう一面による半導体装置は、支
持板と、該支持板に搭載された半導体チップと、該半導
体チップと該支持板とを接続するボンディングワイヤー
と、該半導体チップを覆うモールド樹脂とを備え、該半
導体チップは電気的な動作に不要なダミーのボンディン
グパッドを有し、少なくとも１つのダミーのボンディン
グワイヤーの一端が該ダミーのボンディングパッドに接
続されていることを特徴とするものである。
【０００９】本発明のもう一面による半導体装置は、支
持板と、該支持板に搭載された半導体チップと、該半導
体チップと該支持板とを接続するボンディングワイヤー
と、該半導体チップを覆うモールド樹脂とを備え、該支
持板は電気的な動作に不要なダミーのボンディングエリ
アを有し、該半導体チップは電気的な動作に不要なダミ
ーのボンディングパッドを有し、少なくとも１つのダミ
ーのボンディングワイヤーの一端が該ダミーのボンディ
ングエリアに接続され、該少なくとも１つのダミーのボ
ンディングワイヤーの他端が該ダミーのボンディングパ
ッドに接続されていることを特徴とするものである。
【００１０】このように、本発明においては、支持板は
電気的な動作に不要なダミーのボンディングエリアを有
し、及び／又は、半導体チップは電気的な動作に不要な
ダミーのボンディングパッドを有し、少なくとも１つの
ダミーのボンディングワイヤーが、ダミーのボンディン
グエリア及び／又はダミーのボンディングパッドに接続
されている。少なくとも１つのダミーのボンディングワ
イヤーは、樹脂封止のためにトランスファーモールドを
行う際に溶融樹脂の流れが電気的動作に必要なボンディ
ングワイヤーを動かすのをある程度防止し、電気的なオ
ープンやショートの発生を防止する。従って、ボンディ
ングワイヤーの長さをことさらに短くしなくても半導体
チップを支持板に搭載でき、半導体チップを制限なく支
持板に搭載できるようにした半導体装置を得ることがで
きる。
【００１１】好ましくは、該支持板は、パッケージの基
板と、リードフレームと、支持用テープの一つである。
また、該支持板は別の装置への電気的及び機械的な接続
のためのボールを有する。また、半導体チップはほぼ矩
形状の形状を有し、少なくとも１つのダミーのボンディ
ングワイヤーは該半導体チップのコーナー部又はコーナ
ー部の外側に位置する。
【００１２】また、少なくとも１つのダミーのボンディ
ングワイヤーは互いに交差して配置された複数のダミー
のボンディングワイヤー要素からなる。また、少なくと
も１つのダミーのボンディングワイヤーは他の電気的動
作に必要なボンディングワイヤーの直径よりも大きい。
【００１３】
【発明の実施の形態】図１は樹脂封止を行う前の本発明
による半導体装置１０の平面図を示し、図２は樹脂封止
を行った後の半導体装置１０の部分破断斜視図を示す。
図３は図１の半導体装置１０の断面図である。図１から
図３において、半導体装置１０は、支持板（基板）１２
と、支持板１２に搭載された半導体チップ１４と、半導
体チップ１４と支持板１２とを接続するボンディングワ
イヤー１６と、半導体チップ１４を覆うモールド樹脂１
８とを備えている。
【００１４】半導体チップ１４は、集積回路（図示せ
ず）と、集積回路に接続されたボンディングパッド２０
とを有する。支持板１２は例えば印刷回路パターンの一
部として形成されたボンディングエリア２２を有する。
さらに、支持板１２は印刷回路パターンに接続されたは
んだボール２４を有する。ボンディングワイヤー１６の
一端はボンディングパッド２０に接続され、ボンディン
グワイヤー１６の他端はボンディングエリア２２に接続
される。従って、通常は、半導体チップ１４の集積回路
はボンディングワイヤー１６を介して支持板１２の印刷
回路パターンに電気的に接続される。支持板１２の印刷
回路パターンはボール２４を介してさらに他の装置に電
気的に接続される。
【００１５】本発明においては、支持板１２は、矩形状
の半導体チップ１４のコーナー部の外側に、電気的な動
作に不要なダミーのボンディングエリア２２ａを有す
る。さらに、半導体チップ１４は、そのコーナー部に電
気的な動作に不要なダミーのボンディングパッド２０ａ
を有する。そして、ダミーのボンディングワイヤー１６
ａの一端がダミーのボンディングエリア２２ａに接続さ
れ、ダミーのボンディングワイヤー１６ａの他端がダミ
ーのボンディングパッド２０ａに接続されている。
【００１６】ダミーのボンディングワイヤー１６ａは、
電気的な動作を行うのに必要なボンディングワイヤー１
６の列と並べて、その列の端部に、同一の形状となるよ
うに配置される。従って、実施例においては、２本のダ
ミーのボンディングワイヤー１６ａが半導体チップ１４
の各コーナー部に配置される。半導体チップ１４のコー
ナー部は通常は空いているので、半導体チップ１４や支
持板１２に回路設計の実質的な変更を行うことなく、ダ
ミーのボンディングワイヤー１６ａを設けることができ
る。
【００１７】ボンディングワイヤー１６及びダミーのボ
ンディングワイヤー１６ａは公知のワイヤボンディング
マシンで一緒に形成されることができる。また、ボンデ
ィングワイヤー１６及びダミーのボンディングワイヤー
１６ａは種々の形状に形成されることができる。例え
ば、図４において、（Ａ）はボンディングワイヤー１６
（及びダミーのボンディングワイヤー１６ａ）が半円状
に形成されているところを示している。（Ｂ）はボンデ
ィングワイヤー１６（及びダミーのボンディングワイヤ
ー１６ａ）が矩形状に形成されているところを示してい
る。（Ｃ）はボンディングワイヤー１６（及びダミーの
ボンディングワイヤー１６ａ）が柱状に形成されている
ところを示している。
【００１８】ボンディングワイヤー１６及びダミーのボ
ンディングワイヤー１６ａのワイヤボンディングを行っ
た後で、トランスファーモールドを行って半導体チップ
１４を覆うモールド樹脂１８を形成し、捺印、はんだボ
ール２４付け、切断等を行い、ＢＧＡの半導体装置１０
の完成品とする。図５は、モールド時の樹脂の流れを示
す図である。トランスファーモールドにおいては、樹脂
注入口が支持板１２の一位置に設けられ、溶融樹脂は半
導体チップ１４のまわりを矢印Ａ、矢印Ｂで示されるよ
うに流れる。矢印Ｂで示される半導体チップ１４のコー
ナー部においては、ボンディングワイヤーの間隔が広く
なるため、樹脂の流れが速くなる。
【００１９】このため、樹脂の流れはダミーのボンディ
ングワイヤー１６ａを大きく動かし、隣のボンディング
ワイヤー１６に極めて接近する。しかし、ダミーのボン
ディングワイヤー１６ａは半導体チップ１４及び支持板
１２の回路に電気的に接続されていないため、仮に隣の
ボンディングワイヤー１６に接触しても、電気的なオー
プンやショートを生じない。ダミーのボンディングワイ
ヤー１６ａがないと、ダミーのボンディングワイヤー１
６ａの隣に示されているボンディングワイヤー１６に同
様の変形が生じ、その隣に位置するボンディングワイヤ
ー１６に接近し、接触する可能性がある。
【００２０】ＢＧＡ３５２ピン、金のボンディングワイ
ヤー径２８μｍ、ワイヤ長さ３．５ｍｍ、の条件で樹脂
モールド後のワイヤフロー量を比較した。ダミーのボン
ディングワイヤー１６ａがある場合には、ワイヤフロー
率平均は１．２７％であった。これに対して、ダミーの
ボンディングワイヤー１６ａがない場合には、ワイヤフ
ロー率平均は４．７４％であった。従って、本発明によ
れば、ワイヤフロー率平均は約１／４に減少した。これ
にともなって、従来ワイヤ長さを最大３．０ｍｍと制限
していたが、最大５ｍｍまで可能になった。
【００２１】図６は、ダミーのボンディングエリア２２
ａを形成させた支持板１２を示す。図７は、ダミーのボ
ンディングパッド２０ａを形成させた半導体チップ１４
を示す。図１から図５の実施例では、ダミーのボンディ
ングワイヤー１６ａはダミーのボンディングエリア２２
ａとダミーのボンディングパッド２０ａとの間に形成さ
れていた。しかし、ダミーのボンディングワイヤー１６
ａは電気的な動作を行うものではないので、ダミーのボ
ンディングワイヤー１６ａは必ずしもダミーのボンディ
ングエリア２２ａとダミーのボンディングパッド２０ａ
との間に形成される必要はない。
【００２２】例えば、ダミーのボンディングワイヤー１
６ａの一端はダミーのボンディングエリア２２ａに接続
するが、その他端は適当な位置に接続することができ
る。また、ダミーのボンディングワイヤー１６ａの一端
はダミーのボンディングパッド２０ａに接続するが、そ
の他端は適当な位置に接続することができる。すなわ
ち、樹脂の流れのブロック効果があれば、ダミーのボン
ディングエリア２２ａのみの追加で、あるいはダミーの
ボンディングパッド２０のみの追加で、ワイヤフローを
防止することができる。
【００２３】図８は半導体チップ１４のダミーのボンデ
ィングパッド２０ａを使用せずに支持板１２のダミーの
ボンディングエリア２２ａのみでダミーのボンディング
ワイヤー１６ａを形成している例を示す。この例でも、
樹脂の流れのブロック効果があり、ワイヤフローを防止
することができる。樹脂注入口が支持板１２のコーナー
部に設けられ、樹脂が図５の矢印Ａ、矢印Ｂのように流
れることから考慮すると、支持板１２の各辺の両端にボ
ンディングエリア２２ａを形成することが最も効果が大
きい。ただし、金型構造によっては、他の位置、例えば
各辺の中央部等への適用も効果がある。
【００２４】図９は、ダミーのボンディングワイヤー１
６ａの変形例を示す。このダミーのボンディングワイヤ
ー１６ａは複数のダミーボンディングワイヤー要素１６
ｂ、１６ｃをクロスさせて１つのダミーのボンディング
パッド２０ａ及び１つのダミーのボンディングエリア２
２ａにボンディングされている。これにより、ダム効果
となるワイヤ面積を増加させてワイヤフロー量を少なく
する。
【００２５】図１０はダミーのボンディングワイヤー１
６ａの変形例を示す。このダミーのボンディングワイヤ
ー１６ａはワイヤ径を大きくすることにより、ダム効果
となるワイヤ面積を増加させてワイヤフロー量を少なく
する。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
ボンディングワイヤーの長さをことさらに短くしなくて
も半導体チップを支持板に搭載できるようにし、半導体
チップを制限なく支持板に搭載できるようにした半導体
装置を得ることができる。特に、ダミーのボンディング
ワイヤーを設けることにより、ワイヤフローを減少さ
せ、半導体チップのサイズ如何にかかわらず、ＢＧＡ等
の半導体パッケージへ搭載可能とし、基板の開発工数を
減らすことにより、パッケージコストの削減が可能とな
る。
【図面の簡単な説明】
【図１】樹脂封止を行う前の本発明による半導体装置を
示す平面図である。
【図２】樹脂封止を行った後の図１の半導体装置を示す
部分破断斜視図である。
【図３】図１の半導体装置の断面図である。
【図４】ボンディングワイヤーのループ形状を示す図で
ある。
【図５】モールド時の樹脂の流れとワイヤー変形を示す
図である。
【図６】ダミーのボンディングエリアを形成させた支持
板を示す図である。
【図７】ダミーのボンディングパッドを形成させた半導
体チップを示す図である。
【図８】支持板のダミーのボンディングエリアのみでダ
ミーのボンディングワイヤーを形成している例を示す図
である。
【図９】ダミーのボンディングワイヤーの変形例を示す
図である。
【図１０】ダミーのボンディングワイヤーの変形例を示
す図である。
【符号の説明】
１０…半導体装置 １２…支持板 １４…半導体チップ １６…ボンディングワイヤー １６ａ…ダミーのボンディングワイヤー １８…モールド樹脂 ２０…ボンディングパッド ２０ａ…ダミーのボンディングパッド ２２…ボンディングエリア ２２ａ…ダミーのボンディングエリア ２４…ボール

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 支持板と、該支持板に搭載された半導体
    チップと、該半導体チップと該支持板とを接続するボン
    ディングワイヤーと、該半導体チップを覆うモールド樹
    脂とを備え、該支持板は電気的な動作に不要なダミーの
    ボンディングエリアを有し、少なくとも１つのダミーの
    ボンディングワイヤーの少なくとも一端が該ダミーのボ
    ンディングエリアに接続されていることを特徴とする半
    導体装置。
  2. 【請求項２】 支持板と、該支持板に搭載された半導体
    チップと、該半導体チップと該支持板とを接続するボン
    ディングワイヤーと、該半導体チップを覆うモールド樹
    脂とを備え、該半導体チップは電気的な動作に不要なダ
    ミーのボンディングパッドを有し、少なくとも１つのダ
    ミーのボンディングワイヤーの一端が該ダミーのボンデ
    ィングパッドに接続されていることを特徴とする半導体
    装置。
  3. 【請求項３】 支持板と、該支持板に搭載された半導体
    チップと、該半導体チップと該支持板とを接続するボン
    ディングワイヤーと、該半導体チップを覆うモールド樹
    脂とを備え、該支持板は電気的な動作に不要なダミーの
    ボンディングエリアを有し、該半導体チップは電気的な
    動作に不要なダミーのボンディングパッドを有し、少な
    くとも１つのダミーのボンディングワイヤーの一端が該
    ダミーのボンディングエリアに接続され、該少なくとも
    １つのダミーのボンディングワイヤーの他端が該ダミー
    のボンディングパッドに接続されていることを特徴とす
    る半導体装置。
  4. 【請求項４】 該支持板は、パッケージの基板と、リー
    ドフレームと、支持用テープの一つであることを特徴と
    する請求項１から３のいずれか１項に記載の半導体装
    置。
  5. 【請求項５】 該支持板は他の装置への電気的及び機械
    的な接続のためのボールを有することを特徴とする請求
    項１から３のいずれか１項に記載の半導体装置。
  6. 【請求項６】 半導体チップはほぼ矩形状の形状を有
    し、少なくとも１つのダミーのボンディングワイヤーは
    該半導体チップのコーナー部又はコーナー部の外側に位
    置することを特徴とする請求項１から３のいずれか１項
    に記載の半導体装置。
  7. 【請求項７】 少なくとも１つのダミーのボンディング
    ワイヤーは互いに交差して配置された複数のダミーのボ
    ンディングワイヤー要素からなることを特徴とする請求
    項１から３のいずれか１項に記載の半導体装置。
  8. 【請求項８】 少なくとも１つのダミーのボンディング
    ワイヤーは電気的動作に必要なボンディングワイヤーの
    直径よりも大きいことを特徴とする請求項１から３のい
    ずれか１項に記載の半導体装置。
JP10136575A 1998-05-19 1998-05-19 半導体装置 Withdrawn JPH11330128A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10136575A JPH11330128A (ja) 1998-05-19 1998-05-19 半導体装置
KR1019990017711A KR19990088347A (ko) 1998-05-19 1999-05-18 반도체장치
TW088108085A TW510001B (en) 1998-05-19 1999-05-18 Semiconductor device having dummy bonding wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10136575A JPH11330128A (ja) 1998-05-19 1998-05-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH11330128A true JPH11330128A (ja) 1999-11-30

Family

ID=15178486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10136575A Withdrawn JPH11330128A (ja) 1998-05-19 1998-05-19 半導体装置

Country Status (3)

Country Link
JP (1) JPH11330128A (ja)
KR (1) KR19990088347A (ja)
TW (1) TW510001B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004738A (ja) * 2002-04-30 2004-01-08 Samsung Electronics Co Ltd 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
WO2014119477A1 (ja) * 2013-01-29 2014-08-07 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004738A (ja) * 2002-04-30 2004-01-08 Samsung Electronics Co Ltd 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置
JP4572060B2 (ja) * 2002-04-30 2010-10-27 サムスン エレクトロニクス カンパニー リミテッド 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
WO2014119477A1 (ja) * 2013-01-29 2014-08-07 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW510001B (en) 2002-11-11
KR19990088347A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
JP3621819B2 (ja) 半導体集積回路素子
JP3779789B2 (ja) 半導体装置およびその製造方法
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
JP3046630B2 (ja) 半導体集積回路装置
KR100292033B1 (ko) 반도체칩패키지및그제조방법
JP4243270B2 (ja) 半導体装置の製造方法
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6268644B1 (en) Semiconductor device
JPH11330128A (ja) 半導体装置
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JP4747188B2 (ja) 半導体装置の製造方法
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_
JP2001267452A (ja) 半導体装置
JP2518575B2 (ja) 半導体チップ封止方法
KR100559512B1 (ko) 반도체 패키지용 인쇄회로기판 및 금형
KR100260994B1 (ko) 원 사이드 몰딩 초박형 반도체 패키지
KR100331071B1 (ko) 반도체 패키지용 인쇄회로기판의 몰딩 방법
JP3902348B2 (ja) 半導体パッケージ
JP2003218290A (ja) 樹脂封止型半導体装置
KR19980039729A (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
KR19990061796A (ko) 반도체 패키지 및 제조방법
JPH0846072A (ja) 樹脂封止型半導体装置
KR19980027360A (ko) 반도체 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802