JP3046630B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP3046630B2
JP3046630B2 JP3031115A JP3111591A JP3046630B2 JP 3046630 B2 JP3046630 B2 JP 3046630B2 JP 3031115 A JP3031115 A JP 3031115A JP 3111591 A JP3111591 A JP 3111591A JP 3046630 B2 JP3046630 B2 JP 3046630B2
Authority
JP
Japan
Prior art keywords
lead
wire
short
wires
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3031115A
Other languages
English (en)
Other versions
JPH04269856A (ja
Inventor
宏 渡辺
博 三木野
邦宏 坪崎
昌弘 一谷
博通 鈴木
望 堀野
雪治 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3031115A priority Critical patent/JP3046630B2/ja
Publication of JPH04269856A publication Critical patent/JPH04269856A/ja
Application granted granted Critical
Publication of JP3046630B2 publication Critical patent/JP3046630B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ワイヤボンディング方式によってチップ、
リード間の接続を行う半導体集積回路装置に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】パッケージ本体に封止した半導体チップ
のボンディングパッドとチップの周囲に配置したリード
をワイヤにより接続するＱＦＰ(Quad Flat Package) な
どの樹脂封止形ＬＳＩパッケージは、近年、ＬＳＩの多
機能化、高速化に伴う端子数の増大により、チップ上に
おけるボンディングパッド領域の確保が困難になってい
る。
【０００３】その対策の一つとして、図８に示すよう
に、ボンディングパッド１１をチップ１０の周辺に沿っ
て二列に配置し、外側のボンディングパッド１１と内側
のボンディングパッド１１を千鳥状に配列することによ
って、ボンディングパッドの必要数を確保する方式が提
案されている。なお、図８において、２はチップ１０を
搭載するタブ（ダイパッド）、４はリード、１２はＡｕ
のワイヤをそれぞれ示している。
【０００４】上記の方式では、図９に示すように、チッ
プ１０の外側のボンディングパッド１１に接続されるワ
イヤ１２と内側のボンディングパッド１１に接続される
ワイヤ１２との間で、ボンディングパッド１１の直上の
ワイヤ高さを変えたり、ループの高さを変えたりするこ
とによって、隣接するワイヤ１２，１２同士の接触を防
止している。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来技術は、ＬＳＩパッケージの端子数が２００を超える
ような超多ピンになると、隣接するワイヤ同士の接触を
充分に防止することができないという問題がある。
【０００６】すなわち、超多ピンのＬＳＩパッケージに
おいては、チップの周囲に配置されるリードの数が多く
なるので、その分、リードのピッチおよび幅を微細化し
なければならないが、リードのピッチ、幅の微細化には
リードフレームの加工上の限界があるため、リードの先
端をチップから遠ざけることでリードの必要数を確保せ
ざるを得ず、必然的にワイヤ長が長くなってしまう。
【０００７】ところが、ワイヤ長が長くなると、その
分、ワイヤの弛みやカール（隣接するワイヤ方向に曲が
る現象）の量が大きくなるので、ワイヤボンディング中
にまたはモールド時の樹脂の流動によって、隣接するワ
イヤ同士が接触し易くなる。
【０００８】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、チップ、リード間を接続
するワイヤ同士の接触を防止することのできる技術を提
供することにある。
【０００９】本発明の他の目的は、ＬＳＩパッケージの
多ピン化を促進することのできる技術を提供することに
ある。
【００１０】本発明の他の目的は、ＬＳＩパッケージの
製造コストを低減することのできる技術を提供すること
にある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
装置は、複数のボンディングパッドを内側と外側の二列
に配列した半導体チップと、前記半導体チップを搭載す
るタブの周囲に配置され、そのインナーリード長が隣り
合うリード間で平面方向に交互に異なる複数のリード
と、前記隣り合うリードのうちインナーリード長の長い
長リードおよび前記外側列のボンディングパッドを接続
するワイヤと、前記隣り合うリードのうちインナーリー
ド長の短い短リードおよび前記内側列のボンディングパ
ッドを接続するワイヤとから構成されてなる半導体集積
回路装置において、前記短リードのうちの第１の短リー
ドに接続されるワイヤがボンディングされるボンディン
グパッドと第２の短リードに接続されるワイヤがボンデ
ィングされるボンディングパッドとの間の距離に比べて
前記第１の短リードのワイヤ接続部位と前記第２の短リ
ードのワイヤ接続部位との間の距離の方が長く、前記第
１の短リードおよび前記第２の短リードに挟まれるイン
ナーリード長の長い長リードのワイヤ接続部位を含む先
端形状は、前記長リードに接続されるワイヤが前記第１
の短リードに接続されるワイヤと前記第２の短リードに
接続されるワイヤとの間に位置するように平面方向に曲
げられており、前記第１の短リードに接続されるワイヤ
の前記半導体チップ表面からのループ高さは前記長リー
ドに接続されるワイヤの前記半導体チップ表面からのル
ープ高さに比べて高いことを特徴とする構成としたもの
である。また、本発明の他の半導体集積回路装置は、複
数のボンディングパッドを内側と外側の二列に配列した
半導体チップと、前記半導体チップを搭載する基板と、
前記基板の複数のリード配線と、前記リード配線のうち
の第１のリード配線および前記外側列のボンディングパ
ッドを接続するワイヤと、前記リード配線のうちの第２
のリード配線および前記内側列のボンディングパッドを
接続するワイヤと、前記リード配線のうちの第３のリー
ド配線および前記内側列のボンディングパッドを接続す
るワイヤとから構成されてなる半導体集積回路装置にお
いて、前記第２のリード配線に接続されるワイヤがボン
ディングされるボンディングパッドと前記第３のリード
配線に接続されるワイヤがボンディングされるボンディ
ングパッドとの間の距離に比べて前記第２のリード配線
のワイヤ接続部位と前記第３のリード配線のワイヤ接続
部位との間の距離の方が長く、前記第２のリード配線お
よび前記第３のリード配線に挟まれる前記第１のリード
配線のワイヤ接続部位を含む形状は、前記第１のリード
配線に接続されるワイヤが前記第２のリード配線に接続
されるワイヤと前記第３のリード配線に接続されるワイ
ヤとの間に位置するように平面方向に曲げられており、
前記第２のリード配線に接続されるワイヤの前記半導体
チップ表面からのループ高さは前記第１のリード配線に
接続されるワイヤの前記半導体チップ表面からのループ
高さに比べて高いことを特徴とする構成としたものであ
る。
【００１３】
【作用】上記した手段によれば、チップ、リード間にワ
イヤをボンディングした際、隣り合うワイヤ間に高低差
が生じるので、インナーリード長が等しい従来のリード
フレームに比べて隣り合うワイヤ間の距離を大きくする
ことができ、また、ＬＳＩパッケージの多ピン化を促進
できる。
【００１４】
【実施例】図２に示す本実施例のリードフレーム１は、
例えば表面実装形ＬＳＩパッケージの一種であるＱＦＰ
の製造に用いるものである。このリードフレーム１の中
央部には、半導体チップを搭載する矩形のタブ２が配置
されており、このタブ２の四隅には、ダブ２を支えるタ
ブ吊りリード３が設けられている。
【００１５】上記タブ２の外側には、複数本のリード４
がタブ２を囲むように設けられている。上記リード４
は、パッケージ本体の内部に封止される領域と外部に露
出する領域との境界部となるモールドラインの内側をイ
ンナーリード、外側をアウターリードとそれぞれ称して
いる。本実施例のリードフレーム１は、リード４のイン
ナーリード長を隣り合うリード４，４間で交互に変えた
構成になっている。
【００１６】上記リード４の中途部には、リード４の支
持とモールド時における樹脂の溢出防止とを兼ねた枠状
のタイバー（ダム）５が設けられており、アウターリー
ドの先端には、外枠６または内枠７が接続されている。
上記外枠６には、リードフレーム１をモールド金型の所
定箇所に位置決めする際のガイドとなるガイド孔８が設
けられている。
【００１７】上記リードフレーム１は、例えば４２アロ
イ、Ｃｕなどのフープ材をプレス加工またはエッチング
することによって前記タブ２、タブ吊りリード３、リー
ド４、タイバー５、外枠６、内枠７などの各部材を同時
形成した後、表面にＡｇのメッキを施したもので、フー
プ材の板厚は、１５０〜２５０μｍ程度である。リード
フレーム１は上記した各部材によって構成される単位フ
レームを一方向に複数個連設した構成になっている。
【００１８】図１は、上記リードフレーム１を用いて製
造されたＱＦＰ９の要部平面図である。
【００１９】エポキシ系樹脂などの合成樹脂からなるパ
ッケージ本体（図示せず）に封止された前記タブ２の上
には、ゲートアレイなどの論理ＬＳＩを形成したシリコ
ン単結晶からなる半導体チップ１０が搭載されており、
このチップ１０の主面の周辺には、所定数のボンディン
グパッド１１が配列されている。本実施例のＱＦＰ９
は、上記ボンディングパッド１１をチップ１０の周辺に
沿って二列に配置し、かつチップ１０の外側のボンディ
ングパッド１１と内側のボンディングパッド１１とを千
鳥状に配列することによって、ボンディングパッド１１
の必要数を確保している。
【００２０】上記チップ１０を搭載したタブ２の外側に
は、インナーリード長を交互に変えた前記リード４が配
置されており、これらのリード４とチップ１０のボンデ
ィングパッド１１との間には、Ａｕのワイヤ１２がボン
ディングされている。
【００２１】図３に示すように、一端がチップ１０の外
側のボンディングパッド１１に接続されたワイヤ１２
は、その他端がインナーリード長の長いリード４ａに接
続されており、一端がチップ１０の内側のボンディング
パッド１１に接続されたワイヤ１２は、その他端がイン
ナーリード長の短いリード４ｂに接続されている。ま
た、チップ１０の内側のボンディングパッド１１の直上
のワイヤ高さは、外側のボンディングパッド１１の直上
のワイヤ高さに比べて高くしてある。
【００２２】以上のように構成された本実施例によれ
ば、下記のような作用、効果を得ることが可能である。
【００２３】(1).インナーリード長を隣り合うリード
４，４間で交互に変えたことにより、特にリードの近傍
で、隣り合うワイヤ１２，１２間に高低差が生じるの
で、隣り合うワイヤ１２，１２間の距離を大きくするこ
とができる。
【００２４】(2).インナーリード長を隣り合うリード
４，４間で交互に変えたことにより、インナーリードの
ピッチおよび幅を微細化しなくとも、インナーリード長
の長いリード４ａをチップ１０の近傍まで延在すること
が可能となる。これにより、インナーリード長の長いリ
ード４ａに接続されるワイヤ１２の長さを短くすること
ができるので、その分、上記ワイヤ１２の弛みやカール
の量を小さくすることができる。
【００２５】(3).上記(1) および(2) により、ワイヤボ
ンディング中に、またはモールド時の樹脂の流動によっ
て、隣接するワイヤ１２，１２同士が接触する確率を低
減することができるので、ＱＦＰ９の信頼性および製造
歩留りを向上させることができる。また、これにより、
ＱＦＰ９の多ピン化を促進することができる。
【００２６】(4).上記(2) により、インナーリード長の
長いリード４ａに接続されるワイヤ１２の長さを短くす
ることができ、その分、Ａｕのワイヤ１２の使用量を低
減することができるので、ＱＦＰ９の製造コストを低減
することができる。
【００２７】図４は、チップ１０の内側のボンディング
パッド１１とインナーリード長の短いリード４ｂとの間
に接続されるワイヤ１２のループ形状を台形にした実施
例であり、図５は、同じくチップ１０の内側のボンディ
ングパッド１１とインナーリード長の短いリード４ｂと
の間に接続されるワイヤ１２のループ形状を山形にした
実施例である。これらの実施例においては、前記実施例
に比べて隣り合うワイヤ１２，１２間の距離をより大き
くすることができるので、隣接するワイヤ１２，１２同
士が接触する確率をより低減することができる。
【００２８】
【００２９】次に、本発明によるＱＦＰのワイヤボンデ
ィング評価を以下の方法により行った。
【００３０】まず、本発明のＱＦＰを二種（以下、ＱＦ
Ｐ−１、ＱＦＰ−２という）、従来のＱＦＰを一種（以
下、ＱＦＰ−３という）それぞれ作成した。いずれのＱ
ＦＰ−１〜３も、表面にＡｇメッキを施した４２アロイ
製の２０８ピン、板厚１２５μｍのリードフレームを使
用したが、隣り合うリード間のインナーリード長の差
は、ＱＦＰ−１で7.２mm、ＱＦＰ−２で1.１mm、ＱＦＰ
−３で０mmとした。タブの端部からリードまでの距離
は、ＱＦＰ−１では、インナーリード長の長いリードで
約0.８mm、短いリードで約3.０mmとし、ＱＦＰ−２で
は、インナーリード長の長いリードで約1.７mm、短いリ
ードで約3.０mmとした。また、ＱＦＰ−３では、すべて
のリードで約3.０mmとした。
【００３１】ＱＦＰ−１〜３共、ボンディングパッドを
千鳥状に配列した6.７４mm×6.７４mmのチップをＡｇペ
ーストを用いてタブに搭載した。上記ボンディングパッ
ドの寸法は１００μｍ×１００μｍとし、隣り合うボン
ディングパッドのピッチは９０μｍ、最小接近距離は１
５５μｍとした。また、ワイヤボンディング装置は、台
形ループ制御が可能で、先端径１５０μｍの焼結セラミ
ック製キャピラリを備えたものを使用し、ボンディング
は、線径３０μｍのＡｕワイヤを用い、ボンディング温
度２００℃のサーモソニック方式で行った。
【００３２】ワイヤのループ形状は、ＱＦＰ−１および
ＱＦＰ−２では、前記図４に示す形状とし、ＱＦＰ−３
では、前記図１０に示す形状とした。また、ボンディン
グパッドの直上のワイヤ高さは、ＱＦＰ−１〜３共、チ
ップの内側のボンディングパッドに接続されるワイヤで
約３００μｍ、外側のボンディングパッドに接続される
ワイヤで約２００μｍとした。このとき、リードの近傍
における隣り合ったワイヤ間の高さ方向の距離は、ＱＦ
Ｐ−１およびＱＦＰ−２では、約２００μｍであった
が、ＱＦＰ−３では極めて僅かであった。
【００３３】図６および図７は、ワイヤボンディング後
における上記ＱＦＰ−１〜３の外観検査結果である。
【００３４】図６に示すように、ＱＦＰ−３では、隣り
合うワイヤ間の距離が１００μｍ以下まで接近したもの
がかなり見られたが、隣り合うリード間のインナーリー
ド長の差を1.１mmとしたＱＦＰ−２では極めて僅かであ
った。また、隣り合うリード間のインナーリード長の差
を2.２mmとしたＱＦＰ−１では、隣り合うワイヤ間の距
離が１００μｍ以下まで接近したものは零であり、全て
のワイヤが基準値を充分に超えていた。
【００３５】また、図７に示すように、ワイヤとチップ
端部との距離は、ＱＦＰ−１〜３共、全てのワイヤで１
００μｍ以上あり、いずれも基準を満足していた。
【００３６】下記の表１は、モールド後におけるワイヤ
とチップの端部、ワイヤとタブの端部、および隣り合う
ワイヤ同士の短絡発生率である。
【００３７】
【表１】
【００３８】表１に示すように、ワイヤとチップ端部の
短絡発生率およびワイヤとタブ端部の短絡発生率は、Ｑ
ＦＰ−１〜３共に零であったが、隣り合うワイヤ同士の
短絡発生率は、ＱＦＰ−１で零、ＱＦＰ−２で僅かに１
％、ＱＦＰ−３では１７％であった。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４０】
【００４１】以上の説明では、本発明をＱＦＰに適用し
た場合について説明したが、本発明は、例えば基板に搭
載したチップのボンディングパッドと基板のリード配線
とをワイヤボンディング方式によって接続するＣＯＢ(C
hip OnBoard) 方式やＰＧＡ(Pin Grid Array)方式の半
導体集積回路装置など、少なくともワイヤボンディング
方式によってチップ、リード間の接続を行う半導体集積
回路装置全般に適用することができる。
【００４２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４３】チップを搭載する予定部位の周囲に配置し
たリードのインナーリード長を隣り合うリード間で交互
に変えることにより、隣り合うワイヤ間の距離を大きく
することができるので、ワイヤ同士の接触を防止するこ
とができ、また、ＬＳＩパッケージの多ピン化を促進で
きる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部拡大平面図である。
【図２】この半導体集積回路装置の製造に用いるリード
フレームの斜視図である。
【図３】この半導体集積回路装置のチップ、リード間を
ワイヤにより接続した状態を模式的に示す図である。
【図４】本発明の他の実施例である半導体集積回路装置
のチップ、リード間をワイヤにより接続した状態を模式
的に示す図である。
【図５】本発明の他の実施例である半導体集積回路装置
のチップ、リード間をワイヤにより接続した状態を模式
的に示す図である。
【図６】本発明の半導体集積回路装置のワイヤボンディ
ング後における外観検査結果を従来の半導体集積回路装
置と比較して示すグラフ図である。
【図７】本発明の半導体集積回路装置のワイヤボンディ
ング後における外観検査結果を従来の半導体集積回路装
置と比較して示すグラフ図である。
【図８】従来の半導体集積回路装置の要部拡大平面図で
ある。
【図９】従来の半導体集積回路装置のチップ、リード間
をワイヤにより接続した状態を模式的に示す図である。
【符号の説明】
１ リードフレーム ２ タブ ３ タブ吊りリード ４ リード ４ａ リード ４ｂ リード ５ タイバー（ダム） ６ 外枠 ７ 内枠 ８ ガイド孔 ９ ＱＦＰ １０ 半導体チップ １１ ボンディングパッド １２ ワイヤ
フロントページの続き (72)発明者 坪崎 邦宏 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体設計開発セ ンタ内 (72)発明者 一谷 昌弘 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体設計開発セ ンタ内 (72)発明者 鈴木 博通 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体設計開発セ ンタ内 (72)発明者 堀野 望 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体設計開発セ ンタ内 (72)発明者 秋山 雪治 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 武蔵工場内 (56)参考文献 特開 昭59−129451（ＪＰ，Ａ) 特開 平２−121361（ＪＰ，Ａ) 特開 平２−26059（ＪＰ，Ａ) 特開 平２−281647（ＪＰ，Ａ) 実開 平１−55927（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のボンディングパッドを内側と外側
    の二列に配列した半導体チップと、 前記半導体チップを搭載するタブの周囲に配置され、そ
    のインナーリード長が隣り合うリード間で平面方向に交
    互に異なる複数のリードと、 前記隣り合うリードのうちインナーリード長の長い長リ
    ードおよび前記外側列のボンディングパッドを接続する
    ワイヤと、 前記隣り合うリードのうちインナーリード長の短い短リ
    ードおよび前記内側列のボンディングパッドを接続する
    ワイヤとから構成されてなる半導体集積回路装置におい
    て、 前記短リードのうちの第１の短リードに接続されるワイ
    ヤがボンディングされるボンディングパッドと第２の短
    リードに接続されるワイヤがボンディングされるボンデ
    ィングパッドとの間の距離に比べて前記第１の短リード
    のワイヤ接続部位と前記第２の短リードのワイヤ接続部
    位との間の距離の方が長く、 前記第１の短リードおよび前記第２の短リードに挟まれ
    るインナーリード長の長い長リードのワイヤ接続部位を
    含む先端形状は、前記長リードに接続されるワイヤが前
    記第１の短リードに接続されるワイヤと前記第２の短リ
    ードに接続されるワイヤとの間に位置するように平面方
    向に曲げられており、 前記第１の短リードに接続されるワイヤの前記半導体チ
    ップ表面からのループ高さは前記長リードに接続される
    ワイヤの前記半導体チップ表面からのループ高さに比べ
    て高い ことを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記第１の短リードに接続されるワイヤ
    には、前記ワイヤが接続された内側ボンディングパッド
    の上方に第１の屈曲点および、前記第１の短リードのワ
    イヤ接続部位と前記第１の屈曲点との間に第２の屈曲点
    があり、 前記長リードに接続されるワイヤには、前記ワイヤが接
    続された外側ボンディングパッドの上方に第３の屈曲点
    があり、 前記第１の屈曲点のワイヤ曲げ角度は前記第３の屈曲点
    のワイヤ曲げ角度よりも大きく、 前記第２の屈曲点のワイヤ曲げ角度は前記第１の短リー
    ドに接続されるワイヤの形状が凸形状になる大きさであ
    ることを特徴とする請求項１記載の 半導体集積回路装
    置。
  3. 【請求項３】 複数のボンディングパッドを内側と外側
    の二列に配列した半導体チップと、 前記半導体チップを搭載する基板と、 前記基板の複数のリード配線と、 前記リード配線のうちの第１のリード配線および前記外
    側列のボンディングパッドを接続するワイヤと、 前記リード配線のうちの第２のリード配線および前記内
    側列のボンディングパッドを接続するワイヤと、 前記リード配線のうちの第３のリード配線および前記内
    側列のボンディングパッドを接続するワイヤとから構成
    されてなる半導体集積回路装置において、 前記第２のリード配線に接続されるワイヤがボンディン
    グされるボンディングパッドと前記第３のリード配線に
    接続されるワイヤがボンディングされるボンディングパ
    ッドとの間の距離に比べて前記第２のリード配線のワイ
    ヤ接続部位と前記第３のリード配線のワイヤ接続部位と
    の間の距離の方が長く、 前記第２のリード配線および前記第３のリード配線に挟
    まれる前記第１のリード配線のワイヤ接続部位を含む形
    状は、前記第１のリード配線に接続されるワイヤが前記
    第２のリード配線に接続されるワイヤと前記第３のリー
    ド配線に接続されるワイヤとの間に位置するように平面
    方向に曲げられており、 前記第２のリード配線に接続されるワイヤの前記半導体
    チップ表面からのループ高さは前記第１のリード配線に
    接続されるワイヤの前記半導体チップ表面からのループ
    高さに比べて高いことを特徴とする半導体集積回路装
    置。
  4. 【請求項４】 前記第２のリード配線に接続されるワイ
    ヤには、前記ワイヤが接続された内側ボンディングパッ
    ドの上方に第１の屈曲点、前記第２のリード配線のワイ
    ヤ接続部位と前記第１の屈曲点との間に第２の屈曲点が
    あり、 前記第１のリード配線に接続されるワイヤには、前記ワ
    イヤが接続された外側ボンディングパッドの上方に第３
    の屈曲点があり、 前記第１の屈曲点のワイヤ曲げ角度は前記第３の屈曲点
    のワイヤ曲げ角度よりも大きく、 前記第２の屈曲点のワイヤ曲げ角度は前記第１の短リー
    ドに接続されるワイヤの形状が凸形状になる大きさであ
    ることを特徴とする請求項３記載の半導体集積回路装
    置。
JP3031115A 1991-02-26 1991-02-26 半導体集積回路装置 Expired - Lifetime JP3046630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3031115A JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3031115A JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH04269856A JPH04269856A (ja) 1992-09-25
JP3046630B2 true JP3046630B2 (ja) 2000-05-29

Family

ID=12322406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3031115A Expired - Lifetime JP3046630B2 (ja) 1991-02-26 1991-02-26 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3046630B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514800B2 (en) 2001-07-16 2009-04-07 Nec Electronics Corporation Semiconductor device and wire bonding method therefor
JP2011101051A (ja) * 2011-02-07 2011-05-19 Renesas Electronics Corp 半導体装置及びそのワイヤーボンディング方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020630A (en) * 1995-01-05 2000-02-01 Texas Instruments Incorporated Tape automated bonding package for a semiconductor chip employing corner member cross-slots
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
JP3493118B2 (ja) * 1997-07-25 2004-02-03 沖電気工業株式会社 半導体素子及び半導体装置
KR100609333B1 (ko) * 2000-01-06 2006-08-09 삼성전자주식회사 혼합형 내부리드를 포함하는 리드 프레임
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
JP4738675B2 (ja) * 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
US7829983B2 (en) 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2010074034A (ja) * 2008-09-22 2010-04-02 Sanyo Electric Co Ltd リードフレーム及び樹脂封止半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514800B2 (en) 2001-07-16 2009-04-07 Nec Electronics Corporation Semiconductor device and wire bonding method therefor
JP2011101051A (ja) * 2011-02-07 2011-05-19 Renesas Electronics Corp 半導体装置及びそのワイヤーボンディング方法

Also Published As

Publication number Publication date
JPH04269856A (ja) 1992-09-25

Similar Documents

Publication Publication Date Title
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6424024B1 (en) Leadframe of quad flat non-leaded package
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
JP5001872B2 (ja) 半導体装置
US20050151238A1 (en) Three-level leadframe for no-lead packages
JP3046630B2 (ja) 半導体集積回路装置
JP2013141009A (ja) 半導体装置
US7566954B2 (en) Bonding configurations for lead-frame-based and substrate-based semiconductor packages
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JP2002198482A (ja) 半導体装置およびその製造方法
CN114300420A (zh) 半导体封装
US6268644B1 (en) Semiconductor device
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR100891649B1 (ko) 반도체 패키지 제조방법
US12125780B2 (en) Extendable inner lead for leaded package
EP4358132A2 (en) Semiconductor device with thermal dissipation and method therefor
US11869837B2 (en) Semiconductor device packaging extendable lead and method therefor
JP2667901B2 (ja) 半導体装置の製造方法
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR19990088347A (ko) 반도체장치
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR0155440B1 (ko) 반도체 칩 패키지
KR950000278B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 11

EXPY Cancellation because of completion of term