KR100559512B1 - 반도체 패키지용 인쇄회로기판 및 금형 - Google Patents
반도체 패키지용 인쇄회로기판 및 금형 Download PDFInfo
- Publication number
- KR100559512B1 KR100559512B1 KR1020000039102A KR20000039102A KR100559512B1 KR 100559512 B1 KR100559512 B1 KR 100559512B1 KR 1020000039102 A KR1020000039102 A KR 1020000039102A KR 20000039102 A KR20000039102 A KR 20000039102A KR 100559512 B1 KR100559512 B1 KR 100559512B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- mold
- resin layer
- conductive pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000010931 gold Substances 0.000 claims abstract description 53
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052737 gold Inorganic materials 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 230000005611 electricity Effects 0.000 claims abstract description 21
- 230000003068 static effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005538 encapsulation Methods 0.000 claims abstract description 12
- 239000011347 resin Substances 0.000 claims description 52
- 229920005989 resin Polymers 0.000 claims description 52
- 239000008393 encapsulating agent Substances 0.000 claims description 24
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 239000003566 sealing material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
이 발명은 반도체패키지용 인쇄회로기판 및 금형에 관한 것으로, 봉지 공정중 인쇄회로기판에 정전기가 축적되지 않토록 함은 물론 인쇄회로기판의 골드게이트 주변에 발생하는 플래시를 억제할 수 있도록, 인쇄회로기판의 하면 둘레로서 골드게이트와 대응하는 부분에는 솔더마스크에 의해 외부로 오픈된 접지용 도전성패드가 형성되고, 또한 금형중 상기 인쇄회로기판이 안착되는 제1금형에는 상기 도전성패드에 접촉 및 지지되도록 일정 두께의 돌기가 형성된 것을 특징으로 함.
Description
도1a 및 도1b는 종래의 인쇄회로기판을 도시한 평면도 및 저면도이다.
도2a는 상기 인쇄회로기판을 봉지하기 위한 금형을 도시한 사시도이고, 도2b는 금형에 인쇄회로기판이 탑재되어 봉지되는 상태를 도시한 단면도이다.
도3a 및 도3b는 본 발명에 의한 인쇄회로기판을 도시한 저면도이다.
도4는 본 발명에 의한 금형을 도시한 사시도이다.
도5a 및 도5b는 도4의 A 부분을 확대도시한 사시도이다.
도6은 본 발명에 의한 인쇄회로기판이 본 발명에 의한 금형에 탑재되어 봉지되는 상태를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 인쇄회로기판 u; 유닛
s; 스트립 2; 수지층
4; 회로패턴 4a; 볼랜드
4b; 본드핑거 5; 칩탑재부
6; 비아홀 8; 골드게이트
10; 싱귤레이션홀 12; 가이드홀
14; 슬롯 15; 봉지재
16; 솔더마스크 18; 도전성패드
201; 제1금형 22; 돌기
202; 제2금형 24; 런너
26; 캐비티
본 발명은 반도체패키지용 인쇄회로기판 및 금형에 관한 것으로, 봉지 공정중 인쇄회로기판에 정전기가 축적되지 않토록 함은 물론 인쇄회로기판의 골드게이트 주변에 발생하는 플래시를 억제할 수 있는 반도체패키지용 인쇄회로기판 및 금형에 관한 것이다.
통상 반도체 패키지는 보다 빠르게, 보다 작게, 아울러 보다 싸게라는 삼각축안에서 발전하고 있다. 회로가 더욱 미세화됨과 동시에 고성능화되어 가는 반도체칩의 성능을 효율적으로 발현시키기 위해서는 통상적으로 전기적 성능이 우수하고, 고방열성이며, 대용량의 입출력핀수를 수용할 수 있는 반도체 패키지가 요구되고 있다. 이중에서도 특히 대용량의 입출력핀수를 갖는 인쇄회로기판을 이용한 BGA 반도체 패키지나 PBGA 반도체 패키지가 최근 많이 이용되고 있는 반도체 패키지중의 하나이다. 상기 BGA 또는 PBGA 반도체 패키지는 인쇄회로기판을 이용함으로써 전체적인 전기회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있음으로써 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입출력핀수의 설계시에 QFP(Quad Flat Package)와 같은 제약없이 보다 여유있는 간격으로 보다 많은 입출력핀수를 제공할 수 있는 장점이 있음으로써 차세대 반도체 패키지로 부각되고 있다.
이러한 BGA 반도체패키지에 사용되는 인쇄회로기판(100')의 일반적인 구조를 도1a 및 도1b를 참조하여 설명하면 다음과 같다.
먼저, 열경화성 수지층(2)을 중심으로, 상기 수지층(2)의 상면 중앙에는 차후 반도체칩이 탑재되어 접착될 수 있도록 대략 사각판상의 칩탑재부(5)가 형성되어 있다. 상기 칩탑재부(5)의 외주연인 수지층(2)의 상면 및 수지층(2)의 하면에는 미세한 회로패턴(4)이 다수 형성되어 있다. 여기서, 상기 칩탑재부(5) 및 회로패턴(4)은 통상적인 구리(Cu) 박막이다.
상기 수지층(2) 상,하면의 회로패턴(4)은 도전성 비아홀(6)에 의해 상호 연결되며, 상기 수지층(2) 하면의 회로패턴(4)에는 다수의 볼랜드(4a)가 형성되어 있다. 또한 수지층(2) 상면의 회로패턴(4)에는 차후 반도체칩과 연결되는 본드핑거(4b)가 형성되어 있다. 더불어, 상기 칩탑재부(5)에 인접하여 그 외주연으로는 차후 봉지재(15)가 흘러 들어가는 통로로서 골드게이트(8)가 형성되어 있으며, 이는 구리 박막상에 금(Au)이 일정두께로 도금되어 형성된 것이다.
상기 골드게이트(8) 및 회로패턴(4)중 본드핑거(4b)와 볼랜드(4a)를 제외한 수지층(2)의 상,하면은 절연성 솔더마스크(16)로 코팅되어 외부 환경으로부터 보호 가능하게 되어 있다.
통상 상기와 같은 구성을 하나의 인쇄회로기판 유닛(u)으로 칭하고 있으며, 이러한 유닛(u)이 도시된 바와 같이 긴 슬롯(14)을 경계로 다수가 연결된 것을 인쇄회로기판 스트립(s)이라 칭한다.
도1a 및 도1b중 미설명 부호 12는 스트립(s) 형태의 인쇄회로기판(100')을 장비내에서 용이하게 이송시키기 위한 가이드 홀이고, 10은 독립된 반도체 패키지로 싱귤레이션할 때 기준위치로 이용되는 싱귤레이션 홀이다.
한편, 상기 인쇄회로기판(100')을 이용한 반도체 패키지의 제조 방법을 간단히 설명하면 웨이퍼 상에 형성된 다수의 반도체칩들을 개개의 칩으로 절단하여 그 중에서 양품의 반도체칩을 분리해 내는 절단 공정과, 분리된 양품의 반도체칩을 접착제가 도포된 인쇄회로기판(100') 상의 칩탑재부(5)에 접착시키는 반도체칩 접착 공정과, 상기 칩탑재부(5) 상에 접착된 반도체칩과 인쇄회로기판(100')상의 회로패턴(4)들을 전기적으로 본딩시키는 와이어 본딩 공정과, 와이어 본딩이 완료된 상기 반도체칩과 인쇄회로기판(100')을 금형에 안치시킨 상태에서 봉지재(15)로 소정 영역을 봉지하여 몸체를 형성하는 봉지 공정과, 봉지가 완료된 인쇄회로기판(100')의 하면 등에 도전성볼을 고온에서 융착시킴으로써 외부 입/출력 단자로 사용하는 도전성볼 융착 공정과, 상기 인쇄회로기판(100')에서 각 몸체를 중심으로 소정 부분을 절단하여, 다수의 독립된 반도체 패키지로 완성시키는 싱귤레이션 공정등으로 이루어져 있다.
여기서 상기 봉지 공정은 도2a 및 도2b에 도시한 바와 같이 제1금형(201')과 제2금형(202)을 이용하게 된다.
통상 제1금형(201')은 판상으로 형성되어 있으며, 상면에 전술한 구조의 인쇄회로기판(100')이 안착된다.
제2금형(202)은 인쇄회로기판(100')의 반도체칩, 도전성 와이어 등이 위치하도록 사각 홈 형태의 캐비티(26)가 형성되어 있고, 상기 캐비티(26)의 일측에는 봉지재(15)가 그 캐비티(26)로 용이하게 주입되도록 외주연을 향하여 길게 연장된 홈 형태의 런너(24)가 형성되어 있다. 상기 런너(24)는 인쇄회로기판(100')의 골드게이트(8)와 대응하는 위치에 형성되어 있음으로써 봉지재(15)는 상기 제2금형(202)의 런너(24)와 인쇄회로기판(100')의 골드게이트(8) 상에 형성된 공간을 통해서 각각의 캐비티(26)로 주입된다.
한편, 상기 인쇄회로기판(100')의 상,하면은 전술한 바와 같이 비도전성의 솔더마스크(16)가 코팅되어 있음으로써, 제1금형(201') 및 제2금형(202)과는 전기적으로 오픈되어 있는 상태이다. 예를 들면, 도2b에 도시한 바와 같이 도전성의 골드게이트(8) 두께가 비도전성의 솔더 마스크 두께보다 얇게 형성되어 있음으로써 반도체칩의 그라운드 영역과 연결되어 있는 골드게이트(8)는 제1금형(201') 및 제2금형(202)과 전기적으로 오픈되어 있는 상태이다.
한편, 상기 봉지 공정에 있어서, 봉지재(15)는 고온고압으로 제2금형(201')의 런너(24)와 인쇄회로기판(100')의 골드게이트(8) 사이에 구비된 통로를 따라서 각각의 캐비티(26)로 흘러 들어가게 됨으로써, 상기 봉지재(15)는 캐비티(26) 내측에 위치되는 인쇄회로기판(100')상의 반도체칩, 도전성 와이어 등과 강하게 마찰된다. 이때 상기 마찰로 인해 반도체칩, 도전성 와이어, 인쇄회로기판의 표면 등에는 많은 량의 정전기가 유도 및 축적되는 현상이 발생한다.
종래와 같이 반도체칩의 구동 전압이 높거나 허용되는 구동 전압의 오차가 큰 경우 또는 반도체칩내의 회로패턴 굵기가 클 경우에는 상기와 같은 정전기 축적이 별 영향을 미치지 않았지만, 현재와 같이 반도체칩의 구동 전압이 낮거나 또는 허용되는 구동 전압의 오차가 작고, 회로패턴이 미세한 상태에서는 상기 정전기 축적으로 반도체칩이 쉽게 파손되는 문제점이 대두되고 있다.
즉, 상기 반도체칩이나 도전성 와이어 등에 축적되어 있던 정전기가 인쇄회로기판이 금형에서 꺼내어질 때 또는 타공정에서 다른 장비와 접촉했을 때, 상기 정전기가 일시에 방전됨으로써 반도체칩의 전극이 타버리거나 또는 반도체칩내의 미세한 회로패턴이 타버리는 문제가 빈번하게 발생하게 된 것이다.
이와 같은 정전기 축적 문제는 반도체칩의 설계 기술이 고도로 발전할수록 더욱 큰 문제점으로 대두되고 있으며, 현재 시급히 해결하여할 할 과제 중의 하나이다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 봉지 공정중 인쇄회로기판에 정전기가 축적되지 않토록 함은 물론 인쇄회로기판의 골드게이트 주변에 발생하는 플래시를 억제할 수 있는 반도체패키지용 인쇄회로기판 및 금형을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 인쇄회로기판(100)은 수지층(2)과; 상기 수지층(2)의 상면 중앙에 형성되어 차후 반도체칩이 접착되는 칩탑재부(5)와; 상기 칩탑재부(5)의 외주연에 본드핑거(4b)를 포함하고, 상기 수지층(2)의 하면에는 볼랜드(4a)를 포함하여 형성된 다수의 회로패턴(4)과; 상기 수지층(2)의 상면 둘레에서 상기 칩탑재부(5)를 향하여 차후 봉지재(15)가 용이하게 흐르도록 형성된 골드게이트(8)와; 상기 골드게이트(8) 및 본드핑거(4b)와 볼랜드(4a)를 제외한 수지층(2)의 상,하면에 코팅된 솔더마스크(16)로 이루어진 인쇄회로기판(100)에 있어서, 상기 수지층(2)의 하면중 둘레에 인접한 영역에는 봉지중 금형과 접지 가능하게 솔더마스크(16)에 의해 오픈된 도전성패드(18)가 더 형성된 것을 특징으로 한다.
여기서, 상기 도전성패드(18)는 두께가 솔더마스크(16)보다 작다.
상기 도전성패드(18)는 상기 골드게이트(8)와 대응되는 수지층(2)의 하면에 형성됨이 바람직하다.
상기 도전성패드(18)는 수지층(2)의 하면 둘레와 일정거리 이격되어 형성될 수 있다.
또한, 상기 도전성패드(18)는 솔더마스크(16)와 일정거리 이격되어, 도전성패드(18)의 외주연으로 수지층(2)이 노출될 수도 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 금형은 수지층(2)을 중심으로 그 상,하면에 다수의 회로패턴(4)이 형성되고, 상기 수지층(2)의 상면에는 봉지재(15)가 흘러가도록 골드게이트(8)가 형성되며, 상기 골드게이트(8)와 대응하는 영역의 수지층(2) 하면에는 접지용의 도전성패드(18)가 형성되고, 상기 골드게이트(8) 및 도전성패드(18)를 제외한 수지층(2)의 상,하면에 솔더마스크(16)가 코팅되어 이루어진 인쇄회로기판(100)이 탑재되는 대략 판상의 제1금형(201)과; 봉지재(15)가 흘러가는 런너(24) 가 형성되어 있고, 상기 게이트에 연통되어서는 인쇄회로기판(100)의 일정부분이 위치되어 봉지되도록 일정크기의 캐비티(26)가 형성된 제2금형(202)으로 이루어진 반도체패키지용 금형에 있어서, 상기 제1금형(201)에는 인쇄회로기판(100)의 도전성패드(18)에 접촉되도록 일정두께의 접지용 돌기(22)가 더 형성된 것을 특징으로 한다.
상기 접지용 돌기(22)는 제1금형(201)의 둘레에 인접하여 형성될 수 있다.
상기 접지용 돌기(22)는 제1금형(201)의 둘레와 일정거리 이격되어 형성될 수도 있다.
상기 접지용 돌기(22)는 상기 인쇄회로기판의 수지층에 형성된 접지용 도전성 패드(18)의 넓이와 대응하는 넓이를 갖도록 형성됨이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 인쇄회로기판(100)에 의하면, 인쇄회로기판(100)에 형성된 접지용 도전성패드(18)가 봉지 공정중 금형과 접지됨으로써, 봉지중 발생 가능한 정전기를 즉시 금형쪽으로 방출시켜 인쇄회로기판(100)에 정전기가 축적되지 않게 된다. 따라서, 인쇄회로기판(100)에서 순간적인 정전기의 대량 방출이 억제되어 차후의 공정에서 정전기에 의한 인쇄회로기판(100) 및 반도체칩 등의 파손을 방지하게 된다.
또한, 상기와 같이 하여 본 발명에 의한 반도체패키지용 금형에 의하면, 인쇄회로기판(100)의 접지용 도전성패드(18)에 제1금형(201)의 돌기(22)가 접촉됨으 로써, 인쇄회로기판(100)에 발생되는 정전기가 상기 제1금형(201)쪽으로 신속히 방출되어 인쇄회로기판(100)에 정전기가 축적되지 않게 된다.
더불어, 인쇄회로기판(100)의 도전성패드(18)가 금형의 돌기(22)에 의해 지지됨으로써, 봉지중 발생하는 봉지압력에 의한 인쇄회로기판(100)의 휘어짐을 억제하여 골드게이트(8) 주변의 플래시도 억제하게 된다. 즉, 제2금형(202)의 런너(24) 및 인쇄회로기판(100)의 골드게이트(8) 사이로 지나가는 봉지재(15)의 압력에 의해 인쇄회로기판(100)의 접지용 도전성패드(18)가 형성된 영역이 휘어질 수 있는데, 이렇게 인쇄회로기판(100)이 휘어지면 주로 골드게이트(8) 주변에 플래시(봉지재(15) 찌꺼기)가 발생하게 되는데, 상기 제1금형(201)의 돌기(22)가 인쇄회로기판(100)의 휘어짐을 억제함으로써 이러한 플래시의 발생을 억제할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 인쇄회로기판(100)을 도시한 저면도이다.
여기서, 종래 기술과 중복되는 내용은 본 발명의 요지를 흐리지 않토록 그 설명을 생략하기로 하며, 본 발명의 주요 특징부만을 설명하기로 한다.
우선, 본 발명에 의한 인쇄회로기판(100)은 수지층(2)의 하면중 둘레에 인접한 영역에 봉지시 금형과 접지 가능하게 솔더마스크(16)게 의해 오픈된 도전성패드(18)가 더 형성된 것이 특징이다.
즉, 인쇄회로기판(100)의 각 유닛(u)에 형성된 가이드홀(12)의 측부 영역으로서 수지층(2)의 하면에는 대략 사각형태의 도전성패드(18)가 더 형성되어 있으며, 이 도전성패드(18)에는 금(Au)이 도금되어 있다. 이 도전성패드(18)는 특정 회로패턴(4)에 연결될 수 있으며, 상기 회로패턴(4)은 통상 반도체칩, 도전성와이어 및 인쇄회로기판(100)의 접지 신호가 흘러가는 접지용 회로패턴이 바람직하다.
또한, 상기 도전성패드(18)는 두께가 수지층(2)의 상,하면에 코팅된 솔더마스크(16)보다 작게 형성됨이 바람직하다. 물론, 상기 도전성패드(18)의 두께를 충분히 크게 하여 솔더마스크(16)보다 두껍게 형성할 수도 있으나, 이 경우에는 비용이 많이 소비되고 균일한 두께로 형성하기 어렵다.
또한 상기와 같이 솔더마스크(16)의 두께보다 작게 형성한 경우에는 차후 금형의 클램핑(Clamping) 및 봉지재(15)의 압력에 의해 상기 도전성패드(18)가 금형에 자연스럽게 접지된다.
더불어, 상기 도전성패드(18)는 수지층(2)의 상면에 형성된 골드게이트(8)와 대응되는 수지층(2)의 하면에 형성함이 바람직하다. 이 경우에 상기 도전성패드(18)를 회로패턴(4)에 연결하기 위한 디자인을 강구하지 않아도 된다. 즉, 상기 골드게이트(8)에 비아홀(6)을 형성하여 직접 연결하거나 또는 골드게이트(8)에 연결된 회로패턴(4)과 쉽게 연결시킬 수 있기 때문이다.
또한, 상기 도전성패드(18)의 폭(pw)은 골드게이트(8)의 폭(gw)보다 크게 형성함이 바람직하다. 즉, 상기 도전성패드(18)는 차후 금형의 돌기(22)(하기에서 보다 상세히 설명함)에 접촉 및 지지되는데, 상기 인쇄회로기판(100)중 골드게이트(8) 주변의 휘어짐(골드게이트(8) 상부를 따라 흐르는 봉지재(15) 압력에 의해 골드게이트(8) 주변의 인쇄회로기판(100)이 휘어짐)을 억제하기 위해, 상기 골드게이트(8)의 폭(gw)보다 그 도전성패드(18)의 폭(pw)을 충분히 크게 형성함이 바람직하다. 다른 말로 하면, 상기 도전성패드(18)의 폭(pw)이 골드게이트(8)의 폭(gw)보다 더 크고, 따라서, 상기 골드게이트(8) 뿐만 아니라 그 주변의 인쇄회로기판(100)도 금형의 돌기(22)가 지지하게 됨으로써 인쇄회로기판(100)의 휘어짐을 억제하게 된다.
계속해서, 상기 도전성패드(18)는 수지층(2)의 하면 둘레와 일정거리 이격되어 형성함이 바람직하다. 즉, 상기 도전성패드(18)가 수지층(2)의 하면 둘레와 직접 접촉하는 경우에는 봉지 공정중 인쇄회로기판(100)의 골드게이트(8) 외주연에 플래시가 발생할 확률이 높다. 다시 말하면, 상기 도전성패드(18)가 수지층(2)의 하면 둘레에서부터 그 내측으로 형성된 경우에는 골드게이트(8) 상부로 흘러가는 봉지재(15)의 압력에 의해 그 도전성패드(18)가 형성된 영역의 수지층(2)이 약간 휘어질 확률이 커지고, 따라서 상기 골드게이트(8)의 주변으로 플래시가 발생할 단점이 있기 때문이다. 따라서, 상기와 같이 도전성패드(18)가 수지층(2)의 하면 둘레와 일정 거리 이격되어 형성된 경우에는 상기와 같이 인쇄회로기판이 휘어지는 현상이 억제된다.
또한, 플래시의 발생을 더욱 완벽하게 억제하기 위해, 상기 도전성패드(18)는 솔더마스크(16)와 일정거리 이격되어, 도전성패드(18)의 외주연으로 수지층(2)이 노출되도록 함이 바람직하다. 즉, 도전성패드(18)와 솔더마스크(16) 사이에 일 정거리의 마진(Margin)을 두어, 차후 금형에 형성된 돌기(22)(하기에 설명함)가 솔더마스크(16)를 파손하지 않고 용이하게 상기 도전성패드(18)에 접촉 및 지지되도록 한다.
도4는 본 발명에 의한 금형을 도시한 사시도이고, 도5a 및 도5b는 도4의 A 부분을 확대도시한 사시도이다.
먼저, 대략 판상의 제1금형(201)이 구비되어 있고, 상기 제1금형(201)과 마주하여서는 봉지재(15)가 흘러가는 런너(24)가 형성되어 있고, 상기 런너(24)에 연통되어서는 인쇄회로기판(100)의 일정부분이 위치되어 봉지되도록 일정크기의 캐비티(26)가 형성된 제2금형(202)이 구비되어 있으며, 이러한 구조는 종래와 동일하다.
다만, 본 발명은 상기 제1금형(201)에 인쇄회로기판(100)의 도전성패드(18)와 접촉되도록 일정두께 및 넓이를 갖는 접지용 돌기(22)가 더 형성된 것이 특징이다.
여기서, 상기 인쇄회로기판(100)은 전술한 바와 같이 수지층(2)을 중심으로 그 상,하면에 다수의 회로패턴(4)이 형성되고, 상기 수지층(2)의 상면에는 봉지재(15)가 흘러가도록 골드게이트(8)가 형성되며, 상기 골드게이트(8)와 대응하는 영역의 수지층(2) 하면에는 접지용의 도전성패드(18)가 형성되고, 상기 골드게이트(8) 및 도전성패드(18)를 제외한 수지층(2)의 상,하면에 솔더마스크(16)가 코팅되어 이루어진 것이다.
상기 제1금형(201)의 접지용 돌기(22)는 그 제1금형(201)의 둘레에 인접하여 형성하거나(도5a 참조) 또는 제1금형(201)의 둘레와 일정거리 이격되어 형성함(도5b 참조)이 바람직하다. 가장 최상의 봉지 상태와 접지 상태를 얻기 위해서는 상기 접지용 돌기(22)를 제1금형(201)의 둘레로부터 일정거리 이격되도록 형성함이 바람직하다. 물론, 이때 상기 인쇄회로기판(100)에 형성된 접지용 도전성 패드(18) 역시 하면의 둘레로부터 일정거리 이격되어 형성되어야 한다.
또한, 상기 접지용 돌기(22)는 상기 인쇄회로기판(100)의 수지층(2)에 형성된 도전성 패드(18)의 넓이와 대응되는 넓이를 갖도록 형성함이 바람직하다.
도6은 본 발명에 의한 인쇄회로기판(100)이 본 발명에 의한 금형에 탑재되어 봉지되는 상태를 도시한 단면도이다.
도시된 바와 같이 제1금형(201)에는 전술한 구조의 인쇄회로기판(100)이 탑재되어 있고, 상기 인쇄회로기판(100)의 상면에는 런너(24) 및 캐비티(26) 등이 형성된 제2금형(202)이 밀착되어 있다.
봉지재(15)는 상기 제2금형(202)의 런너(24)와 인쇄회로기판(100)의 골드게이트(8) 사이를 통해서 캐비티(26) 내측으로 이동된다.
한편, 상기 인쇄회로기판(100)의 솔더마스크(16) 외측으로 오픈된 도전성패드(18)는 상기 제1금형(201)에 구비된 돌기(22)와 접지되어 있다. 상기 인쇄회로기판(100)은 봉지재(15)가 투입될 때 상기 봉지재(15)의 압력에 의해 인쇄회로기판(100)이 하부 방향으로 더욱 밀착됨으로써 상기 도전성패드(18)와 돌기(22) 사이의 접촉 상태는 더욱 양호해진다.
이러한 접촉 상태에 의해 봉지 공정중 발생되는 정전기는 상기 인쇄회로기판(100)의 도전성패드(18) 및 제1금형(201)의 돌기(22)를 통해 외부로 유출된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 인쇄회로기판에 의하면, 인쇄회로기판에 형성된 접지용 도전성패드가 봉지 공정중 금형과 접지됨으로써, 봉지중 발생 가능한 정전기를 즉시 금형쪽으로 방출시켜 인쇄회로기판에 정전기가 축적되지 않게 된다. 따라서, 인쇄회로기판에서 순간적인 정전기의 대량 방출이 억제되어 차후의 공정에서 정전기에 의한 인쇄회로기판 및 반도체칩 등의 파손을 방지하는 효과가 있다.
또한, 상기와 같이 하여 본 발명에 의한 반도체패키지용 금형에 의하면, 인쇄회로기판의 접지용패드에 제1금형의 돌기가 접촉됨으로써, 인쇄회로기판에 발생되는 정전기가 상기 제1금형쪽으로 신속히 방출되어 인쇄회로기판에 정전기가 축적되지 않는 효과가 있다.
더불어, 인쇄회로기판의 도전성패드가 금형의 돌기에 의해 지지됨으로써, 봉지중 발생하는 봉지압력에 의한 인쇄회로기판의 휘어짐을 억제하여 골드게이트 주변의 플래시도 억제하게 된다. 즉, 제2금형의 런너, 게이트 및 인쇄회로기판의 골드게이트 사이로 지나가는 봉지재의 압력에 의해 인쇄회로기판의 접지용 도전성패 드가 형성된 영역이 휘어질 수 있는데, 이렇게 인쇄회로기판이 휘어지면 주로 골드게이트 주변에 플래시(봉지재 찌꺼기)가 발생하게 되는데, 상기 제1금형의 돌기가 인쇄회로기판의 휘어짐을 억제함으로써 이러한 플래시의 발생을 억제할 수 있는 효과가 있다.
Claims (9)
- 판 형태의 수지층과, 상기 수지층의 상면 중앙에 형성되어 차후 반도체칩이 접착되는 칩탑재부와, 상기 칩탑재부의 외주연에 다수의 본드핑거를 갖고, 상기 수지층의 하면에 다수의 볼랜드를 가지며 형성된 다수의 회로패턴과, 상기 수지층의 상면 둘레에서 상기 칩탑재부를 향하여 차후 봉지재가 용이하게 흐르도록 골드가 도금되어 형성된 골드게이트와, 상기 골드게이트 및 본드핑거와 볼랜드를 제외한 수지층의 상,하면에 코팅된 솔더마스크로 이루어진 인쇄회로기판에 있어서,상기 골드게이트와 대응되는 수지층의 하면중 둘레에 인접한 영역에는, 봉지 공정중 금형에 형성된 돌기와 접촉하여 정전기 축적을 방지하도록 솔더마스크 외측으로 개방된 도전성패드가 형성되고, 상기 도전성패드의 두께는 금형에 안착된 인쇄회로기판중 상기 골드게이트가 평평하게 유지됨으로써 상기 골드게이트를 통해 흘러 가는 봉지재에 의한 플래시가 발생하지 않도록 상기 솔더마스크의 두께보다 작게 형성된 것을 특징으로 하는 반도체패키지용 인쇄회로기판.
- 삭제
- 삭제
- 제1항에 있어서, 상기 도전성패드는 수지층의 하면 둘레와 일정거리 이격되어 형성된 것을 특징으로 하는 반도체패키지용 인쇄회로기판.
- 제1항에 있어서, 상기 도전성패드는 솔더마스크와 일정거리 이격되어, 도전성패드의 외주연으로 수지층이 노출된 것을 특징으로 하는 반도체패키지용 인쇄회로기판.
- 수지층을 중심으로 그 상,하면에 다수의 회로패턴이 형성되고, 상기 수지층의 상면에는 봉지재가 흘러가도록 골드가 도금되어 골드게이트가 형성되며, 상기 골드게이트와 대응하는 영역의 수지층 하면에는 접지용의 도전성패드가 형성되고, 상기 골드게이트 및 도전성패드를 제외한 수지층의 상,하면에 솔더마스크가 코팅되어 이루어진 인쇄회로기판이 탑재되는 대략 판상의 제1금형과, 상기 인쇄회로기판의 골드게이트와 대응되는 영역에 봉지재가 흘러가는 런너가 형성되고, 상기 런너에 연통되어서는 인쇄회로기판의 일정부분이 봉지되도록 일정크기의 캐비티가 형성된 제2금형으로 이루어진 반도체패키지용 금형에 있어서,상기 제1금형에는 인쇄회로기판의 골드게이트와 대응되는 수지층 하면의 도전성패드에 접촉되도록 일정두께의 접지용 돌기가 형성되고, 상기 접지용 돌기의 두께는 상기 인쇄회로기판의 도전성패드 두께와 합칠 경우, 상기 솔더마스크의 두께와 같아지도록 형성된 것을 특징으로 하는 반도체패키지용 금형.
- 제6항에 있어서, 상기 접지용 돌기는 제1금형의 둘레에 인접하여 형성된 것을 특징으로 하는 반도체패키지용 금형.
- 제6항에 있어서, 상기 접지용 돌기는 제1금형의 둘레와 일정거리 이격되어 형성된 것을 특징으로 하는 반도체패키지용 금형.
- 제6항 내지 제8항중 어느 한 항에 있어서, 상기 접지용 돌기는 상기 인쇄회로기판의 수지층에 형성된 접지용 도전성 패드의 넓이와 대응하는 넓이를 갖도록 형성된 것을 특징으로 하는 반도체패키지용 금형.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000039102A KR100559512B1 (ko) | 2000-07-08 | 2000-07-08 | 반도체 패키지용 인쇄회로기판 및 금형 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000039102A KR100559512B1 (ko) | 2000-07-08 | 2000-07-08 | 반도체 패키지용 인쇄회로기판 및 금형 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020005122A KR20020005122A (ko) | 2002-01-17 |
| KR100559512B1 true KR100559512B1 (ko) | 2006-03-10 |
Family
ID=19676972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000039102A KR100559512B1 (ko) | 2000-07-08 | 2000-07-08 | 반도체 패키지용 인쇄회로기판 및 금형 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100559512B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10032706B2 (en) | 2015-09-11 | 2018-07-24 | Samsung Electronics Co., Ltd. | Package substrates |
| US10068878B2 (en) | 2015-08-03 | 2018-09-04 | Samsung Electronics Co., Ltd. | Printed circuit board (PCB), method of manufacturing the PCB, and method of manufacturing semiconductor package using the PCB |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10272655A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 樹脂封止型 |
| KR19990086360A (ko) * | 1998-05-27 | 1999-12-15 | 김규현 | 인쇄회로기판 |
| KR20000019002A (ko) * | 1998-09-08 | 2000-04-06 | 마이클 디. 오브라이언 | 정전기 방지를 위한 반도체패키지용 인쇄회로기판 |
| KR20000027502A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 반도체 패키지용 금형의 정전기 방지 구조 |
-
2000
- 2000-07-08 KR KR1020000039102A patent/KR100559512B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10272655A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 樹脂封止型 |
| KR19990086360A (ko) * | 1998-05-27 | 1999-12-15 | 김규현 | 인쇄회로기판 |
| KR20000019002A (ko) * | 1998-09-08 | 2000-04-06 | 마이클 디. 오브라이언 | 정전기 방지를 위한 반도체패키지용 인쇄회로기판 |
| KR20000027502A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 반도체 패키지용 금형의 정전기 방지 구조 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068878B2 (en) | 2015-08-03 | 2018-09-04 | Samsung Electronics Co., Ltd. | Printed circuit board (PCB), method of manufacturing the PCB, and method of manufacturing semiconductor package using the PCB |
| US10032706B2 (en) | 2015-09-11 | 2018-07-24 | Samsung Electronics Co., Ltd. | Package substrates |
| US10256181B2 (en) | 2015-09-11 | 2019-04-09 | Samsung Electronics Co., Ltd. | Package substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020005122A (ko) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884652B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| KR100645415B1 (ko) | 반도체장치및그제조방법 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR100559512B1 (ko) | 반도체 패키지용 인쇄회로기판 및 금형 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
| KR100324939B1 (ko) | 정전기방지를위한반도체패키지용인쇄회로기판 | |
| KR100331071B1 (ko) | 반도체 패키지용 인쇄회로기판의 몰딩 방법 | |
| JP2001267452A (ja) | 半導体装置 | |
| KR100357880B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100357879B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
| KR100400673B1 (ko) | 반도체패키지용 인쇄회로기판 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JPH11330128A (ja) | 半導体装置 | |
| KR0185514B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| KR100400672B1 (ko) | 반도체패키지용 회로기판 | |
| KR100352121B1 (ko) | 인쇄회로기판 | |
| JP3902348B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 15 |