JP3561635B2 - ネットワーク抵抗器とその製造方法 - Google Patents
ネットワーク抵抗器とその製造方法 Download PDFInfo
- Publication number
- JP3561635B2 JP3561635B2 JP26036498A JP26036498A JP3561635B2 JP 3561635 B2 JP3561635 B2 JP 3561635B2 JP 26036498 A JP26036498 A JP 26036498A JP 26036498 A JP26036498 A JP 26036498A JP 3561635 B2 JP3561635 B2 JP 3561635B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- metal thin
- electrode
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Description
【発明の属する分野】
この発明は、絶縁基板上に複数の抵抗体を設けてネットワークを形成しその電極を回路基板表面に表面実装する表面実装型のネットワーク抵抗器とその製造方法に関する。
【0002】
【従来の技術】
従来の表面実装型のチップネットワーク抵抗器は、例えば実開平4−28401号公報に開示されているように、薄い平板状の基板の表面に、複数の抵抗体層を形成し、その基板の端縁部に電極を形成し、この電極を電子機器の回路基板表面にハンダ付けするように設けられている。
【0003】
この従来のネットワーク抵抗器の製造方法は、図6、図7に示すように、スルーホール1が形成されたアルミナ基板を用い、このスルーホール1を横切るように分割溝2が設けられた多数個取りの大型基板3に、先ず上記スルーホール1の周囲及び内部に、銀又は銀−パラジウム等の導電ペーストを印刷して電極4を形成する。印刷は、スクリーン印刷により行うものであるが、スルーホール1内に導電ペーストを流し込むために粘性を10〜30%落とした導電性ペーストを用いている。さらに、印刷時に、基板3の裏面側から吸引をかけて導体ペーストが確実にスルーホール1内に塗布されるようにしている。この後、導電ペーストを予備乾燥し、焼成炉に入れて電極4を焼結させる。そして、電極形成後、大型基板3を分割溝2に沿って割り、個々のネットワーク抵抗器を形成するものである。
【0004】
【発明が解決しようとする課題】
上記従来の技術の場合、図6に示すように、導電ペーストをスルーホール1の周囲に印刷した際に、電極4の導電ペーストが、分割溝2内に浸入し、隣接する電極4との間を導通させてしまうことがあった。また、大型基板3を分割するのは、電極4の焼成後であり、その分割部分で電極4に欠けやクラック又は割れが生じるという問題もあった。さらに、印刷によりスルーホール1内に形成される電極の膜厚は、均一なものにならず、ばらつきが大きく、ハンダの乗りや強度もばらつきが多くなるという問題もあった。
【0005】
この発明は、上記従来の技術に鑑みて成されたもので、簡単な構成で電極間の短絡が生ぜす、製造が容易で歩留が良く、信頼性も高いネットワーク抵抗器とその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明は、複数のスルーホールを横切るように大型基板を分割して形成され端面に複数の凹部を有した基板と、上記大型基板を分割した分割溝の縁及び上記スルーホールによる複数の凹部の端縁に各々かからない位置であって、上記凹部に各々対応して上記基板表面に形成された複数の電極と、上記凹部と上記電極間で露出した上記基板表面、上記凹部の内壁面、及び上記電極の一部にまたがるように金属蒸着により形成された金属薄膜電極層とを有し、互いに隣り合う上記複数の凹部間には上記金属薄膜電極層が形成されていないネットワーク抵抗器である。
【0007】
またこの発明は、所定の分割溝に沿ってスルーホールが形成された大型基板に、上記分割溝を避けて上記スルーホールに沿って上記大型基板表面に電極を形成し、少なくとも上記スルーホール部および上記電極の一部が露出するとともに上記分割溝が露出しないようにマスキングして、上記スルーホールの内壁面と上記電極とにまたがるように金属蒸着により金属薄膜電極層を形成し、上記分割溝に沿って上記大型基板を個々の基板に分割するネットワーク抵抗器の製造方法である。さらに、上記大型基板を個々の基板に分割した後、上記金属薄膜電極層の表面にメッキによる金属保護層を形成し、その後上記金属保護層の表面にハンダ材料をメッキするネットワーク抵抗器の製造方法である。
【0008】
この発明のネットワーク抵抗器とその製造方法は、大型基板のスルーホールに真空蒸着やスパッタリングによって金属薄膜電極層を形成し、印刷した場合のように導電体による電極間の短絡がなく、電極構造自体にも欠陥がないようにしたものである。
【0009】
【発明の実施の形態】
以下この発明の実施の形態について図面に基づいて説明する。図1〜図4はこの発明の第一実施形態を示すもので、この実施形態のネットワーク抵抗器10は、セラミックス等の絶縁基板12の表面に銀−パラジウム等の導電ペーストを印刷して一次電極14を形成し、この一次電極14間に跨がるように酸化ルテニウム等の抵抗体16が印刷形成されている。抵抗体16の表面には、ホウケイ酸鉛ガラスによるガラスコート18が形成され、さらに、抵抗体16のレーザトリミングの後にホウケイ酸鉛ガラスによるガラスコート又はエポキシ系樹脂のレジンコートからなるオーバーコート19が形成されている。オーバーコート19の表面には、抵抗体16の抵抗値等を表示する所定の文字20が、ホウケイ酸鉛ガラス又はエポキシ系樹脂等による塗料で印刷形成されている。
【0010】
基板12の側面には、スルーホールを分割して形成された凹部22が設けられ、この凹部22に、真空蒸着又はスパッタリング等の金属蒸着により、ニッケル・クロム及び銅の金属薄膜電極層24が形成されている。そして、この金属薄膜電極層24の外表面に、さらに保護層としてのニッケルメッキ26と、その外側に、ハンダ付けを確実にするためのハンダメッキ28が施されている。
【0011】
次にこの実施形態のネットワーク抵抗器10の製造方法について説明する。この実施形態のネットワーク抵抗器10は、先ず、所定間隔でスルーホール30が縦横に形成され、このスルーホール30を横切るように分割溝32が形成された平板状のセラミックス基板等の大型基板34を用い、その表面に、スルーホール30を囲む様に縦横に一次電極14を印刷形成し、焼成する。この一次電極14は、分割溝32にかからないように印刷される。この後、抵抗体16を、互いに対向する一対の一次電極14間にまたがるように印刷形成し、焼成する。そして、ガラスコート18の印刷および焼成を行なう。この後、抵抗体16をレーザトリミングし、所定の抵抗値に設定し、オーバーコート19を印刷し、焼成し、文字20の印刷焼成を行う。
【0012】
次に、上記大型基板34に、図4に示すようなマスク36を装着し、スルーホール30及びその周囲の一次電極14の一部が露出するようにして、スパッタリングを行う。スパッタリングによりスルーホール30内には、ニッケル・クロム及び銅の金属薄膜電極層24が形成される。この後カッター等を用いて大型基板34を、分割溝32に沿って個々の基板12毎に分割する。
【0013】
この後、上記一次電極14及びスルーホール30による凹部22の内面の金属薄膜電極24の表面に、ニッケルメッキ26およびハンダメッキ28を順次施してこの実施形態のネットワーク抵抗器10の電極部の形成が終了する。
【0014】
この実施形態のネットワーク抵抗器10によれば、基板12の端面に形成された凹部22に、スパッタリング等により金属薄膜電極層24が形成されているので、一次電極14及び金属薄膜電極層24が確実に形成されているとともに、隣り合う電極同士のショートがなく、製造上の歩留が良く高品質なネットワーク抵抗器10を得ることができる。
【0015】
次に、この発明の第二実施形態のネットワーク抵抗器とその製造方法について、図5を基にして説明する。ここで上述の実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のネットワーク抵抗器は、スルーホール30の内壁面に金属薄膜電極層24を形成する際に、所定の箇所のみ露出するように、剥離樹脂46をスパッタリングの前に印刷し硬化させる。この後、マスクを用いず大型基板34全面にスパッタリングを行う。スパッタリング後は、水又は有機溶剤によりこの剥離樹脂46を除去し、上記と同様の後の工程に進む。
【0016】
この実施形態によれば、上記実施形態と同様の効果に加えて、スパッタリング時にマスクからの回り込みによって無用な箇所に金属薄膜が蒸着することがなく、確実に基板の所望の箇所にのみ金属薄膜を形成することができるものである。
【0017】
尚、この発明のネットワーク抵抗器とその製造方法は、スルーホールを利用した電極部分に、蒸着やスパッタリング等の金属蒸着技術により金属薄膜の電極層を形成するものであれば良く、蒸着方法や、金属薄膜の厚さ、スルーホールの径等は任意に設定し得るものである。
【0018】
【発明の効果】
この発明のネットワーク抵抗器は、スルーホール部に形成された電極が金属蒸着による金属薄膜電極層からなり、電極間の短絡が無く、基板分割による電極の割れ等も生ぜず、高品質な電極構造が得られるものである。さらに、金属薄膜電極層にメッキ層を施すことにより、電極部の強度及びハンダ付け性等が向上するものである。
【図面の簡単な説明】
【図1】この発明の第一実施形態のネットワーク抵抗器の斜視図である。
【図2】図1のA−A線断面図である。
【図3】この実施形態のネットワーク抵抗器の一製造工程を示す部分平面図である。
【図4】この実施形態のネットワーク抵抗器の一製造工程を示す部分平面図である。
【図5】この発明の第二実施形態のネットワーク抵抗器の一製造工程における縦断面図である。
【図6】この発明の従来技術のネットワーク抵抗器の一製造工程を示す部分平面図である。
【図7】この発明の従来技術のネットワーク抵抗器の部分斜視図である。
【符号の説明】
10 ネットワーク抵抗器
12 絶縁基板
14 一次電極
16 抵抗体
22 凹部
24 金属薄膜電極層
28 ハンダメッキ
Claims (3)
- 複数のスルーホールを横切るように大型基板を分割して形成され端面に複数の凹部を有した基板と、
上記大型基板を分割した分割溝の縁及び上記スルーホールによる複数の凹部の端縁に各々かからない位置であって、上記凹部に各々対応して上記基板表面に形成された複数の電極と、
上記凹部と上記電極間で露出した上記基板表面、上記凹部の内壁面、及び上記電極の一部にまたがるように金属蒸着により形成された金属薄膜電極層とを有し、
互いに隣り合う上記複数の凹部間には上記金属薄膜電極層が形成されていないことを特徴とするネットワーク抵抗器。 - 所定の分割溝に沿ってスルーホールが形成された大型基板に、上記分割溝を避けて上記スルーホールに沿って上記大型基板表面に電極を形成し、
少なくとも上記スルーホール部および上記電極の一部が露出するとともに上記分割溝が露出しないようにマスキングして、
上記スルーホールの内壁面と上記電極とにまたがるように金属蒸着により金属薄膜電極層を形成し、
上記分割溝に沿って上記大型基板を個々の基板に分割することを特徴とするネットワーク抵抗器の製造方法。 - 上記大型基板を個々の基板に分割した後、上記金属薄膜電極層の表面にメッキによる金属保護層を形成し、その後上記金属保護層の表面にハンダ材料をメッキすることを特徴とする請求項2記載のネットワーク抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26036498A JP3561635B2 (ja) | 1993-09-08 | 1998-09-14 | ネットワーク抵抗器とその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24754893A JP3167842B2 (ja) | 1993-09-08 | 1993-09-08 | ネットワーク抵抗器とその製造方法 |
JP26036498A JP3561635B2 (ja) | 1993-09-08 | 1998-09-14 | ネットワーク抵抗器とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24754893A Division JP3167842B2 (ja) | 1993-09-08 | 1993-09-08 | ネットワーク抵抗器とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11154601A JPH11154601A (ja) | 1999-06-08 |
JP3561635B2 true JP3561635B2 (ja) | 2004-09-02 |
Family
ID=33100229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26036498A Expired - Lifetime JP3561635B2 (ja) | 1993-09-08 | 1998-09-14 | ネットワーク抵抗器とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3561635B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM396487U (en) * | 2010-04-19 | 2011-01-11 | Walsin Technology Corp | Inverse type chip resistor bus and material carrier belt loaded with the inverse type chip resistor bus |
-
1998
- 1998-09-14 JP JP26036498A patent/JP3561635B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11154601A (ja) | 1999-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910000969B1 (ko) | 칩형 저항기 | |
JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
JP3167842B2 (ja) | ネットワーク抵抗器とその製造方法 | |
JPH0950901A (ja) | チップ電子部品とその製造方法 | |
JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
JP2806802B2 (ja) | チップ抵抗器 | |
CA1316231C (en) | Chip resistor | |
JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
JPH087615Y2 (ja) | チップ型電子部品 | |
JP3223917B2 (ja) | 角形チップ抵抗器 | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
JPH01283809A (ja) | チップ形電子部品 | |
JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
JPH0513201A (ja) | 角形チツプ抵抗器 | |
JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
JPH0883734A (ja) | チップ型電子部品とその製造方法 | |
JPH05190302A (ja) | チップ抵抗体及びその製造方法 | |
JPH0882U (ja) | チップ型電子部品 | |
JPH04148503A (ja) | 角形チップ抵抗器 | |
JPH09120902A (ja) | チップ電子部品とその製造方法 | |
JPH03250701A (ja) | チップ抵抗体の製造方法 | |
JPH0653003A (ja) | チップ抵抗器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |