CN1203554C - 具有薄膜电路的模块 - Google Patents

具有薄膜电路的模块 Download PDF

Info

Publication number
CN1203554C
CN1203554C CNB001310607A CN00131060A CN1203554C CN 1203554 C CN1203554 C CN 1203554C CN B001310607 A CNB001310607 A CN B001310607A CN 00131060 A CN00131060 A CN 00131060A CN 1203554 C CN1203554 C CN 1203554C
Authority
CN
China
Prior art keywords
layer
module
moulding
structuring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001310607A
Other languages
English (en)
Other versions
CN1306307A (zh
Inventor
C·科佩蒂
M·弗罗伊斯特
F·H·M·桑德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1306307A publication Critical patent/CN1306307A/zh
Application granted granted Critical
Publication of CN1203554C publication Critical patent/CN1203554C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Abstract

本发明描述的模块提供有薄膜电路。为了实现具有薄膜电路的模块，在导线轨迹提供在绝缘材料的基底(1)上之后，电容，或电容和电阻，或电容、电阻和电感紧接着直接提供在绝缘材料的基底(1)上。无源元件的部分或全部的整体结合，导致了建立的模块只需要很小的空间。

Description

具有薄膜电路的模块
技术领域
本发明涉及的模块提供有薄膜电路，薄膜电路提供在绝缘材料的基底上，本发明还涉及生产方法，用于生产具有薄膜电路的模块，并涉及薄膜电路。
背景技术
多种电子设备发展的特点在于：后面的几种趋势：小型化；在增强功能性的同时具有较低的价格，或至少不变的价格；更高的可靠性；和更低的能耗。经验显示，在很多消费电子设备中，例如在电视机和录像机这样的设备中，无源元件的数量占出现的元件总数量的70％。但是，移动电话领域的飞速发展和无线电话设备的持续小型化，导致了对单个元件的更高需求。
在持续小型化过程中，通过提供所谓的SMD技术，来实现小型化的一定阶段。这项技术基于小型化的元件(SMD＝Surface Mounted Devices，即表面贴装器件)，将这些元件直接安装在印刷电路板的表面或陶瓷基底上，而在印刷电路板或陶瓷基底上提供有导电线路。与传统连线的相应元件相比，SMD实质上更小。如果不断使用SMD，电路的表面或空间要求及重量可以减小到原量的二分之一或三分之一。还通过SMD技术的优化应用，可以实现成本的节约，因为可以使用较小的印刷电路板。
一种功率放大器模块用于移动电话的高频单元，现在可以通过这一技术来生产这种模块。在印刷过程中，导电线路提供在基底上。基底用作有源元件和无源元件的载体，有源元件包括例如放大器，而无源元件包括例如电阻、电容和电感。在这种情况下，有源元件通过粘接的方法，以IC的形式固定，而无源元件作为SMD元件焊接其上。
但是，进一步的小型化使无源SMD元件的生产、处理和安装更加困难。通过使用整体结合的无源元件(IPC)，可以避免上述问题。在这项技术中，无源元件例如电阻(R)、电容(C)或电感(L)，连接到不可分的基本电路或系统中。依靠在绝缘材料的载体薄板上使用掩膜，通过使用薄膜技术得到所谓的薄膜电路，这种电路与急剧减小的印刷电路板等效。薄膜电路的生产是已知的，并且依靠几个连续的涂层和构造过程，通常可以实现薄膜电路的生产。提供多种形状、组成和厚度的几层来实现薄膜电路，这样的薄膜电路包括电阻、电容和/或电感的结合。
通过将分立的元件(SMD)，与具有特殊功能(例如，滤波功能)的有源元件连接，可以简单地实现电路，它具有极为不同的无源元件和有源元件。但是，缺点是所有SMD元件必须单独焊接。由于大量焊点需要大的表面区域，这使得电路非常庞大。
发明内容
本发明的目的是提供具有薄膜电路的模块，它包括在绝缘材料的基底上的无源元件，或包括无源和有源元件，该薄膜电路只需要很小的空间。
通过在绝缘材料基底上，为模块提供薄膜电路来实现这一目的，薄膜电路至少包括一个无源元件，该元件至少包括：结构化成型的第一导电层、绝缘层和第二导电层，并具有保护层，以及，至少一个接触孔穿过模块，和一块金属化物，它覆盖模块和接触孔，电阻层提供在基底和结构化成型的第一导电层之间，使薄膜电路至少包括一个电阻。
在这个薄膜电路中，基底上不仅提供有导电线路，而且提供有至少一个无源元件，例如电容。无源元件这样直接的整体结合，使其可能实现整体薄膜电路，来实质上减小对空间的需求。
在特别优选实施例中，绝缘材料的基底优选包括陶瓷材料、玻璃陶瓷材料、玻璃材料、或具有玻璃平面层或有机材料平面层的陶瓷材料。
由这些材料构成的基底可以廉价地生产，并且对于这些元件的处理成本可以保持得很低。在这种情况下，基底组成分立元件和IC的载体。
特别地，绝缘材料的基底最好包括Al2O3、玻璃、或具有玻璃平面层或有机材料平面层的Al2O3。
这些材料与薄膜技术兼容，并且具有可接受的表面粗糙度。由于Al2O3的机械稳定性和导热性，它特别适于作为基底。
而且，隔离层最好提供在基底和结构化成型的第一导电层之间，或在基底和电阻层之间。
隔离层可以防止与绝缘层和导电层的粗糙表面发生反应，这样的反应导致了电容的短路或差的高频性能。
当结构化成型的第一和第二导电层包括Cu、掺杂Cu的Al、掺杂Mg的Al、掺杂Si的Al或掺杂Cu和Si的Al时，会很有利。
而且，电阻层最好包括NixCryAlz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryOz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryNz(0＜x≤1，0＜y≤1，0＜z≤1)、CuxNiy(0＜x≤1，0＜y≤1)或TixWy(0＜x≤1，0＜y≤1)。
依靠例如光刻印刷技术处理，与湿式和干式蚀刻技术相结合，根据在薄膜电路的所述层将完成的功能，在沉积后使这些材料结构化成型。
进一步的优点在于绝缘层包括Si3N4、SiO2、SixOyNz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryOz(0＜x≤1，0＜y≤1，0＜z≤1)或Ta2O5。
所有这些材料的相对介电常数εr＞4，这样能够以小的尺寸得到高的电容值。
保护层最好包括无机材料。
保护层保护下面的层不承受机械载荷，并不被潮湿腐蚀。
而且，结构化成型的金属化物最好包括基础层和覆盖层。
在本实施例中，基础层作为它的成核层，用于结构化成型的金属化物覆盖层的电化学沉积。
硅晶片两侧的这一应用，可以进一步增强封装密度。
本发明进一步涉及制造这种模块的方法，薄膜电路提供在模块的绝缘材料基底上，电路至少包括一个无源元件，其中：第一步是将隔离层沉积在基底上，第一导电层沉积在基底上，并且结构化成型，绝缘层沉积在结构化成型的第一导电层上，第二导电层沉积在绝缘层上，并且结构化成型，保护层提供在结构化成型的第二导电层上，绝缘层和保护层结构化成型，形成至少一个接触孔来穿过模块，并且提供结构化成型的金属化物，来覆盖模块和接触孔。
在特别优选实施例中，电阻层首先提供在基底或隔离层上，并且结构化成型。
而且，最好在第一步形成接触孔，或在提供保护层后形成接触孔。
根据生产过程，可以在提供保护层后形成接触孔，或在导电线路和整体结合的无源元件，依靠薄膜技术而被提供之前，形成接触孔。
对于结构化成型金属化物的生产来说，首先，基础层最好沉积在模块上，并沉积在接触孔中，
然后，光致抗蚀剂层沉积在基础层上，并根据需要的金属化物的结构来结构化成型，覆盖层沉积在基础层上，并且光致抗蚀剂层和基础层的确定部分被去除。
本发明还涉及薄膜电路，在绝缘材料的基底上，提供有至少一个无源元件，薄膜电路至少包括：结构化成型的第一导电层，绝缘层，第二导电层，并提供有保护层，具有至少一个接触孔，接触孔穿过基底，并且具有结构化成型的金属化物，它覆盖保护层和接触孔，在基底和结构化成型的第一导电层之间提供一个电阻层。
下面，将参考五幅图和三个实施例，更具体地解释本发明。
附图说明
图1示意地画出了根据本发明的模块的剖面结构，模块提供有薄膜电路，薄膜电路包括电容、电阻和导电线路的电感，并且
图2到图5画出了具有薄膜电路的模块的生产顺序。
具体实施方式
在图1中，具有薄膜电路的模块具有基底1，基底1包括例如陶瓷材料、玻璃陶瓷材料、玻璃材料，或具有玻璃平面层或有机材料平面层的陶瓷材料。基底1最好包括Al2O3、玻璃、具有玻璃平面层的Al2O3、具有聚酰胺材料平面层的Al2O3、或具有聚苯环丁烯平面层的Al2O3。隔离层8可以提供在这个基底1上，包括例如Si3N4。电阻层7沉积在基底1或隔离层8上，并且结构化成型。这个结构化成型的电阻层7可以包括，例如NixCryAlz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryOz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryNz(0＜x≤1，0＜y≤1，0＜z≤1)、CuxNiy(0＜x≤1，0＜y≤1)或TixWy(0＜x≤1，0＜y≤1)。第一导电层2提供在这个电阻层7上，并且结构化成型。绝缘层3出现在这个结构化成型的第一导电层2上，绝缘层3通常覆盖基底1的整个表面区域，并且只在适当位置中断，来建立到结构化成型的第一导电层2的通路。绝缘层3可以包括例如，Si3N4、SiO2、SixOyNz(0＜x≤1，0＜y≤1，0＜z≤1)或Ta2O5。第二导电层4沉积在绝缘层3上，并且结构化成型。第一导电层2和第二导电层4可以包括例如，Cu、Al、掺杂少量百分比Cu的Al、掺杂少量百分比Si的Al、掺杂少量百分比Mg的Al，或掺杂少量百分比Cu和Si的Al。结构化成型的无机材料保护层5位于基底1的整个表面上，无机材料是例如SiO2、Si3N4或SixOyNz(0＜x≤1，0＜y≤1，0＜z≤1)。但是可选地，可以使用有机材料，例如聚酰胺或聚苯环丁烯。提供有薄膜电路的模块还具有至少一个接触孔6。模块与接触孔一起，被结构化成型的金属化物包围，金属化物依次包括基础层9。而且，一个或多个金属层最好可以提供在基础层9上。在这种情况下，金属层9包括例如Cr/Cu，对于覆盖层11的电化学沉积，金属层9用作成核层。覆盖层11包括例如Cu/Ni/Au。
而且，电源触点可以固定在模块彼此相反的两侧上。Cr/Cu、Ni/Sn或Cr/Cu、Cu/Ni/Sn或Cr/Ni、Pb/Sn的电镀SMD端触点，突起端触点，Cr/Cu、Cu/Ni/Au的堞墙，包括Cr/Cu/Ni层、并使Sn或PbSn合金球排列在层上的球栅阵列，或Cr/Cu的平面格状阵列，可以用作电源触点。
提供有薄膜电路的这样的模块，可以用于例如生产功率放大器，这种功率放大器用于移动电话的高频单元。
在生产具有薄膜电路的模块的过程中，隔离层8可以包括例如Si3N4，在图2所示的处理步骤I中，隔离层8沉积在基底1上，基底包括例如陶瓷材料、玻璃陶瓷材料、玻璃材料，或具有玻璃平面层或有机材料平面层的陶瓷材料，有机材料可以是例如聚酰胺或聚苯环丁烯。电阻层7可以沉积并且结构化成型在隔离层8上，或可选地沉积并且结构化成型在基底1上(图2中的步骤II)。电阻层7可以包括例如，NixCryAlz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryOz(0＜x≤1，0＜y≤1，0＜z≤1)、SixCryNz(0＜x≤1，0＜y≤1，0＜z≤1)、CuxNiy(0＜x≤1，0＜y≤1)或TixWy(0＜x≤1，0＜y≤1)。第一导电层2沉积在电阻层7的部分上，或可选地沉积在基底1上，还沉积在隔离层8上，并且第一导电层2结构化成型(图2中的步骤III)。绝缘层3沉积在基底1的整个表面上(图2中的步骤IV)。绝缘层3最好包括Si3N4、SiO2、SixOyNz(0＜x≤1，0＜y≤1，0＜z≤1)或Ta2O5。在图3的步骤I中，第二导电层4随后沉积在绝缘层3上，并且结构化成型。第一导电层2和第二导电层4可以包括例如，Cu、Al、掺杂少量百分比Cu的Al、掺杂少量百分比Si的Al、掺杂少量百分比Mg的Al，或掺杂少量百分比Cu和Si的Al。在图3的步骤II中，无机材料的保护层5提供在整个薄膜电路上。可以使用的无机材料是，例如Si3N4、SiO2、SixOyNz(0＜x≤1，0＜y≤1，0＜z≤1)。可选地，有机材料也可以用作保护层的材料，例如聚苯环丁烯或聚酰胺。然后，保护层5和绝缘层3结构化成型(图3中的步骤III)。在使用光致抗蚀剂材料的情况下，可以依靠光刻金属板印刷处理来结构化成型，或者可选地，依靠湿式化学腐蚀或干式蚀刻技术来结构化成型。而且，至少一个接触孔6穿过基底1，接触孔6依靠激光来形成(图3中的步骤IV)。
在图4的步骤II中，提供有覆盖模块和接触孔6的第一基础层9，用来实现使金属化物结构化成型的目的。这个金属层包括例如，Cr/Cu。在下面的步骤中，光致抗蚀剂层10依靠光刻印刷处理，沉积在基础层9上，并且结构化成型，光刻印刷处理使光致抗蚀剂层10具有的图样，符合所需的金属化物的结构(图4中的步骤III)。然后，包括例如Cu/Ni/Au的覆盖层11，以电化学方式沉积在基础层9上(图5中的步骤II)。在去除光致抗蚀剂材料10后，没有被覆盖层11覆盖的基础层9部分，在蚀刻浴中被去除。
而且，电源触点可以固定在模块彼此相反的两侧上。Cr/Cu、Ni/Sn或Cr/Cu、Cu/Ni/Sn或Cr/Ni、Pb/Sn的电镀SMD端触点，突起端触点，Cr/Cu、Cu/Ni/Au的堞墙，包括Cr/Cu/Ni层、并使Sn或PbSn合金球排列在层上的球栅阵列，或Cr/Cu的平面格状阵列，可以用作电源触点。
可选地，在导线轨迹和整体结合的无源元件通过薄膜技术提供之前，可以形成接触孔6。
本发明的实施例将在下面解释，这些实施例代表本发明如何在实际中实现的例子。
实施例1：
结构化成型的Si3N4隔离层8提供在Al2O3的基底1上，Al2O3的基底1具有玻璃平面层。Ni0.3Cr0.6Al0.1的电阻层7沉积在隔离层8上，并且结构化成型。第一导电层2的材料选用掺杂4％Cu的Al，第一导电层2沉积在电阻层7的部分和隔离层8的部分上，并且结构化成型。在下面的步骤中，Si3N4的绝缘层3沉积在基底1的整个表面上。第二导电层4的材料选用掺杂4％Cu的Al，第二导电层4沉积在绝缘层3上，并且结构化成型。完整的薄膜电路提供有Si3N4的保护层5。绝缘层3和保护层结构化成型，结果使第一导电层和/或电阻层形成电接触。而且，穿过基底1的几个接触孔6依靠激光来形成。提供的金属化物包括Cr/Cu的基础层9和Cu/Ni/Au的覆盖层11，金属化物9包围模块，并提供在接触孔6中。而且，球栅阵列包括Cr/Cu/Ni层和Sn球，球栅阵列固定在模块的两侧，作为电源触点。
模块装备有薄膜电路，通过进一步提供适当的无源元件和有源元件，来形成功率放大器，这个功率放大器用于移动电话的高频单元。
实施例2：
Si3N4隔离层8提供在Al2O3的基底1上，并且结构化成型。第一导电层2的材料选用掺杂4％Cu的Al，第一导电层2沉积在隔离层8上，并且结构化成型。在下面的步骤中，Ta2O5的绝缘层3沉积在基底1的整个表面上，并且结构化成型。第二导电层4的材料选用掺杂4％Cu的Al，第二导电层4沉积在绝缘层3上，并且结构化成型。整个薄膜电路提供有Si3N4的保护层5。而且，完全穿过基底1的几个接触孔6依靠激光来形成。提供的金属化物包括Cr/Cu的基础层9和Cu/Ni/Au的覆盖层11，金属化物包围整个模块，并提供在接触孔6中。Cr/Cu、Cu/Ni/Au的堞墙固定在模块的两侧，作为电源触点。
这样得到的模块具有薄膜电路，它进一步用于生产移动电话中的带通滤波器。
实施例3：
为了生产具有薄膜电路的模块，在具有玻璃平面层Al2O3的基底1上，沉积有Si3N4的隔离层8，并且隔离层8结构化成型。Ti0.1W0.9的电阻层7沉积在这个隔离层8上，并且结构化成型。然后沉积第一导电层2，并且第一导电层2结构化成型。Si3N4的绝缘层3沉积在这个结构化成型的第一导电层2上。然后第二导电层4沉积在绝缘层3上，并且结构化成型。第一导电层2和第二导电层4包括掺杂4％Si的Al。Si3N4的保护层5提供在模块上。电通路通过保护层5和绝缘层3而蚀刻，它用于电接触。然后，几个接触孔6由激光来形成，使之完全穿过基底1。在下面的步骤中，包括Cr/Cu的基础层，沉积在整个模块周围和接触孔6中。然后光致抗蚀剂层10提供在基础层9上。在光刻金属板印刷处理中，这个光致抗蚀剂层10结构化成型，使其具有的图样符合需要的金属化物的结构。在下面的步骤中，Cu/Ni/Au的覆盖层11以电化学方式，沉积在Cr/Cu的基础层9上，其后光致抗蚀剂层10被去除。而且，球栅阵列包括Cr/Cu/Ni层和Sn球，球栅阵列固定在模块的两侧，作为电源触点。

Claims (16)

1.一个具有薄膜电路的模块，在其绝缘材料的基底(1)上提供所述薄膜电路，该模块具有至少一个无源元件，该元件按顺序至少包括：
结构化成型的第一导电层(2)，
绝缘层(3)，和
第二导电层(4)，
并具有保护层(5)，
还有至少一个接触孔(6)，它穿过该模块，
和金属化物，它覆盖该模块和该接触孔(6)，以及
电阻层(7)，提供在所述基底(1)和所述结构化成型的第一导电层(2)之间。
2.如权利要求1所述的具有薄膜电路的模块，其特征在于：绝缘材料的该基底(1)包括陶瓷材料、玻璃陶瓷材料或玻璃材料。
3.如权利要求2所述的具有薄膜电路的模块，其特征在于所述绝缘材料是具有玻璃平面层或有机材料平面层的陶瓷材料。
4.如权利要求2所述的具有薄膜电路的模块，其特征在于：所述绝缘材料的该基底(1)包括Al2O3或玻璃。
5.如权利要求4所述的具有薄膜电路的模块，其特征在于所述基底是具有玻璃平面层或有机材料平面层的Al2O3。
6.如权利要求1所述的具有薄膜电路的模块，其特征在于：隔离层(8)提供在该基底(1)和所述结构化成型的第一导电层(2)之间，或在该基底(1)和所述电阻层(7)之间。
7.如权利要求1所述的具有薄膜电路的模块，其特征在于：结构化成型的第一导电层(2)和第二导电层(4)包括Cu、掺杂Cu的Al、掺杂Mg的Al、掺杂Si的Al，或掺杂Cu和Si的Al。
8.如权利要求2所述的具有薄膜电路的模块，其特征在于：电阻层(7)包括NixCryAlz，其中0＜x≤1，0＜y≤1，0＜z≤1；SixCryOz，其中0＜x≤1，0＜y≤1，0＜z≤1；SixCryNz，其中0＜x≤1，0＜y≤1，0＜z≤1；CuxNiy，其中0＜x≤1，0＜y≤1；或TixWy，其中0＜x≤1，0＜y≤1。
9.权利要求1所述的具有所述薄膜电路的模块，其特征在于：所述绝缘层(3)包括Si3N4、SiO2、Ta2O5或SixOyNz，其中0＜x≤1，0＜y≤1，0＜z≤1；SixCryOz，其中0＜x≤1，0＜y≤1，0＜z≤1。
10.如权利要求1所述的具有薄膜电路的模块，其特征在于：所述保护层(5)包括无机材料。
11.如权利要求1所述的具有薄膜电路的模块，其特征在于：所述结构化成型的金属化物包括基础层(9)和覆盖层(11)。
12.一种在绝缘材料的基底(1)上生产模块的方法，该模块提供有薄膜电路，该模块具有至少一个无源元件，其特征在于：
首先，一层隔离层(8)沉积在基底(1)上；
第一导电层(2)沉积在所述基底(1)上，并且结构化成型，
绝缘层(3)沉积在所述结构化成型的第一导电层(2)上，
第二导电层(4)沉积在所述绝缘层(3)上，并且结构化成型，
保护层(5)提供在所述结构化成型的第二导电层(4)上。
绝缘层(3)和所述保护层(5)结构化成型，
形成至少一个所述接触孔(6)，来穿过该模块，并且
结构化成型的金属化物，提供在该模块和所述接触孔(6)上。
13.如权利要求12所述的方法，其特征在于：电阻层(7)提供在基底(1)上，或提供在所述隔离层上，并且结构化成型。
14.如权利要求12所述的方法，其特征在于：在第一步形成所述接触孔(6)，或在提供所述保护层(5)后，形成所述接触孔(6)。
15.如权利要求12所述的方法，对于生产结构化成型的金属化物，其特征在于：
首先，基础层(9)沉积在该模块上，并沉积在所述接触孔(6)中，
然后，光致抗蚀剂层(10)沉积在所述基础层(9)上，并根据需要的金属化物的结构来结构化成型，
覆盖层(11)沉积在所述基础层(9)上，并且
光致抗蚀剂层(10)和所述基础层(9)的特定部分被去除。
16.一种提供在绝缘材料的基底(1)上的薄膜电路，至少具有一个无源元件，该元件电路按顺序至少包括：
结构化成型的第一导电层(2)，
绝缘层(3)，
第二导电层(4)，
并提供有保护层(5)，
具有至少一个所述接触孔(6)，它穿过所述基底(1)，并且具有结构化成型的金属化物，它覆盖所述保护层(5)和所述接触孔(6)，在基底(1)和结构化成型的第一导电层(2)之间提供一个电阻层(7)。
CNB001310607A 1999-12-21 2000-12-18 具有薄膜电路的模块 Expired - Fee Related CN1203554C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19961683A DE19961683A1 (de) 1999-12-21 1999-12-21 Bauteil mit Dünnschichtschaltkreis
DE19961683.3 1999-12-21

Publications (2)

Publication Number Publication Date
CN1306307A CN1306307A (zh) 2001-08-01
CN1203554C true CN1203554C (zh) 2005-05-25

Family

ID=7933583

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001310607A Expired - Fee Related CN1203554C (zh) 1999-12-21 2000-12-18 具有薄膜电路的模块

Country Status (5)

Country Link
US (1) US6545225B2 (zh)
EP (1) EP1111679A3 (zh)
JP (1) JP2001223329A (zh)
CN (1) CN1203554C (zh)
DE (1) DE19961683A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985946B1 (en) 2000-05-12 2006-01-10 Microsoft Corporation Authentication and authorization pipeline architecture for use in a web server
US6961750B1 (en) 2000-05-18 2005-11-01 Microsoft Corp. Server-side control objects for processing client-side user interface elements
JP4434545B2 (ja) * 2001-03-01 2010-03-17 Ｄｏｗａホールディングス株式会社 半導体実装用絶縁基板及びパワーモジュール
US7214295B2 (en) * 2001-04-09 2007-05-08 Vishay Dale Electronics, Inc. Method for tantalum pentoxide moisture barrier in film resistors
US6898604B1 (en) 2001-06-29 2005-05-24 Microsoft Corporation XML serialization and deserialization
JP4152797B2 (ja) 2003-04-14 2008-09-17 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
JP4600687B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品およびその製造方法
US20090115051A1 (en) * 2007-11-01 2009-05-07 Lap-Wai Lydia Leung Electronic Circuit Package
US20090189269A1 (en) * 2008-01-24 2009-07-30 Lap-Wai Lydia Leung Electronic Circuit Package
JP5710558B2 (ja) * 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
DE102016100352A1 (de) 2016-01-11 2017-07-13 Epcos Ag Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung
JP7424157B2 (ja) * 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237117B2 (ja) * 1986-01-14 1990-08-22 Asahi Kagaku Kenkyusho Kibannidodenkairookeiseisuruhoho
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4854040A (en) * 1987-04-03 1989-08-08 Poly Circuits, Inc. Method of making multilayer pc board using polymer thick films
JPH0258893A (ja) * 1988-08-24 1990-02-28 Nippon Chemicon Corp 厚膜集積回路およびその製造方法
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
EP0670668B1 (en) * 1993-12-22 1998-01-28 Italtel s.p.a. Process for the provision of metallized holes in dielectric substrates comprising interconnected thin film conductive and/or resistive paths
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造

Also Published As

Publication number Publication date
CN1306307A (zh) 2001-08-01
US20010017770A1 (en) 2001-08-30
US6545225B2 (en) 2003-04-08
DE19961683A1 (de) 2001-06-28
EP1111679A2 (de) 2001-06-27
JP2001223329A (ja) 2001-08-17
EP1111679A3 (de) 2008-01-02

Similar Documents

Publication Publication Date Title
CN1203554C (zh) 具有薄膜电路的模块
CN1315185C (zh) 包括载体的电子器件和制造该电子器件的方法
CN1051668C (zh) 包括电容器元件的电路板及其制造方法
CN1211833C (zh) 具有无源元件的半导体器件及其制备方法
CN1253964C (zh) 高频模块
CN1929050A (zh) 电子部件及其制造方法
CN1604320A (zh) 层积半导体芯片的半导体装置及其制造方法
CN1301392A (zh) 超小型电容器阵列
US20070052086A1 (en) Electronic parts and method of manufacturing electronic parts packaging structure
CN1881535A (zh) 具有穿透电极的半导体器件及其制造方法
US20040259317A1 (en) Process for manufacturing a substrate with embedded capacitor
CN1649043A (zh) 电子元件
CN1126369A (zh) 半导体器件的制造方法
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
CN1763943A (zh) 布线基板及其制造方法
US7553750B2 (en) Method for fabricating electrical conductive structure of circuit board
JPH029198A (ja) 基板上に金属層を付着する方法
TW201025529A (en) Substrate structure and manufacturing method thereof
KR20010020083A (ko) 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
US20060176145A1 (en) Electronic substrates with thin-film resistors coupled to one or more relatively thick traces
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
JP2000182872A (ja) チップインダクタの製造方法およびチップインダクタ
US20010004314A1 (en) Module with thin-film circuit comprising a trimmable capacitor
JPH1079568A (ja) プリント配線板の製造方法
CN1684253A (zh) 半导体器件的凸点结构和制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee