JP3918780B2 - 印刷配線板及びその製造方法 - Google Patents
印刷配線板及びその製造方法 Download PDFInfo
- Publication number
- JP3918780B2 JP3918780B2 JP2003172033A JP2003172033A JP3918780B2 JP 3918780 B2 JP3918780 B2 JP 3918780B2 JP 2003172033 A JP2003172033 A JP 2003172033A JP 2003172033 A JP2003172033 A JP 2003172033A JP 3918780 B2 JP3918780 B2 JP 3918780B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- dielectric film
- capacitor electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、印刷配線板に関し、特に、容量素子（コンデンサ）を内蔵した印刷配線板に適用して好適とされる印刷配線板及びその製造方法に関する。
【０００２】
【従来の技術】
半導体回路のグラウンドバウンズ対策（電源ノイズ対策）として、電源・グランド端子間にデカップリング・コンデンサが挿入される。印刷配線板に、コンデンサを内蔵した構成として、有機誘電体層の上下を導電性フォイルで挟み込み、コンデンサとして作用させるコンデンサ積層体の構成が知られている（例えば下記特許文献１参照）。
【０００３】
印刷板への誘電体膜の形成法として、印刷法により高誘電体ペーストを印刷し、硬化させて高誘電体膜を形成する方法も知られている。さらに、誘電体膜を熱硬化性フォトレジスト材で構成し、露光・現像処理により誘電体膜をパターン形成する方法も知られている（例えば下記特許文献２参照）。この方法では、セラミックス材料の粒子がポリマー誘電体中に分散されている。なお、樹脂基板ではないが、セラミック基板としては、従来より、コンデンサを内蔵したセラミックと導体を同時焼成（一括焼成）して製造するグリーンシート積層多層ＣＲＬ素子内蔵基板（ceramic substrates with CRL(capacitor, resister and inductor) elements formed by green sheet laminating method）等が知られている。これは誘電体材料、抵抗材料、導体材料の構成材料の焼結温度が一定温度に統一されており、一般に、低温焼成材料が用いられている。
【０００４】
また、金属板の一側面に、複数層の有機樹脂板をビルドアップし、その後、該金属板をエッチング除去することで、多層配線板を製造する方法も知られている（例えば下記特許文献３参照）。
【０００５】
以下では、図１３乃至図２０を参照して、従来の製造方法の主要工程を概説しておく。図１３乃至図２０は、下記特許文献３の記載に基づくものである。
【０００６】
図１３に示すように、Ｃｕ板等の金属板２１６上面に接着金属層（不図示）を形成し、スパッタリング法等により電極材料（例えばＣｕ、Ａｌ、Ｎｉ等）の薄膜を形成し、フォトレジストの露光・現像処理、ウエットエッチング法、又はドライエッチングにより、薄膜をパターニングして外部電極パッド部２１７を形成する。
【０００７】
金属板２１６と外部電極パッド部２１７の上面に、絶縁性樹脂薄膜層２１８を形成する。絶縁性樹脂薄膜層２１８は、ポリイミド系樹脂の他に、ＳｉＯ２系無機材料、エポキシ系樹脂、シリコーン系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、ナフタレン系樹脂等の有機系材料のいずれかを主成分として構成される。外部電極パッド部２１７上の絶縁性樹脂薄膜層２１８を部分的に除去し、絶縁性樹脂薄膜開口部２１９を形成する（以上、図１４参照）。
【０００８】
外部電極パッド部２１７と絶縁性樹脂薄膜層２１８の上側の全面に、外部電極パッド部２１７に対する金属薄膜層２２１の接着金属層となるＴｉ、Ｃｒ、Ｍｏ、Ｗ系合金の薄膜をスパッタリング法等により形成し、その後、この接着金属層の上面に、電極材料となるＣｕ、Ａｌ、又は、Ｎｉ等の薄膜をスパッタリング法・ＣＶＤ法無電解メッキ法等により形成し、金属薄膜２２１とする（以上、図１５参照）。
【０００９】
フォトレジストをマスクとしてエッチングにより、金属薄膜２２１をパターニングして金属薄膜配線部２２２を形成する（図１６参照）。
【００１０】
次に、フォトレジストの剥離と配線パターンをマスクとする金属薄膜層のエッチング処理とを行い、金属薄膜配線部２２２を形成する。引き続き、絶縁性樹脂薄膜層２１８の形成から金属薄膜配線部２２２の形成までの工程を所定のそれぞれのパターンにより繰返し、多層配線構造を形成する。 次に、金属薄膜配線形成技術により、第４配線層の上層であって、フリップチップ型半導体チップのバンプ電極パターンに対応する位置にパッド電極部２２３を形成する。その後、パッド電極部２２３を含む多層配線層を保護するために、ソルダレジスト膜２２４（エポキシ樹脂に酸化シリコンの微細粉末等の無機フィラー等をいれた有機系絶縁性材料等が用いられる）を形成する（図１７参照）。ソルダレジスト膜２２４は、パッド電極部２２３に対応する位置に開口部２２４ａ（ソルダレジスト膜２２４に設けられる開口）が設けられている。
【００１１】
これらの工程の後、図１８に示すように、金属板２１６を全てエッチング除去する。以上で、多層配線構造の印刷配線板３００が得られる。
【００１２】
次に、多層配線構造の最下層である外部電極パッド上、及び最上層であるパッド電極部２２３上に、それぞれＮｉ／Ａｕ、Ｚｎ／Ｎｉ／Ａｕ等の無電解メッキ処理を施す。次に、多層配線層３００の最上層であるパッド電極２２３の上側に、フリップチップ型の半導体チップ２００をフリップチップ実装する。半導体チップ２００には、その下面側にバンプ電極２１４が取り付けられており、複数のバンプ電極２１４は複数のパッド電極２２３にそれぞれに電気的に接続される（以上、図１９参照）。
【００１３】
次に、半導体チップ２００、フリップチップ接続部分、及び多層配線層を保護するために、半導体チップ２００の側面、フリップチップ接合部、及び多層配線層の露出領域を絶縁性樹脂２３１により被覆する。次に、外部電極パッド部２１７上に直接、外部端子としての半田ボール２３２を形成する（以上、図２０参照）。
【００１４】
【特許文献１】
特許第２７３８５０号公報（第７頁、第４図）
【特許文献２】
特表２００２−５３４７９１号公報（第７図）
【特許文献３】
特開２００１−１７７０１０号公報（第５−第７頁、第４−第２０図）
【００１５】
【発明が解決しようとする課題】
ところで、多層印刷配線板のコンデンサを内蔵させる場合、上記特許文献１等の従来技術では、比誘電率として、高々、４乃至数十程度が限界である。上記従来技術では、有機樹脂にセラミックス粉体を分散させているものであることから、低温硬化で膜を形成するには、樹脂を介して硬化膜を形成する必要がある。このため、比誘電率を高めることは困難である。
【００１６】
複数の有機樹脂板を積層してなる多層印刷配線板（「有機基板という」）等では、高温での硬化（例えば３００℃を越える温度での硬化）は困難である。例えば有機樹脂は高温で炭化する。このため、セラミックス材料を十分な高温雰囲気中に置いて高誘電率とすることは不可能といえる。すなわち、有機樹脂を用いる印刷配線板では、セラミックス材料を含む誘電体層の高誘電率化が困難である。
【００１７】
したがって、本発明の主たる目的は、複数の有機樹脂板を積層して得られる多層配線板に高誘電体層を形成可能とする印刷配線板及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、有機樹脂を用いた印刷配線板の製造において、高温硬化が困難であるという問題を鋭意検討した結果、図１３乃至図２０を参照して説明した製造方法、すなわち金属板上に複数の樹脂板を積層した後に前記金属板をエッチング除去する製造方法の製造工程（段階）中に、セラミックス材料の誘電体膜を形成し高温で焼成する工程を設けることで、高誘電体膜のコンデンサを印刷配線板に内蔵させることができる、という知見を得、本発明を完成させるに至った。
【００１９】
すなわち、本発明は、金属板上に複数の配線板を積層した後に前記金属板をエッチング除去して製造されてなる印刷配線板であって、前記印刷配線板の少なくとも一側の表層部に、第１及び第２の容量電極と、前記第１及び第２の容量電極の間に配設されている誘電体膜とを有する少なくとも１つの容量素子を含み、有機基板の第１の層を有し、前記第１の層は、その一面で、前記金属板の一面に当接する第１の導電層を有し、前記第１の導電層は、前記第１の層の一面の所定の領域で、前記第１の容量電極を構成し、前記第１の容量電極の上に、前記第１の容量電極上面の１部の領域を覆うようにして前記誘電体膜を備え、前記誘電体膜の上に、前記誘電体膜上面の少なくとも１部の領域を覆うようにして前記第２の容量電極を備え、前記第２の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、ビアを介して接続されており、前記第１の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記第１の容量電極の上であって前記誘電体膜で覆われていない部分を覆うようにして配された導電層、及びビアを介して接続されており、前記第１の導電層は、前記第１の層の一面の前記第１の容量電極以外の領域で、パッド電極を構成し、前記パッド電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記パッド電極を覆うようにして配された導電層、及びビアを介して接続されており、前記誘電体膜は、前記金属板の上に設けられた前記第１の容量電極上にセラミックス材料を含む誘電体膜が形成され、前記誘電体膜の上に前記第２の容量電極が形成された後に、前記セラミックス材料を含む誘電体膜を焼成して形成されてなり、前記焼成温度は、前記金属板の融点に達しない６００〜１０００℃である、ことを特徴とする。
【００２０】
【発明の実施の形態】
本発明の好ましい実施の形態について以下に説明する。本発明は、ビルドアップ印刷配線板等において該印刷配線板に内蔵されるコンデンサの比誘電率を増大させてその容量値の上昇を図るものであり、金属板上に複数の樹脂板を積層した後に該金属板をエッチング除去して印刷配線板を製造する製造方法において、印刷配線板の表層部に容量素子（二つの電極と、該二つの電極で挟まれた誘電体膜）を形成する構成を設け、高温焼成することで、上記課題を解決している。
【００２１】
より好ましくは、本実施形態は、有機樹脂板の第１の層が、その一面で、金属板（１０１）の一面に当接する導電層（１０２、１０３）を有し、前記導電層は、前記第１の層の一面の所定の領域で、第１の容量電極を構成する。この第１の容量電極と離間して配置される第２の容量電極（１０５）を備え、第１及び第２の容量電極の間に、セラミックス材料よりなる誘電体膜（１０４）を備えている。第２の容量電極（１０５）は、第１の層の前記一面と反対側の面の配線層にビア（１０７）を介して接続されている。第１の層の上に、さらにＮ枚の（但し、Ｎは１以上の整数）の有機樹脂板が積層されてなり、第Ｎ＋１の層の表面に外部電極パッド（１１０）となる導電層が形成されており、第Ｎ＋１層を形成した後に、金属板（１０１）はエッチング除去される。この印刷配線板の金属板がエッチング除去される側の一面にはソルダレジスト（１１２）を備え、実装される半導体チップ（１２０）の電極と、対応するパッド電極（１１１）とが半田接続された後、半導体チップ（１２０）は樹脂封止される。
【００２２】
本実施形態によれば、セラミックスの焼成段階で、樹脂は形成されていないことから、焼成温度は、高温とすることができ（ただし、焼成温度は金属板、電極の融点と比べて低い温度とされる）、例えば６００〜１０００℃とされる。かかる構成により、従来の焼成温度（例えば３００℃）よりも高温での焼成が可能となり、比誘電率の高い誘電体膜を得ることができる。
【００２３】
【実施例】
本発明の一実施例について図面を参照して以下に説明する。図１は、本発明の一実施例の印刷配線板の断面を示す図である。図１において、金属板１０１の上層の複数層の配線板が有機基板を構成している。図１を参照すると、本実施例においては、有機基板の第１の層（例えばエポキシ樹脂等よりなる）の一面に、Ｃｕ（銅）等の金属板１０１と当接する導電層（Ａｕ１０２とＮｉ１０３よりなる）を有する。図示のごとく、導電層（Ａｕ１０２、Ｎｉ１０３）の予め定めた所定の領域は、第１の容量電極をなし、他の導電層は、半導体チップの電極１１３と半田接続されるパッド電極１１１を構成している。第１の容量電極（Ａｕ１０２、Ｎｉ１０３）の上にはセラミックス膜１０４が設けられ、セラミックス膜１０４上面の少なくとも１部を覆うようにして、Ｃｕよりなる第２の容量電極１０５を備えている。Ｃｕよりなる第２の容量電極１０５は、樹脂１０６を穴あけして設けられるビア１０７（銅めっき等）を介して、パッド電極が設けられる一面と反対側の面の導電層１０８（配線層）に接続されている。そして、第１の層の上に、さらにＮ枚の（但し、Ｎは１以上の整数）の有機樹脂板が積層され、最上層の有機樹脂板の表面に外部電極パッド１１０（下層配線とビア１０９で接続される）が形成されている。多層配線構造の印刷配線板の形成後、金属板１０１は、エッチング除去される。図１に示す例では、金属板１０１側の第１の容量電極（Ａｕ１０２、Ｎｉ１０３よりなる）は、第２の容量電極１０５よりも、図の中心方向に長く延在されており、第１の容量電極の誘電体膜１０４が設けられない領域は、樹脂で覆われ、及び、必要に応じて、第１の容量電極と電源線（グランド線）とを接続するためのビア１０７ｂが銅めっき１０５ｂの上に配置されている。後述するように、第１、第２の容量電極を同一サイズとしてもよいことは勿論である。
【００２４】
図２は、本発明の一実施例の印刷配線板に半導体チップを実装した状態の断面を示す図である。図２に示すように、印刷配線板の金属板がエッチング除去される側の一面（図２では、半導体チップ１２０に対向する面）には、ソルダレジスト１１２を備え、実装される半導体チップ１２０の電極１１３と、印刷配線板表面のパッド電極１１１とが接続され、半導体チップ１２０は、樹脂１１４で封止される。
【００２５】
Ｎ＋１の層の表面の外部電極パッド１１０には半田ボール１１５が形成されている。図２に示す例では、印刷配線板表層部の容量素子は、Ａｕ１０２、Ｎｉ１０３からなる上部電極（図１の第１の容量電極に相当する）と、セラミックス誘電体膜１０４、Ｃｕの下部電極１０５（図１の第２の容量電極に相当する）からなり、半導体チップ１２０の電源とグランド間のデカップリングコンデンサとして機能する。
【００２６】
図２に示すように、印刷配線板の表層部の第１の容量電極（１０２、１０３）は、誘電体膜１０４を覆わない部分が設けられており、第１の容量電極（１０２、１０３）の誘電体膜１０４に対向する面の露出部分（誘電体膜１０４で覆われてない部分）は銅めっき１０５ｂを介してビア１０７ｂが接続され、印刷配線板の表面の外部電極半田ボール１１５ｂに接続される。この例では、第２の容量電極１０５は、ビア１０７を介して、外部グランド電極の半田ボール１１５に接続され、第２の容量電極１０５は電源電圧（ＶＤＤ）供給用の半田ボール１１５に接続される。
【００２７】
次に、本発明の一実施例の製造方法について説明する。図３乃至図１２は主要工程を工程順に説明するための工程断面図である。以下に説明する実施例では、印刷配線板に内蔵される平板コンデンサの上部電極と下部電極のサイズが同一とされる例について説明する。
【００２８】
図３に示すように、Ｃｕ等の金属板１０１上に、めっきレジスト層１１６を設け、感光性樹脂を被着し、露光・現像処理し、パターン形成する。
【００２９】
図４に示すように、めっきレジスト層１１６より金属板１０１の表面が露出した領域に、金めっき１０２を形成し、その上にニッケル１０３をめっき形成する。めっきは、Ｎｉ、Ａｕ、Ｎｉ、又は、Ａｕ、Ｎｉ、又はＡｕよりなる。めっきは、金属板１０１のエッチング溶液に対して不溶性とされ、金属板１０１の溶解除去時に同時に溶解せず、半田付け性の良好な金属が選択される。
【００３０】
つづいて、高誘電体膜１０４を形成する。例えばスクリーン印刷で誘電体膜を形成する。その後、仮乾燥、電極１０５の形成のため、銅めっきを行う。図５に示す例では、スクリーン印刷等により、ＢａＴｉＯ３膜の高誘電ペースト３０４を形成する。なお、高誘電体膜１０４は、ＳＴＯ、ＢＳＴ、ＰＺＴ、ＰＬＺＴ、ＳＢＴＮ膜等の強誘電体あるいは高誘電体の膜であってもよい。
【００３１】
あるいは、誘電体膜が熱硬化性フォトレジスト材（露光現像型）のものであれば、露光・現像処理して、パターン形成する。あるいはゾル・ゲル法で高誘電体層を形成してもよい。
【００３２】
そして、仮乾燥させ、めっきレジスト１１７を形成し、高誘電体膜１０４上に、銅めっき１０５等の容量電極膜を形成する。膜厚は例えば１０〜１５μｍ程度とされる。パッド電極（Ａｕ１０２、Ｎｉ１０３よりなるパッド）の上にも銅めっき１０５が行われる。
【００３３】
次に、図６に示すように、めっきレジスト１１７を除去し、高誘電ペースト（図５の３０４）を、６００〜１０００℃の高温で焼成し、高誘電体膜１０４を形成する。焼成温度は、金属板１０１の融点よりも低い温度とされる。これにより、平行平板型のキャパシタ構造が形成される。
【００３４】
次に、図７に示すように、銅めっき１０５、金属板１０１露出部、パッド電極部を覆うように、樹脂１０６を形成する（銅めっき１０５上の樹脂の膜厚は２０〜３０μｍ程度）。
【００３５】
その後、樹脂１０６にビア下穴１１８の形成を行う。すなわち、銅めっき１０５、金属板１０１露出面、パッド電極を覆うように、樹脂１０６（エポキシ樹脂等）を形成する。その後、レーザ加工、ドリル加工により、樹脂１０６上面から深さ３０μｍ程度のビア下穴１１８を形成する。
【００３６】
次に、図８に示すように、銅めっき等により、ビア１０７及び配線１０８を形成する。セミアディティブ法、サブトラクティブ法等であってもよい。ビア下穴１１８への埋め込みを行うフィルドビア（ビア内部が導電材で充填されているビア）を形成するめっきであっても、埋め込みを行わない通常めっきであってもよい。
【００３７】
次に、図９に示すように、複数層の配線板を積層する。これは、通常のビルドアップ基板の製造方法に従って行われる。
【００３８】
次に、図１０に示すように、最外層、すなわち、外部電極パッド１１０表面に、Ｎｉ／Ａｕめっき１１９の電解メッキ処理を施す。これにより、外部電極パッド１１０に対する半田ボールの取り付け性を向上させることが出来る。
【００３９】
次に、図１１に示すように、金属板１０１をエッチングし、エッチング面に、ソルダレジスト１１２（エポキシ樹脂に酸化シリコンの微細粉末等の無機フィラー等をいれた有機系絶縁性材料等）を形成する。
【００４０】
次に、図１２に示すように、半導体チップ（ＬＳＩチップ）１２０を実装し、パッケージが完成する。ＢＧＡ（ボールグリッドアレイ）の場合、電極１１０の上に半田ボール１１５（図１参照）を形成し、ＢＧＡパッケージが完成する。
【００４１】
本実施例では、図１２に示す構成では、誘電体膜１０４を間に挟む第１の容量電極と第２の容量電極のサイズは同一とされている。この場合、グランド層をチップ１２０内のグランドを用いて共通化してもよい。すなわち、コンデンサの電源層は、半導体チップ１２０の電源端子にビア・配線を介して接続され、グランド層容量電極は、印刷配線板側の電源パッド１１１から半導体チップ１２０内の電源構造を構成するグランド配線を介して、別のグランド端子から、印刷配線板側の電極パッド１１１、ビア・配線を介して、外部電極パッド１１０（ＧＮＤ）に接続される。コンデンサのレイアウトパターンは任意であり、例えば半導体チップ１２０の周囲を囲むリング型の平面形状としてもよいし、半導体チップの電源端子とグランド端子の近傍領域に配置する構成としてもよい。
【００４２】
本発明においては、図１及び図２に示したように、誘電体膜１０４を間に挟む第１の容量電極（１０２、１０３）と第２の容量電極１０５のサイズを相違させるようにしてもよい。この場合、第１の容量電極（１０２、１０３）を形成後、誘電体膜１０４を第１の容量電極をその全面を覆わないような平面形状で形成し、誘電体膜１０４の上面に第２の容量電極１０５を形成する。第１の容量電極（１０２、１０３）の上面の、誘電体膜１０４及び第２の容量電極１０５で覆われていない領域は樹脂１０６で覆われ、ビアで上層配線と接続する構成とされる。
【００４３】
さらに、本発明の別の実施例として、印刷配線板の半導体チップ１２０搭載面とは反対側の表層部にコンデンサを設ける構成としてもよい。この場合、図１において、金属板１０１上に設けられるパッド１１１を、半導体チップ搭載面とせずに、半田ボール１１５に接続される外部電極パッドとし、パッド１１０が設けられる側を半導体チップ搭載面とすることで、外部電極パッドの設置面側の表層部にコンデンサが設けられることになる。あるいは、図１４において、金属板２１６上に設けられる外部電極パッド２１７で第１の容量電極を形成し、その上にセラミックス材料の誘電体膜を形成し、銅めっき等で第２の容量電極を形成することで、半導体チップ搭載面側の表層部ではなく、半田ボール等が設けられる外部電極パッドの設置面側の表層部にコンデンサが設けられる。外部電極パッドの設置面側にコンデンサを設ける構成も、電源ノイズ対策のデカップリングコンデンサ（パスコン）としての機能を十分果たすことができる場合に有効である。
【００４４】
本発明は、コンデンサを内蔵した印刷配線板を、ＢＧＡ（Ball Grid Array）あるいはＰＧＡ（Pin Grid Array）等のインターポーザとして用いる場合等に好適とされるが、本発明はかかる構成に限定されるものでない。また、本発明に係るコンデンサの用途は、デカップリングコンデンサに限定されるものでないことは勿論である。
【００４５】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本発明の原理の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、金属板に、電極、セラミックス誘電体膜を形成した段階で焼成し、高誘電体膜を形成しているため、高温焼成を可能としており、高い比誘電率のコンデンサを内蔵した印刷配線板及び半導体装置を実現することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の印刷配線板の構成を示す図である。
【図２】本発明の一実施例の印刷配線板に半導体チップを実装した装置構成を示す図である。
【図３】本発明の一実施例の製造方法を説明するための工程断面図である。
【図４】本発明の一実施例の製造方法を説明するための工程断面図である。
【図５】本発明の一実施例の製造方法を説明するための工程断面図である。
【図６】本発明の一実施例の製造方法を説明するための工程断面図である。
【図７】本発明の一実施例の製造方法を説明するための工程断面図である。
【図８】本発明の一実施例の製造方法を説明するための工程断面図である。
【図９】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１０】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１１】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１２】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１３】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１４】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１５】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１６】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１７】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１８】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１９】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図２０】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【符号の説明】
１０１ 金属板
１０２ 金
１０３ Ｎｉ
１０４ セラミックス
１０５ 銅（第２の容量電極）
１０６ 樹脂
１０７ ビア
１０８ 配線
１０９ ビア
１１０ 電極
１２０ チップ
１３１ 電極
１３２ ソルダレジスト
１３３ 樹脂
１３４ 半田ボール
２００ 半導体チップ
２１４ バンプ電極
２１６ 金属板
２１７ 外部電極パッド
２１８ 絶縁性樹脂薄膜層
２１９ 開口
２２１ 金属薄膜
２２２ 金属薄膜配線部
２２３ パッド電極
２２４ ソルダレジスト膜
２３１ 絶縁性樹脂
２３２ 半田ボール
３００ 印刷配線板
３０４ 高誘電ペースト
【発明の属する技術分野】
本発明は、印刷配線板に関し、特に、容量素子（コンデンサ）を内蔵した印刷配線板に適用して好適とされる印刷配線板及びその製造方法に関する。
【０００２】
【従来の技術】
半導体回路のグラウンドバウンズ対策（電源ノイズ対策）として、電源・グランド端子間にデカップリング・コンデンサが挿入される。印刷配線板に、コンデンサを内蔵した構成として、有機誘電体層の上下を導電性フォイルで挟み込み、コンデンサとして作用させるコンデンサ積層体の構成が知られている（例えば下記特許文献１参照）。
【０００３】
印刷板への誘電体膜の形成法として、印刷法により高誘電体ペーストを印刷し、硬化させて高誘電体膜を形成する方法も知られている。さらに、誘電体膜を熱硬化性フォトレジスト材で構成し、露光・現像処理により誘電体膜をパターン形成する方法も知られている（例えば下記特許文献２参照）。この方法では、セラミックス材料の粒子がポリマー誘電体中に分散されている。なお、樹脂基板ではないが、セラミック基板としては、従来より、コンデンサを内蔵したセラミックと導体を同時焼成（一括焼成）して製造するグリーンシート積層多層ＣＲＬ素子内蔵基板（ceramic substrates with CRL(capacitor, resister and inductor) elements formed by green sheet laminating method）等が知られている。これは誘電体材料、抵抗材料、導体材料の構成材料の焼結温度が一定温度に統一されており、一般に、低温焼成材料が用いられている。
【０００４】
また、金属板の一側面に、複数層の有機樹脂板をビルドアップし、その後、該金属板をエッチング除去することで、多層配線板を製造する方法も知られている（例えば下記特許文献３参照）。
【０００５】
以下では、図１３乃至図２０を参照して、従来の製造方法の主要工程を概説しておく。図１３乃至図２０は、下記特許文献３の記載に基づくものである。
【０００６】
図１３に示すように、Ｃｕ板等の金属板２１６上面に接着金属層（不図示）を形成し、スパッタリング法等により電極材料（例えばＣｕ、Ａｌ、Ｎｉ等）の薄膜を形成し、フォトレジストの露光・現像処理、ウエットエッチング法、又はドライエッチングにより、薄膜をパターニングして外部電極パッド部２１７を形成する。
【０００７】
金属板２１６と外部電極パッド部２１７の上面に、絶縁性樹脂薄膜層２１８を形成する。絶縁性樹脂薄膜層２１８は、ポリイミド系樹脂の他に、ＳｉＯ２系無機材料、エポキシ系樹脂、シリコーン系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、ナフタレン系樹脂等の有機系材料のいずれかを主成分として構成される。外部電極パッド部２１７上の絶縁性樹脂薄膜層２１８を部分的に除去し、絶縁性樹脂薄膜開口部２１９を形成する（以上、図１４参照）。
【０００８】
外部電極パッド部２１７と絶縁性樹脂薄膜層２１８の上側の全面に、外部電極パッド部２１７に対する金属薄膜層２２１の接着金属層となるＴｉ、Ｃｒ、Ｍｏ、Ｗ系合金の薄膜をスパッタリング法等により形成し、その後、この接着金属層の上面に、電極材料となるＣｕ、Ａｌ、又は、Ｎｉ等の薄膜をスパッタリング法・ＣＶＤ法無電解メッキ法等により形成し、金属薄膜２２１とする（以上、図１５参照）。
【０００９】
フォトレジストをマスクとしてエッチングにより、金属薄膜２２１をパターニングして金属薄膜配線部２２２を形成する（図１６参照）。
【００１０】
次に、フォトレジストの剥離と配線パターンをマスクとする金属薄膜層のエッチング処理とを行い、金属薄膜配線部２２２を形成する。引き続き、絶縁性樹脂薄膜層２１８の形成から金属薄膜配線部２２２の形成までの工程を所定のそれぞれのパターンにより繰返し、多層配線構造を形成する。 次に、金属薄膜配線形成技術により、第４配線層の上層であって、フリップチップ型半導体チップのバンプ電極パターンに対応する位置にパッド電極部２２３を形成する。その後、パッド電極部２２３を含む多層配線層を保護するために、ソルダレジスト膜２２４（エポキシ樹脂に酸化シリコンの微細粉末等の無機フィラー等をいれた有機系絶縁性材料等が用いられる）を形成する（図１７参照）。ソルダレジスト膜２２４は、パッド電極部２２３に対応する位置に開口部２２４ａ（ソルダレジスト膜２２４に設けられる開口）が設けられている。
【００１１】
これらの工程の後、図１８に示すように、金属板２１６を全てエッチング除去する。以上で、多層配線構造の印刷配線板３００が得られる。
【００１２】
次に、多層配線構造の最下層である外部電極パッド上、及び最上層であるパッド電極部２２３上に、それぞれＮｉ／Ａｕ、Ｚｎ／Ｎｉ／Ａｕ等の無電解メッキ処理を施す。次に、多層配線層３００の最上層であるパッド電極２２３の上側に、フリップチップ型の半導体チップ２００をフリップチップ実装する。半導体チップ２００には、その下面側にバンプ電極２１４が取り付けられており、複数のバンプ電極２１４は複数のパッド電極２２３にそれぞれに電気的に接続される（以上、図１９参照）。
【００１３】
次に、半導体チップ２００、フリップチップ接続部分、及び多層配線層を保護するために、半導体チップ２００の側面、フリップチップ接合部、及び多層配線層の露出領域を絶縁性樹脂２３１により被覆する。次に、外部電極パッド部２１７上に直接、外部端子としての半田ボール２３２を形成する（以上、図２０参照）。
【００１４】
【特許文献１】
特許第２７３８５０号公報（第７頁、第４図）
【特許文献２】
特表２００２−５３４７９１号公報（第７図）
【特許文献３】
特開２００１−１７７０１０号公報（第５−第７頁、第４−第２０図）
【００１５】
【発明が解決しようとする課題】
ところで、多層印刷配線板のコンデンサを内蔵させる場合、上記特許文献１等の従来技術では、比誘電率として、高々、４乃至数十程度が限界である。上記従来技術では、有機樹脂にセラミックス粉体を分散させているものであることから、低温硬化で膜を形成するには、樹脂を介して硬化膜を形成する必要がある。このため、比誘電率を高めることは困難である。
【００１６】
複数の有機樹脂板を積層してなる多層印刷配線板（「有機基板という」）等では、高温での硬化（例えば３００℃を越える温度での硬化）は困難である。例えば有機樹脂は高温で炭化する。このため、セラミックス材料を十分な高温雰囲気中に置いて高誘電率とすることは不可能といえる。すなわち、有機樹脂を用いる印刷配線板では、セラミックス材料を含む誘電体層の高誘電率化が困難である。
【００１７】
したがって、本発明の主たる目的は、複数の有機樹脂板を積層して得られる多層配線板に高誘電体層を形成可能とする印刷配線板及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、有機樹脂を用いた印刷配線板の製造において、高温硬化が困難であるという問題を鋭意検討した結果、図１３乃至図２０を参照して説明した製造方法、すなわち金属板上に複数の樹脂板を積層した後に前記金属板をエッチング除去する製造方法の製造工程（段階）中に、セラミックス材料の誘電体膜を形成し高温で焼成する工程を設けることで、高誘電体膜のコンデンサを印刷配線板に内蔵させることができる、という知見を得、本発明を完成させるに至った。
【００１９】
すなわち、本発明は、金属板上に複数の配線板を積層した後に前記金属板をエッチング除去して製造されてなる印刷配線板であって、前記印刷配線板の少なくとも一側の表層部に、第１及び第２の容量電極と、前記第１及び第２の容量電極の間に配設されている誘電体膜とを有する少なくとも１つの容量素子を含み、有機基板の第１の層を有し、前記第１の層は、その一面で、前記金属板の一面に当接する第１の導電層を有し、前記第１の導電層は、前記第１の層の一面の所定の領域で、前記第１の容量電極を構成し、前記第１の容量電極の上に、前記第１の容量電極上面の１部の領域を覆うようにして前記誘電体膜を備え、前記誘電体膜の上に、前記誘電体膜上面の少なくとも１部の領域を覆うようにして前記第２の容量電極を備え、前記第２の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、ビアを介して接続されており、前記第１の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記第１の容量電極の上であって前記誘電体膜で覆われていない部分を覆うようにして配された導電層、及びビアを介して接続されており、前記第１の導電層は、前記第１の層の一面の前記第１の容量電極以外の領域で、パッド電極を構成し、前記パッド電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記パッド電極を覆うようにして配された導電層、及びビアを介して接続されており、前記誘電体膜は、前記金属板の上に設けられた前記第１の容量電極上にセラミックス材料を含む誘電体膜が形成され、前記誘電体膜の上に前記第２の容量電極が形成された後に、前記セラミックス材料を含む誘電体膜を焼成して形成されてなり、前記焼成温度は、前記金属板の融点に達しない６００〜１０００℃である、ことを特徴とする。
【００２０】
【発明の実施の形態】
本発明の好ましい実施の形態について以下に説明する。本発明は、ビルドアップ印刷配線板等において該印刷配線板に内蔵されるコンデンサの比誘電率を増大させてその容量値の上昇を図るものであり、金属板上に複数の樹脂板を積層した後に該金属板をエッチング除去して印刷配線板を製造する製造方法において、印刷配線板の表層部に容量素子（二つの電極と、該二つの電極で挟まれた誘電体膜）を形成する構成を設け、高温焼成することで、上記課題を解決している。
【００２１】
より好ましくは、本実施形態は、有機樹脂板の第１の層が、その一面で、金属板（１０１）の一面に当接する導電層（１０２、１０３）を有し、前記導電層は、前記第１の層の一面の所定の領域で、第１の容量電極を構成する。この第１の容量電極と離間して配置される第２の容量電極（１０５）を備え、第１及び第２の容量電極の間に、セラミックス材料よりなる誘電体膜（１０４）を備えている。第２の容量電極（１０５）は、第１の層の前記一面と反対側の面の配線層にビア（１０７）を介して接続されている。第１の層の上に、さらにＮ枚の（但し、Ｎは１以上の整数）の有機樹脂板が積層されてなり、第Ｎ＋１の層の表面に外部電極パッド（１１０）となる導電層が形成されており、第Ｎ＋１層を形成した後に、金属板（１０１）はエッチング除去される。この印刷配線板の金属板がエッチング除去される側の一面にはソルダレジスト（１１２）を備え、実装される半導体チップ（１２０）の電極と、対応するパッド電極（１１１）とが半田接続された後、半導体チップ（１２０）は樹脂封止される。
【００２２】
本実施形態によれば、セラミックスの焼成段階で、樹脂は形成されていないことから、焼成温度は、高温とすることができ（ただし、焼成温度は金属板、電極の融点と比べて低い温度とされる）、例えば６００〜１０００℃とされる。かかる構成により、従来の焼成温度（例えば３００℃）よりも高温での焼成が可能となり、比誘電率の高い誘電体膜を得ることができる。
【００２３】
【実施例】
本発明の一実施例について図面を参照して以下に説明する。図１は、本発明の一実施例の印刷配線板の断面を示す図である。図１において、金属板１０１の上層の複数層の配線板が有機基板を構成している。図１を参照すると、本実施例においては、有機基板の第１の層（例えばエポキシ樹脂等よりなる）の一面に、Ｃｕ（銅）等の金属板１０１と当接する導電層（Ａｕ１０２とＮｉ１０３よりなる）を有する。図示のごとく、導電層（Ａｕ１０２、Ｎｉ１０３）の予め定めた所定の領域は、第１の容量電極をなし、他の導電層は、半導体チップの電極１１３と半田接続されるパッド電極１１１を構成している。第１の容量電極（Ａｕ１０２、Ｎｉ１０３）の上にはセラミックス膜１０４が設けられ、セラミックス膜１０４上面の少なくとも１部を覆うようにして、Ｃｕよりなる第２の容量電極１０５を備えている。Ｃｕよりなる第２の容量電極１０５は、樹脂１０６を穴あけして設けられるビア１０７（銅めっき等）を介して、パッド電極が設けられる一面と反対側の面の導電層１０８（配線層）に接続されている。そして、第１の層の上に、さらにＮ枚の（但し、Ｎは１以上の整数）の有機樹脂板が積層され、最上層の有機樹脂板の表面に外部電極パッド１１０（下層配線とビア１０９で接続される）が形成されている。多層配線構造の印刷配線板の形成後、金属板１０１は、エッチング除去される。図１に示す例では、金属板１０１側の第１の容量電極（Ａｕ１０２、Ｎｉ１０３よりなる）は、第２の容量電極１０５よりも、図の中心方向に長く延在されており、第１の容量電極の誘電体膜１０４が設けられない領域は、樹脂で覆われ、及び、必要に応じて、第１の容量電極と電源線（グランド線）とを接続するためのビア１０７ｂが銅めっき１０５ｂの上に配置されている。後述するように、第１、第２の容量電極を同一サイズとしてもよいことは勿論である。
【００２４】
図２は、本発明の一実施例の印刷配線板に半導体チップを実装した状態の断面を示す図である。図２に示すように、印刷配線板の金属板がエッチング除去される側の一面（図２では、半導体チップ１２０に対向する面）には、ソルダレジスト１１２を備え、実装される半導体チップ１２０の電極１１３と、印刷配線板表面のパッド電極１１１とが接続され、半導体チップ１２０は、樹脂１１４で封止される。
【００２５】
Ｎ＋１の層の表面の外部電極パッド１１０には半田ボール１１５が形成されている。図２に示す例では、印刷配線板表層部の容量素子は、Ａｕ１０２、Ｎｉ１０３からなる上部電極（図１の第１の容量電極に相当する）と、セラミックス誘電体膜１０４、Ｃｕの下部電極１０５（図１の第２の容量電極に相当する）からなり、半導体チップ１２０の電源とグランド間のデカップリングコンデンサとして機能する。
【００２６】
図２に示すように、印刷配線板の表層部の第１の容量電極（１０２、１０３）は、誘電体膜１０４を覆わない部分が設けられており、第１の容量電極（１０２、１０３）の誘電体膜１０４に対向する面の露出部分（誘電体膜１０４で覆われてない部分）は銅めっき１０５ｂを介してビア１０７ｂが接続され、印刷配線板の表面の外部電極半田ボール１１５ｂに接続される。この例では、第２の容量電極１０５は、ビア１０７を介して、外部グランド電極の半田ボール１１５に接続され、第２の容量電極１０５は電源電圧（ＶＤＤ）供給用の半田ボール１１５に接続される。
【００２７】
次に、本発明の一実施例の製造方法について説明する。図３乃至図１２は主要工程を工程順に説明するための工程断面図である。以下に説明する実施例では、印刷配線板に内蔵される平板コンデンサの上部電極と下部電極のサイズが同一とされる例について説明する。
【００２８】
図３に示すように、Ｃｕ等の金属板１０１上に、めっきレジスト層１１６を設け、感光性樹脂を被着し、露光・現像処理し、パターン形成する。
【００２９】
図４に示すように、めっきレジスト層１１６より金属板１０１の表面が露出した領域に、金めっき１０２を形成し、その上にニッケル１０３をめっき形成する。めっきは、Ｎｉ、Ａｕ、Ｎｉ、又は、Ａｕ、Ｎｉ、又はＡｕよりなる。めっきは、金属板１０１のエッチング溶液に対して不溶性とされ、金属板１０１の溶解除去時に同時に溶解せず、半田付け性の良好な金属が選択される。
【００３０】
つづいて、高誘電体膜１０４を形成する。例えばスクリーン印刷で誘電体膜を形成する。その後、仮乾燥、電極１０５の形成のため、銅めっきを行う。図５に示す例では、スクリーン印刷等により、ＢａＴｉＯ３膜の高誘電ペースト３０４を形成する。なお、高誘電体膜１０４は、ＳＴＯ、ＢＳＴ、ＰＺＴ、ＰＬＺＴ、ＳＢＴＮ膜等の強誘電体あるいは高誘電体の膜であってもよい。
【００３１】
あるいは、誘電体膜が熱硬化性フォトレジスト材（露光現像型）のものであれば、露光・現像処理して、パターン形成する。あるいはゾル・ゲル法で高誘電体層を形成してもよい。
【００３２】
そして、仮乾燥させ、めっきレジスト１１７を形成し、高誘電体膜１０４上に、銅めっき１０５等の容量電極膜を形成する。膜厚は例えば１０〜１５μｍ程度とされる。パッド電極（Ａｕ１０２、Ｎｉ１０３よりなるパッド）の上にも銅めっき１０５が行われる。
【００３３】
次に、図６に示すように、めっきレジスト１１７を除去し、高誘電ペースト（図５の３０４）を、６００〜１０００℃の高温で焼成し、高誘電体膜１０４を形成する。焼成温度は、金属板１０１の融点よりも低い温度とされる。これにより、平行平板型のキャパシタ構造が形成される。
【００３４】
次に、図７に示すように、銅めっき１０５、金属板１０１露出部、パッド電極部を覆うように、樹脂１０６を形成する（銅めっき１０５上の樹脂の膜厚は２０〜３０μｍ程度）。
【００３５】
その後、樹脂１０６にビア下穴１１８の形成を行う。すなわち、銅めっき１０５、金属板１０１露出面、パッド電極を覆うように、樹脂１０６（エポキシ樹脂等）を形成する。その後、レーザ加工、ドリル加工により、樹脂１０６上面から深さ３０μｍ程度のビア下穴１１８を形成する。
【００３６】
次に、図８に示すように、銅めっき等により、ビア１０７及び配線１０８を形成する。セミアディティブ法、サブトラクティブ法等であってもよい。ビア下穴１１８への埋め込みを行うフィルドビア（ビア内部が導電材で充填されているビア）を形成するめっきであっても、埋め込みを行わない通常めっきであってもよい。
【００３７】
次に、図９に示すように、複数層の配線板を積層する。これは、通常のビルドアップ基板の製造方法に従って行われる。
【００３８】
次に、図１０に示すように、最外層、すなわち、外部電極パッド１１０表面に、Ｎｉ／Ａｕめっき１１９の電解メッキ処理を施す。これにより、外部電極パッド１１０に対する半田ボールの取り付け性を向上させることが出来る。
【００３９】
次に、図１１に示すように、金属板１０１をエッチングし、エッチング面に、ソルダレジスト１１２（エポキシ樹脂に酸化シリコンの微細粉末等の無機フィラー等をいれた有機系絶縁性材料等）を形成する。
【００４０】
次に、図１２に示すように、半導体チップ（ＬＳＩチップ）１２０を実装し、パッケージが完成する。ＢＧＡ（ボールグリッドアレイ）の場合、電極１１０の上に半田ボール１１５（図１参照）を形成し、ＢＧＡパッケージが完成する。
【００４１】
本実施例では、図１２に示す構成では、誘電体膜１０４を間に挟む第１の容量電極と第２の容量電極のサイズは同一とされている。この場合、グランド層をチップ１２０内のグランドを用いて共通化してもよい。すなわち、コンデンサの電源層は、半導体チップ１２０の電源端子にビア・配線を介して接続され、グランド層容量電極は、印刷配線板側の電源パッド１１１から半導体チップ１２０内の電源構造を構成するグランド配線を介して、別のグランド端子から、印刷配線板側の電極パッド１１１、ビア・配線を介して、外部電極パッド１１０（ＧＮＤ）に接続される。コンデンサのレイアウトパターンは任意であり、例えば半導体チップ１２０の周囲を囲むリング型の平面形状としてもよいし、半導体チップの電源端子とグランド端子の近傍領域に配置する構成としてもよい。
【００４２】
本発明においては、図１及び図２に示したように、誘電体膜１０４を間に挟む第１の容量電極（１０２、１０３）と第２の容量電極１０５のサイズを相違させるようにしてもよい。この場合、第１の容量電極（１０２、１０３）を形成後、誘電体膜１０４を第１の容量電極をその全面を覆わないような平面形状で形成し、誘電体膜１０４の上面に第２の容量電極１０５を形成する。第１の容量電極（１０２、１０３）の上面の、誘電体膜１０４及び第２の容量電極１０５で覆われていない領域は樹脂１０６で覆われ、ビアで上層配線と接続する構成とされる。
【００４３】
さらに、本発明の別の実施例として、印刷配線板の半導体チップ１２０搭載面とは反対側の表層部にコンデンサを設ける構成としてもよい。この場合、図１において、金属板１０１上に設けられるパッド１１１を、半導体チップ搭載面とせずに、半田ボール１１５に接続される外部電極パッドとし、パッド１１０が設けられる側を半導体チップ搭載面とすることで、外部電極パッドの設置面側の表層部にコンデンサが設けられることになる。あるいは、図１４において、金属板２１６上に設けられる外部電極パッド２１７で第１の容量電極を形成し、その上にセラミックス材料の誘電体膜を形成し、銅めっき等で第２の容量電極を形成することで、半導体チップ搭載面側の表層部ではなく、半田ボール等が設けられる外部電極パッドの設置面側の表層部にコンデンサが設けられる。外部電極パッドの設置面側にコンデンサを設ける構成も、電源ノイズ対策のデカップリングコンデンサ（パスコン）としての機能を十分果たすことができる場合に有効である。
【００４４】
本発明は、コンデンサを内蔵した印刷配線板を、ＢＧＡ（Ball Grid Array）あるいはＰＧＡ（Pin Grid Array）等のインターポーザとして用いる場合等に好適とされるが、本発明はかかる構成に限定されるものでない。また、本発明に係るコンデンサの用途は、デカップリングコンデンサに限定されるものでないことは勿論である。
【００４５】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本発明の原理の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、金属板に、電極、セラミックス誘電体膜を形成した段階で焼成し、高誘電体膜を形成しているため、高温焼成を可能としており、高い比誘電率のコンデンサを内蔵した印刷配線板及び半導体装置を実現することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の印刷配線板の構成を示す図である。
【図２】本発明の一実施例の印刷配線板に半導体チップを実装した装置構成を示す図である。
【図３】本発明の一実施例の製造方法を説明するための工程断面図である。
【図４】本発明の一実施例の製造方法を説明するための工程断面図である。
【図５】本発明の一実施例の製造方法を説明するための工程断面図である。
【図６】本発明の一実施例の製造方法を説明するための工程断面図である。
【図７】本発明の一実施例の製造方法を説明するための工程断面図である。
【図８】本発明の一実施例の製造方法を説明するための工程断面図である。
【図９】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１０】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１１】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１２】本発明の一実施例の製造方法を説明するための工程断面図である。
【図１３】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１４】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１５】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１６】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１７】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１８】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図１９】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【図２０】従来の印刷配線板を有する半導体装置の製造方法を説明するための工程断面図である。
【符号の説明】
１０１ 金属板
１０２ 金
１０３ Ｎｉ
１０４ セラミックス
１０５ 銅（第２の容量電極）
１０６ 樹脂
１０７ ビア
１０８ 配線
１０９ ビア
１１０ 電極
１２０ チップ
１３１ 電極
１３２ ソルダレジスト
１３３ 樹脂
１３４ 半田ボール
２００ 半導体チップ
２１４ バンプ電極
２１６ 金属板
２１７ 外部電極パッド
２１８ 絶縁性樹脂薄膜層
２１９ 開口
２２１ 金属薄膜
２２２ 金属薄膜配線部
２２３ パッド電極
２２４ ソルダレジスト膜
２３１ 絶縁性樹脂
２３２ 半田ボール
３００ 印刷配線板
３０４ 高誘電ペースト
Claims (2)
- 金属板上に複数の配線板を積層した後に前記金属板をエッチング除去して製造されてなる印刷配線板であって、
前記印刷配線板の少なくとも一側の表層部に、第１及び第２の容量電極と、前記第１及び第２の容量電極の間に配設されている誘電体膜とを有する少なくとも１つの容量素子を含み、
有機基板の第１の層を有し、
前記第１の層は、その一面で、前記金属板の一面に当接する第１の導電層を有し、
前記第１の導電層は、前記第１の層の一面の所定の領域で、前記第１の容量電極を構成し、
前記第１の容量電極の上に、前記第１の容量電極上面の１部の領域を覆うようにして前記誘電体膜を備え、
前記誘電体膜の上に、前記誘電体膜上面の少なくとも１部の領域を覆うようにして前記第２の容量電極を備え、
前記第２の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、ビアを介して接続されており、
前記第１の容量電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記第１の容量電極の上であって前記誘電体膜で覆われていない部分を覆うようにして配された導電層、及びビアを介して接続されており、
前記第１の導電層は、前記第１の層の一面の前記第１の容量電極以外の領域で、パッド電極を構成し、
前記パッド電極は、前記第１の層の前記一面と反対側の面の樹脂上の配線に、前記パッド電極を覆うようにして配された導電層、及びビアを介して接続されており、
前記誘電体膜は、前記金属板の上に設けられた前記第１の容量電極上にセラミックス材料を含む誘電体膜が形成され、前記誘電体膜の上に前記第２の容量電極が形成された後に、前記セラミックス材料を含む誘電体膜を焼成して形成されてなり、
前記焼成温度は、前記金属板の融点に達しない６００〜１０００℃である、ことを特徴とする印刷配線板。 - 有機基板の第１の層が、その一面で、印刷配線板の製造時に支持基材として用いられる金属板の一面に当接する導電層であって、所定の領域で第１の容量電極、及びパッド電極をそれぞれ構成する導電層パターンを形成する工程と、
前記第１の容量電極の上に、前記第１の容量電極上面の１部の領域を覆うようにして、セラミックス材料を含む誘電体膜を形成する工程と、
前記誘電体膜の上に、前記誘電体膜上面の少なくとも１部の領域を覆うようにして、第２の容量電極を形成する工程と、
前記第２の容量電極の形成と同時に、少なくとも前記パッド電極上に導電層を形成する工程と、
前記第２の容量電極を形成した後に、前記誘電体膜を前記金属板の融点に達しない６００〜１０００℃で焼成する工程と、
前記金属板の露出部、前記前記パッド電極上の前記導電層、前記第１の容量電極、及び前記第２の容量電極を覆って樹脂を形成する工程と、
前記樹脂に、前記第１の容量電極、前記第２の容量電極、及び、前記パッド電極上の前記導電層に通ずるビア下穴を形成する工程と、
前記樹脂上に、前記第１の容量電極、前記第２の容量電極、及び、前記パッド電極上の前記導電層にビアを介して接続することで第１の層を形成する工程と、
前記第１の層の上に、さらにＮ枚の（但し、Ｎは１以上の整数）の層を順次、積層し、前記第Ｎ＋１の層の表面に、外部電極パッドをなす導電層を形成することで、前記第Ｎ＋１の層構成の印刷配線板を形成する工程と、
前記金属板をエッチング除去する工程と、
を含む、ことを特徴とする印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172033A JP3918780B2 (ja) | 2003-06-17 | 2003-06-17 | 印刷配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172033A JP3918780B2 (ja) | 2003-06-17 | 2003-06-17 | 印刷配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011882A JP2005011882A (ja) | 2005-01-13 |
| JP3918780B2 true JP3918780B2 (ja) | 2007-05-23 |
Family
ID=34096312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003172033A Expired - Fee Related JP3918780B2 (ja) | 2003-06-17 | 2003-06-17 | 印刷配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918780B2 (ja) |
-
2003
- 2003-06-17 JP JP2003172033A patent/JP3918780B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011882A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704548B2 (en) | Method for manufacturing wiring board | |
| JP5280309B2 (ja) | 半導体装置及びその製造方法 | |
| US7889509B2 (en) | Ceramic capacitor | |
| US7808799B2 (en) | Wiring board | |
| JP4838068B2 (ja) | 配線基板 | |
| US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
| US7532453B2 (en) | Built-in capacitor type wiring board and method for manufacturing the same | |
| US7541278B2 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
| US7429510B2 (en) | Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
| US7449381B2 (en) | Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
| JP5436963B2 (ja) | 配線基板及び半導体装置 | |
| KR101399202B1 (ko) | 콘덴서 및 배선기판 | |
| US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
| US20080081161A1 (en) | Wiring board and semiconductor device | |
| JP5249132B2 (ja) | 配線基板 | |
| WO2008111546A2 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
| JP2010530644A (ja) | プリント配線板のビルドアップ層への薄膜キャパシタの統合方法 | |
| JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
| KR101134519B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| JP2012151154A (ja) | 部品内蔵配線基板の製造方法 | |
| JP2007311492A (ja) | 半導体装置の製造方法 | |
| JP3918780B2 (ja) | 印刷配線板及びその製造方法 | |
| JP2009004457A (ja) | コンデンサ内蔵多層基板 | |
| JP2022112075A (ja) | 基板及び基板製造方法 | |
| JP2007258544A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |